JP2018074541A

JP2018074541A - 自動利得制御増幅器

Info

Publication number: JP2018074541A
Application number: JP2016216214A
Authority: JP
Inventors: 裕之福山; Hiroyuki Fukuyama; 慎介中野; Shinsuke Nakano; 秀之野坂; Hideyuki Nosaka
Original assignee: Nippon Telegraph and Telephone Corp
Current assignee: Nippon Telegraph and Telephone Corp
Priority date: 2016-11-04
Filing date: 2016-11-04
Publication date: 2018-05-10
Anticipated expiration: 2036-11-04
Also published as: JP6666230B2

Abstract

【課題】モノリシック集積することが可能な自動利得制御増幅器を提供する。【解決手段】利得可変増幅器の利得を制御する自動利得制御回路２ａは、利得可変増幅器の出力信号のピーク電圧を検出するピーク検出回路２０と、利得可変増幅器の出力信号の平均値電圧を検出する平均値検出回路２１ａと、ピーク検出回路２０の出力電圧と平均値検出回路２１ａの出力電圧に基づいて、利得可変増幅器の出力振幅が所望の振幅となるよう差動電圧信号を出力する振幅設定回路２１ｂと、差動電圧信号の差分を積分し、積分した結果を利得制御信号として利得可変増幅器の利得を制御する積分回路２３とから構成される。振幅設定回路２１ｂは、負荷抵抗Ｒ４１，Ｒ４２と、差動トランスコンダクタンス増幅器２１０と、振幅設定用電流源ＣＳ４１，ＣＳ４２とから構成される。【選択図】図１

Description

本発明は、一定範囲の入力振幅であれば、その振幅に依らず一定の出力振幅の信号を出力する自動利得制御増幅器を、半導体集積回路として構成する方法に関するものであり、特に利得可変増幅器の利得を制御する自動利得制御回路の構成方法に関するものである。

図８は自動利得制御増幅器の回路構成の例を示すブロック図である。自動利得制御増幅器は、利得可変増幅器１と、自動利得制御回路２とから構成されている。このような自動利得制御増幅器の構成は例えば特許文献１に開示されている。

利得可変増幅器１は、非反転入力信号ｖ_itと反転入力信号ｖ_icとの差動電圧信号を利得制御信号により指定される増幅率で増幅し、非反転出力信号ｖ_otと反転出力信号ｖ_ocの差動電圧信号として出力する。自動利得制御回路２は、利得可変増幅器１が出力する差動電圧信号ｖ_ot，ｖ_ocの振幅を検出し、自動利得制御回路２において設定される振幅設定値と比較して、差動電圧信号ｖ_ot，ｖ_ocの振幅が大きい場合には利得制御信号を利得可変増幅器１の増幅率が下がるように変更し、反対に差動電圧信号ｖ_ot，ｖ_ocの振幅が小さい場合には利得制御信号を利得可変増幅器１の増幅率が上がるように変更する。

このように、利得可変増幅器１の利得制御信号を、自動利得制御回路２によって制御することにより、利得可変増幅器１が出力する差動電圧信号ｖ_ot，ｖ_ocの振幅は、自動利得制御回路２において設定される振幅設定値に対応する一定の振幅値に制御される。

図９は特許文献１に開示されている自動利得制御回路２の構成を示す回路図である。図８には示していないが、図９中の差動増幅器３は、利得可変増幅器１の出力振幅を、自動利得制御回路２の振幅検出感度の高い振幅範囲まで増幅するために設けられた増幅回路である。

自動利得制御回路２は、ピーク検出回路２０と、平均値検出・振幅設定回路２１と、バッファ回路２２と、積分回路２３とから構成されている。ピーク検出回路２０は、自動利得制御回路２の入力端子の電位ｖ_cit，ｖ_cicのピーク値Ｖ_pkを検出し、このピーク値Ｖ_pkよりもトランジスタＱ２１，Ｑ２２のベース−エミッタ間電圧だけ低い電位を出力する。平均値検出・振幅設定回路２１は、入力端子の電位ｖ_cit，ｖ_cicの平均値Ｖ_avを検出し、この平均値Ｖ_avに振幅設定値を加算した後、加算後の値よりもトランジスタＱ２３，Ｑ２４のベース−エミッタ間電圧だけ低い電位を出力する。

バッファ回路２２は、トランジスタＱ２５，Ｑ２６と電流源Ｊ２０，Ｊ２１とを含むエミッタフォロア回路で構成され、Ｖ_cmt，Ｖ_cmcを出力する。このバッファ回路２２は、後段の回路の影響がピーク検出回路２０の出力や平均値検出・振幅設定回路２１の出力に及ばないようにする作用を有する。積分回路２３は、バッファ回路２２の出力Ｖ_cmtとＶ_cmcの差分を積分し、積分した結果を利得制御信号Ｖ_cot，Ｖ_cocとして出力する。

この自動利得制御回路２の従来例の動作に基づけば、入力端子の電位ｖ_cit，ｖ_cicのピーク値Ｖ_pk及び平均値Ｖ_avと、バッファ回路２２の出力端子の電位Ｖ_cmt，Ｖ_cmcとの間の関係は、トランジスタＱ２１，Ｑ２２，Ｑ２３，Ｑ２４のベース−エミッタ間電圧Ｖ_be1、及びトランジスタＱ２５，Ｑ２６のベース−エミッタ間電圧Ｖ_be2を用いて、以下のように表される。

ただし、ここでは、差動増幅器３中の負荷抵抗の抵抗値Ｒ_L0に対して、負荷Ｒ２１，Ｒ２２の抵抗値Ｒ₂₁，Ｒ₂₂が十分大きい、という条件を用いた。式（２）中のＲ₂₀は抵抗Ｒ２０の値である。

この自動利得制御回路２を図８の自動利得制御増幅器に適用すると、積分回路２３の入力端子の電位、すなわちバッファ回路２２の出力端子の電位Ｖ_cmtとＶ_cmcがほぼ等しくなるように帰還がかかる。このため、次式が成立する。

自動利得制御回路２の入力端子の電位ｖ_cit，ｖ_cicの振幅はＶ_pk−Ｖ_avであるので、この自動利得制御回路２は、入力端子の電位ｖ_cit，ｖ_cicの振幅が以下の式（４）に示す一定値となるよう、利得可変増幅器１の利得を制御する。つまり、式（４）の右辺が振幅設定値を表している。

このように、振幅設定値は、平均値検出・振幅設定回路２１において、抵抗Ｒ２０，Ｒ２１，Ｒ２２の抵抗値の組み合わせにより設定される。この中で、振幅の設定に本質的に寄与しているのは抵抗Ｒ２０であり、Ｒ２０の抵抗値を無限大に設定すると振幅設定値が０となり、Ｒ２０の値を０、つまり、トランジスタＱ２３およびＱ２４のベース端子を電源電圧Ｖ_CCと短絡させると、振幅設定値はＶ_CC−Ｖ_avとなる。

特開２０１３−００５３７２号公報

図９に示す従来の自動利得制御回路２によれば、積分回路２３の入力端子の電位Ｖ_cmt，Ｖ_cmcが低くなって積分回路２３の構成に制約が生じ、様々な短所が生じる。
図１０は積分回路２３の構成例を示す回路図である。この積分回路２３は、差動増幅器２３０と、抵抗Ｒ_I1，Ｒ_I2と、容量Ｃ_I1，Ｃ_I2により構成される。この積分回路２３の差動電圧利得は以下の式で表される。

ただし、式（５）では、抵抗Ｒ_I1，Ｒ_I2の抵抗値をＲ_I、容量Ｃ_I1，Ｃ_I2の容量値をＣ_Iとし、差動トランジスタ対Ｑ３１，Ｑ３２と負荷抵抗Ｒ３１，Ｒ３２と電流源ＣＳ３０とからなる差動増幅器２３０の差動電圧利得をＧとしている。差動電圧利得Ｇについて無限大の極限をとると、以下のように理想積分器の周波数特性が得られる。

したがって、式（５）は、差動増幅器２３０の差動電圧利得Ｇの値を大きくとることによって図１０の積分回路２３の特性が理想積分器に近い特性となることを示している。
一方、積分回路２３の入力端子の電位Ｖ_cmt，Ｖ_cmcには、式（１）及び式（２）で表されるように、トランジスタＱ２１，Ｑ２２，Ｑ２３，Ｑ２４のベース−エミッタ間電圧Ｖ_be1、及びトランジスタＱ２５，Ｑ２６のベース−エミッタ間電圧Ｖ_be2による電圧降下が含まれる。

例えば、自動利得制御回路２の入力端子の電位ｖ_cit，ｖ_cicのピーク値Ｖ_pkを３．０Ｖ、トランジスタＱ２１，Ｑ２２，Ｑ２３，Ｑ２４のベース−エミッタ間電圧Ｖ_be1を０．６Ｖ、トランジスタＱ２５，Ｑ２６のベース−エミッタ間電圧Ｖ_be2を０．８Ｖとすると、積分回路２３の入力端子の電位Ｖ_cmt，Ｖ_cmcは１．６Ｖ程度となる。トランジスタＱ３１，Ｑ３２のベース−エミッタ間にも０．８Ｖ程度の電圧が必要であることを考慮すると、差動増幅器２３０の電流源ＣＳ３０にかかる電圧は０．８Ｖ程度となる。この０．８Ｖ程度という電圧値では、電流源ＣＳ３０として、電源電圧Ｖ_CCの変動の影響を受け難い、トランジスタによる電流源回路を利用することが難しく、抵抗による電流源としなければならない。

しかし、抵抗による電流源とすると、電流源ＣＳ３０が流す電流値が、電源電圧Ｖ_CCの変動の影響を受け易くなり、自動利得制御回路２による利得制御特性が、電源電圧によって変動し易くなるという問題が生じる。
また、式（５）で表される周波数特性の３ｄＢ帯域は、以下の式で示される。

自動利得制御増幅器が安定に動作するためには、積分回路２３の帯域を狭める必要があり、自動利得制御増幅器が利用されるシステムによっては、１００ｋＨｚよりも小さい帯域幅が要求される場合がある。式（７）から分かるように、積分回路２３の帯域を狭めるには、抵抗Ｒ_I1，Ｒ_I2の抵抗値Ｒ_Iを大きい値にするか、容量Ｃ_I1，Ｃ_I2の容量値Ｃ_Iを大きい値にするか、あるいは大きな電圧利得が必要となる。

図１０に示した積分回路２３では、理想積分器に近い周波数特性を得るためにも、差動増幅器２３０の差動電圧利得Ｇを極力大きな値とすることが望ましい。しかしながら、大きな差動電圧利得Ｇは、発振等の不具合を招く要因ともなるため、むやみに大きく設定することはできない。また、ＩＣ（Integrated Circuit）上に実現できる容量値も、単位面積あたりの容量値と容量に割り当てうる面積から制約を受ける。式（７）式によれば、仮に、差動電圧利得Ｇを３０、容量Ｃ_I1，Ｃ_I2の容量値Ｃ_Iを１０ｐＦとすると、抵抗Ｒ_I1，Ｒ_I2の抵抗値Ｒ_Iとして１０ｋΩ以上の値が必要となる。

しかし、積分回路２３の抵抗Ｒ_I1，Ｒ_I2には、トランジスタＱ３１，Ｑ３２のベース電流Ｉ_Bが流れるため、Ｒ_IＩ_Bの電圧降下が生じる。ベース電流Ｉ_Bは数十μＡ程度であるので、抵抗Ｒ_I1，Ｒ_I2における電圧降下は数百ｍＶになると見積もられる。積分回路２３の入力端子の電位Ｖ_cmt，Ｖ_cmcが低い状態において、更に、抵抗Ｒ_I1，Ｒ_I2における大きな電圧降下が加われば、自動利得制御回路２による利得制御特性が電源電圧によって変動し易くなるというという問題がより深刻化する。

このような問題の深刻化を避けるために、積分回路２３の抵抗Ｒ_I1，Ｒ_I2の抵抗値Ｒ_Iを１００Ω程度に設定しようとすると、ＩＣ上で実現困難な３０ｎＦの容量値が必要となり、図１０に示す端子Ｐ_C1，Ｐ_C2を介してＩＣ外のチップ容量に接続して容量値を確保する必要がある。このため、積分回路２３の入力端子の電位Ｖ_cmt，Ｖ_cmcが低いことは、自動利得制御増幅器のモノリシック集積化が困難となる原因にもなっている。

本発明は、上記課題を解決するためになされたもので、モノリシック集積することが可能な自動利得制御増幅器を提供することを目的とする。

本発明の自動利得制御増幅器は、主信号を増幅する利得可変増幅器と、この利得可変増幅器の利得を制御する自動利得制御回路とを備え、前記自動利得制御回路は、前記利得可変増幅器の出力信号のピーク電圧を検出するピーク検出回路と、前記利得可変増幅器の出力信号の平均値電圧を検出する平均値検出回路と、前記ピーク検出回路の出力電圧と前記平均値検出回路の出力電圧に基づいて、前記利得可変増幅器の出力振幅が所望の振幅となるよう差動電圧信号を出力する振幅設定回路と、前記差動電圧信号の差分を積分し、積分した結果を利得制御信号として前記利得可変増幅器の利得を制御する積分回路とから構成され、前記振幅設定回路は、一端が第１の電源電圧に接続され、他端が振幅設定回路の出力端子に接続された負荷抵抗と、前記振幅設定回路の出力端子と第２の電源電圧との間に、前記ピーク検出回路の出力電圧と前記平均値検出回路の出力電圧との差に基づく値の電流を流す差動トランスコンダクタンス増幅器と、前記振幅設定回路の出力端子と第２の電源電圧との間に、前記所望の振幅に基づく値の電流を流す振幅設定用電流源とから構成されることを特徴とするものである。

また、本発明の自動利得制御増幅器の１構成例において、前記振幅設定回路は、一端が第１の電源電圧に接続され、他端が振幅設定回路の非反転出力端子に接続された非反転出力側の前記負荷抵抗と、一端が第１の電源電圧に接続され、他端が振幅設定回路の反転出力端子に接続された反転出力側の前記負荷抵抗と、前記振幅設定回路の非反転出力端子と第２の電源電圧との間に接続された非反転出力側の前記振幅設定用電流源と、前記振幅設定回路の反転出力端子と第２の電源電圧との間に接続された反転出力側の前記振幅設定用電流源と、非反転電圧入力端子が前記ピーク検出回路の出力端子に接続され、反転入力電圧端子が前記平均値検出回路の出力端子に接続され、非反転電流出力端子が前記振幅設定回路の反転出力端子に接続され、反転電流出力端子が前記振幅設定回路の非反転出力端子に接続された前記差動トランスコンダクタンス増幅器とから構成され、前記差動トランスコンダクタンス増幅器は、ベース端子が前記ピーク検出回路の出力端子に接続され、コレクタ端子が前記振幅設定回路の反転出力端子に接続された第１のトランジスタと、ベース端子が前記平均値検出回路の出力端子に接続され、コレクタ端子が前記振幅設定回路の非反転出力端子に接続された第２のトランジスタと、一端が前記第１のトランジスタのエミッタ端子に接続された第１の抵抗と、一端が前記第２のトランジスタのエミッタ端子に接続された第２の抵抗と、一端が前記第１、第２の抵抗の他端に接続され、他端が第２の電源電圧に接続された電流源とから構成されることを特徴とするものである。

また、本発明の自動利得制御増幅器の１構成例において、前記振幅設定回路は、一端が第１の電源電圧に接続され、他端が振幅設定回路の非反転出力端子に接続された非反転出力側の前記負荷抵抗と、一端が第１の電源電圧に接続され、他端が振幅設定回路の反転出力端子に接続された反転出力側の前記負荷抵抗と、前記差動トランスコンダクタンス増幅器と、前記振幅設定用電流源とから構成され、前記差動トランスコンダクタンス増幅器は、ベース端子が前記ピーク検出回路の出力端子に接続され、コレクタ端子が前記振幅設定回路の反転出力端子に接続された第１のトランジスタと、ベース端子が前記平均値検出回路の出力端子に接続され、コレクタ端子が前記振幅設定回路の非反転出力端子に接続された第２のトランジスタと、一端が前記第１のトランジスタのエミッタ端子に接続された第１の抵抗と、一端が前記第２のトランジスタのエミッタ端子に接続された第２の抵抗と、一端が前記第１、第２の抵抗の他端に接続され、他端が第２の電源電圧に接続された第１の電流源とから構成され、前記振幅設定用電流源は、ベース端子に反転入力側の振幅設定電圧が供給され、コレクタ端子が前記振幅設定回路の反転出力端子に接続された第３のトランジスタと、ベース端子に非反転入力側の振幅設定電圧が供給され、コレクタ端子が前記振幅設定回路の非反転出力端子に接続された第４のトランジスタと、一端が前記第３のトランジスタのエミッタ端子に接続された第３の抵抗と、一端が前記第４のトランジスタのエミッタ端子に接続された第４の抵抗と、一端が前記第３、第４の抵抗の他端に接続され、他端が第２の電源電圧に接続された第２の電流源とから構成されることを特徴とするものである。

また、本発明の自動利得制御増幅器の１構成例において、前記振幅設定回路は、一端が第１の電源電圧に接続され、他端が振幅設定回路の非反転出力端子に接続された非反転出力側の前記負荷抵抗と、一端が第１の電源電圧に接続され、他端が振幅設定回路の反転出力端子に接続された反転出力側の前記負荷抵抗と、前記差動トランスコンダクタンス増幅器と、前記振幅設定用電流源とから構成され、前記差動トランスコンダクタンス増幅器は、ベース端子が前記ピーク検出回路の出力端子に接続され、コレクタ端子が前記振幅設定回路の反転出力端子に接続された第１のトランジスタと、ベース端子が前記平均値検出回路の出力端子に接続され、コレクタ端子が前記振幅設定回路の非反転出力端子に接続された第２のトランジスタと、一端が前記第１のトランジスタのエミッタ端子に接続され、他端が前記第２のトランジスタのエミッタ端子に接続された第１の抵抗と、一端が前記第１のトランジスタのエミッタ端子に接続され、他端が第２の電源電圧に接続された第１の電流源と、一端が前記第２のトランジスタのエミッタ端子に接続され、他端が第２の電源電圧に接続された第２の電流源とから構成され、前記振幅設定用電流源は、ベース端子に反転入力側の振幅設定電圧が供給され、コレクタ端子が前記振幅設定回路の反転出力端子に接続された第３のトランジスタと、ベース端子に非反転入力側の振幅設定電圧が供給され、コレクタ端子が前記振幅設定回路の非反転出力端子に接続された第４のトランジスタと、一端が前記第３のトランジスタのエミッタ端子に接続され、他端が前記第４のトランジスタのエミッタ端子に接続された第２の抵抗と、一端が前記第３のトランジスタのエミッタ端子に接続され、他端が第２の電源電圧に接続された第３の電流源と、一端が前記第４のトランジスタのエミッタ端子に接続され、他端が第２の電源電圧に接続された第４の電流源とから構成されることを特徴とするものである。

また、本発明の自動利得制御増幅器の１構成例において、前記積分回路は、差動増幅器と、一端が前記振幅設定回路の非反転出力端子に接続され、他端が前記差動増幅器の非反転入力端子に接続された第５の抵抗と、一端が前記振幅設定回路の反転出力端子に接続され、他端が前記差動増幅器の反転入力端子に接続された第６の抵抗と、一端が前記差動増幅器の非反転入力端子に接続され、他端が前記差動増幅器の反転出力端子に接続された第１の容量と、一端が前記差動増幅器の反転入力端子に接続され、他端が前記差動増幅器の非反転出力端子に接続された第２の容量とから構成され、前記差動増幅器は、ベース端子が差動増幅器の非反転入力端子に接続され、コレクタ端子が差動増幅器の反転出力端子に接続された第５のトランジスタと、ベース端子が差動増幅器の反転入力端子に接続され、コレクタ端子が差動増幅器の非反転出力端子に接続された第６のトランジスタと、一端が第１の電源電圧に接続され、他端が前記差動増幅器の反転出力端子に接続された第７抵抗と、一端が第１の電源電圧に接続され、他端が前記差動増幅器の非反転出力端子に接続された第８の抵抗と、一端が前記第５、第６のトランジスタのエミッタ端子に接続され、他端が第２の電源電圧に接続された第５の電流源とから構成されることを特徴とするものである。

また、本発明の自動利得制御増幅器の１構成例において、前記積分回路は、さらに、前記第５の抵抗と前記第１の容量との接続点と、前記差動増幅器の非反転入力端子との間に、ベース端子が前記第５の抵抗と前記第１の容量との接続点に接続され、コレクタ端子が第１の電源電圧に接続され、エミッタ端子が前記差動増幅器の非反転入力端子に接続された第７のトランジスタと、一端が前記第７のトランジスタのエミッタ端子に接続され、他端が第２の電源電圧に接続された第６の電流源とが挿入され、前記第６の抵抗と前記第２の容量との接続点と、前記差動増幅器の反転入力端子との間に、ベース端子が前記第６の抵抗と前記第２の容量との接続点に接続され、コレクタ端子が第１の電源電圧に接続され、エミッタ端子が前記差動増幅器の反転入力端子に接続された第８のトランジスタと、一端が前記第８のトランジスタのエミッタ端子に接続され、他端が第２の電源電圧に接続された第７の電流源とが挿入されたことを特徴とするものである。

また、本発明の自動利得制御増幅器の１構成例において、前記積分回路は、さらに、前記第５の抵抗と前記第１の容量との接続点と、前記差動増幅器の非反転入力端子との間に、ベース端子が前記第５の抵抗と前記第１の容量との接続点に接続され、コレクタ端子が第１の電源電圧に接続され、エミッタ端子が前記差動増幅器の非反転入力端子に接続された第７のトランジスタが挿入され、前記第６の抵抗と前記第２の容量との接続点と、前記差動増幅器の反転入力端子との間に、ベース端子が前記第６の抵抗と前記第２の容量との接続点に接続され、コレクタ端子が第１の電源電圧に接続され、エミッタ端子が前記差動増幅器の反転入力端子に接続された第８のトランジスタが挿入されたことを特徴とするものである。

本発明によれば、利得可変増幅器の利得を制御する自動利得制御回路を、ピーク検出回路と平均値検出回路と振幅設定回路と積分回路とから構成し、振幅設定回路を、負荷抵抗と差動トランスコンダクタンス増幅器と振幅設定用電流源とから構成することにより、積分回路の入力端子の電位（振幅設定回路の出力端子の電位）を高い値に設定することが容易になり、積分回路の容量値をＩＣ上で実現可能な程度の値としても、１００ｋＨｚを下回る帯域幅の積分回路を実現することができる。その結果、本発明では、積分回路にＩＣ外の外部容量を接続する必要がなくなり、自動利得制御増幅器をモノリシック集積化することが可能となる。また、本発明では、積分回路に含まれる電流源として、出力電流値が電源電圧の変動の影響を受け難い、トランジスタによる電流源回路を利用することができるので、自動利得制御回路による利得制御特性が、電源電圧変動の影響を受け難くすることができる。

本発明の第１の実施の形態に係る自動利得制御増幅器の自動利得制御回路の構成を示す回路図である。本発明の第１の実施の形態に係る自動利得制御回路を用いた場合に許容される積分回路の周波数特性と従来の自動利得制御回路を用いた場合に許容される積分回路の周波数特性とを示す図である。本発明の第１の実施の形態に係る自動利得制御回路の振幅設定回路における差動トランスコンダクタンス増幅器の構成を示す回路図である。本発明の第２の実施の形態に係る自動利得制御回路の振幅設定回路の構成を示す回路図である。本発明の第３の実施の形態に係る自動利得制御回路の振幅設定回路の構成を示す回路図である。本発明の第４の実施の形態に係る自動利得制御回路の積分回路の構成を示す回路図である。本発明の第５の実施の形態に係る自動利得制御回路の積分回路の構成を示す回路図である。自動利得制御増幅器の構成を示すブロック図である。自動利得制御増幅器を構成する従来の自動利得制御回路の構成を示す回路図である。図９の自動利得制御回路の積分回路の構成例を示す回路図である。

［第１の実施の形態］
以下、本発明の実施の形態について図面を参照して説明する。図１は本発明の第１の実施の形態に係る自動利得制御増幅器の自動利得制御回路２ａの構成を示す回路図である。本実施の形態の自動利得制御増幅器は、図８に示した構成において、自動利得制御回路２の代わりに自動利得制御回路２ａを用いたものとなるので、図８の構成を前提として説明する。

また、上記のとおり、図８には示していないが、利得可変増幅器１の出力端子と自動利得制御回路２ａの入力端子との間には、差動増幅器３が設けられている。差動増幅器３は、利得可変増幅器１から出力される非反転出力信号ｖ_otと反転出力信号ｖ_ocとの差を増幅して差動電圧信号ｖ_cit，ｖ_cicを出力する。

本実施の形態の自動利得制御回路２ａは、ピーク検出回路２０と、平均値検出回路２１ａと、振幅設定回路２１ｂと、積分回路２３とから構成される。
図９で説明したとおり、ピーク検出回路２０は、自動利得制御回路２ａの入力端子の電位ｖ_cit，ｖ_cicのピーク値Ｖ_pkを検出する。このピーク検出回路２０は、ベース端子が自動利得制御回路２ａの非反転入力端子（ｖ_cit）に接続され、コレクタ端子が電源電圧Ｖ_CCに接続されたトランジスタＱ２１と、ベース端子が自動利得制御回路２ａの反転入力端子（ｖ_cic）に接続され、コレクタ端子が電源電圧Ｖ_CCに接続されたトランジスタＱ２２と、一端がトランジスタＱ２１，Ｑ２２のエミッタ端子に接続され、他端が電源電圧Ｖ_EEに接続された容量Ｃ２１とから構成される。

平均値検出回路２１ａは、自動利得制御回路２ａの入力端子の電位ｖ_cit，ｖ_cicの平均値Ｖ_avを検出する。この平均値検出回路２１ａは、コレクタ端子が電源電圧Ｖ_CCに接続されたトランジスタＱ２３，Ｑ２４と、一端が自動利得制御回路２ａの非反転入力端子に接続され、他端がトランジスタＱ２３，Ｑ２４のベース端子に接続された抵抗Ｒ２１と、一端が自動利得制御回路２ａの反転入力端子に接続され、他端がトランジスタＱ２３，Ｑ２４のベース端子に接続された抵抗Ｒ２２と、一端がトランジスタＱ２３，Ｑ２４のベース端子に接続され、他端が電源電圧Ｖ_EEに接続された容量Ｃ２２とから構成される。

振幅設定回路２１ｂは、自動利得制御回路２ａの入力端子の電位ｖ_cit，ｖ_cicの振幅が一定値となるよう差動電圧信号Ｖ_cmt，Ｖ_cmcを出力する。この振幅設定回路２１ｂは、一端が電源電圧Ｖ_CCに接続され、他端が振幅設定回路２１ｂの反転出力端子（Ｖ_cmc）に接続された抵抗Ｒ４１と、一端が電源電圧Ｖ_CCに接続され、他端が振幅設定回路２１ｂの非反転出力端子（Ｖ_cmt）に接続された抵抗Ｒ４２と、非反転電圧入力端子がピーク検出回路２０の出力端子（トランジスタＱ２１，Ｑ２２のエミッタ端子）に接続され、反転入力電圧端子が平均値検出回路２１ａの出力端子（トランジスタＱ２３，Ｑ２４のエミッタ端子）に接続され、非反転電流出力端子が振幅設定回路２１ｂの反転出力端子（Ｖ_cmc）に接続され、反転電流出力端子が振幅設定回路２１ｂの非反転出力端子（Ｖ_cmt）に接続された差動トランスコンダクタンス増幅器２１０と、一端が振幅設定回路２１ｂの反転出力端子（Ｖ_cmc）に接続され、他端が電源電圧Ｖ_EEに接続された電流源ＣＳ４１と、一端が振幅設定回路２１ｂの非反転出力端子（Ｖ_cmt）に接続され、他端が電源電圧Ｖ_EEに接続された電流源ＣＳ４２とから構成される。差動トランスコンダクタンス増幅器２１０は、ピーク検出回路２０の出力と平均値検出回路２１ａの出力との差に応じた差動出力電流を出力する。抵抗Ｒ４１とＲ４２の抵抗値Ｒ_Lは同一の値とする。

積分回路２３は、図１０に示したように、差動増幅器２３０と、一端が振幅設定回路２１ｂの非反転出力端子に接続され、他端が差動増幅器２３０の非反転入力端子に接続された抵抗Ｒ_I1と、一端が振幅設定回路２１ｂの反転出力端子に接続され、他端が差動増幅器２３０の反転入力端子に接続された抵抗Ｒ_I2と、一端が差動増幅器２３０の非反転入力端子に接続され、他端が差動増幅器２３０の反転出力端子に接続された容量Ｃ_I1と、一端が差動増幅器２３０の反転入力端子に接続され、他端が差動増幅器２３０の非反転出力端子に接続された容量Ｃ_I2とから構成される。

差動増幅器２３０は、ベース端子が差動増幅器２３０の非反転入力端子に接続され、コレクタ端子が差動増幅器２３０の反転出力端子に接続されたトランジスタＱ３１と、ベース端子が差動増幅器２３０の反転入力端子に接続され、コレクタ端子が差動増幅器２３０の非反転出力端子に接続されたトランジスタＱ３２と、一端が電源電圧Ｖ_CCに接続され、他端が差動増幅器２３０の反転出力端子に接続された抵抗Ｒ３１と、一端が電源電圧Ｖ_CCに接続され、他端が差動増幅器２３０の非反転出力端子に接続された抵抗Ｒ３２と、一端がトランジスタＱ３１，Ｑ３２のエミッタ端子に接続され、他端が電源電圧Ｖ_EEに接続された電流源ＣＳ３０とから構成される。

ピーク検出回路２０と平均値検出回路２１ａと振幅設定回路２１ｂとを図１に示したように構成すると、差動トランスコンダクタンス増幅器２１０が出力する非反転出力側の電流と反転出力側の電流との差はΔＪ₁であり、Ｖ_pk−Ｖ_avの差動電圧の関数となる（ΔＪ₁＝ΔＪ₁（Ｖ_pk−Ｖ_av））。なお、差動トランスコンダクタンス増幅器２１０の非反転電流出力端子と反転電流出力端子とから出力される電流の和をＪ_S1とすると、非反転電流出力端子から出力される電流（振幅設定回路２１ｂの反転出力端子から引き抜く電流）の値は（Ｊ_S1＋ΔＪ₁）／２、反転電流出力端子から出力される電流（振幅設定回路２１ｂの非反転出力端子から引き抜く電流）の値は（Ｊ_S1−ΔＪ₁）／２である。

一方、電流源ＣＳ４１とＣＳ４２が出力する差動出力電流値はΔＪ₂となる。ここで、電流源ＣＳ４１を流れる電流と電流源ＣＳ４２を流れる電流の和をＪ_S2とすると、電流源ＣＳ４１を流れる電流の値は（Ｊ_S2−ΔＪ₂）／２、電流源ＣＳ４２を流れる電流の値は（Ｊ_S2＋ΔＪ₂）／２である。

差動トランスコンダクタンス増幅器２１０内の差動トランジスタ対（不図示）が出力する差動コレクタ電流の値は、通常、差動入力電圧の奇関数となっているので、抵抗Ｒ４１に生じる電圧降下と抵抗Ｒ４２に生じる電圧降下の差分は、Ｒ_L｛ΔＪ₁（Ｖ_pk−Ｖ_av）−ΔＪ₂｝となる。

本実施の形態の自動利得制御回路２ａを図８に示した自動利得制御増幅器に適用すると、従来例と同様に、積分回路２３の入力端子の電位Ｖ_cmtとＶ_cmcがほぼ等しくなるように帰還がかかるため、次式が成立するように制御される。

式（８）式は、自動利得制御回路２ａの入力端子の電位ｖ_cit，ｖ_cicの振幅（片振幅）Ｖ_pk−Ｖ_avがΔＪ₂によって定まるある一定値となるよう、利得可変増幅器１の利得が制御されることを示している。

本実施の形態の自動利得制御回路２ａによれば、積分回路２３の入力端子の電位Ｖ_cmt，Ｖ_cmcを高い値に設定することが容易になり、図９に示した従来の自動利得制御回路２において生じていた積分回路２３の構成への制約がなくなり、様々な短所を解消することができる。本実施の形態の自動利得制御回路２ａによれば、積分回路２３の入力端子の電位Ｖ_cmt，Ｖ_cmcは、次式のようになる。

式（９）における電源電圧Ｖ_CCからの電圧降下は、抵抗Ｒ４１，Ｒ４２に電流が流れるためのみによって生じ、トランジスタのベース―エミッタ間電圧が含まれていない。このため、電位Ｖ_cmt，Ｖ_cmcを、自動利得制御回路２ａの入力端子の電位ｖ_cit，ｖ_cicのピーク値Ｖ_pkと同様の３．０Ｖ前後の値に設定することができる。

したがって、本実施の形態の自動利得制御回路２ａにおいて、図１０に示した積分回路２３の構成を採用した場合でも、電流源ＣＳ３０にかかる電圧を２．０Ｖ以上の大きな値とすることができる。このため、電流源ＣＳ３０として、出力電流値が電源電圧Ｖ_CCの変動の影響を受け難い、トランジスタによる電流源回路を利用することができる。この結果、自動利得制御回路２ａによる利得制御特性が、電源電圧変動の影響を受け難くなる。

更に、本実施の形態では、積分回路２３の電流源ＣＳ３０にかかる電圧が、電流源ＣＳ３０が良好な定電流特性を呈するのに必要とされる電圧に対して数百ｍＶ以上余裕があるので、積分回路２３の抵抗Ｒ_I1，Ｒ_I2の抵抗値Ｒ_Iを１０ｋΩ以上の値とすることも許容できる。このため、積分回路２３の容量Ｃ_I1，Ｃ_I2の容量値Ｃ_IをＩＣ上に実現可能な１０ｐＦ程度の値としても、１００ｋＨｚを下回る帯域幅の積分回路２３を実現することができる。その結果、積分回路２３にＩＣ外のチップ容量を接続する必要がなくなり、自動利得制御増幅器をモノリシック集積化することが可能となる。

また、本実施の形態の振幅設定回路２１ｂは、図９に示した従来の自動利得制御回路２におけるバッファ回路２２の機能を併せ持つので、バッファ回路２２が不要になっている。

図２は、本実施の形態の自動利得制御回路２ａを用いた場合に許容される積分回路２３の周波数特性と従来の自動利得制御回路２を用いた場合に許容される積分回路２３の周波数特性とを示す図である。図２の２００は、積分回路２３の抵抗Ｒ_I1，Ｒ_I2の抵抗値Ｒ_Iを１００Ω、容量Ｃ_I1，Ｃ_I2の容量値Ｃ_Iを１０ｐＦとした場合に、従来の自動利得制御回路２を用いた自動利得制御増幅器が安定に動作するために許容される積分回路２３の周波数特性を示している。図２の２０１は、抵抗値Ｒ_Iを１００Ω、容量値Ｃ_Iを３ｐＦ、さらに図１０に示す端子Ｐ_C1，Ｐ_C2にそれぞれ３０ｎＦの外部容量を接続した場合に、従来の自動利得制御回路２を用いた自動利得制御増幅器が安定に動作するために許容される積分回路２３の周波数特性を示している。図２の２０２は、抵抗値Ｒ_Iを１０ｋΩ、容量値Ｃ_Iを１０ｐＦとした場合に、本実施の形態の自動利得制御回路２ａを用いた自動利得制御増幅器が安定に動作するために許容される積分回路２３の周波数特性を示している。

従来の自動利得制御回路２の積分回路２３では、積分回路２３の入力端子の電位Ｖ_cmt，Ｖ_cmcが低いために、抵抗値Ｒ_Iを１００Ω程度の値としなければならなかった。このため、容量値Ｃ_IをＩＣ上で実現可能な１０ｐＦ程度の値としても、積分回路２３の帯域を５０ＭＨｚ程度にしか絞り込むことができなかった。積分回路２３の帯域を１００ｋＨｚ以下とするためには、ＩＣ外にチップ容量を接続する必要がある。図２によると、３０ｎＦ程度の外部容量を付加すると、５０ｋＨｚ程度まで帯域を絞り込むことができる。

これに対して、本実施の形態の自動利得制御回路２ａの積分回路２３では、積分回路２３の入力端子の電位Ｖ_cmt，Ｖ_cmcを高い値に設定できるようになるため、抵抗値Ｒ_Iを１０ｋΩ程度の値とすることができる。その結果、容量値Ｃ_IをＩＣ上で実現可能な１０ｐＦ程度の値としたままで、積分回路２３の帯域を５０ｋＨｚ程度まで絞り込むことができるようになった。

図３は、差動トランスコンダクタンス増幅器２１０の構成を示す回路図である。差動トランスコンダクタンス増幅器２１０は、ベース端子がピーク検出回路２０の出力端子（トランジスタＱ２１，Ｑ２２のエミッタ端子）に接続され、コレクタ端子が振幅設定回路２１ｂの反転出力端子（Ｖ_cmc）に接続されたトランジスタＱ８１と、ベース端子が平均値検出回路２１ａの出力端子（トランジスタＱ２３，Ｑ２４のエミッタ端子）に接続され、コレクタ端子が振幅設定回路２１ｂの非反転出力端子（Ｖ_cmt）に接続されたトランジスタＱ８２と、一端がトランジスタＱ８１のエミッタ端子に接続された抵抗Ｒ８１と、一端がトランジスタＱ８２のエミッタ端子に接続された抵抗Ｒ８２と、一端が抵抗Ｒ８１，Ｒ８２の他端に接続され、他端が電源電圧Ｖ_EEに接続された電流源ＣＳ８１とから構成される。抵抗Ｒ８１とＲ８２の抵抗値は同一の値とする。

また、電流源ＣＳ４１およびＣＳ４２は、通常の定電流源回路によっても実現できる。その際、Ｊ_S2＝ΔＪ₂と選ぶとＣＳ４１の電流値を０とすることができ、電流源ＣＳ４１そのものを取り除いて、ＣＳ４２の出力電流値のみで振幅設定値を定めることができる。
また、振幅設定値は、電流源ＣＳ４１とＣＳ４２の差動電流値によって設定されるので、電流源ＣＳ４１およびＣＳ４２の電流値を、別の差動トランスコンダクタンス増幅器によって設定することも可能である。

［第２の実施の形態］
次に、本発明の第２の実施の形態について説明する。図４は、本発明の第２の実施の形態に係る振幅設定回路２１ｂの構成を示す回路図であり、図１、図３と同一の構成には同一の符号を付してある。本実施の形態においても、自動利得制御回路２ａの全体の構成は第１の実施の形態で説明したとおりである。

本実施の形態の振幅設定回路２１ｂは、トランジスタＱ８１，Ｑ８２と、ベース端子に振幅設定電圧Ｖ_ascが供給され、コレクタ端子が振幅設定回路２１ｂの反転出力端子（Ｖ_cmc）に接続されたトランジスタＱ８３と、ベース端子に振幅設定電圧Ｖ_astが供給され、コレクタ端子が振幅設定回路２１ｂの非反転出力端子（Ｖ_cmt）に接続されたトランジスタＱ８４と、抵抗Ｒ４１，Ｒ４２，Ｒ８１，Ｒ８２と、一端がトランジスタＱ８３のエミッタ端子に接続された抵抗Ｒ８３と、一端がトランジスタＱ８４のエミッタ端子に接続された抵抗Ｒ８４と、電流源ＣＳ８１と、一端が抵抗Ｒ８３，Ｒ８４の他端に接続され、他端が電源電圧Ｖ_EEに接続された電流源ＣＳ８２とから構成される。上記のとおり、抵抗Ｒ８１とＲ８２の抵抗値は同一の値である。また、抵抗Ｒ８３とＲ８４の抵抗値は同一の値である。

図３で説明したとおり、トランジスタＱ８１，Ｑ８２と抵抗Ｒ８１，Ｒ８２と電流源ＣＳ８１とは、図１の差動トランスコンダクタンス増幅器２１０を構成している。
また、トランジスタＱ８３，Ｑ８４と抵抗Ｒ８３，Ｒ８４と電流源ＣＳ８２とは、図１の電流源ＣＳ４１，ＣＳ４２に相当する構成となっている。トランジスタＱ８３，Ｑ８４と抵抗Ｒ８３，Ｒ８４と電流源ＣＳ８２とは、差動トランスコンダクタンス増幅器を構成しており、振幅設定電圧Ｖ_ast，Ｖ_ascに応じて、上記のΔＪ₂に相当する値の差動出力電流を出力するようになっている。

本実施の形態の振幅設定回路２１ｂにおいて、トランジスタＱ８１のベース端子の電位はＶ_pk−Ｖ_be1、トランジスタＱ８２のベース端子の電位はＶ_av−Ｖ_be1となる。ただし、ここでは、従来例と同様、トランジスタＱ２１，Ｑ２２，Ｑ２３，Ｑ２４のベース−エミッタ間電圧をＶ_be1としている。従来の自動利得制御回路２と同様に、Ｖ_pkを３．０Ｖ、Ｖ_be1を０．６Ｖとすると、トランジスタＱ８１，Ｑ８２のベース端子の電位は２．４Ｖとなる。振幅設定電圧Ｖ_ast，Ｖ_ascも２．４Ｖ前後となるように設定すれば、トランジスタＱ８３，Ｑ８４のベース端子の電位も２．４Ｖ程度となり、電流源ＣＳ８１，ＣＳ８２には１．６Ｖ程度の電圧を割り当てることができる。その結果、電流源ＣＳ８１，ＣＳ８２として、出力電流値が電源電圧Ｖ_CCの変動の影響を受け難い、トランジスタによる電流源回路を利用することができる。

差動トランジスタ対Ｑ８１，Ｑ８２が出力する差動コレクタ電流値は、Ｖ_pk−Ｖ_avの差動電圧により一意的に決まる値ΔＪ₁（Ｖ_pk−Ｖ_av）となる。同様に、差動トランジスタ対Ｑ８３，Ｑ８４が出力する差動コレクタ電流値は、振幅設定電圧Ｖ_asc−Ｖ_astの差動電圧により一意的に決まる値ΔＪ₂（Ｖ_asc−Ｖ_ast）となる。差動トランジスタ対が出力する差動コレクタ電流値は、通常、差動入力電圧の奇関数となっているので、抵抗Ｒ４１に生じる電圧降下と抵抗Ｒ４２に生じる電圧降下の差分は、Ｒ_L｛ΔＪ₁（Ｖ_pk−Ｖ_av）−ΔＪ₂（Ｖ_ast−Ｖ_asc）｝となる。したがって、本実施の形態では、式（８）は以下の式（１０）に変更される。

式（１０）は、自動利得制御回路２ａの入力端子の電位ｖ_cit，ｖ_cicの振幅Ｖ_pk−Ｖ_avをＶ_ast−Ｖ_ascによって定まるある一定値となるよう、利得可変増幅器１の利得が制御されることを示している。

最も動作の分かり易い例として、抵抗Ｒ８１〜Ｒ８４の抵抗値を全て同一の値とし、電流源ＣＳ８１，ＣＳ８２の電流値Ｊ_S1，Ｊ_S2を同一とし、トランジスタＱ８１〜Ｑ８４を同一仕様のトランジスタとした場合には、ΔＪ₁（Ｖ）の関数形とΔＪ₂（Ｖ）の関数形とが一致するので、式（１０）が成り立てば、次式が成り立つ。

つまり、この場合、自動利得制御回路２ａの入力端子の電位ｖ_cit，ｖ_cicの振幅Ｖ_pk−Ｖ_avは、Ｖ_ast−Ｖ_ascに等しい振幅となるよう利得可変増幅器１の利得が制御される。

［第３の実施の形態］
次に、本発明の第３の実施の形態について説明する。図５は、本発明の第３の実施の形態に係る振幅設定回路２１ｂの構成を示す回路図であり、図１、図３、図４と同一の構成には同一の符号を付してある。本実施の形態においても、自動利得制御回路２ａの全体の構成は第１の実施の形態で説明したとおりである。

本実施の形態の振幅設定回路２１ｂは、トランジスタＱ８１〜Ｑ８４と、抵抗Ｒ４１，Ｒ４２と、一端がトランジスタＱ８１のエミッタ端子に接続され、他端がトランジスタＱ８２のエミッタ端子に接続された抵抗Ｒ８７と、一端がトランジスタＱ８３のエミッタ端子に接続され、他端がトランジスタＱ８４のエミッタ端子に接続された抵抗Ｒ８８と、一端がトランジスタＱ８１のエミッタ端子に接続され、他端が電源電圧Ｖ_EEに接続された電流源ＣＳ８１Ａと、一端がトランジスタＱ８２のエミッタ端子に接続され、他端が電源電圧Ｖ_EEに接続された電流源ＣＳ８１Ｂと、一端がトランジスタＱ８３のエミッタ端子に接続され、他端が電源電圧Ｖ_EEに接続された電流源ＣＳ８２Ａと、一端がトランジスタＱ８４のエミッタ端子に接続され、他端が電源電圧Ｖ_EEに接続された電流源ＣＳ８２Ｂとから構成される。

抵抗Ｒ８７の抵抗値は、図４の抵抗Ｒ８１，Ｒ８２の抵抗値の２倍に設定し、抵抗Ｒ８８の抵抗値は、抵抗Ｒ８３，Ｒ８４の抵抗値の２倍に設定する。
また、電流源ＣＳ８１Ａ，ＣＳ８１Ｂの電流値は、図４の電流源ＣＳ８１の電流値Ｊ_S1の２分の１に設定し、電流源ＣＳ８２Ａ，ＣＳ８２Ｂの電流値は、電流源ＣＳ８２の電流値Ｊ_S2の２分の１とする。

このように振幅設定回路２１ｂを構成すれば、図４に示した第２の実施の形態の振幅設定回路２１ｂと同様に、差動トランジスタ対Ｑ８１，Ｑ８２が出力する差動コレクタ電流値は、Ｖ_pk−Ｖ_avの差動電圧により一意的に決まる値ΔＪ₁（Ｖ_pk−Ｖ_av）となり、差動トランジスタ対Ｑ８３，Ｑ８４が出力する差動コレクタ電流値は、振幅設定電圧Ｖ_asc−Ｖ_astの差動電圧により一意的に決まる値ΔＪ₂（Ｖ_asc−Ｖ_ast）となる。

積分回路２３の入力端子の電位Ｖ_cmt，Ｖ_cmcは、抵抗Ｒ４１，Ｒ４２を流れる電流値にのみ依存して決まるため、本実施の形態の振幅設定回路２１ｂによっても、本発明の効果が損なわれることなく得られる。

図４および図５に示されるように、差動トランスコンダクタンス増幅器の回路構成は、多種多様に考えることができるが、いずれの構成を利用しても、第１の実施の形態で説明した自動利得制御回路２ａと同等の効果を得ることができる。

［第４の実施の形態］
次に、本発明の第４の実施の形態について説明する。図６は、本発明の第４の実施の形態に係る積分回路２３の構成を示す回路図である。本実施の形態においても、自動利得制御回路２ａの全体の構成は第１の実施の形態で説明したとおりである。本発明の自動利得制御回路２ａによれば、積分回路２３の入力端子の電位Ｖ_cmt，Ｖ_cmcを高い値に設定することが容易になったので、図１０に示した積分回路２３以外に、図６に示す積分回路２３の利用も可能となる。

本実施の形態の積分回路２３は、コレクタ端子が電源電圧Ｖ_CCに接続されたトランジスタＱ６３，Ｑ６４と、ベース端子がトランジスタＱ６３のエミッタ端子に接続され、コレクタ端子が積分回路２３の反転出力端子（Ｖ_coc）に接続されたトランジスタＱ６１と、ベース端子がトランジスタＱ６４のエミッタ端子に接続され、コレクタ端子が積分回路２３の非反転出力端子（Ｖ_cot）に接続されたトランジスタＱ６２と、一端が振幅設定回路２１ｂの非反転出力端子（Ｖ_cmt）に接続され、他端がトランジスタＱ６３のベース端子に接続された抵抗Ｒ_I1と、一端が振幅設定回路２１ｂの反転出力端子（Ｖ_cmc）に接続され、他端がトランジスタＱ６４のベース端子に接続されたＲ_I2と、一端が電源電圧Ｖ_CCに接続され、他端が積分回路２３の反転出力端子（Ｖ_coc）に接続された抵抗Ｒ３３と、一端が電源電圧Ｖ_CCに接続され、他端が積分回路２３の非反転出力端子（Ｖ_cot）に接続された抵抗Ｒ３４と、一端がトランジスタＱ６３のベース端子に接続され、他端が積分回路２３の反転出力端子（Ｖ_coc）に接続された容量Ｃ_I1と、一端がトランジスタＱ６４のベース端子に接続され、他端が積分回路２３の非反転出力端子（Ｖ_cot）に接続された容量Ｃ_I2と、一端がトランジスタＱ６１，Ｑ６２のエミッタ端子に接続され、他端が電源電圧Ｖ_EEに接続された電流源ＣＳ６０と、一端がトランジスタＱ６３のエミッタ端子に接続され、他端が電源電圧Ｖ_EEに接続された電流源ＣＳ６１と、一端がトランジスタＱ６４のエミッタ端子に接続され、他端が電源電圧Ｖ_EEに接続された電流源ＣＳ６２とから構成される。

図６に示す積分回路２３は、図１０の差動増幅器２３０に相当する構成（トランジスタＱ６１，Ｑ６２と抵抗Ｒ３３，Ｒ３４と電流源ＣＳ６０）のトランジスタＱ６１のベース端子にトランジスタＱ６３と電流源ＣＳ６１とからなるエミッタフォロアを挿入し、トランジスタＱ６２のベース端子にトランジスタＱ６４と電流源ＣＳ６２とからなるエミッタフォロアを挿入したものである。

トランジスタＱ６１，Ｑ６２のベース端子の電位は、積分回路２３の入力端子の電位Ｖ_cmt，Ｖ_cmcよりもトランジスタＱ６３，Ｑ６４のベース―エミッタ間電圧分低くなり、約２．２Ｖ程度となる。このとき、電流源ＣＳ６０にかかる電圧は１．４Ｖ程度となる。したがって、本実施の形態の回路構成でも、電流源ＣＳ６０〜ＣＳ６２をトランジスタによる電流源回路とするのに十分な電圧値が得られている。

図６に示す積分回路２３を自動利得制御回路２ａに適用すると、図１０に示した積分回路２３を自動利得制御回路２ａに適用する場合に比べ、トランジスタＱ６１，Ｑ６２のベース端子の電位が低くなった分、積分回路２３の出力端子に出力可能な利得制御信号Ｖ_cot，Ｖ_cocの電圧範囲が広くなるという利点が生じる。

利得制御信号Ｖ_cot，Ｖ_cocの電圧範囲が広くなる理由は、一般に、バイポーラトランジスタは、ベース−コレクタ間接合が逆バイアスとなる条件の下で動作させるのが望ましいためで、トランジスタＱ６３，Ｑ６４のベース―エミッタ間電圧分だけ、トランジスタＱ６１，Ｑ６２のベース端子の電位が下がった分、トランジスタＱ６１，Ｑ６２のコレクタ端子の電位も下げることが可能になるためである。

［第５の実施の形態］
次に、本発明の第５の実施の形態について説明する。図７は、本発明の第５の実施の形態に係る積分回路２３の構成を示す回路図である。本実施の形態においても、自動利得制御回路２ａの全体の構成は第１の実施の形態で説明したとおりである。
本実施の形態の積分回路２３は、図６に示した第４の実施の形態の積分回路２３において、電流源ＣＳ６１とＣＳ６２を削除したものである。

本実施の形態の回路構成では、積分回路２３の出力端子に出力可能な利得制御信号Ｖ_cot，Ｖ_cocの電圧範囲が広くなるという利点に加え、トランジスタＱ６３，Ｑ６４のベース電流値を、トランジスタＱ６１，Ｑ６２のベース電流の概ね１／β倍（βはトランジスタＱ６３，Ｑ６４のエミッタ接地電流増幅率）とすることができ、抵抗Ｒ_I1，Ｒ_I2における電圧降下を小さくすることができるという特徴を有する。

なお、第４、第５の実施の形態において、振幅設定回路２１ｂの構成としては、第１の実施の形態で説明した構成を用いてもよいし、第２の実施の形態で説明した構成を用いてもよいし、第３の実施の形態で説明した構成を用いてもよい。

従来の自動利得制御回路２によれば、振幅設定電圧の値は、式（４）で示されるような回路素子の定数から決まる固定値となっていた。一方、本発明の自動利得制御回路２ａでは、振幅設定電圧の値を、回路素子の定数から決まる固定値とする必要はなく、ＩＣの制御入力端子に印加する電圧値によって制御することが可能になる。このような制御は、図４、図５から明白なように、振幅設定電圧Ｖ_ast，Ｖ_ascを直接、あるいは、適切な入力バッファ回路を介して外部から入力することによって実現できる。

なお、図１では、利得可変増幅器１の出力端子と自動利得制御回路２ａの入力端子との間に差動増幅器３を設ける構成を記載しているが、本発明において差動増幅器３は必須の構成要件ではない。利得可変増幅器１の出力振幅が、自動利得制御回路２ａの振幅検出感度の高い振幅範囲であれば、差動増幅器３は不要である。

本発明は、利得可変増幅器の利得調整を行う技術に適用することができる。

１…利得可変増幅器、２…自動利得制御回路、３…差動増幅器、２０…ピーク検出回路、２１ａ…平均値検出回路、２１ｂ…振幅設定回路、２３…積分回路、２１０…差動トランスコンダクタンス増幅器、Ｑ２１〜Ｑ２４，Ｑ６１〜Ｑ６４，Ｑ８１〜Ｑ８４…トランジスタ、Ｒ２１，Ｒ２２，Ｒ３１〜Ｒ３４，Ｒ４１，Ｒ４２，Ｒ８１〜Ｒ８４，Ｒ８７，Ｒ８８，Ｒ_I1，Ｒ_I2…抵抗、Ｃ２１，Ｃ２２，Ｃ_I1，Ｃ_I2…容量、ＣＳ４１，ＣＳ４２，ＣＳ６０〜ＣＳ６２，ＣＳ８１，ＣＳ８１Ａ，ＣＳ８１Ｂ，ＣＳ８２，ＣＳ８２Ａ，ＣＳ８２Ｂ…電流源。

Claims

主信号を増幅する利得可変増幅器と、
この利得可変増幅器の利得を制御する自動利得制御回路とを備え、
前記自動利得制御回路は、
前記利得可変増幅器の出力信号のピーク電圧を検出するピーク検出回路と、
前記利得可変増幅器の出力信号の平均値電圧を検出する平均値検出回路と、
前記ピーク検出回路の出力電圧と前記平均値検出回路の出力電圧に基づいて、前記利得可変増幅器の出力振幅が所望の振幅となるよう差動電圧信号を出力する振幅設定回路と、
前記差動電圧信号の差分を積分し、積分した結果を利得制御信号として前記利得可変増幅器の利得を制御する積分回路とから構成され、
前記振幅設定回路は、
一端が第１の電源電圧に接続され、他端が振幅設定回路の出力端子に接続された負荷抵抗と、
前記振幅設定回路の出力端子と第２の電源電圧との間に、前記ピーク検出回路の出力電圧と前記平均値検出回路の出力電圧との差に基づく値の電流を流す差動トランスコンダクタンス増幅器と、
前記振幅設定回路の出力端子と第２の電源電圧との間に、前記所望の振幅に基づく値の電流を流す振幅設定用電流源とから構成されることを特徴とする自動利得制御増幅器。
請求項１記載の自動利得制御増幅器において、
前記振幅設定回路は、
一端が第１の電源電圧に接続され、他端が振幅設定回路の非反転出力端子に接続された非反転出力側の前記負荷抵抗と、
一端が第１の電源電圧に接続され、他端が振幅設定回路の反転出力端子に接続された反転出力側の前記負荷抵抗と、
前記振幅設定回路の非反転出力端子と第２の電源電圧との間に接続された非反転出力側の前記振幅設定用電流源と、
前記振幅設定回路の反転出力端子と第２の電源電圧との間に接続された反転出力側の前記振幅設定用電流源と、
非反転電圧入力端子が前記ピーク検出回路の出力端子に接続され、反転入力電圧端子が前記平均値検出回路の出力端子に接続され、非反転電流出力端子が前記振幅設定回路の反転出力端子に接続され、反転電流出力端子が前記振幅設定回路の非反転出力端子に接続された前記差動トランスコンダクタンス増幅器とから構成され、
前記差動トランスコンダクタンス増幅器は、
ベース端子が前記ピーク検出回路の出力端子に接続され、コレクタ端子が前記振幅設定回路の反転出力端子に接続された第１のトランジスタと、
ベース端子が前記平均値検出回路の出力端子に接続され、コレクタ端子が前記振幅設定回路の非反転出力端子に接続された第２のトランジスタと、
一端が前記第１のトランジスタのエミッタ端子に接続された第１の抵抗と、
一端が前記第２のトランジスタのエミッタ端子に接続された第２の抵抗と、
一端が前記第１、第２の抵抗の他端に接続され、他端が第２の電源電圧に接続された電流源とから構成されることを特徴とする自動利得制御増幅器。
請求項１記載の自動利得制御増幅器において、
前記振幅設定回路は、
一端が第１の電源電圧に接続され、他端が振幅設定回路の非反転出力端子に接続された非反転出力側の前記負荷抵抗と、
一端が第１の電源電圧に接続され、他端が振幅設定回路の反転出力端子に接続された反転出力側の前記負荷抵抗と、
前記差動トランスコンダクタンス増幅器と、
前記振幅設定用電流源とから構成され、
前記差動トランスコンダクタンス増幅器は、
ベース端子が前記ピーク検出回路の出力端子に接続され、コレクタ端子が前記振幅設定回路の反転出力端子に接続された第１のトランジスタと、
ベース端子が前記平均値検出回路の出力端子に接続され、コレクタ端子が前記振幅設定回路の非反転出力端子に接続された第２のトランジスタと、
一端が前記第１のトランジスタのエミッタ端子に接続された第１の抵抗と、
一端が前記第２のトランジスタのエミッタ端子に接続された第２の抵抗と、
一端が前記第１、第２の抵抗の他端に接続され、他端が第２の電源電圧に接続された第１の電流源とから構成され、
前記振幅設定用電流源は、
ベース端子に反転入力側の振幅設定電圧が供給され、コレクタ端子が前記振幅設定回路の反転出力端子に接続された第３のトランジスタと、
ベース端子に非反転入力側の振幅設定電圧が供給され、コレクタ端子が前記振幅設定回路の非反転出力端子に接続された第４のトランジスタと、
一端が前記第３のトランジスタのエミッタ端子に接続された第３の抵抗と、
一端が前記第４のトランジスタのエミッタ端子に接続された第４の抵抗と、
一端が前記第３、第４の抵抗の他端に接続され、他端が第２の電源電圧に接続された第２の電流源とから構成されることを特徴とする自動利得制御増幅器。
請求項１記載の自動利得制御増幅器において、
前記振幅設定回路は、
一端が第１の電源電圧に接続され、他端が振幅設定回路の非反転出力端子に接続された非反転出力側の前記負荷抵抗と、
一端が第１の電源電圧に接続され、他端が振幅設定回路の反転出力端子に接続された反転出力側の前記負荷抵抗と、
前記差動トランスコンダクタンス増幅器と、
前記振幅設定用電流源とから構成され、
前記差動トランスコンダクタンス増幅器は、
ベース端子が前記ピーク検出回路の出力端子に接続され、コレクタ端子が前記振幅設定回路の反転出力端子に接続された第１のトランジスタと、
ベース端子が前記平均値検出回路の出力端子に接続され、コレクタ端子が前記振幅設定回路の非反転出力端子に接続された第２のトランジスタと、
一端が前記第１のトランジスタのエミッタ端子に接続され、他端が前記第２のトランジスタのエミッタ端子に接続された第１の抵抗と、
一端が前記第１のトランジスタのエミッタ端子に接続され、他端が第２の電源電圧に接続された第１の電流源と、
一端が前記第２のトランジスタのエミッタ端子に接続され、他端が第２の電源電圧に接続された第２の電流源とから構成され、
前記振幅設定用電流源は、
ベース端子に反転入力側の振幅設定電圧が供給され、コレクタ端子が前記振幅設定回路の反転出力端子に接続された第３のトランジスタと、
ベース端子に非反転入力側の振幅設定電圧が供給され、コレクタ端子が前記振幅設定回路の非反転出力端子に接続された第４のトランジスタと、
一端が前記第３のトランジスタのエミッタ端子に接続され、他端が前記第４のトランジスタのエミッタ端子に接続された第２の抵抗と、
一端が前記第３のトランジスタのエミッタ端子に接続され、他端が第２の電源電圧に接続された第３の電流源と、
一端が前記第４のトランジスタのエミッタ端子に接続され、他端が第２の電源電圧に接続された第４の電流源とから構成されることを特徴とする自動利得制御増幅器。
請求項１乃至４のいずれか１項に記載の自動利得制御増幅器において、
前記積分回路は、
差動増幅器と、
一端が前記振幅設定回路の非反転出力端子に接続され、他端が前記差動増幅器の非反転入力端子に接続された第５の抵抗と、
一端が前記振幅設定回路の反転出力端子に接続され、他端が前記差動増幅器の反転入力端子に接続された第６の抵抗と、
一端が前記差動増幅器の非反転入力端子に接続され、他端が前記差動増幅器の反転出力端子に接続された第１の容量と、
一端が前記差動増幅器の反転入力端子に接続され、他端が前記差動増幅器の非反転出力端子に接続された第２の容量とから構成され、
前記差動増幅器は、
ベース端子が差動増幅器の非反転入力端子に接続され、コレクタ端子が差動増幅器の反転出力端子に接続された第５のトランジスタと、
ベース端子が差動増幅器の反転入力端子に接続され、コレクタ端子が差動増幅器の非反転出力端子に接続された第６のトランジスタと、
一端が第１の電源電圧に接続され、他端が前記差動増幅器の反転出力端子に接続された第７抵抗と、
一端が第１の電源電圧に接続され、他端が前記差動増幅器の非反転出力端子に接続された第８の抵抗と、
一端が前記第５、第６のトランジスタのエミッタ端子に接続され、他端が第２の電源電圧に接続された第５の電流源とから構成されることを特徴とする自動利得制御増幅器。
請求項５記載の自動利得制御増幅器において、
前記積分回路は、
さらに、前記第５の抵抗と前記第１の容量との接続点と、前記差動増幅器の非反転入力端子との間に、ベース端子が前記第５の抵抗と前記第１の容量との接続点に接続され、コレクタ端子が第１の電源電圧に接続され、エミッタ端子が前記差動増幅器の非反転入力端子に接続された第７のトランジスタと、一端が前記第７のトランジスタのエミッタ端子に接続され、他端が第２の電源電圧に接続された第６の電流源とが挿入され、
前記第６の抵抗と前記第２の容量との接続点と、前記差動増幅器の反転入力端子との間に、ベース端子が前記第６の抵抗と前記第２の容量との接続点に接続され、コレクタ端子が第１の電源電圧に接続され、エミッタ端子が前記差動増幅器の反転入力端子に接続された第８のトランジスタと、一端が前記第８のトランジスタのエミッタ端子に接続され、他端が第２の電源電圧に接続された第７の電流源とが挿入されたことを特徴とする自動利得制御増幅器。
請求項５記載の自動利得制御増幅器において、
前記積分回路は、
さらに、前記第５の抵抗と前記第１の容量との接続点と、前記差動増幅器の非反転入力端子との間に、ベース端子が前記第５の抵抗と前記第１の容量との接続点に接続され、コレクタ端子が第１の電源電圧に接続され、エミッタ端子が前記差動増幅器の非反転入力端子に接続された第７のトランジスタが挿入され、
前記第６の抵抗と前記第２の容量との接続点と、前記差動増幅器の反転入力端子との間に、ベース端子が前記第６の抵抗と前記第２の容量との接続点に接続され、コレクタ端子が第１の電源電圧に接続され、エミッタ端子が前記差動増幅器の反転入力端子に接続された第８のトランジスタが挿入されたことを特徴とする自動利得制御増幅器。