JP6666230B2 - 自動利得制御増幅器 - Google Patents
自動利得制御増幅器 Download PDFInfo
- Publication number
- JP6666230B2 JP6666230B2 JP2016216214A JP2016216214A JP6666230B2 JP 6666230 B2 JP6666230 B2 JP 6666230B2 JP 2016216214 A JP2016216214 A JP 2016216214A JP 2016216214 A JP2016216214 A JP 2016216214A JP 6666230 B2 JP6666230 B2 JP 6666230B2
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- circuit
- voltage
- output terminal
- amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Control Of Amplification And Gain Control (AREA)
Description
図10は積分回路23の構成例を示す回路図である。この積分回路23は、差動増幅器230と、抵抗RI1,RI2と、容量CI1,CI2により構成される。この積分回路23の差動電圧利得は以下の式で表される。
一方、積分回路23の入力端子の電位Vcmt,Vcmcには、式(1)及び式(2)で表されるように、トランジスタQ21,Q22,Q23,Q24のベース−エミッタ間電圧Vbe1、及びトランジスタQ25,Q26のベース−エミッタ間電圧Vbe2による電圧降下が含まれる。
また、式(5)で表される周波数特性の3dB帯域は、以下の式で示される。
以下、本発明の実施の形態について図面を参照して説明する。図1は本発明の第1の実施の形態に係る自動利得制御増幅器の自動利得制御回路2aの構成を示す回路図である。本実施の形態の自動利得制御増幅器は、図8に示した構成において、自動利得制御回路2の代わりに自動利得制御回路2aを用いたものとなるので、図8の構成を前提として説明する。
図9で説明したとおり、ピーク検出回路20は、自動利得制御回路2aの入力端子の電位vcit,vcicのピーク値Vpkを検出する。このピーク検出回路20は、ベース端子が自動利得制御回路2aの非反転入力端子(vcit)に接続され、コレクタ端子が電源電圧VCCに接続されたトランジスタQ21と、ベース端子が自動利得制御回路2aの反転入力端子(vcic)に接続され、コレクタ端子が電源電圧VCCに接続されたトランジスタQ22と、一端がトランジスタQ21,Q22のエミッタ端子に接続され、他端が電源電圧VEEに接続された容量C21とから構成される。
また、振幅設定値は、電流源CS41とCS42の差動電流値によって設定されるので、電流源CS41およびCS42の電流値を、別の差動トランスコンダクタンス増幅器によって設定することも可能である。
次に、本発明の第2の実施の形態について説明する。図4は、本発明の第2の実施の形態に係る振幅設定回路21bの構成を示す回路図であり、図1、図3と同一の構成には同一の符号を付してある。本実施の形態においても、自動利得制御回路2aの全体の構成は第1の実施の形態で説明したとおりである。
また、トランジスタQ83,Q84と抵抗R83,R84と電流源CS82とは、図1の電流源CS41,CS42に相当する構成となっている。トランジスタQ83,Q84と抵抗R83,R84と電流源CS82とは、差動トランスコンダクタンス増幅器を構成しており、振幅設定電圧Vast,Vascに応じて、上記のΔJ2に相当する値の差動出力電流を出力するようになっている。
次に、本発明の第3の実施の形態について説明する。図5は、本発明の第3の実施の形態に係る振幅設定回路21bの構成を示す回路図であり、図1、図3、図4と同一の構成には同一の符号を付してある。本実施の形態においても、自動利得制御回路2aの全体の構成は第1の実施の形態で説明したとおりである。
また、電流源CS81A,CS81Bの電流値は、図4の電流源CS81の電流値JS1の2分の1に設定し、電流源CS82A,CS82Bの電流値は、電流源CS82の電流値JS2の2分の1とする。
次に、本発明の第4の実施の形態について説明する。図6は、本発明の第4の実施の形態に係る積分回路23の構成を示す回路図である。本実施の形態においても、自動利得制御回路2aの全体の構成は第1の実施の形態で説明したとおりである。本発明の自動利得制御回路2aによれば、積分回路23の入力端子の電位Vcmt,Vcmcを高い値に設定することが容易になったので、図10に示した積分回路23以外に、図6に示す積分回路23の利用も可能となる。
次に、本発明の第5の実施の形態について説明する。図7は、本発明の第5の実施の形態に係る積分回路23の構成を示す回路図である。本実施の形態においても、自動利得制御回路2aの全体の構成は第1の実施の形態で説明したとおりである。
本実施の形態の積分回路23は、図6に示した第4の実施の形態の積分回路23において、電流源CS61とCS62を削除したものである。
Claims (6)
- 主信号を増幅する利得可変増幅器と、
この利得可変増幅器の利得を制御する自動利得制御回路とを備え、
前記自動利得制御回路は、
前記利得可変増幅器の出力信号のピーク電圧を検出するピーク検出回路と、
前記利得可変増幅器の出力信号の平均値電圧を検出する平均値検出回路と、
前記ピーク検出回路の出力電圧と前記平均値検出回路の出力電圧に基づいて、前記利得可変増幅器の出力振幅が所望の振幅となるよう差動電圧信号を出力する振幅設定回路と、
前記差動電圧信号の差分を積分し、積分した結果を利得制御信号として前記利得可変増幅器の利得を制御する積分回路とから構成され、
前記振幅設定回路は、
一端が第1の電源電圧に接続され、他端が振幅設定回路の非反転出力端子に接続された非反転出力側の負荷抵抗と、
一端が第1の電源電圧に接続され、他端が振幅設定回路の反転出力端子に接続された反転出力側の負荷抵抗と、
非反転電圧入力端子が前記ピーク検出回路の出力端子に接続され、反転入力電圧端子が前記平均値検出回路の出力端子に接続され、非反転電流出力端子が前記振幅設定回路の反転出力端子に接続され、反転電流出力端子が前記振幅設定回路の非反転出力端子に接続され、前記ピーク検出回路の出力電圧と前記平均値検出回路の出力電圧との差に基づく値の差動出力電流を出力する差動トランスコンダクタンス増幅器と、
前記振幅設定回路の非反転出力端子、反転出力端子と第2の電源電圧との間に接続され、前記所望の振幅に基づく値の差動出力電流を出力する振幅設定用電流源とから構成され、
前記差動トランスコンダクタンス増幅器は、
ベース端子が前記ピーク検出回路の出力端子に接続され、コレクタ端子が前記振幅設定回路の反転出力端子に接続された第1のトランジスタと、
ベース端子が前記平均値検出回路の出力端子に接続され、コレクタ端子が前記振幅設定回路の非反転出力端子に接続された第2のトランジスタと、
一端が前記第1のトランジスタのエミッタ端子に接続された第1の抵抗と、
一端が前記第2のトランジスタのエミッタ端子に接続された第2の抵抗と、
一端が前記第1、第2の抵抗の他端に接続され、他端が第2の電源電圧に接続された第1の電流源とから構成され、
前記振幅設定用電流源は、
一端が前記振幅設定回路の非反転出力端子に接続され、他端が第2の電源電圧に接続された第2の電流源と、
一端が前記振幅設定回路の反転出力端子に接続され、他端が第2の電源電圧に接続された第3の電流源とから構成されることを特徴とする自動利得制御増幅器。 - 主信号を増幅する利得可変増幅器と、
この利得可変増幅器の利得を制御する自動利得制御回路とを備え、
前記自動利得制御回路は、
前記利得可変増幅器の出力信号のピーク電圧を検出するピーク検出回路と、
前記利得可変増幅器の出力信号の平均値電圧を検出する平均値検出回路と、
前記ピーク検出回路の出力電圧と前記平均値検出回路の出力電圧に基づいて、前記利得可変増幅器の出力振幅が所望の振幅となるよう差動電圧信号を出力する振幅設定回路と、
前記差動電圧信号の差分を積分し、積分した結果を利得制御信号として前記利得可変増幅器の利得を制御する積分回路とから構成され、
前記振幅設定回路は、
一端が第1の電源電圧に接続され、他端が振幅設定回路の非反転出力端子に接続された非反転出力側の負荷抵抗と、
一端が第1の電源電圧に接続され、他端が振幅設定回路の反転出力端子に接続された反転出力側の負荷抵抗と、
非反転電圧入力端子が前記ピーク検出回路の出力端子に接続され、反転入力電圧端子が前記平均値検出回路の出力端子に接続され、非反転電流出力端子が前記振幅設定回路の反転出力端子に接続され、反転電流出力端子が前記振幅設定回路の非反転出力端子に接続され、前記ピーク検出回路の出力電圧と前記平均値検出回路の出力電圧との差に基づく値の差動出力電流を出力する差動トランスコンダクタンス増幅器と、
前記振幅設定回路の非反転出力端子、反転出力端子と第2の電源電圧との間に接続され、前記所望の振幅に基づく値の差動出力電流を出力する振幅設定用電流源とから構成され、
前記差動トランスコンダクタンス増幅器は、
ベース端子が前記ピーク検出回路の出力端子に接続され、コレクタ端子が前記振幅設定回路の反転出力端子に接続された第1のトランジスタと、
ベース端子が前記平均値検出回路の出力端子に接続され、コレクタ端子が前記振幅設定回路の非反転出力端子に接続された第2のトランジスタと、
一端が前記第1のトランジスタのエミッタ端子に接続された第1の抵抗と、
一端が前記第2のトランジスタのエミッタ端子に接続された第2の抵抗と、
一端が前記第1、第2の抵抗の他端に接続され、他端が第2の電源電圧に接続された第1の電流源とから構成され、
前記振幅設定用電流源は、
ベース端子に反転入力側の振幅設定電圧が供給され、コレクタ端子が前記振幅設定回路の反転出力端子に接続された第3のトランジスタと、
ベース端子に非反転入力側の振幅設定電圧が供給され、コレクタ端子が前記振幅設定回路の非反転出力端子に接続された第4のトランジスタと、
一端が前記第3のトランジスタのエミッタ端子に接続された第3の抵抗と、
一端が前記第4のトランジスタのエミッタ端子に接続された第4の抵抗と、
一端が前記第3、第4の抵抗の他端に接続され、他端が第2の電源電圧に接続された第2の電流源とから構成されることを特徴とする自動利得制御増幅器。 - 主信号を増幅する利得可変増幅器と、
この利得可変増幅器の利得を制御する自動利得制御回路とを備え、
前記自動利得制御回路は、
前記利得可変増幅器の出力信号のピーク電圧を検出するピーク検出回路と、
前記利得可変増幅器の出力信号の平均値電圧を検出する平均値検出回路と、
前記ピーク検出回路の出力電圧と前記平均値検出回路の出力電圧に基づいて、前記利得可変増幅器の出力振幅が所望の振幅となるよう差動電圧信号を出力する振幅設定回路と、
前記差動電圧信号の差分を積分し、積分した結果を利得制御信号として前記利得可変増幅器の利得を制御する積分回路とから構成され、
前記振幅設定回路は、
一端が第1の電源電圧に接続され、他端が振幅設定回路の非反転出力端子に接続された非反転出力側の負荷抵抗と、
一端が第1の電源電圧に接続され、他端が振幅設定回路の反転出力端子に接続された反転出力側の負荷抵抗と、
非反転電圧入力端子が前記ピーク検出回路の出力端子に接続され、反転入力電圧端子が前記平均値検出回路の出力端子に接続され、非反転電流出力端子が前記振幅設定回路の反転出力端子に接続され、反転電流出力端子が前記振幅設定回路の非反転出力端子に接続され、前記ピーク検出回路の出力電圧と前記平均値検出回路の出力電圧との差に基づく値の差動出力電流を出力する差動トランスコンダクタンス増幅器と、
前記振幅設定回路の非反転出力端子、反転出力端子と第2の電源電圧との間に接続され、前記所望の振幅に基づく値の差動出力電流を出力する振幅設定用電流源とから構成され、
前記差動トランスコンダクタンス増幅器は、
ベース端子が前記ピーク検出回路の出力端子に接続され、コレクタ端子が前記振幅設定回路の反転出力端子に接続された第1のトランジスタと、
ベース端子が前記平均値検出回路の出力端子に接続され、コレクタ端子が前記振幅設定回路の非反転出力端子に接続された第2のトランジスタと、
一端が前記第1のトランジスタのエミッタ端子に接続され、他端が前記第2のトランジスタのエミッタ端子に接続された第1の抵抗と、
一端が前記第1のトランジスタのエミッタ端子に接続され、他端が第2の電源電圧に接続された第1の電流源と、
一端が前記第2のトランジスタのエミッタ端子に接続され、他端が第2の電源電圧に接続された第2の電流源とから構成され、
前記振幅設定用電流源は、
ベース端子に反転入力側の振幅設定電圧が供給され、コレクタ端子が前記振幅設定回路の反転出力端子に接続された第3のトランジスタと、
ベース端子に非反転入力側の振幅設定電圧が供給され、コレクタ端子が前記振幅設定回路の非反転出力端子に接続された第4のトランジスタと、
一端が前記第3のトランジスタのエミッタ端子に接続され、他端が前記第4のトランジスタのエミッタ端子に接続された第2の抵抗と、
一端が前記第3のトランジスタのエミッタ端子に接続され、他端が第2の電源電圧に接続された第3の電流源と、
一端が前記第4のトランジスタのエミッタ端子に接続され、他端が第2の電源電圧に接続された第4の電流源とから構成されることを特徴とする自動利得制御増幅器。 - 請求項1乃至3のいずれか1項に記載の自動利得制御増幅器において、
前記積分回路は、
差動増幅器と、
一端が前記振幅設定回路の非反転出力端子に接続され、他端が前記差動増幅器の非反転入力端子に接続された第5の抵抗と、
一端が前記振幅設定回路の反転出力端子に接続され、他端が前記差動増幅器の反転入力端子に接続された第6の抵抗と、
一端が前記差動増幅器の非反転入力端子に接続され、他端が前記差動増幅器の反転出力端子に接続された第1の容量と、
一端が前記差動増幅器の反転入力端子に接続され、他端が前記差動増幅器の非反転出力端子に接続された第2の容量とから構成され、
前記差動増幅器は、
ベース端子が差動増幅器の非反転入力端子に接続され、コレクタ端子が差動増幅器の反転出力端子に接続された第5のトランジスタと、
ベース端子が差動増幅器の反転入力端子に接続され、コレクタ端子が差動増幅器の非反転出力端子に接続された第6のトランジスタと、
一端が第1の電源電圧に接続され、他端が前記差動増幅器の反転出力端子に接続された第7抵抗と、
一端が第1の電源電圧に接続され、他端が前記差動増幅器の非反転出力端子に接続された第8の抵抗と、
一端が前記第5、第6のトランジスタのエミッタ端子に接続され、他端が第2の電源電圧に接続された第5の電流源とから構成されることを特徴とする自動利得制御増幅器。 - 請求項4記載の自動利得制御増幅器において、
前記積分回路は、
さらに、前記第5の抵抗と前記第1の容量との接続点と、前記差動増幅器の非反転入力端子との間に、ベース端子が前記第5の抵抗と前記第1の容量との接続点に接続され、コレクタ端子が第1の電源電圧に接続され、エミッタ端子が前記差動増幅器の非反転入力端子に接続された第7のトランジスタと、一端が前記第7のトランジスタのエミッタ端子に接続され、他端が第2の電源電圧に接続された第6の電流源とが挿入され、
前記第6の抵抗と前記第2の容量との接続点と、前記差動増幅器の反転入力端子との間に、ベース端子が前記第6の抵抗と前記第2の容量との接続点に接続され、コレクタ端子が第1の電源電圧に接続され、エミッタ端子が前記差動増幅器の反転入力端子に接続された第8のトランジスタと、一端が前記第8のトランジスタのエミッタ端子に接続され、他端が第2の電源電圧に接続された第7の電流源とが挿入されたことを特徴とする自動利得制御増幅器。 - 請求項4記載の自動利得制御増幅器において、
前記積分回路は、
さらに、前記第5の抵抗と前記第1の容量との接続点と、前記差動増幅器の非反転入力端子との間に、ベース端子が前記第5の抵抗と前記第1の容量との接続点に接続され、コレクタ端子が第1の電源電圧に接続され、エミッタ端子が前記差動増幅器の非反転入力端子に接続された第7のトランジスタが挿入され、
前記第6の抵抗と前記第2の容量との接続点と、前記差動増幅器の反転入力端子との間に、ベース端子が前記第6の抵抗と前記第2の容量との接続点に接続され、コレクタ端子が第1の電源電圧に接続され、エミッタ端子が前記差動増幅器の反転入力端子に接続された第8のトランジスタが挿入されたことを特徴とする自動利得制御増幅器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016216214A JP6666230B2 (ja) | 2016-11-04 | 2016-11-04 | 自動利得制御増幅器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016216214A JP6666230B2 (ja) | 2016-11-04 | 2016-11-04 | 自動利得制御増幅器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2018074541A JP2018074541A (ja) | 2018-05-10 |
JP6666230B2 true JP6666230B2 (ja) | 2020-03-13 |
Family
ID=62116028
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016216214A Active JP6666230B2 (ja) | 2016-11-04 | 2016-11-04 | 自動利得制御増幅器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6666230B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN117792300B (zh) * | 2024-02-23 | 2024-05-14 | 普源精电科技股份有限公司 | 一种放大器和示波器 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3737058B2 (ja) * | 2002-03-12 | 2006-01-18 | 沖電気工業株式会社 | アナログ加減算回路、主増幅器、レベル識別回路、光受信回路、光送信回路、自動利得制御増幅回路、自動周波数特性補償増幅回路、及び発光制御回路 |
JP5161252B2 (ja) * | 2010-03-26 | 2013-03-13 | 日本電信電話株式会社 | 増幅回路 |
JP6024412B2 (ja) * | 2012-11-19 | 2016-11-16 | 住友電気工業株式会社 | 利得可変差動増幅器 |
JP5541821B1 (ja) * | 2013-02-13 | 2014-07-09 | 日本電信電話株式会社 | 振幅検出回路 |
JP5658297B2 (ja) * | 2013-03-13 | 2015-01-21 | 日本電信電話株式会社 | 受信用増幅回路 |
JP6240010B2 (ja) * | 2014-03-24 | 2017-11-29 | 日本電信電話株式会社 | 増幅器 |
-
2016
- 2016-11-04 JP JP2016216214A patent/JP6666230B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2018074541A (ja) | 2018-05-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6885249B2 (en) | Optical signal receiving circuit and optical signal receiving semiconductor device | |
JP7115065B2 (ja) | トランスインピーダンスアンプ | |
JP5596860B2 (ja) | 自動利得調整回路 | |
US7528659B2 (en) | Fully differential amplification device | |
KR100931548B1 (ko) | 이득 가변 증폭 회로 | |
KR100770416B1 (ko) | 신호출력회로 | |
EP2296271A1 (en) | Limiter circuit | |
JP6666230B2 (ja) | 自動利得制御増幅器 | |
JPS5823012B2 (ja) | 利得制御信号増幅器 | |
JP6515666B2 (ja) | 増幅回路 | |
US11835977B2 (en) | Constant voltage circuit for improvement of load transient response with stable operation in high frequency, and electronic device therewith | |
JP2007159020A (ja) | 電流電圧変換回路 | |
JP3852866B2 (ja) | 高周波電力増幅器 | |
JP2591301B2 (ja) | 折れ線特性回路 | |
JP6973353B2 (ja) | 線形増幅器 | |
JP4867066B2 (ja) | 増幅回路 | |
EP0508711B1 (en) | Transistor direct-coupled amplifier | |
US11228286B2 (en) | Linear amplifier | |
JP2005175725A (ja) | 光受信装置及びそれを備えるデータ通信装置 | |
US10243516B2 (en) | Audio amplifier and audio power amplifier | |
JP3210524B2 (ja) | 差動入力型電圧制御電流源回路及びこれを用いた差動フィルタ回路 | |
JP2001094369A (ja) | 光学信号処理回路 | |
JPH0440109A (ja) | 利得可変増幅器 | |
JP2623954B2 (ja) | 利得可変増幅器 | |
US9735762B2 (en) | Amplifier |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20181210 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20190826 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190917 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20191115 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20200218 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20200220 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6666230 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |