JP6024412B2

JP6024412B2 - 利得可変差動増幅器

Info

Publication number: JP6024412B2
Application number: JP2012253198A
Authority: JP
Inventors: 伊藤　誠; 伊藤　　誠; 泰三巽
Original assignee: Sumitomo Electric Industries Ltd
Current assignee: Sumitomo Electric Industries Ltd
Priority date: 2012-11-19
Filing date: 2012-11-19
Publication date: 2016-11-16
Anticipated expiration: 2032-11-19
Also published as: JP2014103499A

Description

本発明は、利得可変差動増幅器に関するものである。

従来から、光通信において使用される受光モジュールは、ＰＩＮフォトダイオード（ＰＩＮ−ＰＤ）、アバランシェフォトダイオード（ＡＰＤ）等のフォトダイオードと、トランスインピーダンスアンプ（以下、「ＴＩＡ」と呼ぶ。）により構成される。長距離伝送やＤＷＤＭ（Dense Wavelength Division Multiplexing）システムなどに使用される受光モジュールでは、後段での閾値制御や電気分散補償（ＥＤＣ：Electrical Dispersion Compensation）のため、広い入力パワー範囲における線形性が要求される。また、近年では、受光モジュールの小型化及びコストダウンのためのポストアンプの削減や送受信一体型ＩＣの採用による受光モジュールの後段での感度低下を補うために、高利得でかつ線形動作範囲の広い受光モジュールの供給が必要とされている。

一般に、ＴＩＡでは、利得可変増幅器を内蔵し、その利得可変増幅器の出力をフィードバックして高い入力パワーでも出力波形が歪まないようにＡＧＣ（Auto Gain Control）構成を採用している。下記特許文献１及び下記特許文献２に記載の従来の増幅回路は、いずれもＴＩＡ（メインアンプを含む）の出力をＴＩＡの電流−電圧（Ｉ／Ｖ）変換効率に帰還している。

特開２００３−１６３５４４号公報特開２０１１−２０５４７０号公報

上記の従来の増幅回路の構成では、ＡＧＣの出力をＡＧＣの利得に帰還する構成において、出力信号の平均値を検出する部分と、出力信号のピーク値を検出する部分とが必要とされる。この構成により、増幅回路内の制御回路において平均値とピーク値を比較することによりＡＧＣの利得の制御が実現される。このようなＡＧＣの構成にする場合、精度を上げるために、振幅を検出する回路は増幅回路の最終段の出力部に接続するのが望ましい。このように構成することで、増幅回路全体が帰還ループの中に含まれることになるため、増幅回路全体の特性補償（温度特性及びプロセス要因のばらつきの補償）が可能となる。その一方で、ＡＧＣがオンする信号が発生した場合に、同相信号が帰還ループを経由して出力に回り込み反射特性が著しく悪化する傾向にある。

そこで、本発明は、かかる課題に鑑みて為されたものであり、反射特性の劣化を防止しながら回路全体の特性補償を実現することが可能な利得可変差動増幅器を提供することを目的とする。

上記課題を解決するため、本発明の一側面に係る利得可変差動増幅器は、利得可変増幅器と利得可変増幅器の出力を受けてバッファリングして出力する出力バッファとを備える利得可変差動増幅器であって、利得可変増幅器の出力に接続され、出力バッファと同一構成のダミーバッファをさらに備え、ダミーバッファにより、利得可変増幅器の出力の振幅及び平均レベルが一定に維持されるように利得可変増幅器の利得を調整する帰還ループが形成され、利得可変増幅器とダミーバッファとを含む回路の周波数特性が、利得可変増幅器と出力バッファとを含む回路の周波数帯域と実質的に等しくされている。

このような利得可変差動増幅器では、利得可変増幅器の出力を受ける出力バッファと共に、その出力に出力バッファと同一構成のダミーバッファが接続され、そのダミーバッファにより利得可変増幅器の利得調整のための帰還ループが形成され、利得可変増幅器とダミーバッファとを含む回路の周波数特性が、利得可変増幅器と出力バッファを含む回路の周波数特性と実質的に等しくされている。これにより、同相信号が帰還ループから利得可変増幅器及び出力バッファを経由して出力に回り込むことを防止することができるとともに、ピーク検出の精度が維持されて安定したＡＧＣ制御が実現される。その結果、反射特性の劣化を防止しながら回路全体の特性補償を実現することができる。

上述した利得可変差動増幅器においては、ダミーバッファの消費電力は、出力バッファの消費電力より小さくされている、ことが好適である。こうすれば、回路全体の消費電力の増加を抑えることができる。

また、ダミーバッファ及び出力バッファはいずれも差動回路を含み、差動回路を構成するトランジスタに流れる電流密度はダミーバッファと出力バッファ間で等しくされている、ことも好適である。この場合、ダミーバッファの周波数特性の劣化が防止でき、安定したＡＧＣ制御が可能になる。

さらに、ダミーバッファに含まれる差動回路を構成するトランジスタのサイズは、出力バッファに含まれる差動回路を構成するトランジスタのサイズの１／ｎ（ｎは１より大きい実数）倍であり、ダミーバッファの差動回路に流れる電流は、出力バッファの差動回路を流れる電流の１／ｎ倍であり、ダミーバッファの差動回路を構成する負荷抵抗は、出力バッファの差動回路を構成する負荷抵抗のｎ倍の抵抗値である、ことも好適である。かかる構成を採れば、ダミーバッファと出力バッファのとの出力振幅を合せることができ安定したＡＧＣ制御が可能になる。トランジスタのサイズを１／ｎとした際に、ダミーバッファに流れる電流の密度を出力バッファのそれと合致させることにより、電源電圧の温度による変動等の環境条件に対して出力振幅の特性をダミーバッファと出力バッファとの間で合わせることができ、その結果安定したＡＧＣ制御が可能となる。

或いは、本発明の他の側面に係る利得可変差動増幅器は、利得可変増幅器と、利得可変増幅器の出力を受けてバッファリングして出力する出力バッファと、出力バッファの出力する出力信号に基づき利得可変増幅器の利得を調整する利得調整回路とを備える利得可変差動増幅器であって、利得可変増幅器の出力に接続され、出力バッファと同一構成のダミーバッファをさらに備え、利得調整回路は、出力信号の振幅を検知する振幅検知回路と、利得可変増幅器の出力レベルをダミーバッファを介して検知する平均値検出回路と、を有する。

このような利得可変差動増幅器によれば、同相信号が帰還ループから利得可変増幅器及び出力バッファを経由して出力に回り込むことを防止することができるとともに、ダミーバッファを経由してピーク検出を行う必要が無いためダミーバッファの帯域を狭く設計することができる。その結果、消費電力の増加を抑えつつ反射特性の劣化を防止して回路全体の特性補償を実現することができる。

或いは、本発明の他の側面に係る利得可変差動増幅器は、利得可変増幅器と、利得可変増幅器の出力を受けてバッファリングして出力する出力バッファと、出力バッファの出力する出力信号に基づき利得可変増幅器の利得を調整する利得調整回路とを備える利得可変差動増幅器であって、利得可変増幅器の出力に接続され、出力バッファと同一構成のダミーバッファをさらに備え、利得調整回路は、出力信号の振幅を検知する振幅検知回路と、利得可変増幅器の平均出力レベルをダミーバッファを介して検知するレベル検知回路と、を有する。

本発明によれば、反射特性の劣化を防止しながら回路全体の特性補償を実現することができる。

本発明の好適な一実施形態に係る利得可変差動増幅器１の概略構成を示す回路図である。図１の出力バッファ５の回路図である。図１のダミーバッファ７の回路図である。本発明の変形例に係る利得可変差動増幅器１０１の概略構成を示す回路図である。本発明の別の変形例に係る利得可変差動増幅器２０１の概略構成を示す回路図である。本発明の比較例に係る利得可変差動増幅器９０１の概略構成を示す回路図である。

以下、添付図面を参照しながら本発明による利得可変差動増幅器の実施の形態を詳細に説明する。なお、図面の説明において同一の要素には同一の符号を付し、重複する説明を省略する。

図１は、本発明の好適な一実施形態に係る利得可変差動増幅器１の概略構成を示す回路図である。同図に示すように、利得可変差動増幅器１は、前段の回路部によって光信号から変換された電気信号Ｖ_ＩＮ１を受けて直流オフセット電圧Ｖ_ｏｆｆを基準に増幅して差動信号を出力する利得可変増幅器３と、利得可変増幅器３からの差動出力を受けてバッファリングして出力する出力バッファ５と、利得可変増幅器３に対して出力バッファ５と並列に接続され、利得可変増幅器３からの差動出力を受けてバッファリングして出力するダミーバッファ７と、ダミーバッファ７の差動出力の平均値（平均出力レベル）を検出する平均値検出回路（レベル検知回路）９と、ダミーバッファ７の差動出力のピーク値（振幅）を検出するピーク値検出回路（振幅検知回路）１１と、利得可変増幅器３の制御信号を送出して利得可変増幅器３の利得を制御する利得制御回路（利得調整回路）１３とを含んで構成される。この利得可変増幅器３、ダミーバッファ７、平均値検出回路９、ピーク値検出回路１１、及び利得制御回路１３により、利得可変増幅器３の差動出力の振幅及び平均値レベルを一定に維持するように当該利得可変増幅器３の利得を帰還制御（調整）する帰還ループが形成される。

詳細には、平均値検出回路９は、ダミーバッファ７の２つの差動出力に一端がそれぞれ接続され、他端がレベルシフト回路１７を介して利得制御回路１３の入力に接続された抵抗素子１５ａ，１５ｂを備え、この抵抗素子１５ａ，１５ｂの他端において生じるダミーバッファ７の差動出力の平均値を利得制御回路１３に入力する。

また、ピーク値検出回路１１は、ベースがダミーバッファ７の２つの差動出力にそれぞれ接続され、コレクタが電源電圧Ｖｃｃ２に接続され、エミッタが共通に利得制御回路１３の入力に接続されたトランジスタ１９ａ，１９ｂと、トランジスタ１９ａ，１９ｂのエミッタとグラウンドとの間に接続された定電流源２１及びキャパシタ２３とにより構成されている。このような構成のピーク値検出回路１１において、トランジスタ１９ａ，１９ｂ及び定電流源２１によってエミッタフォロワ回路が構成され、エミッタフォロワ回路の出力がキャパシタ２３によって終端されて取り出されることで、差動出力のピーク値が検出されて利得制御回路１３に入力される。

また、出力バッファ５の２つの差動出力ＯＵＴＰ，ＯＵＴＰは、それぞれ、キャパシタ２７ａ，２７ｂ及び所定の抵抗値（例えば５０Ω）の終端抵抗２９ａ，２９ｂを介してグラウンドに接続され、これらの２つの差動出力ＯＵＴＰ，ＯＵＴＰから、利得可変差動増幅器１の最終的な出力が取り出される。

上記利得可変差動増幅器１では、出力バッファ５に加え、出力バッファ５と同一構成のダミーバッファ７が備えられ、平均値検出回路９とピーク値検出回路１１は、ダミーバッファ７の出力を受ける構成となっている。出力バッファ５は、外部回路と接続するために適切な出力インピーダンス及び振幅で差動信号を外部出力し、反射特性の劣化の原因となる平均値検出回路９をダミーバッファ７に接続することで外部回路との接続パスから完全分離することができ、平均値検出回路９の反射特性への影響を防止できる。また、出力バッファ５はＡＧＣの帰還ループの外になるため、その出力抵抗の低下を招くこともなくなる。

図２及び図３には、それぞれ、出力バッファ５及びダミーバッファ７の回路構成の例を示す。出力バッファ５は、２つの並列接続されたＮＰＮ型のバイポーラトランジスタ５１ａ，５１ｂと、それぞれのバイポーラトランジスタ５１ａ，５１ｂに直列接続された抵抗値Ｒ１，Ｒ２を有する２つの抵抗素子５３ａ，５３ｂと、バイポーラトランジスタ５１ａ，５１ｂに共通に接続された電流源５５とを含んで構成される差動回路である。この電流源５５は、トランジスタ５７及び抵抗素子５９により構成され、トランジスタ５７には、カレントミラー回路の構成により制御電位Ｖｒｅｆが与えられる。出力の歪に対する耐力を上げるためにはリミット動作が働いた時の振幅を大きくとる必要があるため、トランジスタ５１ａ，５１ｂのサイズとともに電流源５５の電流を増やす必要がある。

ダミーバッファ７は、出力バッファ５と同一構成である。すなわち、ダミーバッファ７は、バイポーラトランジスタ７１ａ，７１ｂと、それぞれのバイポーラトランジスタ７１ａ，７１ｂに直列接続された抵抗値Ｒ３，Ｒ４を有する２つの抵抗素子７３ａ，７３ｂと、バイポーラトランジスタ７１ａ，７１ｂに共通に接続された電流源７５とを含んで構成される差動回路である。この電流源７５は、トランジスタ７７及び抵抗素子７９により構成され、トランジスタ７７には、カレントミラー回路の構成により制御電位Ｖｒｅｆ２が与えられる。

このような構成のダミーバッファ７においては、バイポーラトランジスタ７１ａ，７１ｂのサイズの縮小及び電流源７５の電流の減少により、消費電力が出力バッファ５に比較して小さくされている。一般に、消費電力と動作周波数帯域は相反する関係にあり、帯域を増加させるには消費電力を増やす必要がある。ここで、ダミーバッファ７は、出力バッファ５に対してトランジスタサイズが小さくされているために、周波数特性（動作帯域）が出力バッファ５と異なってくる。一方で、ピーク値検出回路１１の精度（ホールド時の振幅の精度）を上げるためには、ダミーバッファ７の周波数特性は出力バッファ５のそれに近い値にする必要がある。そこで、ダミーバッファ７では、その周波数特性の低周波側から１ｄＢ（ピーク出力の約１０％）ダウンした周波数が、少なくとも利得可変差動増幅器１が扱うデータ信号のビットレートの半分程度の値となるように確保されている。このことを実現するために、ダミーバッファ７では、トランジスタサイズを小さくしても少なくともトランジスタそれ自体による帯域の劣化を生じないように、バイポーラトランジスタ７１ａ，７１ｂに流れる電流の電流密度を、出力バッファ５のバイポーラトランジスタ５１ａ，５１ｂのそれに等しくし、この電流密度に対応して負荷抵抗７３ａ，７３ｂの抵抗値Ｒ３，Ｒ４の値が調整されている。

すなわち、ダミーバッファ７のバイポーラトランジスタ７１ａ，７１ｂのサイズは、出力バッファ５のトランジスタ５１ａ，５１ｂの１／ｎ（ｎは１より大きい実数、例えば４）倍とされ、これに対して出力の振幅を合わせるため、負荷抵抗７３ａ，７３ｂの抵抗値Ｒ３，Ｒ４を、負荷抵抗５３ａ，５３ｂの抵抗値Ｒ１，Ｒ２に対してトランジスタサイズの倍率の逆数であるｎ（例えば４）倍とされている。その結果、ダミーバッファ７の差動回路を流れる電流は、出力バッファ５の差動回路を流れる電流の１／ｎ倍となる。また、ダミーバッファ７とその負荷であるピーク値検出回路１１に用いられている２つのトランジスタ１９ａ，１９ｂのサイズとの関係でダミーバッファ７〜ピーク値検出回路１１での周波数特性が低下する可能性がある。そこで、ピーク値検出回路１１のトランジスタサイズも出力バッファ５に直接接続する場合に比較して１／ｎ倍とされることで、ダミーバッファ７〜ピーク値検出回路１１での周波数特性を維持することが可能になる。ただし、ピーク値検出回路１１の出力にはピーク値検出用のキャパシタ２３が接続されており、このキャパシタ２３の充放電特性も維持する必要がある。このキャパシタ２３の容量値も出力バッファ５に直接接続する場合に比較して１／ｎ倍とすれば周波数特性の劣化を抑えることができ、ピーク値の検出精度の兼ね合いを考慮してキャパシタ２３の容量値が設定されている。

さらに、温度変動、電源電圧変動、又はプロセスばらつきを補正するために、電流源７５の制御電位Ｖｒｅｆ２は、出力バッファ５と同様にカレントミラー回路構成により与えられる。なお、ピーク値検出回路１１に用いる１９ａ，１９ｂは、最小のベース−コレクタ間容量Ｃｂｃを示すサイズのものが選択される。

ここで、出力バッファ５に供給される電源電圧Ｖｃｃ１とダミーバッファに供給される電源電圧Ｖｃｃ２とを回路内部で共通にすると、出力パッドからのワイヤ接続による電源供給を前提にした場合に、ワイヤのインダクタンスによりダミーバッファ７経由で出力バッファ５の出力を揺らすことになり反射特性の劣化を招くため、２つの電源供給は分離されていることが望ましい。

以上説明した利得可変差動増幅器１によれば、利得可変増幅器３の出力を受ける出力バッファ５と共に、その出力に出力バッファ５と同一構成のダミーバッファ７が接続され、そのダミーバッファ７により利得可変増幅器３の利得調整のための帰還ループが形成され、利得可変増幅器とダミーバッファとを含む回路の周波数特性が、利得可変増幅器３と出力バッファ５を含む回路の周波数特性と実質的に等しくされている。これにより、同相信号が帰還ループから利得可変増幅器３及び出力バッファ５を経由して出力に回り込むことを防止することができるとともに、ピーク検出の精度が維持されて安定したＡＧＣ制御が実現される。その結果、反射特性の劣化を防止しながら回路全体の特性補償を実現することができる。

また、上述した利得可変差動増幅器１においては、ダミーバッファ７の消費電力は、出力バッファ５の消費電力より小さくされている。そのため、回路全体の消費電力の増加を抑えることができる。

また、ダミーバッファ７と出力バッファ５間で差動回路を構成するトランジスタの電流密度が等しくされている。その結果、ダミーバッファ７の周波数特性の劣化が防止でき、安定したＡＧＣ制御が可能になる。

さらに、ダミーバッファ７に含まれる差動回路を構成するバイポーラトランジスタ７１ａ，７１ｂのサイズは、出力バッファ５に含まれる差動回路を構成するバイポーラトランジスタ５１ａ，５１ｂのサイズの１／ｎ倍であり、ダミーバッファ７の差動回路に流れる電流は出力バッファ５の差動回路を流れる電流の１／ｎ倍であり、ダミーバッファ７の差動回路を構成する負荷抵抗７３ａ，７３ｂは、出力バッファ５の差動回路を構成する負荷抵抗５３ａ，５３ｂのｎ倍の抵抗値である。このような構成により、ダミーバッファ７と出力バッファ５のとの出力振幅を合せることができ安定したＡＧＣ制御が可能になる。

本実施形態の利得可変差動増幅器１の効果を、比較例と比較しつつ詳細に説明する。図６は、比較例に係る利得可変差動増幅器９０１の概略構成を示す回路図である。同図に示す利得可変差動増幅器９０１の利得可変差動増幅器１との相違点は、出力バッファ５の出力が平均値検出回路９とピーク値検出回路１１に入力され、ダミーバッファ７を備えない点である。すなわち、利得可変差動増幅器９０１においては、利得可変増幅器３、出力バッファ５、平均値検出回路９、ピーク値検出回路１１、及び利得制御回路１３により、帰還ループが構成される。

利得可変差動増幅器９０１では、ＡＧＣがオンする信号が入力された場合、平均値検出回路９、利得制御回路１３、利得可変増幅器３、出力バッファ５を経由して同相信号が出力に回り込み、反射特性を示すＳパラメータであるＳ２２が著しく劣化する問題が生じる。

利得可変差動増幅器９０１のＳ２２の劣化に関して具体的に説明する。Ｓ２２の劣化は回路のインピーダンスが帰還により下がることが挙げられる。もっとも、負帰還の目的の一つが入力インピーダンスの増加、出力インピーダンスの低下、および帯域の拡張にあり、インピーダンス低下は負帰還の本来的な性質である。今、ＡＧＣをオープンループとして考え、増幅器９０１の出力端が平均値検出回路９の入力端と切り離されているものとする。このとき、出力端信号をＶｏｕｔ（Ｏ）、平均値検出回路９の入力端信号Ｖｏｕｔ（Ｉ）とすると、ＡＧＣのループ利得Ａは、下記式；
Ａ＝Ｖｏｕｔ（Ｏ）／Ｖｏｕｔ（Ｉ）
と計算される。また、出力端に流れる電流、すなわち、出力端から回路に吸い込まれる電流をＩｏｕｔ、負荷抵抗をＲＬとすると、出力端信号は、下記式；
Ｖｏｕｔ（Ｏ）＝ＲＬ×Ｉｏｕｔ
で表される。従って、下記式；
Ａ＝Ｖｏｕｔ（Ｏ）／Ｖｏｕｔ（Ｉ）＝（ＲＬ×Ｉｏｕｔ）／Ｖｏｕｔ（Ｉ）
が成立するので、帰還ループのコンダクタンスＧは、下記式；
Ｇ＝Ｉｏｕｔ／Ｖｏｕｔ（Ｉ）
で与えられる。

通常、ループ利得は２０ｄＢ（１０倍）程度であり、負荷抵抗値は５０Ωと設定される場合が多く、その場合のコンダクタンスＧ〜１０／５０となる。従って、出力抵抗ｒｏは、１／Ｇで計算されるので、下記式；
ｒｏ＝５０／１０〜５Ω
で与えられる。それゆえに、出力端から見込んだ出力インピーダンスＺｏは、この出力抵抗と負荷抵抗の並列回路となり、Ｚｏ〜４．５Ωと評価され、帰還による出力インピーダンスの低下が顕著に表れる結果となる。しかしながら、この出力抵抗では出力端子と負荷の間に接続される伝送線路のインピーダンスＺとミスマッチになってしまう。つまり、反射係数ρは、下記式；
ρ＝（Ｚｏ−５０）／（Ｚｏ＋５０）＝０．８３、
Ｓ２２＝−２．２ｄＢ
のように計算され、極めて劣悪な値となってしまう。高周波で安定動作を望むならば、Ｓ２２として−２０ｄＢ程度のレベルが必要とされる。

ここで、高周波側の回路の周波数特性は容量やインダクタンスの寄生成分により決まる。帰還構成にするとこのように反射特性の劣化の問題が本質的に発生する。従来は、平均値検出回路部分（帰還ループ内）に容量を追加してカットオフ周波数ｆｃを低域側にシフトさせ、信号周波数帯での帰還効果を打ち消していた。しかしながら、このための容量は数ｎＦ程度を必要とし、集積回路内でＭＩＭ（metal-insulator-metal）容量として組み込むにはそのサイズが大きくなってしまい、チップ外付けにする必要があった。

これに対して、本実施形態の利得可変差動増幅器１によれば、チップ部品の増加や消費電力の増加を生じることなく、Ｓ２２劣化を防ぐことができる。つまり、カットオフを下げるのではなく、Ｓ２２自体を下げることができる。

なお、本発明は、上述した実施形態に限定されるものではない。例えば、利得可変差動増幅器１においては、平均値検出回路９及びピーク値検出回路１１の両方がダミーバッファ７の出力を受けていたが、図４に示す利得可変差動増幅器１０１のように、平均値検出回路９のみがダミーバッファ７の出力に接続されていてもよい。このような構成によれば、利得可変増幅器３の出力レベルがダミーバッファ７を介して検知される一方で、ダミーバッファ７の出力からピーク検出を行う必要がないため、ダミーバッファ７の帯域は極めて狭い設計とすることが可能である。つまり、ダミーバッファ７の差動回路構成においてバイポーラトランジスタ７１ａ，７１ｂのトランジスタサイズ（エミッタ長）は極力小さいものを選択することができ、動作電流をトランジスタ７１ａ，７１ｂが最低限動作可能な範囲に設定できる。例えば、動作電流を数百μＡオーダーでの設計が可能になるため、消費電力をほとんど増やすことなく設計することが可能となる。さらに、ピーク値検出は主信号系の出力からとるため、ピーク検出が高精度に行えるという利点がある。

また、図５に示す本発明の変形例に係る利得可変差動増幅器２０１のように、平均値検出回路９を利得可変増幅器３の出力に直接接続し、平均値検出回路９の検出信号をシングルエンドのダミーバッファ２０７を介して利得制御回路１３に出力するようにしてもよい。このような構成によっても、利得可変増幅器３の平均出力レベルをダミーバッファ２０７を介して利得制御回路１３で検出することができ、同相信号が帰還ループから利得可変増幅器３及び出力バッファ５を経由して出力に回り込むことを防止することができる。

１，１０１，２０１…利得可変差動増幅器、３…利得可変増幅器、５…出力バッファ、７，２０７…ダミーバッファ、９…平均値検出回路（レベル検知回路）、１１…ピーク値検出回路（振幅検知回路）、１３…利得制御回路（利得調整回路）、５１ａ，５１ｂ…バイポーラトランジスタ、５３ａ，５３ｂ…抵抗素子（負荷抵抗）、７１ａ，７１ｂ…バイポーラトランジスタ、７３ａ，７３ｂ…抵抗素子（負荷抵抗）。

Claims

利得可変増幅器と、前記利得可変増幅器の出力を受けてバッファリングして出力する出力バッファと、前記出力バッファの出力する出力信号に基づき前記利得可変増幅器の利得を調整する利得調整回路とを備える利得可変差動増幅器であって、
前記利得可変増幅器の出力に接続され、前記出力バッファと同一構成のダミーバッファをさらに備え、
前記利得調整回路は、
前記出力信号の振幅を検知する振幅検知回路と、
前記利得可変増幅器の出力レベルを前記ダミーバッファを介して検知するレベル検知回路と、を有する、
ことを特徴とする利得可変差動増幅器。
利得可変増幅器と、前記利得可変増幅器の出力を受けてバッファリングして出力する出力バッファと、前記出力バッファの出力する出力信号に基づき前記利得可変増幅器の利得を調整する利得調整回路とを備える利得可変差動増幅器であって、
前記利得可変増幅器の出力に接続され、前記出力バッファと同一構成のダミーバッファをさらに備え、
前記利得調整回路は、
前記出力信号の振幅を検知する振幅検知回路と、
前記利得可変増幅器の平均出力レベルを前記ダミーバッファを介して検知するレベル検知回路と、を有する、
ことを特徴とする利得可変差動増幅器。
前記ダミーバッファの消費電力は、前記出力バッファの消費電力より小さくされている、
ことを特徴とする請求項１又は２に記載の利得可変差動増幅器。
前記ダミーバッファ及び前記出力バッファはいずれも差動回路を含み、
前記差動回路を構成するトランジスタに流れる電流密度は前記ダミーバッファと前記出力バッファ間で等しくされている、
ことを特徴とする請求項１〜３のいずれか１項に記載の利得可変差動増幅器。
前記ダミーバッファに含まれる前記差動回路を構成する前記トランジスタのサイズは、前記出力バッファに含まれる前記差動回路を構成する前記トランジスタのサイズの１／ｎ（ｎは１より大きい実数）倍であり、
前記ダミーバッファの前記差動回路に流れる電流は、前記出力バッファの前記差動回路を流れる電流の１／ｎ倍であり、
前記ダミーバッファの前記差動回路を構成する負荷抵抗は、前記出力バッファの前記差動回路を構成する負荷抵抗のｎ倍の抵抗値である、
ことを特徴とする請求項４記載の利得可変差動増幅器。