JP5861363B2 - 増幅装置 - Google Patents

増幅装置 Download PDF

Info

Publication number
JP5861363B2
JP5861363B2 JP2011217748A JP2011217748A JP5861363B2 JP 5861363 B2 JP5861363 B2 JP 5861363B2 JP 2011217748 A JP2011217748 A JP 2011217748A JP 2011217748 A JP2011217748 A JP 2011217748A JP 5861363 B2 JP5861363 B2 JP 5861363B2
Authority
JP
Japan
Prior art keywords
current
differential
circuit
signal
phase component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2011217748A
Other languages
English (en)
Other versions
JP2013078051A (ja
Inventor
良之 杉本
良之 杉本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP2011217748A priority Critical patent/JP5861363B2/ja
Priority to US13/631,232 priority patent/US8872585B2/en
Publication of JP2013078051A publication Critical patent/JP2013078051A/ja
Application granted granted Critical
Publication of JP5861363B2 publication Critical patent/JP5861363B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
    • H03F3/45928—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit
    • H03F3/45968—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit by offset reduction
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/08—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements
    • H03F1/083—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements in transistor amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/04—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only
    • H03F3/08—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only controlled by light
    • H03F3/087—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only controlled by light with IC amplifier blocks
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/4508—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using bipolar transistors as the active amplifying circuit
    • H03F3/45085—Long tailed pairs
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G3/00—Gain control in amplifiers or frequency changers
    • H03G3/20—Automatic control
    • H03G3/30—Automatic control in amplifiers having semiconductor devices
    • H03G3/3084—Automatic control in amplifiers having semiconductor devices in receivers or transmitters for electromagnetic waves other than radiowaves, e.g. lightwaves
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/375—Circuitry to compensate the offset being present in an amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45138—Two or more differential amplifiers in IC-block form are combined, e.g. measuring amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45212—Indexing scheme relating to differential amplifiers the differential amplifier being designed to have a reduced offset

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Amplifiers (AREA)

Description

本発明は、電気信号を増幅する増幅装置に関する。
光通信装置は、光信号を受信して電気信号に変換する受光装置を備えている。受光装置は、フォトダイオードなどの光−電気変換素子と、この素子から出力された電流信号を電圧信号に変換して出力する増幅装置とを含んでいる。
増幅装置は、トランスインピーダンスアンプ（ＴＩＡ：Ｔｒａｎｓ Ｉｍｐｅｄａｎｃｅ Ａｍｐｌｉｆｉｅｒ）などの増幅器、及び出力信号を制御するための制御手段が設けられている。この制御手段は、特性を向上させるために様々な改良がなされてきた。
例えば、特許文献１には、複数個の増幅器を備え、出力信号のオフセットを検出して、オフセットを低減させる制御信号を、複数個の増幅器の間に帰還させる増幅回路が開示されている。特許文献２には、入力信号のピーク値を検出して、出力側の増幅器にフィードフォワードすることによりオフセットを補償する増幅回路が開示されている。
特許文献３には、正相入力信号、及び逆相入力信号を差動増幅器に入力して増幅する増幅回路が開示されている。この増幅回路は、正相入力信号、または逆相入力信号の平均値と、他方の平均値を所定の基準電圧で反転して得られた平均値検出信号との差電圧に応じた制御信号を、該差動増幅器にフィードフォワードすることによりオフセットを補償する。
特許文献４には、差動増幅器の出力信号から低域カットオフ周波数以下の電圧成分を検出し、該電圧成分に基づく制御信号を差動増幅器にフィードバックすることによりオフセットを補償する差動増幅器が開示されている。
特開２００３−１６８９３３号公報 特開２００３−２６４４３７号公報 特開２０１０−２７８７５３号公報 特開平０７−２４０６４０号公報
フォトダイオードのような光−電気変換素子は、高レベルの光入力時や高周波数帯などにおいて安定な動作を行うために十分なバイアス電圧を必要とする。一方で、バイアス電圧は、低消費電力化、及び電源回路の簡易化の観点からすると、低いほうが好ましい。
バイアス電圧は、フォトダイオードを例に挙げると、カソード電極の電位と、増幅装置の入力端の電位との差分に該当するから、フォトダイオードの駆動電圧を確保するように増幅装置の入力電圧を低下させることが求められる。
本発明の目的は、上記課題を解決するために、入力電圧が低く、特性を向上させた増幅装置を提供することである。
上記の目的を達成するため、本発明の増幅装置は、差動電流信号の入力に応じて差動電圧信号を出力する増幅装置であって、前記差動電流信号の正相成分及び逆相成分から分流電流をそれぞれ引き込む分流回路と、前記分流電流を差し引いた残余分の前記差動電流信号の正相成分の入力に応じて前記差動電圧信号の正相成分及び逆相成分の一方を出力する第１のトランスインピーダンスアンプと、前記分流電流を差し引いた残余分の前記差動電流信号の逆相成分の入力に応じて前記差動電圧信号の正相成分及び逆相成分の他方を出力する第２のトランスインピーダンスアンプと、前記差動電圧信号の平均電圧値を検出する平均値検出回路と、前記差動電圧信号の正相成分及び逆相成分の差分を検出して、前記差分及び前記平均電圧値に応じて前記分流電流を制御する制御回路とを備える。
また、上記の増幅装置において、前記分流回路は、第１及び第２のトランジスタを含み、前記第１及び第２のトランジスタの各々の制御端子は、前記制御回路に接続され、前記分流電流のうち、前記差動電流信号の正相成分及び逆相成分の一方から分岐する分は、前記第１のトランジスタの一方の電流端子から他方の電流端子に流れ、前記分流電流のうち、前記差動電流信号の正相成分及び逆相成分の他方から分岐する分は、前記第２のトランジスタの一方の電流端子から他方の電流端子に流れ、前記制御回路は、前記第１及び第２のトランジスタに流れる前記分流電流を制御することにより前記平均電圧値を所定値に維持してもよい。
上記の増幅装置において、前記制御回路は、差動増幅回路を含み、前記差動増幅回路は、前記差分に応じて前記第１及び第２のトランジスタの各々の前記制御端子に制御信号を出力することにより前記差分を低減してもよい。
上記の増幅装置において、前記差動増幅回路は、第３のトランジスタを介して電源に接続され、前記制御回路は、前記平均電圧値に応じて前記第３のトランジスタの動作抵抗を調整することにより前記制御信号の電位を変化させてもよい。
上記の増幅装置において、前記第１及び第２のトランスインピーダンスアンプは、それぞれ、一方の電流端子が負荷素子を介して電源に接続され、他方の電流端子が接地されたエミッタ接地増幅回路を含み、前記分流電流を差し引いた残余分の前記差動電流信号は、前記エミッタ接地増幅回路に入力されるようにしてもよい。
本発明によれば、入力電圧が低く、特性を向上させた増幅装置を提供することができる。
比較例に係る受光装置の回路図である。 比較例に係る差動入力型トランスインピーダンスアンプの回路図である。 比較例に係る単相入力型トランスインピーダンスアンプの回路図である。 実施例に係る増幅装置の回路図である。 図４に示された前置増幅回路、分流回路、平均値検出回路、及び制御回路の回路図である。 平均入力電流値に対する増幅装置の相対利得の変化を示すグラフである。
まず、後述する実施例との比較のため、比較例を説明する。ＤＱＰＳＫ（Ｄｉｆｆｅｒｅｎｔｉａｌ Ｑｕａｄｒａｔｕｒｅ Ｐｈａｓｅ Ｓｈｉｆｔ Ｋｅｙｉｎｇ）やＤＰ−ＱＰＳＫ（Ｄｕａｌ Ｐｏｌａｒｉｚａｔｉｏｎ−Ｑｕａｄｒａｔｕｒｅ Ｐｈａｓｅ Ｓｈｉｆｔ Ｋｅｙｉｎｇ）等の変調方式を採用した受光装置では、フォトダイオード（以下、ＰＤと記す）等の受光素子の前段に、ハイブリッドなどと称される光学処理用の素子が接続されている。
この素子は、位相変調された光信号を強度変調の信号に変換するものであり、光信号は、正相信号であるＰｉｎとその逆相信号であるＰｉｎ’とから構成される一対の相補信号に変換される。変換後の光信号のＳＮ比を最大とするために、図１に示されるように、例えば、２つのＰＤを差動型のトランスインピーダンスアンプ（以下、ＴＩＡと記す）に接続する構成が考えられる。
光受光回路１００は、一対の受光素子ＰＤ１，ＰＤ２と、ＴＩＡ１０とを備える。ＴＩＡ１０の一対の入力端子には、受光素子ＰＤ１，ＰＤ２が並列に接続されている。受光素子ＰＤ１，ＰＤ２は、共通の電源Ｖｃｃと接続され、光信号Ｐｉｎ，Ｐｉｎ’をそれぞれ受信する。
受光素子ＰＤ１，ＰＤ２は、受信した光信号Ｐｉｎ，Ｐｉｎ’に応じて、相補信号をなす正相、及び逆相の電流信号を出力する。ＴＩＡ１０は、この電流信号を正相、及び逆相の電圧信号に変換して、出力端子Ｏｕｔｐ及びＯｕｔｎにそれぞれ出力する。このとき、例えばハイブリッドからの光信号Ｐｉｎ，Ｐｉｎ’の不均一性や、受光素子ＰＤ１，ＰＤ２間の受光感度の不均一性に起因して、受光素子ＰＤ１，ＰＤ２からの電流信号にオフセットが生ずることがある。
図１において、ＰＤ１、ＰＤ２に印加される逆バイアス電圧は、電源ＶｃｃとＴＩＡ１０の入力電位の差分として与えられる。このため、ＰＤ１、ＰＤ２を安定に、かつ、高速で動作させるには、適正なバイアス電圧を確保する必要がある。電源Ｖｃｃの電圧値は、一定値に固定され、さらに、低消費電力化の要請に応えるために、近年の受信回路では低電圧化が顕著である。したがって、ＰＤ１、ＰＤ２へのバイアス電圧を確保するには、ＴＩＡ１０の入力電位Ｖｉｎの低減が必要である。
図２は、差動型のＴＩＡ１０の回路図である。ＴＩＡ１０は、入力端子Ｉｎｐ，Ｉｎｎと、出力端子Ｏｕｔｐ，Ｏｕｔｎと、差動増幅回路１２と、エミッタフォロワ回路１４と、帰還抵抗Ｒ３，Ｒ４とを含む。入力端子Ｉｎｐ，Ｉｎｎには、受光素子ＰＤ１，ＰＤ２から、一対の相補信号である正相、及び逆相の電流信号がそれぞれ入力される。出力端子Ｏｕｔｐ，Ｏｕｔｎからは、正相、及び逆相の電流信号から生成した正相、及び逆相の電圧信号が出力される。
差動増幅回路１２は、トランジスタＱ１，Ｑ２と、負荷抵抗Ｒ１，Ｒ２と、定電流源Ｉｓ１とを含む。トランジスタＱ１，Ｑ２のベースは、入力端子Ｉｎｐ，Ｉｎｎとそれぞれ接続される。トランジスタＱ１，Ｑ２のエミッタは、それぞれ、電流源Ｉｓ１の一端と接続される。電流源Ｉｓ１の他端はグランドと接地される。トランジスタＱ１，Ｑ２のコレクタは、負荷抵抗Ｒ１，Ｒ２を介して、それぞれ電源Ｖｃｃと接続される。
エミッタフォロワ回路１４は、トランジスタＱ３，Ｑ４と、定電流源Ｉｓ２，Ｉｓ３とを含む。トランジスタＱ３，Ｑ４のベースは、トランジスタＱ１，Ｑ２のコレクタとそれぞれ接続される。トランジスタＱ３，Ｑ４のエミッタは、出力端子Ｏｕｔｎ，Ｏｕｔｐ、電流源Ｉｓ２，Ｉｓ３の一端、及び帰還抵抗Ｒ３，Ｒ４の一端とそれぞれ接続される。電流源Ｉｓ２及びＩｓ３の他端はグランドに接続される。帰還抵抗Ｒ３及びＲ４の他端は、トランジスタＱ１及びＱ２のベース、及び入力端子Ｉｎｐ，Ｉｎｎとそれぞれ接続される。
このＴＩＡ１０において、入力端子Ｉｎｐ，Ｉｎｎにおける入力電位Ｖｉｎは、入力電流値ＩＩＮに基づき、以下の式（１）により得られる。
Ｖｉｎ＝Ｅ−（Ｉ１／２）・ＲＬ−ＶＢＥ＋ＩＩＮ・ＲＦ 式（１）
ここで、Ｅは、電源Ｖｃｃの電圧であり、Ｉ１は、定電流源Ｉｓ１の電流値であり、ＶＢＥは、トランジスタＱ３，Ｑ４のベース−エミッタ間の電圧値である。また、ＲＬは、負荷抵抗Ｒ１，Ｒ２の抵抗値であり、ＲＦは、帰還抵抗Ｒ３，Ｒ４の抵抗値である。
上式に基づくと、入力電位Ｖｉｎは、電流Ｉ１、または抵抗ＲＬなどの各値を調整することによって低減可能であるが、実際には、定電流源Ｉｓ１が一定の電圧降下（つまり、トランジスタのコレクタ−エミッタ間電圧）を生ずるために、効果的に低減されないという問題がある。発明者の検討によると、入力電位Ｖｉｎは、およそ１．５〜１．６（Ｖ）で飽和する。
一方、図３に示されるような単相で動作するＴＩＡを２個用いて差動型ＴＩＡを構成してもよい。このＴＩＡは、トランジスタＱ５，Ｑ６と、負荷抵抗Ｒ５と、帰還抵抗Ｒ６と、定電流源Ｉｓ４とを含む。
トランジスタＱ５と負荷抵抗Ｒ５は、エミッタ接地増幅回路を構成する。負荷抵抗Ｒ５の一端は、電源Ｖｃｃに接続され、他端はトランジスタＱ５のコレクタ端子に接続されている。トランジスタＱ５のベース端子は、入力端子Ｔｉｎ、及び帰還抵抗Ｒ６の一端と接続され、他方、エミッタ端子は接地されている。
また、トランジスタＱ６と定電流源Ｉｓ４は、エミッタフォロアを構成する。トランジスタＱ６のコレクタ端子は、電源Ｖｃｃに接続され、他方、エミッタ端子は、出力端子Ｔｏｕｔ、帰還抵抗Ｒ６の他端、及び定電流源Ｉｓ４の一端に接続されている。トランジスタＱ６のベース端子は、負荷抵抗Ｒ５の他端、及びトランジスタＱ５のコレクタ端子に接続されている。定電流源Ｉｓ４の他端は接地されている。
このＴＩＡは、先に示された差動型ＴＩＡとは異なり、定電流源のような電圧降下の原因となる回路素子を入力側に有していないので、増幅装置の入力電位は、トランジスタＱ５のベース−エミッタ間電圧に等しくなる。つまり、入力電位は、ＰＮ接合の順方向バイアス電圧値０．７〜０．９（Ｖ）となり、先に示された差動型ＴＩＡの場合と比べると十分に低いと言える。したがって、仮に受光素子の駆動電圧を３．３（Ｖ）としたとき、２．４〜２．７（Ｖ）の十分なバイアス電圧を受光素子に印加することが可能となる。
しかしながら、２個の単相ＴＩＡを用いて差動型ＴＩＡを構成する場合、２個の単相ＴＩＡが互いに独立しているため、回路素子間の結合や配線の誤差などに起因して、正相、及び逆相の出力電圧値にオフセットを生ずる可能性がある。さらに、上述したように、ＰＤから入力される電流信号にもオフセットが生ずることがあるので、増幅装置は、オフセットを補償する手段を備えるとよい。
また、ＰＤへの入力光が強いと、受光素子からの入力電流が増加することにより、やはり、増幅装置の特性が劣化する。これは、入力電流が増加すると、帰還抵抗Ｒ６の電圧降下が増加し、定電流源Ｉｓ４を流れる電流が一定であるためにトランジスタＱ６のエミッタ電流が減少し、トランジスタＱ５のベース−コレクタ間電圧の減少を招くからである。したがって、増幅装置は、特性が劣化しないように、ＴＩＡに入力される入力電流を制御する手段を備えるとよい。
次に、図４、及び図５を参照して、本実施形態に係る増幅装置を説明する。本実施形態は、２個の単相ＴＩＡを用いる場合に生ずる上記の問題を解決する構成を備える。
図４に示されるように、増幅装置は、前置増幅回路２１と、第１アンプ２５と、第２アンプ２６と、第３アンプ２７と、平均値検出回路２２と、制御回路２３と、分流回路２４とを含む。また、増幅装置は、一対の入力端子Ｔｉｎ（＋），Ｔｉｎ（−）、及び一対の出力端子Ｔｏｕｔ（＋），Ｔｏｕｔ（−）を含む。
一対の入力端子Ｔｉｎ（＋），Ｔｉｎ（−）は、図１に例示した回路と同様に、一対の受光素子ＰＤ１，ＰＤ２にそれぞれ接続されて、第１及び第２の電流信号Ｉｎ（＋），Ｉｎ（−）が入力される。第１及び第２の電流信号Ｉｎ（＋），Ｉｎ（−）は、正相、及び逆相の入力信号であり、一対の差動信号を構成する。
前置増幅回路２１は、２個の単相ＴＩＡを含み、分流回路２４の分流による第１及び第２の電流信号Ｉｎ（＋），Ｉｎ（−）の残余の電流Ｉａ（＋），Ｉａ（−）を、第１及び第２の電圧信号Ｖｏ（−），Ｖｏ（＋）にそれぞれ変換する。ここで、ＴＩＡは、反転アンプなので、正相と逆相の信号を反転して出力する。第１及び第２の電圧信号Ｖｏ（−），Ｖｏ（＋）は、逆相、及び正相の信号であり、一対の差動信号を構成する。
前置増幅回路２１は、不平衡な第１及び第２の電流信号Ｉｎ（＋），Ｉｎ（−）が入力され、平衡な一対の電圧信号Ｖｏ（−），Ｖｏ（＋）を出力する。ここで、第１及び第２の電流信号Ｉｎ（＋），Ｉｎ（−）は、互いに独立した素子であるＰＤ１、ＰＤ２からそれぞれ出力されるため、不平衡である。一方、第１及び第２の電圧信号Ｖｏ（−），Ｖｏ（＋）は、増幅装置によって、第１及び第２の電流信号Ｉｎ（＋），Ｉｎ（−）をそれぞれ増幅し、相互に組み合わせられるため、平衡である。
また、第１アンプ２５は、例えばリミッティングアンプであり、前置増幅回路２１から出力された第１及び第２の電圧信号Ｖｏ（−），Ｖｏ（＋）をそれぞれ増幅して、第２アンプ２６に出力する。第２アンプ２６は、第１アンプ２５から出力された差動信号をさらに増幅して一対の差動信号Ｖｏｕｔ（＋），Ｖｏｕｔ（−）を生成し、出力端子Ｔｏｕｔ（＋），Ｔｏｕｔ（−）と、第３アンプ２７とに出力する。なお、出力端子Ｔｏｕｔ（＋），Ｔｏｕｔ（−）は、例えば、一対の差動信号Ｖｏｕｔ（＋），Ｖｏｕｔ（−）に含まれるデータとクロック同期するための信号処理回路などに接続される。
第３アンプ２７は、一対の差動信号Ｖｏｕｔ（＋），Ｖｏｕｔ（−）をそれぞれ増幅することによって、第１及び第２の電圧信号Ｖｏ（−），Ｖｏ（＋）に生ずるオフセットを補償するための誤差信号Ｖｏｆｆ（＋），Ｖｏｆｆ（−）をそれぞれ生成し、制御回路２３に出力する。
誤差信号Ｖｏｆｆ（−），Ｖｏｆｆ（＋）は、前置増幅回路２１から出力された第１及び第２の電圧信号Ｖｏ（−），Ｖｏ（＋）に従う一対の差動信号であり、第１及び第２の電圧信号Ｖｏ（−），Ｖｏ（＋）のオフセット電圧値に対応する。これにより、制御回路２３は、誤差信号Ｖｏｆｆ（−），Ｖｏｆｆ（＋）に基づいて、第１及び第２の電圧信号Ｖｏ（−），Ｖｏ（＋）のオフセット電圧値を検出する。
コンデンサＣ１及びＣ２は、第３アンプ２７と制御回路２３の間の接続配線とグランドとの間に設けられ、誤差信号Ｖｏｆｆ（＋），Ｖｏｆｆ（−）から電圧変動等のノイズをそれぞれ除去する。なお、ノイズを低減する手段は、コンデンサＣ１及びＣ２に限定されることはなく、例えば、増幅装置の回路基板内に形成したシールド層やシールド配線であってもよい。
また、平均値検出回路２２は、第１及び第２の電圧信号Ｖｏ（−），Ｖｏ（＋）の平均電圧値を示す平均信号Ｖａｖを生成して、制御回路２３に出力する。制御回路２３は、平均信号Ｖａｖ、及び、第１及び第２の電圧信号Ｖｏ（−），Ｖｏ（＋）のオフセット電圧値に基づいて、一対の制御信号Ｖｃｏｎ（＋），Ｖｃｏｎ（−）を生成し、分流回路２４に出力する。
分流回路２４は、第１及び第２の電流信号Ｉｎ（＋），Ｉｎ（−）の各電流をそれぞれ分流する。これにより、分流回路２４は、前置増幅回路２１に入力される電流の電流値を低減する。
制御回路２３は、平均信号Ｖａｖ、及び第１及び第２の電圧信号Ｖｏ（−），Ｖｏ（＋）のオフセット電圧値に基づいて、分流回路２４にそれぞれ分流される電流の各電流値（第１及び第２の分岐電流Ｉｂ（＋），Ｉｂ（−）の電流値）を制御する。これにより、前置増幅回路２１に入力される第１及び第２の電流信号Ｉｎ（＋），Ｉｎ（−）の残余の各電流Ｉａ（＋），Ｉａ（−）は、それぞれ、第１及び第２の電圧信号Ｖｏ（−），Ｖｏ（＋）の平均電圧値、及びオフセット電圧値に応じて、その電流値が調整される。このように、本実施形態の増幅装置は、平均信号Ｖａｖと、誤差信号Ｖｏｆｆ（＋），Ｖｏｆｆ（−）とをフィードバックして制御する構成を備えている。
図５は、前置増幅回路２１、平均値検出回路２２、制御回路２３、及び分流回路２４の回路構成を示したものである。前置増幅回路２１は、図３に示されたものと同様の単相の第１及び第２のＴＩＡを含む。第１及び第２のＴＩＡは、互いに電気的に独立している。
正相の電流信号Ｉｎ（＋）の分流により生成された一方の分岐電流Ｉｂ（＋）は、分流回路２４に引き込まれ、他方の分岐電流は、第１のＴＩＡに入力される。第１のＴＩＡは、分流回路２４により分流された正相の電流信号Ｉｎ（＋）の残余の電流Ｉａ（＋）を、逆相の電圧信号Ｖｏ（−）に変換して出力する。第１のＴＩＡは、トランジスタＱａ（＋），Ｑｂ（＋）と、負荷抵抗ＲＬ（＋）と、帰還抵抗ＲＦ（＋）と、ダイオードＤ１（＋）と、定電流源Ｉ１（＋）とを含む。
トランジスタＱａ（＋）と負荷抵抗ＲＬ（＋）は、エミッタ接地増幅回路を構成する。負荷抵抗ＲＬ（＋）の一端は、電源Ｖｃｃに接続され、他端はトランジスタＱａ（＋）のコレクタ端子に接続されている。トランジスタＱａ（＋）のベース端子は、入力端子Ｔｉｎ、及び帰還抵抗Ｒ６の一端と接続され、他方、エミッタ端子は直接的に接地されている。
また、トランジスタＱｂ（＋）と定電流源Ｉ１（＋）は、エミッタフォロアを構成する。トランジスタＱｂ（＋）のコレクタ端子は、電源Ｖｃｃに接続され、他方、エミッタ端子は、ダイオードＤ１（＋）のアノード端子、及び、図４に示された第１アンプ２５の逆相入力端子に接続されている。ダイオードＤ１（＋）のカソード端子は、帰還抵抗ＲＦ（＋）の他端、及び定電流源Ｉ１（＋）の一端に接続されている。
トランジスタＱｂ（＋）のベース端子は、負荷抵抗ＲＦ（＋）の他端、及びトランジスタＱａ（＋）のコレクタ端子に接続されている。定電流源Ｉ１（＋）の他端は接地されている。
一方、逆相の電流信号Ｉｎ（−）の分流により生成された一方の分岐電流Ｉｂ（−）は、分流回路２４に引き込まれ、他方の分岐電流は、第２のＴＩＡに入力される。第２のＴＩＡは、分流回路２４により分流された逆相の電流信号Ｉｎ（−）の残余の電流Ｉａ（−）を、正相の電圧信号Ｖｏ（＋）に変換して出力する。第２のＴＩＡは、トランジスタＱａ（−），Ｑｂ（−）と、負荷抵抗ＲＬ（−）と、帰還抵抗ＲＦ（−）と、ダイオードＤ１（−）と、定電流源Ｉ１（−）とを含む。第２のＴＩＡは、第１のＴＩＡと同様の構成を備えるため、その説明を省略する。
第１及び第２のＴＩＡは、図３に示された単相ＴＩＡと比較すると、ダイオードＤ１（＋），Ｄ１（−）を含んでいる点において相違する。このダイオードＤ１（＋），Ｄ１（−）は、トランジスタＱａ（＋），Ｑａ（−）のベース−コレクタ間電圧が低下することを防止する。
分流回路２４は、正相の電流信号Ｉｎ（＋）を分流する第１の分流用トランジスタＱｃ（＋）と、逆相の電流信号Ｉｎ（−）を分流する第２の分流用トランジスタＱｃ（−）とを含む。分流用トランジスタＱｃ（＋），Ｑｃ（−）は、それぞれ、ベース端子が制御回路２３に接続されるとともに、エミッタ端子が接地されている。
分流用トランジスタＱｃ（＋），Ｑｃ（−）のコレクタ端子は、第１及び第２のＴＩＡの入力端である入力端子Ｔｉｎ（＋），Ｔｉｎ（−）、トランジスタＱａ（＋），Ｑａ（−）のベース端子、及び帰還抵抗ＲＦ（＋），ＲＦ（−）の一端にそれぞれ接続され、第１及び第２の分岐電流Ｉｂ（＋），Ｉｂ（−）がそれぞれ入力される。これにより、分流用トランジスタＱｃ（＋），Ｑｃ（−）は、第１及び第２の電流信号Ｉｎ（＋），Ｉｎ（−）の各電流からそれぞれ分流された分岐電流Ｉｂ（＋），Ｉｂ（−）の電流値を制御する。
また、平均値検出回路２２は、一端が互いに接続された２個の分圧抵抗ＲＡ（＋），ＲＡ（−）を含む。分圧抵抗ＲＡ（＋），ＲＡ（−）の他端は、トランジスタＱｂ（＋），Ｑｂ（−）のエミッタ端子と、ダイオードＤ１（＋），Ｄ１（−）のアノード端子にそれぞれ接続されている。分圧抵抗ＲＡ（＋），ＲＡ（−）は、第１及び第２の電圧信号Ｖｏ（−），Ｖｏ（＋）が入力され、該一端において第１及び第２の電圧信号Ｖｏ（−），Ｖｏ（＋）の平均電圧値を検出して、制御回路２３に出力する。なお、平均値検出回路２２は、このような分圧回路に限定されることはなく、例えば演算処理回路により構成してもよい。
制御回路２３は、比較器ＣＭＰと、差動増幅部２３０とを含む。比較器ＣＭＰは、入力端子の一方が平均値検出回路２２に接続され、他方には基準電圧Ｖｒｅｆが与えられている。基準電圧Ｖｒｅｆは、例えば、抵抗を直列接続して構成された分圧回路により生成した所定の電位である。比較器ＣＭＰは、例えば差動増幅器により構成され、平均値検出回路２２が検出した平均電圧値と、基準電圧Ｖｒｅｆとを比較し、これらの差分に応じた差分検出信号Ｖｄｆを差動増幅部２３０に出力する。
差動増幅部２３０は、一対のトランジスタＱｄ１，Ｑｄ２と、電源制御用トランジスタＱｅと、負荷抵抗ＲＣ１，ＲＣ２と、定電流源Ｉ２とを含む。ここで、一対のトランジスタＱｄ１，Ｑｄ２と、負荷抵抗ＲＣ１，ＲＣ２と、定電流源Ｉ２とは差動増幅回路を構成する。一対のトランジスタＱｄ１，Ｑｄ２は、コレクタ端子が負荷抵抗ＲＣ１，ＲＣ２の一端にそれぞれ接続されるとともに、エミッタ端子が定電流源Ｉ２の一端に共通に接続されている。定電流源Ｉ２の他端は接地されている。
負荷抵抗ＲＣ１，ＲＣ２の他端は、電源制御用トランジスタＱｅのエミッタ端子に共通に接続されている。電源制御用トランジスタＱｅのコレクタ端子は、電源Ｖｃｃに接続されている。すなわち、電源制御用トランジスタＱｅは、差動増幅回路と電源Ｖｃｃの間に接続されている。
また、電源制御用トランジスタＱｅのベース端子は、比較器ＣＭＰの出力端子と接続され、比較器ＣＭＰから差分検出信号Ｖｄｆが入力される。これにより、電源制御用トランジスタＱｅのベース端子に与えられる電圧は、平均信号Ｖａｖが示す平均電圧値と基準電圧値Ｖｒｅｆとの差分に応じて決定される。したがって、電源制御用トランジスタＱｅは、第１及び第２の電圧信号Ｖｏ（−），Ｖｏ（＋）の平均電圧値が基準電圧値Ｖｒｅｆとなるように、電源Ｖｃｃから差動増幅部２３０に供給される電圧Ｖｓを制御する。ここで、電圧Ｖｓは、負荷抵抗ＲＣ１，ＲＣ２の接点、つまり、電源制御用トランジスタＱｅのエミッタ端子の電位である。このように、制御部２３は、第１及び第２の電圧信号Ｖｏ（−），Ｖｏ（＋）の平均電圧値が所定値に維持されるように電源制御用トランジスタＱｅの動作抵抗、つまり、コレクタ−エミッタ間の抵抗成分を調整する。
一対のトランジスタＱｄ１，Ｑｄ２のベース端子は、第３アンプ２７の出力端子に接続され、誤差信号Ｖｏｆｆ（−），Ｖｏｆｆ（＋）がそれぞれ入力される。差動増幅部２３０は、誤差信号Ｖｏｆｆ（＋），Ｖｏｆｆ（−）に基づいて、第１及び第２の電圧信号Ｖｏ（−），Ｖｏ（＋）のオフセット電圧値を検出し、オフセット電圧値を補償するように、一対の制御信号Ｖｃｏｎ（＋），Ｖｃｏｎ（−）を分流回路２４にそれぞれ出力する。
具体的には、差動増幅部２３０は、正相側の制御信号Ｖｃｏｎ（＋）を正相側の分流用トランジスタＱｃ（−）のベース端子に出力し、逆相側の制御信号Ｖｃｏｎ（−）を逆相側の分流用トランジスタＱｃ（＋）のベース端子に出力する。すなわち、差動増幅回路は、第１及び第２の電圧信号Ｖｏ（−），Ｖｏ（＋）の電圧差を検出し、この電圧差を低減するように、分流回路２４に分流される電流値を決定し、分流用トランジスタＱｃ（＋），Ｑｃ（−）を制御する。
これにより、分流用トランジスタＱｃ（＋），Ｑｃ（−）は、第１及び第２の電圧信号Ｖｏ（−），Ｖｏ（＋）のオフセット電圧値を低減するように、分岐電流Ｉｂ（＋），Ｉｂ（−）をそれぞれ調整する。なお、差動増幅部２３０の出力端子と、分流用トランジスタＱｃ（＋），Ｑｃ（−）のベース端子の間に、電圧を変換する変換回路を設けてもよい。変換回路は、例えばトランジスタなどから構成される。
また、電源Ｖｃｃから差動増幅部２３０に供給される電圧Ｖｓは、平均信号Ｖａｖに応じて制御されるから、一対の制御信号Ｖｃｏｎ（＋），Ｖｃｏｎ（−）も平均信号Ｖａｖに応じて制御される。これにより、制御回路２３は、平均信号Ｖａｖに応じて第１及び第２の電流信号Ｉｎ（＋），Ｉｎ（−）の平均電流値が調整されるように、分流用トランジスタＱｃ（＋），Ｑｃ（−）のベース端子に与えられる各電圧を制御する。このとき、分流用トランジスタＱｃ（＋）のベース端子の電圧変化と分流用トランジスタＱｃ（−）のベース端子の電圧変化は、同程度となる。
したがって、分流用トランジスタＱｃ（＋），Ｑｃ（−）は、第１及び第２の電流信号Ｉｎ（＋），Ｉｎ（−）の電流値が大きくなると、その電流の平均値を低減するように、分岐電流Ｉｂ（＋），Ｉｂ（−）の各電流値を同程度に増加させる。よって、第１及び第２の電流信号Ｉｎ（＋），Ｉｎ（−）の電流値の増加による前置増幅回路２０の特性の劣化が防止される。なお、制御回路２３は、このような差動増幅部２３０に限定されず、例えば、ＤＳＰ（Ｄｉｇｉｔａｌ Ｓｉｇｎａｌ Ｐｒｏｃｅｓｓｏｒ）などの演算処理回路を用いて構成してもよい。
図６は、図４、及び図５に示された回路を用いて、平均入力電流値の変化に対する相対利得の変化をシミュレーションして得た結果を示している。ここで、正相、及び逆相の入力電流は、±１０％のオフセットを含むことを前提としている。例えば、Ｉｄｃ＝１．０（ｍＡ）の場合、正相、及び逆相の電流値は、０．９（ｍＡ）と１．１（ｍＡ）になる。また、相対利得は、Ｉｄｃ＝０（ｍＡ）の場合の利得を基準とする相対値を示している。
図中、実線は、本実施形態の特性を示し、点線、及び一点鎖線は、比較例１，２の特性をそれぞれ示している、比較例１は、制御回路２３のオフセット値の制御を停止した例であり、具体的には、誤差信号Ｖｏｆｆ（＋），Ｖｏｆｆ（−）の各電圧値を一定値としたものである。一方、比較例２は、制御回路２３の電源制御トランジスタＱｅによる制御を停止した例であり、具体的には、平均信号Ｖａｖの電圧値を基準電圧Ｖｒｅｆとしたものである。
図から理解されるように、平均電流値Ｉｄｃが大きくなると、比較例１の場合、差動増幅器１２が飽和することにより利得が低下し、一方、比較例２の場合、上述したように、トランジスタＱａ（＋），Ｑａ（−）のベース−コレクタ間電圧の低下が顕著となり、利得が低下する。これに対して、本実施形態の場合、平均電流値Ｉｄｃの増加に関わらず、一定の利得を維持している。
このように、本実施形態によれば、単相ＴＩＡに入力される信号電流のオフセットの調整、及び、その平均電流値の調整によって、好適な特性を得ることができる。なお、本実施形態において、制御回路２３は、誤差信号Ｖｏｆｆ（＋），Ｖｏｆｆ（−）に基づいてオフセットの調整を行うようにしたが、これに限定されることはなく、例えば、第１及び第２の電圧信号Ｖｏ（−），Ｖｏ（＋）に基づいて調整してもよい。
これまで述べた増幅装置によれば、第１及び第２のトランスインピーダンスアンプが、受光素子から入力された第１及び第２の電流信号Ｉｎ（＋），Ｉｎ（−）を、第１及び第２の電圧信号Ｖｏ（−），Ｖｏ（＋）にそれぞれ変換して出力するから、１対１の入出力を有する単相駆動のトランスインピーダンスアンプを用いることができる。したがって、増幅装置の入力電圧を低減することができる。
また、分流回路２４は、第１及び第２の電流信号Ｉｎ（＋），Ｉｎ（−）の各電流を分流し、平均値検出回路２２は、第１及び第２の電圧信号Ｖｏ（−），Ｖｏ（＋）の平均電圧値を示す平均信号Ｖａｖを生成して出力する。そして、制御回路２３が、平均信号Ｖａｖ、及び第１及び第２の電圧信号Ｖｏ（−），Ｖｏ（＋）のオフセット電圧値に基づいて、分流回路２４に分流される第１及び第２の分岐電流Ｉｂ（＋），Ｉｂ（−）の各電流値を制御する。
このため、上記の増幅装置によれば、一対の単相駆動のＴＩＡである第１及び第２のトランスインピーダンスアンプにそれぞれ入力される信号電流を、第１及び第２の電圧信号Ｖｏ（−），Ｖｏ（＋）の平均電圧値Ｖａｖ、及びオフセット電圧値に応じて制御することができ、特性が向上する。
なお、上述した実施形態では、バイポーラ形トランジスタが用いられているが、これに代えて、電界効果トランジスタ（ＦＥＴ：Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｅｒ）を用いてもよい。この場合、トランジスタの電流端子は、ソース、及びドレーンであり、制御端子は、ゲートであることは言うまでもない。
以上、好ましい実施例を参照して本発明の内容を具体的に説明したが、本発明の基本的技術思想及び教示に基づいて、当業者であれば、種々の変形態様を採り得ることは自明である。
２１ 前置増幅回路
２２ 平均値検出回路
２３ 制御回路
２４ 分流回路
Ｖｏ（−），Ｖｏ（＋） 第１及び第２の電圧信号
Ｉｎ（＋），Ｉｎ（−） 第１及び第２の電流信号

Claims (5)

  1. 差動電流信号の入力に応じて差動電圧信号を出力する増幅装置であって、
    前記差動電流信号の正相成分及び逆相成分から分流電流をそれぞれ引き込む分流回路と、
    前記分流電流を差し引いた残余分の前記差動電流信号の正相成分の入力に応じて前記差動電圧信号の正相成分及び逆相成分の一方を出力する第１のトランスインピーダンスアンプと、
    前記分流電流を差し引いた残余分の前記差動電流信号の逆相成分の入力に応じて前記差動電圧信号の正相成分及び逆相成分の他方を出力する第２のトランスインピーダンスアンプと、
    前記差動電圧信号の平均電圧値を検出する平均値検出回路と、
    前記差動電圧信号の正相成分及び逆相成分の差分を検出して、前記差分及び前記平均電圧値に応じて前記分流電流を制御する制御回路とを備える増幅装置。
  2. 前記分流回路は、第１及び第２のトランジスタを含み、
    前記第１及び第２のトランジスタの各々の制御端子は、前記制御回路に接続され、
    前記分流電流のうち、前記差動電流信号の正相成分及び逆相成分の一方から分岐する分は、前記第１のトランジスタの一方の電流端子から他方の電流端子に流れ、
    前記分流電流のうち、前記差動電流信号の正相成分及び逆相成分の他方から分岐する分は、前記第２のトランジスタの一方の電流端子から他方の電流端子に流れ、
    前記制御回路は、前記第１及び第２のトランジスタに流れる前記分流電流を制御することにより前記平均電圧値を所定値に維持する、
    請求項１に記載の増幅装置。
  3. 前記制御回路は、差動増幅回路を含み、
    前記差動増幅回路は、前記差分に応じて前記第１及び第２のトランジスタの各々の前記制御端子に制御信号を出力することにより前記差分を低減する、
    請求項２に記載の増幅装置。
  4. 前記差動増幅回路は、第３のトランジスタを介して電源に接続され、
    前記制御回路は、前記平均電圧値に応じて前記第３のトランジスタの動作抵抗を調整することにより前記制御信号の電位を変化させる、
    請求項３に記載の増幅装置。
  5. 前記第１及び第２のトランスインピーダンスアンプは、それぞれ、一方の電流端子が負荷素子を介して電源に接続され、他方の電流端子が接地されたエミッタ接地増幅回路を含み、
    前記分流電流を差し引いた残余分の前記差動電流信号は、前記エミッタ接地増幅回路に入力される、
    請求項１乃至４の何れかに記載の増幅装置。
JP2011217748A 2011-09-30 2011-09-30 増幅装置 Active JP5861363B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2011217748A JP5861363B2 (ja) 2011-09-30 2011-09-30 増幅装置
US13/631,232 US8872585B2 (en) 2011-09-30 2012-09-28 Amplifier for receiving optical signals complementary to each other

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011217748A JP5861363B2 (ja) 2011-09-30 2011-09-30 増幅装置

Publications (2)

Publication Number Publication Date
JP2013078051A JP2013078051A (ja) 2013-04-25
JP5861363B2 true JP5861363B2 (ja) 2016-02-16

Family

ID=47992002

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011217748A Active JP5861363B2 (ja) 2011-09-30 2011-09-30 増幅装置

Country Status (2)

Country Link
US (1) US8872585B2 (ja)
JP (1) JP5861363B2 (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014177665A1 (en) * 2013-04-30 2014-11-06 Silicon Line Gmbh Circuit arrangement and method for receiving optical signals
US9374046B2 (en) * 2013-06-05 2016-06-21 Mediatek Inc. Current amplifier and transmitter using the same
US9716499B2 (en) 2013-06-05 2017-07-25 Mediatek Inc. Current amplifier and transmitter using the same
JP5814319B2 (ja) * 2013-09-03 2015-11-17 アンリツ株式会社 Ｎｒｚ信号増幅装置及び方法と誤り率測定装置及び方法
JP2015089047A (ja) * 2013-10-31 2015-05-07 富士通オプティカルコンポーネンツ株式会社 光受信装置及び伝送装置
US9473090B2 (en) * 2014-11-21 2016-10-18 Inphi Corporation Trans-impedance amplifier with replica gain control
JP2017152776A (ja) * 2016-02-22 2017-08-31 技術研究組合光電子融合基盤技術研究所 光受信回路
CN105897195B (zh) * 2016-05-26 2018-12-28 千度芯通（厦门）微电子科技有限公司 高动态范围突发模式跨阻放大器
JP6907734B2 (ja) * 2017-06-09 2021-07-21 住友電気工業株式会社 駆動回路
US11336236B2 (en) 2018-03-20 2022-05-17 Universiteit Gent Differential transimpedance amplifier
CN108649906B (zh) * 2018-04-26 2022-02-11 东南大学 一种二阶跨阻放大器
WO2020174628A1 (ja) * 2019-02-27 2020-09-03 三菱電機株式会社 リミッティング増幅回路
US11750231B2 (en) * 2020-09-30 2023-09-05 Skyworks Solutions, Inc. Peak and gain calibration of a receiver in an isolation product

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07240640A (ja) * 1994-02-28 1995-09-12 Sumitomo Electric Ind Ltd 半導体差動増幅器
JPH08279718A (ja) * 1995-04-07 1996-10-22 Nec Corp オフセット除去増幅回路
EP0792012B1 (en) * 1996-02-23 2003-05-07 Matsushita Electric Industrial Co., Ltd. Amplifier for burst signal and optical receiving circuit
JP3098461B2 (ja) * 1997-06-18 2000-10-16 日本電気株式会社 ディジタル受信回路
JP2000174567A (ja) * 1998-12-10 2000-06-23 Toshiba Corp 自動弁別型光受信回路および光送受信モジュール
JP4766769B2 (ja) * 2001-04-18 2011-09-07 ルネサスエレクトロニクス株式会社 半導体集積回路
JP2003168933A (ja) * 2001-11-30 2003-06-13 Nef:Kk 光受信回路
JP3737058B2 (ja) * 2002-03-12 2006-01-18 沖電気工業株式会社 アナログ加減算回路、主増幅器、レベル識別回路、光受信回路、光送信回路、自動利得制御増幅回路、自動周波数特性補償増幅回路、及び発光制御回路
JP2007325212A (ja) * 2006-06-05 2007-12-13 Renesas Technology Corp 半導体装置
JP2010011220A (ja) * 2008-06-27 2010-01-14 Sharp Corp コモンモードフィードバック回路、並びにこれを備える、差動伝送トランスミッタ、差動伝送レシーバ及び差動増幅回路
JP5038988B2 (ja) * 2008-07-24 2012-10-03 株式会社東芝 光受信器
JP2010278753A (ja) * 2009-05-28 2010-12-09 Mitsubishi Electric Corp 差動増幅器および光受信器

Also Published As

Publication number Publication date
US20130082776A1 (en) 2013-04-04
JP2013078051A (ja) 2013-04-25
US8872585B2 (en) 2014-10-28

Similar Documents

Publication Publication Date Title
JP5861363B2 (ja) 増幅装置
JP6011273B2 (ja) 増幅器
JP2012235376A (ja) 電子回路及び光受光回路
US8766728B2 (en) Trans-impedance amplifier with enhanced dynamic range but invariable input impedance
JP5459103B2 (ja) 増幅回路
JP5138990B2 (ja) 前置増幅器および光受信装置
JP5630325B2 (ja) 利得可変差動増幅回路
US10931381B2 (en) Optical receivers with DC cancellation bias circuit and embedded offset cancellation
US9954622B2 (en) Trans-impedance amplifier and optical receiver including the same
US8731412B2 (en) Common base circuit with output compensation, current-to-voltage circuit configured with common base amplifier, and optical receiver implemented with the same
JP2020005124A (ja) トランスインピーダンスアンプ
US8497462B2 (en) Trans-impedance amplifier with variable bandwidth and digital coherent optical receiver installing the same
JP2014116851A (ja) 増幅器および光受信器
JP6208615B2 (ja) トランスインピーダンス増幅器
US7746172B1 (en) Linearized differential transimpedance amplifier
JP6024412B2 (ja) 利得可変差動増幅器
JP2016213651A (ja) 増幅回路
US8816772B2 (en) Differential amplifier with function of variable gain and optical receiver implemented with the same
JP4032531B2 (ja) 光受信器
JP2017169156A (ja) トランスインピーダンスアンプおよび光信号受信装置
JP2010041158A (ja) 光受信器
JP6323921B2 (ja) 光受信回路
CN205622603U (zh) 高动态范围突发模式跨阻放大器
US20210159858A1 (en) Transimpedance amplifier circuit
JP3906693B2 (ja) 光受信差動回路および光受信装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140918

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150410

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150421

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150616

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20151124

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20151207

R150 Certificate of patent or registration of utility model

Ref document number: 5861363

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250