JP6661057B1

JP6661057B1 - リミッティング増幅回路

Info

Publication number: JP6661057B1
Application number: JP2019530514A
Authority: JP
Inventors: 聡吉間
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 2019-02-27
Filing date: 2019-02-27
Publication date: 2020-03-11
Anticipated expiration: 2039-02-27
Also published as: JPWO2020174628A1; WO2020174628A1

Abstract

リミッティング増幅回路（３）は、入力される第１の差動信号の正相信号と逆相信号との間の直流電圧成分の差である電圧オフセットを調整する機能を有し、第１の差動信号を増幅して、増幅後の信号である第２の差動信号を出力する第１の差動増幅回路（３１）と、第２の差動信号を予め定められた振幅まで増幅する第２の差動増幅回路（３２）と、第２の差動信号が受信信号を含むか否かを判定する信号検出回路（３４）と、信号検出回路の判定結果に基づいて、電圧オフセットの調整量を制御するオフセット制御回路（３５）と、を備えることを特徴とする。

Description

本発明は、入力された信号を予め定められた振幅まで増幅するリミッティング増幅回路に関する。

近年、１本の光ファイバを複数のユーザで共有することができるＰＯＮ（Passive Optical Network）システムと呼ばれる１対多数のアクセス系光通信システムが広く用いられている。ＰＯＮシステムは、局側装置である１台のＯＬＴ（Optical Line Terminal）と、加入者側の装置である複数のＯＮＵ（Optical Network Unit）と、ＯＬＴとＯＮＵとを接続する受動素子である光スターカプラと、ＯＬＴ、ＯＮＵおよび光スターカプラを接続する光ファイバとで構成される。

ＰＯＮシステムに収容するＯＮＵの数を増加させるために、ＯＬＴとＯＮＵとの間の最大接続距離を長くし、ＯＮＵの分岐数を増加することが求められている。このため、ＯＮＵ毎にＯＬＴとの間の距離の差が大きくなり、ＯＬＴは信号強度差の大きなパケット信号を受信することになる。一般的に、光ファイバを介して伝送された光信号の受信処理では、光信号は、電流信号に変換された後、クロックデータリカバリ回路で信号識別される。このとき、クロックデータリカバリ回路への入力信号の信号レベルを一定に保つために、変換された電流信号は、トランスインピーダンスアンプでリニア増幅された後、リミッティング増幅回路を用いて予め定められた振幅に制限されてからクロックデータリカバリ回路に入力される。

トランスインピーダンスアンプおよびリミッティング増幅回路で必要とされる電源電圧と、クロックデータリカバリ回路以降のデジタル回路で必要とされる電源電圧とは異なるため、リミッティング増幅回路とクロックデータリカバリ回路との間はＡＣ（Alternative Current）結合されることが多い。受信信号の先頭で差動信号の正相信号および逆相信号間の直流電圧成分の大きさの差異が変化すると、信号歪みが発生して符号誤りが発生する。

非特許文献１には、リミッティング増幅回路の出力から入力へのフィードバックを用いて、差動信号の正相信号および逆相信号間の直流電圧成分の差である電圧オフセットをキャンセルする技術が開示されている。

M.Moller, H.-M.Rein, and H.Wernz, "13 Gb/s Si-Bipolar AGC Amplifier IC with High Gain and Wide Dynamic Range for Optical-Fiber Receivers, "IEEE JOURNAL OF SOLID-STATE CIRCUITS, Vol.29,No.7,pp.815-822, July 1994.

しかしながら、非特許文献１に開示された技術によれば、信号受信区間では、符号誤り率が上昇する場合があるという問題があった。具体的には、ＰＯＮシステムで一般的に用いられる光電気変換素子は、入力される光信号のパワーが高いほど雑音が増加するという特性がある。つまり、ＯＯＫ（On Off Keying）信号のマーク側の雑音がスペース側の雑音よりも増加する。このため、単純に正相信号と逆相信号のそれぞれの振幅の中点をとると、符号誤り率が上昇する場合があった。

本発明は、上記に鑑みてなされたものであって、符号誤り率を低減することが可能なリミッティング増幅回路を得ることを目的とする。

上述した課題を解決し、目的を達成するために、本発明にかかるリミッティング増幅回路は、入力される第１の差動信号の正相信号と逆相信号との間の直流電圧成分の差である電圧オフセットを調整する機能を有し、第１の差動信号を増幅して、増幅後の信号である第２の差動信号を出力する第１の差動増幅回路と、第２の差動信号を予め定められた振幅まで増幅する第２の差動増幅回路と、第２の差動信号が受信信号を含むか否かを判定し、第２の差動信号が受信信号を含まない場合、判定結果として受信信号を検出していないことを示す第１の値を出力し、第２の差動信号が受信信号を含む場合、判定結果として受信信号を検出したことを示す第２の値を出力する信号検出回路と、判定結果が第１の値である場合、第２の差動増幅回路の出力に基づいて電圧オフセットの調整量を制御し、判定結果が第２の値である場合、外部から入力されるオフセット制御信号に基づいて電圧オフセットの調整量を制御するオフセット制御回路と、を備えることを特徴とする。

本発明にかかるリミッティング増幅回路は、符号誤り率を低減することが可能になるという効果を奏する。

本発明の実施の形態１にかかるリミッティング増幅回路の構成を示す図図１に示すリミッティング増幅回路の動作を説明するための図図１に示す第１の差動増幅回路の一部構成を示す図本発明の実施の形態２にかかるリミッティング増幅回路の構成を示す図本発明の実施の形態３にかかるリミッティング増幅回路の構成を示す図本発明の実施の形態４にかかるリミッティング増幅回路の構成を示す図

以下に、本発明の実施の形態にかかるリミッティング増幅回路を図面に基づいて詳細に説明する。なお、この実施の形態によりこの発明が限定されるものではない。

実施の形態１．
図１は、本発明の実施の形態１にかかるリミッティング増幅回路３の構成を示す図である。リミッティング増幅回路３は、バースト光受信器に備えられている。リミッティング増幅回路３には、入力される光信号を電流信号に変換する光電気変換素子であるＡＰＤ（Avalanche Photo Diode）１と、ＡＰＤ１の出力する電流信号を電圧信号に変換するトランスインピーダンスアンプ２とを介して信号が入力される。リミッティング増幅回路３は、トランスインピーダンスアンプ２の出力信号を予め定められた振幅まで増幅して、増幅後の信号をＡＣ結合容量４１，４２を介して、ＣＤＲ５に入力する。なお、図１では、バースト光受信器の構成のうち、本実施の形態に係る発明に関係する部分だけを示しており、バースト光受信器は、図１に示す以外の構成要素を有していてもよい。

ＡＰＤ１は、入力される光信号を電流信号に変換して出力する。ＡＰＤ１は、入力信号のパワーが高いほど雑音が増加するという特性を有している。例えばＯＯＫ信号のマーク側の雑音はスペース側の雑音よりも大きい。ＡＰＤ１が出力する電流信号は、トランスインピーダンスアンプ２に入力される。

トランスインピーダンスアンプ２は、高利得を有するプリアンプであり、入力される電流信号を電圧信号に変換する。トランスインピーダンスアンプ２は、入力信号を増幅して増幅後の信号である第１の差動信号を出力する。トランスインピーダンスアンプ２の出力する電圧信号の振幅は、入力される信号のパワーに依存する。トランスインピーダンスアンプ２は、例えば、リニアアンプである。トランスインピーダンスアンプ２が出力する第１の差動信号は、リミッティング増幅回路３に入力される。第１の差動信号は、一対の正相信号および逆相信号を含む。

リミッティング増幅回路３は、第１の差動増幅回路３１と、第２の差動増幅回路３２と、出力バッファ３３と、信号検出回路３４と、オフセット制御回路３５と、スイッチ３６とを有する。

第１の差動増幅回路３１は、第１の差動信号を増幅して、増幅後の信号である第２の差動信号を出力する。第１の差動増幅回路３１は、入力される信号のパワーが大きいほど出力される信号のパワーが大きい。第１の差動増幅回路３１は、例えば入力信号をリニア増幅するリニアアンプである。第１の差動増幅回路３１は、入力される第１の差動信号の正相信号と逆相信号との間の直流電圧成分の差である電圧オフセットを調整する機能を有する。

第２の差動増幅回路３２は、第１の差動増幅回路３１が出力する第２の差動信号を予め定められた振幅まで増幅するリミッティングアンプである。第２の差動増幅回路３２は、リミッティング増幅回路３の出力信号の振幅を、予め定められた値に制限しているともいえる。

出力バッファ３３は、増幅後の第２の差動信号をＣＤＲ５への信号受け渡しレベルに変換する。出力バッファ３３は、変換後の第２の差動信号を、ＣＤＲ５に接続される出力端子に出力する。

信号検出回路３４は、第１の差動増幅回路３１の出力する第２の差動信号が対向装置からの受信信号を含むか否かを判定する。信号検出回路３４は、例えば、入力される差動信号の振幅に基づいて、第２の差動信号が受信信号を含むか否かを判定する。より具体的には、信号検出回路３４は、入力される差動信号の振幅が予め定められた閾値よりも大きい場合、第２の差動信号が受信信号を含むと判定することができる。この場合、信号検出回路３４は、入力される差動信号の振幅が閾値以下である場合、第２の差動信号が受信信号を含まないと判定する。信号検出回路３４が用いる閾値は、誤作動の可能性を低減するためにヒステリシス性を持たせてもよい。また、閾値は、内部で予め保持された値であってもよいし、外部から適宜与えられる値であってもよい。

信号検出回路３４が用いる判定方法は上記に限定されない。例えば、信号検出回路３４は、予め定められた信号パターンと、第２の差動信号の信号パターンとを比較して、比較結果に基づいて、第２の差動信号が受信信号を含むか否かを判定する。信号検出回路３４は、カウンタ回路を用いて入力信号のクロック数を算出することで信号パターン検出をし、第２の差動信号が受信信号を含むか否かを判定することができる。また、信号検出回路３４は、受信信号を検出するのではなく、信号断を検出してもよい。信号検出回路３４は、第２の差動信号が受信信号を含まない場合、判定結果として受信信号を検出しなかったことを示す第１の値を出力する。信号検出回路３４は、第２の差動信号が受信信号を含む場合、判定結果として受信信号を検出したことを示す第２の値を出力する。

オフセット制御回路３５は、リミッティング増幅回路３の外部から入力されるオフセット制御信号に基づいて、電圧オフセットの調整量を制御する。オフセット制御回路３５は、第１の差動増幅回路３１の電圧オフセットを制御するためのオフセット設定信号を出力することができる。オフセット制御回路３５は、２種類のオフセット設定信号を出力することができる。２種類のオフセット設定信号のうちの第１のオフセット設定信号は、第２の差動信号が受信信号を含まない場合、つまり、受信信号が検出されない無信号区間に用いられる第１の調整量を示す。２種類のオフセット設定信号のうちの第２のオフセット設定信号は、第２の差動信号が受信信号を含む場合、つまり、受信信号が検出される信号区間に用いられる第２の調整量を示す。第１の調整量は、電圧オフセットを最小化する、つまりゼロに近づけるための値である。第２の調整量は、第１の調整量と異なる値である。

オフセット制御回路３５は、第１のオフセット設定信号および第２のオフセット設定信号を、外部から入力されるオフセット制御信号に基づいて決定する。例えば、オフセット制御信号は、Ｉ２Ｃ（Inter−Integrated Circuit）などのデジタル信号インタフェースを用いて入力されてリミッティング増幅回路３内のレジスタに保持されてもよいし、アナログ電圧信号で入力されてもよい。また、図１ではオフセット制御信号が直接入力されることとしたが、例えば何らかの外部コマンドが入力されて、オフセット制御回路３５が、入力されたコマンドに基づいて演算処理を行ってもよい。また、同様の効果を得られれば、オフセット制御信号は、動作中に一定の値を保持するものでなくてもよく、演算処理を行って経時的に変化する値であってもよい。

スイッチ３６は、オフセット制御回路３５が出力する２種類のオフセット設定信号の中から、第１の差動増幅回路３１に入力するオフセット設定信号を切り替える。スイッチ３６は、信号検出回路３４が出力する値に基づいて、第１の差動増幅回路３１に入力するオフセット設定信号を切り替えることができる。

リミッティング増幅回路３の出力は、ＡＣ結合容量４１，４２によってＣＤＲ５にＡＣ結合される。ＣＤＲ５は、リミッティング増幅回路３の出力する信号をリタイミングすると共に、入力される差動信号を信号識別する。トランスインピーダンスアンプ２およびリミッティング増幅回路３は、アナログ特性を確保するために３．３Ｖ程度の電源電圧が必要である。ＣＤＲ５は、デジタル回路で実現することができるため、トランスインピーダンスアンプ２およびリミッティング増幅回路３の電源電圧よりも低い電源電圧で駆動することができる。ＣＤＲ５の駆動電圧は、例えば１．８Ｖである。

図２は、図１に示すリミッティング増幅回路３の動作を説明するための図である。図２は、上からリミッティング増幅回路３へ入力される正相信号の電圧である正相電圧、信号検出回路３４からの出力電圧、ＣＤＲ５へ入力される正相電圧を示している。

まず、無信号区間では、信号検出回路３４からの出力電圧が第１の値である「Ｌｏｗ」となる。この場合、スイッチ３６は、無信号区間用の第１のオフセット設定信号を第１の差動増幅回路３１に入力する状態となる。第１のオフセット設定信号が第１の差動増幅回路３１に入力されると、第１の差動増幅回路３１の出力する差動信号の電圧オフセットがゼロに近づくように制御される。このとき、リミッティング増幅回路３へ入力される正相信号の中心電圧は、電圧ＶＣＭ３であり、ＣＤＲ５へ入力される正相信号の中心電圧は、電圧ＶＣＭ５である。

信号受信区間となると、まず、信号検出回路３４は、第１の差動増幅回路３１の出力信号の振幅を検知して、出力電圧を第１の値である「Ｌｏｗ」から第２の値である「Ｈｉｇｈ」に遷移させる。信号検出回路３４の出力が「Ｈｉｇｈ」に遷移すると、スイッチ３６は、第１の差動増幅回路３１に入力するオフセット設定信号を切り替えて、第２のオフセット設定信号が第１の差動増幅回路３１に入力される。第２のオフセット設定信号に従って第１の差動増幅回路３１が動作することで、リミッティング増幅回路３に入力される正相信号の中心電圧は、電圧ＶＣＭ３よりも高電圧側にシフトする。ＣＤＲ５に入力される正相信号の中心電圧は、入力光パワーによらず一定であり、電圧ＶＣＭ５からシフトしない。

上記の動作によって、信号検出回路３４の動作遅延時間、スイッチ３６の切り替え時間、およびオフセット制御回路３５の動作遅延時間の経過後は、電圧オフセットを所望の最適点へと遷移させることができる。

リミッティング増幅回路３とＣＤＲ５との間のＡＣ結合による直流電圧ドリフトの時定数は、通常、数１０μｓであるのに対して、信号検出回路３４の動作遅延、スイッチ３６の切り替え時間、およびオフセット制御回路３５の動作遅延は、通常、数ｎｓから数１０ｎｓである。このため、ＡＣ結合によりＣＤＲ５入力端における差動信号の直流ドリフトは、ほとんど無視できるレベルとなる。また、信号検出回路３４の動作遅延、スイッチ３６の切り替え時間、およびオフセット制御回路３５の動作遅延の間は、信号判定精度が低下して有効な通信を確立することができないが、例えば、ＩＴＵ−Ｔ（International Telecommunication Union Telecommunication standardization sector）Ｇ．９８０７．１に規定された１０Ｇｂｐｓ上り信号に割り当てられたプリアンブル長は、１２８．６ｎｓから６１０．９ｎｓであるため、これらの値を満たすことも可能である。

図３は、図１に示す第１の差動増幅回路３１の一部構成を示す図である。第１の差動増幅回路３１は、入力部分に、高周波信号を入力した際に反射が発生しないように終端抵抗３１１，３１２を有する。また第１の差動増幅回路３１は、差動対３１３と、可変電流源３１４，３１５とを有する。差動対３１３は、差動信号を増幅する。可変電流源３１４，３１５のそれぞれは、信号入力端子とグランドＧＮＤとの間に接続されている。可変電流源３１４，３１５のそれぞれに流す電流値は、オフセット制御回路３５において決定される。可変電流源３１４，３１５のそれぞれに流す電流値を相対的に変化させることで、差動信号の電圧オフセットを変更することが可能になる。

なお、図３では信号入力端子とグランドＧＮＤとの間に可変電流源３１４，３１５が接続されているが、終端抵抗３１１，３１２のそれぞれと信号入力端との間に可変電流源３１４，３１５を接続してもよいし、それらの組み合わせであってもよい。また、図３では、２つの差動ラインのそれぞれに１つずつ可変電流源３１４，３１５を接続しているが、正相信号および逆相信号の一方に接続する電流源を固定の電流源とし、他方を可変の電流源としてもよい。さらに、第１の差動増幅回路３１のうち、電圧オフセットを調整するための電流源を接続する部分は、入力部分に限定されない。例えば、差動対３１３の出力部など、第１の差動増幅回路３１の内部に電流源を接続してもよいし、第１の差動増幅回路３１の入力部および内部の複数箇所に電流源を接続してもよい。

以上説明したように、処理対象の差動信号が受信信号を含むか否かに基づいて、電圧オフセットの調整量を変更することで、無信号区間および信号受信区間の両方において、ＣＤＲ５への入力信号の中心電圧を一定に保つことが可能になる。したがって、リミッティング増幅回路３およびＣＤＲ５の間をＡＣ結合した場合においても、符号誤り率を低減することが可能になる。また、プリアンブル長を短縮化した高効率な通信が可能となる。また、リミッティング増幅回路３は、十分に増幅した後の信号を用いて、受信信号を含むか否かを判定する処理を行う。このため、信号成分を積分する必要がない、または最低限の時間の積分でよいため、高速に受信信号の有無を判別可能である。したがって、高速に電圧オフセットを調整することができ、上りの伝送効率を維持したまま、符号誤り率を低減することが可能である。

実施の形態２．
図４は、本発明の実施の形態２にかかるリミッティング増幅回路３−１の構成を示す図である。上記の実施の形態１では、外部から入力される２つのオフセット制御信号を用いたリミッティング増幅回路３を示したが、実施の形態２では、外部から入力されるオフセット制御信号の数を１つとしても実施の形態１と同様の効果を得ることができるリミッティング増幅回路３−１について説明する。以下、実施の形態１と同様の構成については、同じ符号を付することによって詳細な説明を省略し、実施の形態１と異なる部分について主に説明する。

リミッティング増幅回路３−１は、２つのオフセット制御回路３５１，３５２を有する。オフセット制御回路３５１は、入力される信号が受信信号を含まない場合に使用される第１のオフセット設定信号を出力し、オフセット制御回路３５２は、入力される信号が受信信号を含む場合に使用される第２のオフセット設定信号を出力する。オフセット制御回路３５１には、第２の差動増幅回路３２の出力する差動信号が入力され、第２の差動増幅回路３２の出力に基づいて電圧オフセットの調整量を制御する。オフセット制御回路３５２には、リミッティング増幅回路３−１の外部から１つのオフセット制御信号が入力される。オフセット制御回路３５２は、入力されるオフセット制御信号に基づいて電圧オフセットの調整量を制御する。

オフセット制御回路３５１は、例えば、オペアンプを用いた積分回路である。また、オフセット制御回路３５１は、差動信号をサンプリングするＡＤＣ（Analog−to−Digital Converter）と、差動信号を積分するデジタルフィルタとを備えてもよい。

以上説明したように、本発明の実施の形態２によれば、実施の形態１と同様の効果を奏することが可能であると共に、リミッティング増幅回路３−１に入力するオフセット制御信号の数を１つにすることができる。この場合、リミッティング増幅回路３と比較して、オフセット制御信号の数が低減されるため、リミッティング増幅回路３−１の外部で必要となるメモリ数を削減することが可能であると共に、オフセット制御信号の事前調整が不要となる利点がある。

実施の形態３．
図５は、本発明の実施の形態３にかかるリミッティング増幅回路３−２の構成を示す図である。上記の実施の形態１，２では、信号検出回路３４は、光信号受信時および無信号遷移時のいずれも第１の差動増幅回路３１の出力信号の振幅に基づいて、出力電圧の値を切り替えるタイミングを決定していた。これに対して、実施の形態３では、信号検出回路３４−１は、リミッティング増幅回路３−２の外部から入力されるリセット信号をトリガとして、出力電圧の値を「Ｈｉｇｈ」から「Ｌｏｗ」に遷移させる。つまり、信号検出回路３４−１は、リセット信号を受信すると、第１の差動増幅回路３１が出力する第２の差動信号が受信信号を含まないことを示す判定結果を出力する。

信号検出回路３４−１は、ラッチ回路単体を用いて構成することができる。このため、信号検出回路３４−１の構成を単純にすることができるという利点がある。

なお、図５では、実施の形態１にかかるリミッティング増幅回路３の信号検出回路３４を、リセット信号に対応する信号検出回路３４−１に代えたリミッティング増幅回路３−２を示したが、本実施の形態はかかる例に限定されない。例えば、リミッティング増幅回路３−１で示した２つのオフセット制御回路３５１，３５２を備える構成において、リセット信号に対応する信号検出回路３４−１を用いてもよい。この場合、実施の形態２と同様に、外部から入力されるオフセット制御信号は１つで済むため、リミッティング増幅回路３−２の外部で必要となるメモリ数を削減することができると共に、オフセット制御信号の事前調整が不要になるという利点がある。

実施の形態４．
図６は、本発明の実施の形態４にかかるリミッティング増幅回路３−３の構成を示す図である。実施の形態１，２，３では、第１の差動増幅回路３１の出力を信号検出回路３４，３４−１に入力しているのに対し、実施の形態４では、リミッティング増幅回路３−３へ入力される第１の差動信号を第１の差動増幅回路３１に入力する前に分岐して、第３の差動増幅回路３７で増幅して、信号検出回路３４−２に入力する。

第３の差動増幅回路３７は、信号検出回路３４−２の前段に配置される。第３の差動増幅回路３７は、第１の差動信号を増幅して信号検出回路３４−２に入力する。信号検出回路３４−２は、第３の差動増幅回路３７の出力する増幅後の第１の差動信号に基づいて、第２の差動信号が受信信号を含むか否かを判定する。

図６に示すような構成をとることで、最終的にＣＤＲ５に接続される信号ラインと、信号検出回路３４−２に接続される信号ラインとをリミッティング増幅回路３−３内で分離することが可能になる。このため、それぞれの信号ラインに最適化して各アンプの設定を行うことが可能になるという利点がある。

なお、第３の差動増幅回路３７は、第１の差動増幅回路３１と同様に、出力信号の振幅が入力信号の振幅に依存するリニアアンプである。また、最終的にＣＤＲ５に接続される信号ラインに対して悪影響を及ぼさないのであれば、第３の差動増幅回路３７を介さずに直接信号検出回路３４−２に接続してもよい。

また、実施の形態４にかかるリミッティング増幅回路３−３は、図６に示す構成に限定されない。例えば、リミッティング増幅回路３−３は、２つのオフセット制御回路３５１，３５２を有してもよいし、信号検出回路３４−２がリセット信号を受け付けてもよい。或いは、リミッティング増幅回路３−３は、２つのオフセット制御回路３５１，３５２を有し、且つ、信号検出回路３４−２がリセット信号を受け付ける構成であってもよい。

以上の実施の形態に示した構成は、本発明の内容の一例を示すものであり、別の公知の技術と組み合わせることも可能であるし、本発明の要旨を逸脱しない範囲で、構成の一部を省略、変更することも可能である。

１ＡＰＤ、２トランスインピーダンスアンプ、３，３−１，３−２，３−３リミッティング増幅回路、５ＣＤＲ、３１第１の差動増幅回路、３２第２の差動増幅回路、３３出力バッファ、３４，３４−１，３４−２信号検出回路、３５，３５１，３５２オフセット制御回路、３６スイッチ、３７第３の差動増幅回路、４１，４２ＡＣ結合容量、３１１，３１２終端抵抗、３１３差動対、３１４，３１５可変電流源。

Claims

入力される第１の差動信号の正相信号と逆相信号との間の直流電圧成分の差である電圧オフセットを調整する機能を有し、前記第１の差動信号を増幅して、増幅後の信号である第２の差動信号を出力する第１の差動増幅回路と、
前記第２の差動信号を予め定められた振幅まで増幅する第２の差動増幅回路と、
前記第２の差動信号が受信信号を含むか否かを判定し、前記第２の差動信号が受信信号を含まない場合、判定結果として受信信号を検出していないことを示す第１の値を出力し、前記第２の差動信号が受信信号を含む場合、判定結果として受信信号を検出したことを示す第２の値を出力する信号検出回路と、
前記判定結果が前記第１の値である場合、前記第２の差動増幅回路の出力に基づいて前記電圧オフセットの調整量を制御し、前記判定結果が前記第２の値である場合、外部から入力されるオフセット制御信号に基づいて前記電圧オフセットの調整量を制御するオフセット制御回路と、
を備えることを特徴とするリミッティング増幅回路。
前記オフセット制御回路は、前記判定結果が前記第１の値である場合、前記電圧オフセットを最小化する調整量を示す第１のオフセット設定信号を前記第１の差動増幅回路に入力し、前記判定結果が前記第２の値である場合、前記第１のオフセット設定信号と異なる調整量を示す第２のオフセット設定信号を前記第１の差動増幅回路に入力することを特徴とする請求項１に記載のリミッティング増幅回路。
前記信号検出回路は、前記第２の差動信号の振幅が予め定めた閾値よりも大きい場合、前記第２の差動信号が前記受信信号を含むと判定し、前記第２の差動信号の振幅が前記閾値以下である場合、前記第２の差動信号が前記受信信号を含まないと判定することを特徴とする請求項１または２に記載のリミッティング増幅回路。
前記信号検出回路は、前記第２の差動信号の信号パターンと、予め定めた信号パターンとの比較結果に基づいて、前記第２の差動信号が受信信号を含むか否かを判定することを特徴とする請求項１または２に記載のリミッティング増幅回路。
前記信号検出回路は、リセット信号を受信すると、前記判定結果として前記第１の値を出力することを特徴とする請求項１から４のいずれか１項に記載のリミッティング増幅回路。
前記信号検出回路の前段に配置され、前記第１の差動信号を増幅する第３の差動増幅回路をさらに備え、
前記信号検出回路は、前記第３の差動増幅回路の出力に基づいて、前記第２の差動信号が受信信号を含むか否かを判定することを特徴とする請求項１または２に記載のリミッティング増幅回路。