JP2000209053A

JP2000209053A - 振幅制限増幅回路

Info

Publication number: JP2000209053A
Application number: JP11007190A
Authority: JP
Inventors: Tetsuya Yatagai; 徹矢谷田貝
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 1999-01-14
Filing date: 1999-01-14
Publication date: 2000-07-28
Anticipated expiration: 2019-01-14
Also published as: JP3334794B2

Abstract

(57)【要約】【課題】ディジタルフィルタを用いた低コストで、し
かも高速伝送可能な受信機の構築を可能とする。【解決手段】ディジタル化される前の受信信号の信号
レベルを検出するレベル検出回路７と、レベル検出回路
が検出した信号レベルの大小を判定するレベル判定回路
８と、ディジタル化される前の受信信号が入力されるア
ナログ増幅器２、４、６およびアナログ可変減衰器３、
５の直列回路とを含み、レベル判定回路８は信号レベル
が規定値より大きいとき制御信号を出力してアナログ可
変減衰器の減衰量を大きい値に設定する。可変減衰器６
の出力信号は、準同期検波部１０２でディジタル化され
てディジタルフィルタ１７、１８に供給され、その出力
信号は、ディジタル回路で構成されたリミッティング増
幅器１９、２０で増幅されて復調回路２１に出力され
る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、受信機の復調回路
の前段に設けられる振幅制限増幅回路に関し、特にディ
ジタル回路により構成された振幅制限増幅回路に関する
ものである。

【０００２】

【従来の技術】例えば位相変調されたプリアンブルレス
の信号を受信機において扱うような場合、古典的には、
復調器前段の中間周波増幅部は、アナログのリミッティ
ング増幅器により構成するのが一般的であった。そし
て、受信フィルタは、受信信号に対して非線形動作が行
われる前の段階、すなわちリミッティング増幅器の前段
に挿入する必要があり、したがって、受信フィルタとし
てはＬＣデバイスや、ＳＡＷデバイスにより構成したア
ナログのものを使用せざるを得なかった。しかし、この
ようなアナログの受信フィルタを用いる方式は、量産性
や、特性の再現性に弱点があり、また近年の高集積化の
要求にも答えることができなかった。

【０００３】一方、急速に進むディジタル信号処理技術
によりアナログフィルタでは実現不可能な、状況に応じ
てフィルタ特性を自由に変化させるといった手法が生ま
れてきているが、このようなディジタル技術を受信フィ
ルタに適用できないのも非常に歯がゆいものであった。
そこで、受信フィルタとしてディジタルフィルタを用い
ると共に、ディジタル回路で構成したリミッティング増
幅器をディジタルフィルタの後段に配置する方式がクロ
ーズアップされた。

【０００４】

【発明が解決しようとする課題】この種のディジタル式
の振幅制限増幅回路には何種類かのものが存在するが、
従来は、必要なダイナミックレンジの全てをディジタル
処理のリミッティング増幅器が単独で担っており、これ
をメモリで実現した場合、ダイナミックレンジが広くな
るにつれて、２乗のオーダーでメモリ量が増加して行
き、あまり実用的ではなかった。

【０００５】例えば、所望のダイナミックレンジが５０
ｄＢ以上の場合、５０（ｄＢ）÷６（ｄＢ）＝８．３３
・・となり、ダイナミックレンジ分に最低９ビット割り
振る必要があるので、６ビットで信号を表現したとする
と、合計１５ビットが必要となる。したがって必要なハ
ードウェアは１５ビットのＡ／Ｄコンバータ２個と、Ｆ
ＩＲフィルタを構成するための掛け算回路として１５×
ＮのものがＭ×２個と、リミッティング増幅器を構成す
る容量が２⁽¹⁵ ^× ²⁾ ^× ⁶ ^× ²ビットのメモリとなり、きわ
めて大規模な回路構成となってしまう。なお、上記Ｎは
ディジタルフィルタにおける重みデータのビット数であ
り、またＭは重みの数である。

【０００６】また、この改善策として、ディジタル処理
のリミッティング増幅器の直前に、入力信号のレベルが
低い時、すなわち、ＳＭ形式（サイン・アンド・マグニ
チュード）の２進表現を行った場合にＩＣＨおよびＱＣ
Ｈ（同期検波後の受信信号の直交成分）の上位ビットに
同時に複数の“０”が詰まっている時、これを削除し下
位のビットを繰り上げる事によって、比較的小規模のハ
ードウェア構成でダイナミックレンジを稼ぐと言う方法
が取られている例も有るが、依然として、リミッティン
グ増幅器前段のＦＩＲフィルタの回路規模は膨大なもの
であり、また、サンプリンングおよび量子化を行うＡ／
Ｄコンバータのビット数も大きなままであるため、受信
機全体の高速化および低価格化の大きな妨げとなってい
た。

【０００７】本発明はこのような問題を解決するために
なされたもので、その目的は、ディジタルフィルタを用
いた低コストで、しかも高速伝送可能な受信機の構築を
可能とする振幅制限増幅回路を提供することにある。

【０００８】

【課題を解決するための手段】本発明は、上記目的を達
成するため、受信機を構成する復調部の前段に設けられ
ディジタル化された受信信号を入力とするディジタルフ
ィルタと、前記ディジタルフィルタの出力信号を入力と
し出力信号を前記復調部に出力する、ディジタル回路で
構成されたリミッティング増幅器とを含む振幅制限増幅
回路であって、ディジタル化される前の前記受信信号の
信号レベルを検出するレベル検出回路と、前記レベル検
出回路が検出した前記信号レベルの大小を判定するレベ
ル判定回路と、ディジタル化される前の前記受信信号が
入力されるアナログ増幅器およびアナログ可変減衰器の
直列回路とを含み、前記アナログ増幅器および前記アナ
ログ可変減衰器の前記直列回路の出力信号がディジタル
化されて前記ディジタルフィルタに供給され、前記レベ
ル判定回路は前記信号レベルが規定値より大きいとき制
御信号を出力して前記アナログ可変減衰器の減衰量を大
きい値に設定することを特徴とする。

【０００９】本発明の振幅制限増幅回路では、レベル検
出回路がディジタル化される前の受信信号の信号レベル
を検出し、レベル判定回路は、レベル検出回路が検出し
た信号レベルの大小を判定する。そして、レベル判定回
路は信号レベルが規定値より大きいとき制御信号を出力
してアナログ可変減衰器の減衰量を大きい値に設定す
る。したがって、受信信号の信号レベルが大きい場合に
は、受信信号は大きく減衰させて後段に供給されること
になり、後段のＡ／Ｄコンバータ、ディジタルフィル
タ、ならびにリミッティング増幅器などが備えるべきダ
イナミックレンジを大幅に縮小させることができる。

【００１０】

【発明の実施の形態】次に本発明の実施の形態例につい
て図面を参照して説明する。図１は本発明による振幅制
限増幅回路の一例を示す回路図である。図１に示した振
幅制限増幅回路１００は、中間周波増幅部１０１、準同
期検波部１０２、ならびにディジタル信号処理部１０３
により構成されている。そして、中間周波増幅部１０１
は、アナログ回路により構成されており、不要波を阻止
するための帯域通過フィルタ１、３段の中間周波増幅器
２、４、６、２段の可変減衰器３、５、中間周波増幅器
２の出力レベルを検出するためのレベル検出回路７、検
出されたレベルが規定値を超えているか否かを判定する
ためのレベル判定回路８を含み、入力段のレベル差をあ
る一定の範囲内に圧縮して出力する機能を有している。

【００１１】また、準同期検波部１０２は、局部発振器
９、π／２位相器１０、２つのミキサ１１、１２、折り
返し雑音を低減するための低域通過フィルタ１３、１
４、フィルタ１３、１４の出力信号をサンプリングし、
さらに量子化するＡ／Ｄコンバータ１５、１６で構成さ
れ、中間周波増幅部１０１の出力をディジタル処理する
ために受信信号をＩＣＨ、ＱＣＨ（中間周波増幅部１０
１の出力信号の直交成分）に分けてＢＢ（ベースバン
ド）帯に周波数変換し、サンプリングおよび量子化して
ディジタル信号処理部１０３へと出力する。なお、局部
発振器９、π／２位相器１０、ならびに２つのミキサ１
１、１２が本発明に係わる位相検波回路を構成してい
る。

【００１２】準同期検波部１０２でディジタル化された
受信信号はＦＩＲフィルタ１７、１８により波形整形さ
れた後、リミッティング増幅器１９、２０によって規定
のレベルにまで増幅され、復調回路２１へと出力され
る。

【００１３】次に、このように構成された振幅制限増幅
回路１００の動作について説明する。図１において、受
信信号が到来していないときは、レベル検出回路７の出
力は非常に小さく、レベル判定回路８は入力信号が小さ
いと判定する。可変減衰器３、５は、このときレベル判
定回路８が出力する制御信号により、共に減衰量最小に
設定され、その結果、中間周波増幅部１０１全体はフル
ゲインとなる。中間周波増幅部１０１はこの状態で受信
信号の到来を待つ。

【００１４】次に受信信号が入力された場合の動作につ
いて説明する。受信信号は例えばバースト状に到来し、
まず、その信号レベルが十分に小さい場合、レベル判定
回路８は入力信号小と判定したまま上述の場合と同じ制
御信号を継続して出力し、可変減衰器３および可変減衰
器５は減衰量最小に設定されて、中間周波増幅部１０１
全体としてはフルゲイン状態のままでとなる。

【００１５】このとき、中間周波増幅部１０１の各段の
増幅器２、４、６およびその後の準同期検波部１０２内
のミキサ１１、１２、Ａ／Ｄコンバータ１５、１６が決
して飽和することの無いようにレベルダイヤは設計され
ており、そして、Ａ／Ｄコンバータ１５、１６の出力に
おける信号レベルは、復調回路２１にとって望ましいレ
ベル（所望のレベルともいう）には僅かに達していない
レベルとなっている。これを所望のレベルまで増幅する
のがリミッティング増幅器１９、２０の役割であり、リ
ミッティング増幅器１９、２０は、ディジタル化された
ＩＣＨ、ＱＣＨの各々の値より直行座標上の信号点の位
相を算出し、同じ位相の所定の円周上の点に写像する動
作により等価的に所望のレベルへの増幅動作を行う。

【００１６】全体のレベルダイヤとしては、中間周波増
幅部１０１の可変減衰器の１段での減衰量の可変量によ
りリミッティング増幅器の最低限必要なダイナミックレ
ンジが決定され、トータルで必要なダイナミックレンジ
により可変減衰器の最低限必要な段数が決定される。
今、トータルで必要なダイナミックレンジを５０ｄＢ、
中間周波増幅部１０１の可変減衰器の１段での減衰量の
可変量を１５ｄＢとすると、リミッティング増幅器に最
低限必要なダイナミックレンジは１５ｄＢ以上であるの
で、これを２４ｄＢと決め、可変減衰器の段数を２段と
することにより、合計１５×２＋２４＝５４となって、
必要なダイナミックレンジを確保できる。

【００１７】もちろん実際の設計の場合は各部のダイナ
ミックレンジはマージンを取って大きめに設定すべきで
あることは言うまでもないが、ここでは上述のようなレ
ベルダイヤに設定されているものとする。したがって、
上述した十分に小さい信号レベルとは、受信すべき最低
の信号レベルから、そのレベルを基準に２４ｄＢ高いレ
ベルの範囲を示すことになる。また、上述した所望のレ
ベルに僅かに達していないという表現中の“僅か”とは
所望のレベルを基準に０ｄＢから２４ｄＢ低いレベルの
範囲を意味する。

【００１８】次に受信信号の信号レベルが中間の大きさ
である場合について説明する。この中間の信号レベルと
は、受信すべき最低のレベルを基準に２４ｄＢから３９
ｄＢ高いレベルの範囲を示す。この場合、レベル判定回
路８に時定数を持たせなければ、受信信号がバースト状
に到来するとほぼ同時にレベル判定回路８は信号レベル
が中間の大きさであると判定し、制御信号を出力して可
変減衰器５のみを減衰量最大に設定する。

【００１９】ここで、可変減衰器の減衰量の制御は連続
的に制御することも可能であるが、そのためにレベル検
出回路７およびレベル判定回路８に平滑回路などを組み
込んで時定数を持たせたりしない方が良く、応答速度を
優先して検出制度を高くすべく、ステップ的に減衰量を
制御することが望ましい。また、レベル判定回路８には
十分なヒステリシスを持たせ、チャタリングを起こさな
いようにすべきである。ただし、リミッティング増幅器
１９、２０にこのヒステリシス量に見合った量のダイナ
ミックレンジ余裕が必要である。本実施の形態例では、
可変減衰器の１段での可変減衰量１５ｄＢと、リミッテ
ィング増幅器１９、２０のダイナミックレンジ２４ｄＢ
の差９ｄＢがこのダイナミックレンジ余裕に相当する。
信号レベルが中間の場合、上述のように可変減衰器５の
みが減衰量最大に制御される結果、リッミッティング増
幅器１９、２０の入力信号レベルは復調器２１の所望の
レベルより０ｄＢから１５ｄＢ低い範囲となり、リッミ
ッティング増幅器１９、２０はこの分を増幅して、復調
器２１に所望のレベルの受信信号を出力する。

【００２０】次に受信信号の信号レベルが大きい場合に
ついて説明する。この信号レベルは、受信すべき最低の
レベルを基準に３９ｄＢから５４ｄＢ高い範囲の信号レ
ベルである。この場合、受信信号がバースト状に到来す
るとほぼ同時にレベル判定回路８はレベルが大きいと判
定し、ステップ的に可変減衰器３、５を共に減衰量最大
に制御する。可変減衰器３、５が減衰量最大に制御され
た結果、リッミッティング増幅器１９、２０の入力レベ
ルは復調器２１の所望のレベルより０ｄＢから１５ｄＢ
低い範囲となり、リッミッティング増幅器１９、２０は
この分を増幅して、復調器２１に所望のレベルの受信信
号を出力する。

【００２１】したがって、本実施の形態例の振幅制限増
幅回路１００では、受信信号の信号レベルが十分に小さ
いレベルから大きいレベルの範囲、すなわち５４ｄＢの
範囲で変化しても、準同期検波部１０２およびディジタ
ル信号処理部１０３において飽和現象はいっさい発生せ
ず、波形歪みのない受信信号を必要なレベルで復調回路
２１に供給することができる。

【００２２】なお、受信すべき最低のレベルを基準に５
４ｄＢ以上高いレベルの受信信号が到来した場合は、中
間周波増幅部１０１の各段の増幅器２、４、６、その後
の準同期検波部１０２内のミキサ１１、１２、Ａ／Ｄコ
ンバータ１５、１６の何れかが飽和し、受信信号に波形
歪が起こる可能性があるが、これを避ける必要があるの
であれば、中間周波増幅部１０１にもう１段の可変減衰
器を追加すれば良い。ただし、これは、ダイナミックレ
ンジが５４ｄＢでも足りない場合であり、通常は上記２
段の可変減衰器により十分と考えられる。

【００２３】ここで、本実施の形態例の効果について、
回路規模の縮小およびシステムの高速化の両面で、従来
の場合と比較しつつ具体的に説明する。まず、回路規模
の縮小効果について説明する。所望のダイナミックレン
ジのうちディジタル信号処理部１０３が担っているのが
２４ｄＢであることから、２４（ｄＢ）÷６（ｄＢ）＝
４となるので、ダイナミックレンジ分に最低４ビット割
り振る必要があり、信号を６ビットで表現したとする
と、合計１０ビットが必要となる。したがって必要なハ
ードウェアは、１０ビットのＡ／Ｄコンバータ２個と、
ＦＩＲフィルタを構成するための掛け算回路として１０
×ＮのものがＭ×２個と、リミッティング増幅器を構成
する容量が２⁽¹⁰ ^× ²⁾ ^× ⁶ ^× ²ビットのメモリとなり、こ
れに加え中間周波増幅部１０１のアナログ回路が必要で
ある。なお、上記Ｎはディジタルフィルタにおける重み
データのビット数であり、またＭは重みの数である。

【００２４】これに対して、従来の方式では、上述した
ように、必要なハードウェアは１５ビットのＡ／Ｄコン
バータ２個と、ＦＩＲフィルタを構成するための掛け算
回路として１５×ＮのものがＭ×２個と、リミッティン
グ増幅器を構成する容量が２ ⁽¹⁵ ^× ²⁾ ^× ⁶ ^× ²ビットのメ
モリである。したがって、本実施の形態例の振幅制限増
幅回路１００では、中間周波増幅部１０１の僅かなアナ
ログ回路を追加するだけで、Ａ／Ｄコンバータ２個を１
５ビットから１０ビットに、ＦＩＲフィルタの回路を約
２／３に、メモリーを１／３２に縮小することが可能で
ある。また、メモリの削減が図られた従来方式と比較し
ても、本実施の形態例の振幅制限増幅回路１００では、
Ａ／Ｄコンバータ２個を１５ビットから１０ビットに、
ＦＩＲフィルタの回路を約２／３に縮小することができ
る。

【００２５】次に、システムの高速化について説明す
る。現状では１５ビット以上のＡ／Ｄコンバータで商用
されているものはせいぜいサンプリングレートが数十Ｋ
Ｈｚから数百ＫＨｚであるのに比較し１０ビットのもの
は数十ＭＨｚのものまであり、実に１００倍以上の差が
出てくる。また、ＦＩＲフィルタを構成する際にもビッ
ト数が多くなるとディジタル回路の素子遅延が累積され
るために動作速度が制限され、最高動作周波数はビット
数の比から見積もって、おおよそ１．５倍近くの差が生
じると考えられる。一方、中間周波増幅部１０１を構成
する各要素は、十分小型、安価であり、また、高速伝送
化を妨げる要素は一切無い。したがって、本実施の形態
例の振幅制限増幅回路１００を用いることによって、デ
ィジタルフィルタを用いた低コストで、しかも高速伝送
可能な受信機を構築することができる。

【００２６】なお、減衰量がステップ的に変化する可変
減衰器３、５は、例えば、固定の減衰量を持ったパスと
減衰量を持たないパスとを、レベル判定回路８からの制
御信号により瞬時に切り替える方式として実現すること
もできる。また、必要なダイナミックレンジに応じて、
中間周波増幅部１０１の可変減衰器の段数や、１段での
減衰量を変化させる、より柔軟性の高いな回路構成とす
ることも無論可能である。

【００２７】

【発明の効果】以上説明したように本発明の振幅制限増
幅回路では、レベル検出回路がディジタル化される前の
受信信号の信号レベルを検出し、レベル判定回路は、レ
ベル検出回路が検出した信号レベルの大小を判定する。
そして、レベル判定回路は信号レベルが規定値より大き
いとき制御信号を出力してアナログ可変減衰器の減衰量
を大きい値に設定する。したがって、受信信号の信号レ
ベルが大きい場合には、受信信号は大きく減衰させて後
段に供給されることになり、後段のＡ／Ｄコンバータ、
ディジタルフィルタ、ならびにリミッティング増幅器な
どが備えるべきダイナミックレンジを大幅に縮小させる
ことができる。その結果、受信信号をディジタル化する
ためのＡ／Ｄコンバータのビット数、ディジタルフィル
タの回路規模、ならびにリミッティング増幅器を構成す
るメモリの容量を従来に比べ大幅に削減および縮小する
ことができ、低コストで、しかも高速伝送可能な、ディ
ジタルフィルタを用いた受信機の構築が可能となる。

【図面の簡単な説明】

【図１】本発明による振幅制限増幅回路の一例を示す回
路図である。

【符号の説明】

１……帯域通過フィルタ、２、４、６……増幅器、３、
５……可変減衰器、７……レベル検出回路、８……レベ
ル判定回路、９……発振器、１０……π／２位相器、１
１、１２……ミキサ、１３、１４……低域通過フィル
タ、１５、１６……Ａ／Ｄコンバータ、１７、１８……
ＦＩＲフィルタ、１９、２０……リミッティング増幅
器、２１……復調回路、１００……振幅制限増幅回路、
１０１……中間周波増幅部、１０２……準同期検波部、
１０３……ディジタル信号処理部。

Claims

【特許請求の範囲】

【請求項１】受信機を構成する復調部の前段に設けら
れディジタル化された受信信号を入力とするディジタル
フィルタと、前記ディジタルフィルタの出力信号を入力
とし出力信号を前記復調部に出力する、ディジタル回路
で構成されたリミッティング増幅器とを含む振幅制限増
幅回路であって、ディジタル化される前の前記受信信号の信号レベルを検
出するレベル検出回路と、前記レベル検出回路が検出した前記信号レベルの大小を
判定するレベル判定回路と、ディジタル化される前の前記受信信号が入力されるアナ
ログ増幅器およびアナログ可変減衰器の直列回路とを含
み、前記アナログ増幅器および前記アナログ可変減衰器の前
記直列回路の出力信号がディジタル化されて前記ディジ
タルフィルタに供給され、前記レベル判定回路は前記信号レベルが規定値より大き
いとき制御信号を出力して前記アナログ可変減衰器の減
衰量を大きい値に設定することを特徴とする振幅制限増
幅回路。
【請求項２】前記アナログ増幅器は第１ないし第３の
増幅器から成り、前記アナログ可変減衰器は第１および
第２の可変減衰器から成り、第１のアナログ可変減衰器
は第１および第２のアナログ増幅器の間に接続され、第
２のアナログ可変減衰器は第２および第３のアナログ増
幅器の間に接続されていることを特徴とする請求項１記
載の振幅制限増幅回路。
【請求項３】前記第１のアナログ増幅器の出力信号が
前記レベル検出回路に供給されることを特徴とする請求
項２記載の振幅制限増幅回路。
【請求項４】ディジタル化される前の前記受信信号を
入力とし出力信号を前記第１のアナログ増幅器に出力す
る帯域通過フィルタを備えたことを特徴とする請求項２
記載の振幅制限増幅回路。
【請求項５】前記レベル判定回路は前記信号レベルの
判定においてヒステリシス特性を有していることを特徴
とする請求項１記載の振幅制限増幅回路。
【請求項６】可変減衰器の減衰量は段階的に変化する
ことを特徴とする請求項１記載の振幅制限増幅回路。
【請求項７】前記アナログ増幅器および前記アナログ
可変減衰器から成る前記直列回路の出力信号を同期検波
して直交成分を取り出す同期検波回路と、前記同期検波
回路の出力信号をそれぞれディジタル化して前記ディジ
タルフィルタに出力する第１および第２のＡ／Ｄコンバ
ータとを含むことを特徴とする請求項１記載の振幅制限
増幅回路。
【請求項８】前記ディジタルフィルタは第１および第
２のディジタルフィルタから成り、前記第１のＡ／Ｄコ
ンバータの出力信号は前記第１のディジタルフィルタに
供給され、前記第２のＡ／Ｄコンバータの出力信号は前
記第２のディジタルフィルタに供給されることを特徴と
する請求項７記載の振幅制限増幅回路。
【請求項９】前記リミッティング増幅器は第１および
第２のリミッティング増幅器から成り、前記第１および
第２のリミッティング増幅器にはそれぞれ前記第１およ
び第２のディジタルフィルタの出力信号が供給されるこ
とを特徴とする請求項８記載の振幅制限増幅回路。
【請求項１０】前記同期検波回路の２つの出力信号を
それぞれ入力とし出力信号を前記第１および第２のＡ／
Ｄコンバータにそれぞれ出力する第１および第２の低域
通過フィルタを備えたことを特徴とする請求項７記載の
振幅制限増幅回路。
【請求項１１】前記受信信号は位相変調されているこ
とを特徴とする請求項１記載の振幅制限増幅回路。
【請求項１２】前記レベル検出回路、前記レベル判定
回路、前記アナログ増幅器、ならびに前記アナログ可変
減衰器は中間周波増幅部を構成していることを特徴とす
る請求項１記載の振幅制限増幅回路。