KR101924906B1

KR101924906B1 - 이득 제어 장치 및 방법

Info

Publication number: KR101924906B1
Application number: KR1020170090252A
Authority: KR
Inventors: 김동순; 황태호
Original assignee: 전자부품연구원
Priority date: 2017-07-17
Filing date: 2017-07-17
Publication date: 2019-02-27
Also published as: WO2019017575A1

Abstract

실시 예는, 입력된 신호를 증폭하여 제1 증폭 신호를 출력하는 잡음 증폭부;
상기 제1 증폭 신호를 컨버젼한 주파수 신호를 출력하는 믹서; 상기 주파수 신호를 증폭하여 제2 증폭 신호를 출력하는 이득 증폭기; 상기 주파수 신호의 세기 감도 및 상기 제2 증폭 신호를 변환하여 디지털 신호를 출력하는 변환부; 및 상기 디지털 신호의 프리엠블(preamble) 내 적어도 하나의 헤더에서 수신 신호의 강도 및 상기 신호의 복조된 I/Q 신호 중 적어도 하나를 이용하여 이득을 제어하는 컨트롤러;를 포함하는 이득 제어 장치를 개시한다.

Description

이득 제어 장치 및 방법{APPRATUS AND METHOD FOR CONTROLLING GAIN}

본 발명의 실시예는 이득 제어 장치 및 방법에 관한 것으로, 더욱 상세하게는 수신기에서 프리앰블의 헤더를 통해 자동 이득 제어하는 이득 장치 및 방법에 관한 것이다.

통상적으로 신호를 처리하는 전기적 장치는 증폭단에서 발생하는 상호 변조현상을 줄이고 포화 현상을 방지하기 위해 자동 이득 제어(Automatic Gain Control, AGC)를 수행할 수 있다.

특히, 이동 통신 시스템의 수신 장치에서의 자동 이득 제어는 신호 레벨이 일정하지 않은 신호를 입력으로 하여 원하는 레벨의 신호를 얻기 위한 목적으로 사용될 수 있다.

즉, 입력 신호의 크기가 기준 값보다 크면 이득 값(Gain Value)를 낮추어 신호 포화를 방지하고, 입력 신호의 크기가 기준 값보다 작으면 이득 값을 높여서 일정한 크기의 신호가 출력되도록 조절하는 역할을 수행할 수 있다.

이러한 자동 이득 제어는 대부분의 이동 통신 시스템에서 이용될 수 있으며, 예시적으로 무선 주파수(Radio Frequency, RF) 시스템에서도 이용될 수 있다.

한편, RF 수신기는 입력되는 수신 신호의 크기에 따라 출력 신호에 진폭 왜곡이 발생하여 수신기의 성능이 저하되는 문제가 존재한다. 이러한 성능 저하를 방지하기 위해 RF 수신기에서도 자동 이득 제어가 수행될 수 있다.

이 때, 자동 이동 제어가 이중 아날로그에 의하는 경우 아날로그 회로 설계가 요구되는 한계가 존재한다. 또한, 신호의 동작 범위가 고려되어야 하며, 일정한 출력 진폭값을 가지기 어려운 한계점이 존재한다.

실시 예에는 이득 제어 장치 및 이득 제어 방법을 제공한다.

또한, 디지털 방식을 통해 회로를 설계할 수 있어 회로 설계의 용이성을 향상시킬 수 있다.

또한, 이득 제어가 프리엠프에서 헤더를 통해 이루어져 보다 향상된 이득 제어 속도를 제공할 수 있다.

또한, 헤더를 통해 이득 제어가 이루어져 아날로그와 달리 일정한 출력 진폭값이 요구되지 않아 용이하게 제어할 수 있다.

실시예에 따른 이득 제어 장치는 입력된 신호를 증폭하여 제1 증폭 신호를 출력하는 잡음 증폭부; 상기 제1 증폭 신호를 컨버젼한 주파수 신호를 출력하는 믹서; 상기 주파수 신호를 증폭하여 제2 증폭 신호를 출력하는 이득 증폭기; 상기 주파수 신호의 세기 감도 및 상기 제2 증폭 신호를 변환하여 디지털 신호를 출력하는 변환부; 및 상기 디지털 신호의 프리엠블(preamble) 내 적어도 하나의 헤더에서 수신 신호의 강도 및 상기 신호의 복조된 I/Q 신호 중 적어도 하나를 이용하여 이득을 제어하는 컨트롤러;를 포함한다.

상기 컨트롤러는 상기 헤더에서 상기 수신 신호의 에너지 레벨을 기 설정된 제1 기준값과 비교하여 이득 제어를 결정할 수 있다.

상기 수신 신호는 디지털 신호일 수 있다.

상기 컨트롤러는, 상기 헤더에서 상기 신호의 복조된 I/Q 신호의 에러 카운트와 제2 기준값을 비교하여 이득을 제어할 수 있다.

상기 컨트롤러는, 상기 신호의 복조된 I/Q 신호의 에러 카운트가 제2 기준값보다 큰 경우 이득을 증가시킬 수 있다.

실시예에 따른 이득 제어 방법은 신호를 수신하는 단계; 및 상기 수신된 신호의 디지털 신호 중 적어도 하나의 헤더에서 수신 신호의 강도 및 복조된 I/Q 신호 중 적어도 하나를 이용하여 이득을 제어하는 단계를 포함한다.

이득을 제어하는 단계는, 상기 헤더에서 상기 수신 신호의 에너지 레벨을 기 설정된 제1 기준값과 비교하여 이득 제어를 결정할 수 있다.

상기 수신 신호는 디지털 신호일 수 있다.

상기 헤더에서 상기 신호의 복조된 I/Q 신호의 에러 카운트와 제2 기준값을 비교하여 이득을 제어할 수 있다.

상기 신호의 복조된 I/Q 신호의 에러 카운트가 제2 기준값보다 큰 경우 이득을 증가시킬 수 있다.

실시 예에 따르면, 이득 제어 장치를 포함하는 수신기를 구현할 수 있다.

실시 예의 이득 제어 장치는 디지털 방식을 통해 회로를 설계할 수 있어 회로 설계의 용이성을 향상시킬 수 있다.

본 발명의 다양하면서도 유익한 장점과 효과는 상술한 내용에 한정되지 않으며, 본 발명의 구체적인 실시형태를 설명하는 과정에서 보다 쉽게 이해될 수 있을 것이다.

도 1은 본 발명의 실시 예에 따른 이득 제어 장치의 블록도이고,
도 2는 본 발명의 실시 예에 따른 이득 제어 장치의 이득 제어를 도시한 도면이고,
도 3은 본 발명의 실시 예에 따른 이득 제어 장치의 순서도이다.

본 발명은 다양한 변경을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 설명하고자 한다. 그러나, 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.

제2, 제1 등과 같이 서수를 포함하는 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되지는 않는다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제2 구성요소는 제1 구성요소로 명명될 수 있고, 유사하게 제1 구성요소도 제2 구성요소로 명명될 수 있다. 및/또는 이라는 용어는 복수의 관련된 기재된 항목들의 조합 또는 복수의 관련된 기재된 항목들 중의 어느 항목을 포함한다.

어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다.

본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.

다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.

이하, 첨부된 도면을 참조하여 실시예를 상세히 설명하되, 도면 부호에 관계없이 동일하거나 대응하는 구성 요소는 동일한 참조 번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.

도 1은 본 발명의 실시 예에 따른 이득 제어 장치의 블록도이다.

도 1을 참조하면, 본 발명의 실시 예에 따른 이득 제어 장치는, 신호 수신부(110), 잡음 증폭부(120), 믹서(130), 이득 증폭기(140), 변환부(150), 수신 신호 강도 지시부(160) 및 컨트롤러(170)를 포함할 수 있다.

이득 제어 장치는 수신기일 수 있으나, 이에 한정되지 않고 수신기의 일 구성일 수도 있다.

신호 수신부(110)는 무선 주파수(Radio Frequency, RF) 신호를 수신할 수 있다. 신호 수신부(110)는 안테나 등을 포함할 수 있으나, 이에 한정되는 것은 아니다. 신호 수신부(110)는 수신한 신호를 잡음 증폭부(120)로 송신할 수 있다.

잡음 증폭부(120)는 수신한 무선 주파수 신호에 대해 잡음 증폭을 수행한다. 잡음 증폭부(120)는 저 잡음 증폭부(120)(Low Noise Amplifier, LNA)일 수 있다. 예시적으로, 잡음 증폭부(120)는 신호 수신부(110)에서 수신한 무선 주파수 신호를 저 잡음 증폭 시켜 믹서(130)로 출력할 수 있다.

잡음 증폭부(120)는 크기가 작은 무선 주파수 신호를 증폭하기 위해 신호 수신부(110)와 연결될 수 있다. 잡음 증폭부(120)는 다양한 증폭 회로를 포함할 수 있으며, 통신 시스템에서 신호 수신부(110)가 잡은 미약한 신호를 증폭시킬 수 있다. 잡음 증폭부(120)는 전송선로에서의 감쇠를 줄이기 위해 신호 수신부(110)에 가까이 위치할 수 있다.

믹서(130)는 잡음 증폭부(120)에서 출력되는 제1 증폭 신호를 컨버젼하여 주파수 신호를 출력할 수 있다. 믹서(130)는 국부 발진부(미도시됨)에서 공급하는 주파수를 혼합하여 기저 대역 신호로 변환할 수 있다. 즉, 제1 증폭 신호는 기저 대역의 주파수 신호로 변환될 수 있다.

예시적으로, 믹서(130)는 제1 증폭 신호를 기저 대역 I/Q 신호들로 하향한 직교 복조를 수행할 수 있다. 주파수 신호는 중간 주파수(Intermediate Frequency, IF)일 수 있다.

주파수 신호는 저역 통과 필터부(미도시됨)을 통과하여 이득 증폭기(140)로 제공될 수 있다. 다만, 이에 한정되는 것은 아니며, 주파수 신호는 이득 증폭기(140)로 제공될 수 있다.

이득 증폭기(140)는 컨트롤러(170)의 입력에 기초하여 결정된 증폭의 정도에 따라 주파수 신호를 증폭할 수 있다. 이득 증폭기(140)는 예를 들어, 프로그램머블 이득 증폭기(140)(Programmable Gain Amplifier, PGA)를 포함할 수 있다.

이득 증폭기(140)는 주파수 신호를 증폭하여 제2 증폭 신호를 출력할 수 있다. 제2 증폭 신호는 변환부(150)로 제공될 수 있다.

변환부(150)는 입력된 제2 증폭 신호를 디지털 신호로 변환할 수 있다. 예시적으로 변환부(150)는 아날로그/디지털 변환부(150)(Analog to Digital Converter)를 포함할 수 있다. 디지털 신호는 기저 대역 처리부(180)로 전송될 수 있다. 또한, 변환부(150)는 수신신호 강도(RSSI, Received Signal Strength Indication)를 신호 강도 수신부(160)을 통해 수신하여, 수신된 수신신호 강도를 컨트롤러(170)로 전송할 수 있다. 다만, 이러한 구성에 한정되는 것은 아니며, 수신신호 강도(RSSI, Received Signal Strength Indication)를 제공하는 회로가 추가적으로 배치될 수도 있다.

수신 신호 강도 지시부(160)는 믹서(130)와 변환부(150) 사이에 배치될 수 있다. 수신 신호 강도 지시부(160)는 믹서(130)에 의해 출력된 주파수 신호의 감도를 검출하여 주파수 신호의 세기 감도를 변환부(150)로 송신할 수 있다.

예시적으로, 수신 신호 강도 지시부(160)는 중간 주파수(IF)인 주파수 신호의 세기를 감지할 수 있다.

컨트롤러(170)는 변환부(150)의 출력단으로부터 신호를 전달받아 잡음 증폭부(120)와 이득 증폭기(140)의 동작을 제어할 수 있다.

컨트롤러(170)는 디지털 신호 중 적어도 하나의 헤더 구간에서 수신 신호 강도 및 복조된 I/Q 신호 레벨 중 적어도 하나를 이용하여 잡음 증폭부(120)와 이득 증폭기(140)의 동작을 제어하여 수신기의 전체 이득을 제어할 수 있다.

컨트롤러(170)는 변환부(150)와 연결되어 변환부(150)로부터 디지털 신호를 수신할 수 있다. 컨트롤러(170)는 디지털 신호의 패킷 방식으로 이득을 제어할 수 있다.

본 발명의 실시 예에 따른 이득 제어 장치의 이득 제어를 도시한 도면인 도 2를 참조하면, 컨트롤러(170)는 프리엠블(Preamble) 구간에서 복수의 헤더에 따라 수신기의 이득 제어를 수행할 수 있다. 여기서, 프리엠블(preamble)은 수신된 신호의 비트 또는 프레임의 동기를 위해 프레임 단위에서 프레임의 전단에 위치한 영역을 의미한다.

예시적으로, 프리엠블 구간은 3단계의 차등적 구간(T1, T2, T3)를 포함할 수 있다. 먼저, 1단계(T1)에서 신호 에너지를 검출하고 이득을 제어할 수 있다.

먼저, 제1 단계(T1)는 제1 헤더(A)와 제2 헤더(B)를 포함할 수 있다. 여기서, 헤더(Header)는 정보 전송의 신뢰성을 위해 실제 전송을 위한 신호에 추가되는 신호를 의미한다.

컨트롤러(170)는 제1 헤더(A)의 수신 신호 강도에 대한 디지털 신호를 비교 및 판단할 수 있다. 구체적으로, 컨트롤러(170)는 제1 헤더(A)의 수신된 신호의 에너지 레벨을 검출하여 검출된 에너지 레벨과 제1 기준값과 서로 비교할 수 있다. 예컨대, 수신된 신호의 에너지 레벨이 기준값보다 큰 경우 이득 제어를 수행하도록 판단할 수 있다. 즉, 컨트롤러(170)는 이득 제어 여부를 결정할 수 있다.

그리고 컨트롤러(170)는 제2 헤더(B)를 이용하여 저 잡음 증폭부(120)의 이득을 제어할 수 있다. 제2 단계(T2)는 제3 헤더(C)와 제4 헤더(D)를 포함할 수 있다.

컨트롤러(170)는 제3 헤더(C)의 복조된 I/Q 신호에서 에러 카운트(error count)와 제2 기준값을 비교할 수 있다. 예컨대, 컨트롤러(170)는 에러 카운트와 제2 기준값을 비교하여 제4 헤더(D)에 의해 이득 증폭기(140)를 제어할 수 있다. 즉, 컨트롤러(170)는 에러 카운트가 제2 기준값보다 큰 경우 수신된 신호의 이득을 증가시키도록 제4 헤더(D)에 의해 이득 증폭기(140)를 제어할 수 있다. 여기서, 제1 기준값과 제2 기준값은 소정의 값으로 입력에 의해 설정될 수 있으나, 이에 한정되지 않고 다양하게 설정될 수 있다.

제3 단계(T3)는 제5 헤더(E)와 제6헤더(F)를 포함할 수 있다. 컨트롤러(170)는 제5 헤더(E)에서 제3 헤더(C)와 동일하게 복조된 신호 레벨을 판단하여 정밀한 수신기 이득제어를 수행할 수 있다.

컨트롤러(170)는 제3 단계(T3)에서 제2 단계(T2)와 같이 복조된 I/Q 신호에서 에러 카운트를 이용하여 2단계의 이득 제어를 변경할 수 있다. 예컨대, 제3 단계(T3)는 제2 단계(T2)에서 제어한 이득이 큰 경우, 소정의 안정된 레벨 내로 조절할 수 있다. 또한, 컨트롤러(170)는 제6 헤더(F)에서 CRC(Cyclic Redundancy check)를 이용하여 실시예에 따른 이득 제어 장치 내 변복조 방식인지 확인할 수 있다.

이에, 실시 예의 이득 제어 장치는 디지털 방식을 통해 회로를 설계할 수 있어 설계의 용이성을 개선할 수 있다. 또한, 이득 제어가 프리엠프에서 헤더를 통해 이루어져 보다 향상된 이득 제어 속도를 제공할 수 있다.

기저 대역 처리부(180)는 디지털 신호 또는 디지털 신호의 비트열의 전환을 수행할 수 있다. 기저 대역 처리부(180)는 기저 대역의 디지털 신호를 복조 및 복호화를 통해 수신 비트열을 복원할 수 있다.

예시적으로, 기저 대역 처리부(180)는 디지털 신호를 심벌 단위로 분할하고, 고속 푸리에 변환(Fast Fourier Transform, FFT) 등의 연산을 통해 매핑된 신호를 복원한 후 복조 및 복호화를 통해 수신 비트열을 복원할 수 있다. 다만, 이에 한정되는 것은 아니다.

도 3은 본 발명의 실시 예에 따른 이득 제어 장치의 순서도이다.

먼저, 신호 수신부를 통해 신호를 수신할 수 있다(S310). 여기서 신호는 무선 주파수(Radio Frequency, RF) 신호를 포함할 수 있다. 신호 수신부는 안테나 등을 포함할 수 있으나, 이에 한정되는 것은 아니다.

그 다음, 앞서 설명한 바와 같이, 무선 주파수 신호는 잡음 증폭부(120), 믹서, 이득 증폭기 및 변환부 등을 통해 디지털 신호로 변환될 수 있다. 변환된 디지털 신호 중 적어도 하나의 헤더 구간에서 수신 신호 강도 및 복조된 I/Q 신호 레벨 중 적어도 하나를 이용하여 수신기의 이득을 제어할 수 있다(S320)

앞서 설명한 바와 같이, 실시예에 따른 이득 제어 장치는 프리엠프 동기 과정에서 프리엠블의 헤더를 통해 이득을 제어할 수 있다. 구체적으로, 프리엠블 구간은 제1 단계, 제2 단계 및 제3 단계로 차등 분할될 수 있다.

먼저, 컨트롤러는 제1 헤더의 수신 신호 강도에 대한 디지털 신호를 비교 및 판단할 수 있다. 그리고 컨트롤러는 제2 헤더에서 잡음 증폭부의 이득을 제어할 수 있다. 또한, 컨트롤러는 제3 헤더에서 I/Q 신호를 복조하여 신호의 진폭을 판단할 수 잇다. 그리고 컨트롤러는 복조된 신호를 통해 이득 제어를 수행할 수 잇다. 그리고 컨트롤러는 제5 헤더와 제6 헤더는 복조된 신호 레벨을 판단하여 정밀한 수신기 이득제어를 수행할 수 있다. 또한, 컨트롤러는 이득 제어 장치 내에서 변복조가 수행되었는지 검사할 수 있다.

이에, 실시 예의 이득 제어 방법은 이득 제어가 프리엠프에서 헤더를 통해 이루어져 보다 향상된 이득 제어 속도를 제공할 수 있다.

본 실시예에서 사용되는 '~부'라는 용어는 소프트웨어 또는 FPGA(field-programmable gate array) 또는 ASIC과 같은 하드웨어 구성요소를 의미하며, '~부'는 어떤 역할들을 수행한다. 그렇지만 '~부'는 소프트웨어 또는 하드웨어에 한정되는 의미는 아니다. '~부'는 어드레싱할 수 있는 저장 매체에 있도록 구성될 수도 있고 하나 또는 그 이상의 프로세서들을 재생시키도록 구성될 수도 있다. 따라서, 일 예로서 '~부'는 소프트웨어 구성요소들, 객체지향 소프트웨어 구성요소들, 클래스 구성요소들 및 태스크 구성요소들과 같은 구성요소들과, 프로세스들, 함수들, 속성들, 프로시저들, 서브루틴들, 프로그램 코드의 세그먼트들, 드라이버들, 펌웨어, 마이크로코드, 회로, 데이터, 데이터베이스, 데이터 구조들, 테이블들, 어레이들, 및 변수들을 포함한다. 구성요소들과 '~부'들 안에서 제공되는 기능은 더 작은 수의 구성요소들 및 '~부'들로 결합되거나 추가적인 구성요소들과 '~부'들로 더 분리될 수 있다. 뿐만 아니라, 구성요소들 및 '~부'들은 디바이스 또는 보안 멀티미디어카드 내의 하나 또는 그 이상의 CPU들을 재생시키도록 구현될 수도 있다.

상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

110: 신호 수신부
120: 잡음 증폭부
130: 믹서
140: 이득 증폭기
150: 변환부
160: 수신 신호 강도 지시부
170: 컨트롤러
180: 기저 대역 처리부

Claims

입력된 신호를 증폭하여 제1 증폭 신호를 출력하는 잡음 증폭부;
상기 제1 증폭 신호를 컨버젼한 주파수 신호를 출력하는 믹서;
상기 주파수 신호를 증폭하여 제2 증폭 신호를 출력하는 이득 증폭기;
상기 주파수 신호의 세기 감도 및 상기 제2 증폭 신호를 변환하여 디지털 신호를 출력하는 변환부; 및
상기 디지털 신호의 프리엠블(preamble) 내 복수 개의 헤더에서 수신 신호의 강도 및 상기 신호의 복조된 I/Q 신호를 이용하여 이득을 제어하는 컨트롤러;를 포함하고,
상기 프리앰블은 순서대로 각 구간인 제1 단계, 제2 단계 및 제3 단계를 포함하고,
상기 제1 단계에서는 상기 수신 신호의 에너지 레벨을 기 설정된 제1 기준값과 비교하여 이득 제어를 결정하고, 상기 잡음 증폭부의 이득을 제어하며,
상기 제2 단계에서는 상기 신호의 복조된 I/Q 신호의 에러 카운트와 제2 기준값을 비교하고, 상기 이득 증폭기를 이득의 제어하며,
상기 제3 단계에서는 상기 제2 단계에서 복조된 I/Q 신호의 에러 카운트를 이용하여 상기 제2 단계에서 이득 제어를 변경하는 이득 제어 장치.
삭제
제1항에 있어서,
상기 수신 신호는 디지털 신호인 이득 제어 장치.
삭제
제1항에 있어서,
상기 컨트롤러는,
상기 신호의 복조된 I/Q 신호의 에러 카운트가 제2 기준값보다 큰 경우 이득을 증가시키는 이득 제어 장치.
신호를 수신하는 단계; 및
상기 수신된 신호의 디지털 신호 중 복수 개의 헤더에서 수신 신호의 강도 및 복조된 I/Q 신호를 이용하여 이득을 제어하는 단계를 포함하고,
상기 이득을 제어하는 단계는 순서대로 각 구간인 제1 단계, 제2 단계 및 제3 단계를 포함하고,
상기 제1 단계에서는 상기 수신 신호의 에너지 레벨을 기 설정된 제1 기준값과 비교하여 이득 제어를 결정하고, 잡음 증폭부의 이득을 제어하며,
상기 제2 단계에서는 상기 신호의 복조된 I/Q 신호의 에러 카운트와 제2 기준값을 비교하고, 이득 증폭기를 이득의 제어하며,
상기 제3 단계에서는 상기 제2 단계에서 복조된 I/Q 신호의 에러 카운트를 이용하여 상기 제2 단계에서 이득 제어를 변경하는 이득 제어 방법.
삭제
제6항에 있어서,
상기 수신 신호는 디지털 신호인 이득 제어 방법.
삭제
제6항에 있어서,
상기 신호의 복조된 I/Q 신호의 에러 카운트가 제2 기준값보다 큰 경우 이득을 증가시키는 이득 제어 방법.