KR20080050985A

KR20080050985A - 프리앰블과 헤더 데이터 구간에서 수행하는 자동 이득 제어장치 및 방법

Info

Publication number: KR20080050985A
Application number: KR1020070081863A
Authority: KR
Inventors: 김동규; 강영진; 김재영; 박광로; 박주호
Original assignee: 한국전자통신연구원
Priority date: 2006-12-04
Filing date: 2007-08-14
Publication date: 2008-06-10
Also published as: KR100897414B1

Abstract

본 발명은 광대역 싱글 캐리어 패킷 기반 무선통신 수신기에서 제한된 프리앰블 구간과 헤더 구간의 데이터를 이용하여 수신신호의 크기를 아날로그 디지털(A/D) 컨버터의 최적 입력 신호 영역 내에서 동작하도록 하는 자동 이득 제어 장치 및 방법을 개시한다. 본 발명의 자동 이득 제어 방법은 자동 이득 제어를 1차 이득 제어와 2차 정밀 이득제어 단계로 나누어 1차 이득 제어 단계에서 VGA를 사용하여 대략적인 이득값을 추정한 뒤, 2차 이득 제어단계에서 헤더 데이터 구간을 사용하여 정밀 이득값을 추정한다. 2차 이득값을 구하는 방법은 1차 이득제어값으로 제어가 된 신호를 수신하여 전력 누적기를 사용하여 신호의 전력을 계산하여 누적한 뒤, 스케일링을 한 값을 인버젼을 통해 2차 정밀 이득 제어값을 구하는 것이다. 따라서 본 발명에 따르면, 1차 신호크기 추정으로 이득을 제어한 뒤에 헤더 데이터 구간에서 2차 정밀 신호크기 추정을 수행함으로써 프리앰블에서만 이득 제어를 수행하던 기존의 방식에 비해 제어 성능이 뛰어난 장점이 있다.

Single-Carrier, 자동 이득 제어, 동기 알고리듬, 패킷 기반 무선 통신

Description

프리앰블과 헤더 데이터 구간에서 수행하는 자동 이득 제어 장치 및 방법 {AUTOMATIC GAIN CONTROL APPARATUS AND METHOD OF PERFORMING IN PREAMBLE AND HEADER DATA PERIOD}

본 발명은 광대역 싱글 캐리어 패킷 기반 무선통신 수신기에서 자동 이득 제어 장치 및 방법에 관한 것으로, 더욱 상세하게는 제한된 프리앰블 구간과 헤더 구간의 데이터를 이용하여 수신신호의 크기를 아날로그 디지털(A/D) 컨버터의 최적 입력 신호 영역 내에서 동작하도록 하는 자동 이득 제어 장치 및 방법에 관한 것이다.

본 발명은 정보통신부 및 정보통신연구진흥원의 IT신성장동력핵심기술개발사업의 일환으로 수행한 연구로부터 도출된 것이다[과제관리번호:2005-S-030-02, 과제명: WPAN 기반 무선홈네트워킹 기술 개발].

일반적으로, 광대역 싱글 캐리어(Single-Carrier) 패킷 기반 무선통신 시스템은 구조가 간단하고 전력을 적게 소모하는 장점 때문에 IEEE 802.15.3 등의 표준안의 모뎀 방식으로 채택되었다. 이 무선통신 시스템은 단위 패킷 구간의 시간이 짧은 특징이 있다. 따라서 전송중에 발생하는 신호왜곡에 대한 추정 및 보상을 패 킷의 전 구간 동안 수행하기 보다는 패킷의 초기 프리앰블 구간 동안에 왜곡을 추정하여 나머지 패킷 구간 동안에 신호를 보상하는 방법을 사용한다. 통상, 신호의 데이터 전송율을 높이기 위해 추정을 위한 신호구간은 매우 짧아야 한다.

그런데 종래의 추정 특히, 자동 이득 제어를 위한 종래의 신호 크기 추정 방식은 짧은 프리앰블 구간동안 구동되므로 추정 성능이 떨어져 전체적인 신호 추정 성능을 저하하는 주요 원인이 된다. 즉, 매우 짧은 프리앰블 구간 동안 이득 제어를 하기는 쉽지 않다. 예를 들어, 도 1은 IEEE 802.15.3 표준의 프리앰블 구조인데, 전체 구간이 17.45 usec로 짧다. 일반적으로 프리앰블을 이용하여 이득 제어 뿐만 아니라 타이밍 동기, 주파수 오프셋 추정, 채널 등화 등의 작업을 수행해야 하므로, 실제로 프리앰블을 이득제어용으로 사용될 수 있는 구간은 2.9 usec에 불과하다.

한편, 패킷기반 무선통신 시스템에서 사용되는 데이터 구조의 중요한 특징 중 하나는 패이로드 데이터 구간에서는 다양한 QAM(Quadrature Amplitude Modulation) 방식이 사용되지만 헤더 데이터 구간에서는 QPSK(Quadrature Phase-Shift Keying) 또는 DQPSK(Differential QPSK)와 같은 일정한 신호크기를 갖는 변조방식이 사용된다는 점이다. 더욱 중요한 점은 헤더 데이터 구간의 길이가 이득제어용 프리앰블 구간길이보다 길다는 것이다. 예를 들면, IEEE 802.15.3의 이득제어용 프리앰블 구간이 약 2.9usec에 비해 헤더의 구간은 약 5usec가 된다. 즉, 헤더의 구간을 잘 활용함으로써 성능이 향상된 자동 이득 제어 방식을 개발할 수 있다.

본 발명은 상기와 같은 필요성을 충족시키기 위해 제안된 것으로, 본 발명의 목적은 광대역 싱글 캐리어 패킷 기반 무선통신 수신기에서 제한된 프리앰블 구간과 헤더 구간의 데이터를 이용하여 수신신호의 크기를 A/D 컨버터의 최적 입력 신호 영역 내에서 동작하도록 하는 자동 이득 제어 장치 및 방법을 제공하는 것이다.

본 발명에서 제안하는 자동 이득 제어 기술은 프리앰블 구간동안 1차 신호 크기를 추정하여 이득을 제어한 뒤에 헤더 데이터 구간에서 2차 정밀 신호크기 추정을 수행함으로써 프리앰블에서만 이득 제어를 수행하던 기존의 방식에 비해 제어 성능이 뛰어난 장점이 있다.

상기와 같은 목적을 달성하기 위하여 본 발명의 장치는, 싱글 캐리어 패킷 기반 무선 수신기의 가변이득제어증폭기(VGA)의 자동이득조정장치에 있어서, 상기 가변이득제어증폭기의 디지털로 변환된 데이터에서 수신 패킷을 추출하고 심볼 타이밍을 추출하여 프리앰블 구간에서 1차 자동이득제어값을 산출하는 1 차 AGC부; 상기 가변이득제어증폭기의 디지털로 변환된 데이터에서 수신 패킷을 추출하고 심볼 타이밍을 추출하여 헤더구간에서 2차 제어값을 산출하는 2차 AGC부; 및 상기 2차 AGC부의 출력을 디지털 이득 제어하거나 아날로그 이득 제어하도록 선택하는 스위치로 구성된 것을 특징으로 한다.

상기 1차 AGC부는 상기 디지털로 변환된 수신 데이터에서 패킷을 검출하는 패킷 검출부와, 상기 검출된 패킷의 심볼 타이밍을 검출하는 심볼 타이밍 검출기와, 상기 심볼 타이밍 검출기의 출력에 따라 프리앰블의 평균전력을 산출하는 전력 산출부와, 상기 전력 산출부의 산출전력과 소정의 기준전력을 비교하여 차를 구하는 비교기와, 상기 비교기의 출력에 따라 이득제어 데이터를 산출하는 이득제어부와, 상기 이득제어부의 제어 데이터를 아날로그로 변환하여 상기 가변이득제어증폭기의 이득을 조정하는 디지털-아날로그 컨버터로 구성된다.

또한 상기와 같은 목적을 달성하기 위하여 본 발명의 방법은, 싱글 캐리어 패킷 기반 무선 수신기의 가변이득제어증폭기의 자동 이득 조정방법에 있어서, 자동 이득 제어를 1차 이득제어와, 2차 정밀 이득제어로 나누는 단계; 프리앰블구간에서 대략적인 이득값을 추정하는 1차 이득제어단계; 및 헤더구간을 이용하여 정밀 이득값을 추정하는 2차 이득제어단계를 구비한 것을 특징으로 한다.

상기 1차 이득제어단계는 상기 디지털로 변환된 수신 데이터에서 패킷을 검출하는 단계; 상기 검출된 패킷의 심볼 타이밍을 검출하는 단계; 상기 검출된 심볼 타이밍에 따라 프리앰블구간의 평균전력을 산출하는 단계; 상기 산출된 전력과 소정의 기준전력을 비교하여 1차 이득제어데이터를 산출하는 단계; 및 상기 1차 이득제어데이터를 아날로그로 변환하여 상기 가변이득제어증폭기의 이득을 조정하는 단계로 구성되고, 상기 2차 이득제어단계는 상기 1차 이득값으로 제어된 신호를 수신하여 전력 누적기를 사용하여 일정기간 신호의 전력을 누적하는 단계; 누적된 신호를 스케일링하는 단계; 상기 스케일링된 값을 인버젼하여 2차 정밀 이득 제어값을 구하는 단계; 및 상기 구해진 2차 정밀 이득 제어값을 PLL로 전달하여 디지털 이득 제어하거나 1차 이득제어 루프내 비교기로 전달하여 아날로그 이득 제어하는 단계로 구성된다.

이상에서 설명한 바와 같이, 본 발명은 패킷구간이 짧은 Single-Carrier 무선통신 시스템에서 자동 이득 제어를 프리앰블 구간에서만 수행할 때 나타나는 성능저하를 헤더 데이터 구간에서 2차 정밀 자동 이득 제어를 수행함으로써 성능저하를 방지한다. 즉, 본 발명에 따르면 1차 신호크기 추정으로 이득을 제어한 뒤에 헤더 데이터 구간에서 2차 정밀 신호 크기 추정을 수행함으로써 프리앰블에서만 이득 제어를 수행하던 기존의 방식에 비해 제어 성능이 뛰어난 장점이 있다.

이하, 본 발명에 따른 실시 예를 첨부한 도면을 참조하여 상세히 설명하기로 한다.

도 2는 본 발명에서 제공하는 1차 및 2차 자동 이득 제어기 구조를 나타낸 도면이고, 도 3은 본 발명에 따른 2차 자동 이득 제어기와 PLL과의 관계를 나타낸 도면이다.

본 발명에 따른 자동 이득 제어기는 도 2에 도시된 바와 같이, 가변이득제어증폭기(VGA:Variable Gain-controlled Amplifier;210)와 가변이득제어증폭기(VGA: 210)에서 증폭된 수신신호를 아날로그-디지털로 변환하는 아날로그-디지털 컨버터(212)를 포함하는 수신기에서 상기 디지털로 변환된 데이터에서 수신 패킷을 추출하고 심볼 타이밍을 추출하여 프리앰블 구간에서 1차 자동이득제어값을 산출하 여 거칠게 자동 이득 제어하는 1차 AGC부(220)와, 가변이득제어증폭기(210)의 디지털로 변환된 데이터에서 수신 패킷을 추출하고 심볼 타이밍을 추출하여 헤더구간에서 2차 제어값을 산출하는 2차 AGC부(230)와, 2차 AGC부(230)의 출력을 1차 AGC측으로 전달하여 아날로그 이득 제어하거나 PLL(240)로 연결하여 디지털 이득 제어하도록 선택하는 스위치(232)로 구성된다.

또한 1차 AGC부(220)는 가변이득제어증폭기(210)에서 증폭된 수신신호가 디지털로 변환된 수신 데이터에서 패킷을 검출하는 패킷 검출부(222)와, 검출된 패킷의 심볼 타이밍을 검출하는 심볼 타이밍 검출기(223)와, 심볼 타이밍 검출기(223)의 출력에 따라 프리앰블의 평균전력을 산출하는 전력 산출부(224)와, 전력 산출부(224)의 산출전력과 소정의 기준전력(Pref)을 비교하여 차를 구하는 비교기(225)와, 비교기(225)의 출력에 따라 이득제어 데이터를 산출하는 이득제어부(226)와, 이득제어부(226)의 제어 데이터를 아날로그로 변환하여 가변이득제어증폭기(210)의 이득을 조정하는 디지털-아날로그 컨버터(227)로 구성된다.

도 2를 참조하면, VGA(Variable Gain-controlled Amplifier:210)는 수신된 아날로그신호를 적정한 레벨로 증폭하여 A/D 컨버터(212)로 전달하고, A/D 컨버터(212)의 디지털 출력은 본 발명에 따른 자동이득제어를 위해 패킷 검출부(222)로 입력된다. 심볼 타이밍 검출기(Symbol Timing Detector;223)는 수신된 패킷의 심볼의 시작 위치를 검출한 뒤, 검출된 위치의 심볼을 전력 산출부(Calc Power;224)로 전달한다. 비교기(225)는 전력 산출부(224)의 산출된 전력과 기준 전력(Pref)을 비교한 뒤, 이득제어부(Gain Contrl;226)에서 이득값을 정한 뒤 D/A 컨버터(227)를 통해 VGA(210)의 이득을 제어한다. 이에 따라 VGA(210)는 수신신호의 크기를 A/D 컨버터(212)의 최적 입력 신호 영역 내에서 동작하도록 한다.

2차 AGC부(230)는 도 3에 도시된 바와 같이, PLL(Phase-Locked Loop;240)과 연동되어 동작한다. 통상, 도 1과 같은 패킷 구조에서 헤더 데이터 구간 동안 수신 신호의 크기가 일정해야 한다. 그러나 전송 중에 발생하는 다중경로, 반사, 분산 등의 현상에 의해 왜곡되므로 수신 신호의 크기는 일정할 수 없다. 따라서, 일정 구간동안의 신호 크기를 측정하여 이에 대한 평균을 구한 뒤, 이를 패이로드 데이터 구간에서 신호보상용으로 사용한다. 정밀 이득값은 PLL(240)에서 스위치(232)의 연결에 따라 PLL(240)로 입력되어 디지털 이득 제어로 사용될 수도 있으며, 1차 이득제어 루프 내 비교기(225)의 입력으로 사용하여 아날로그 이득 제어용으로 사용될 수 있다.

도 4는 본 발명에 따른 2차 이득 제어 방법을 도시한 순서도이다.

본 발명에 따른 자동 이득 제어 방법은 자동 이득 제어를 1차 이득 제어와 2차 정밀 이득제어 단계로 나누어 1차 이득 제어 단계에서 VGA를 사용하여 대략적인 이득값을 추정한 뒤, 2차 이득 제어단계에서 헤더 데이터 구간을 사용하여 정밀 이득값을 추정한다. 2차 이득값을 구하는 방법은 1차 이득제어값으로 제어가 된 신호를 수신하여 전력 누적기를 사용하여 신호의 전력을 계산하여 누적한 뒤, 스케일링을 한 값을 인버젼을 통해 2차 정밀 이득 제어값을 구하는 것이다.

도 4를 참조하면, 단계 S1과 S2에서는 H구간동안 입력신호의 전력(Power)값을 누적한다. 단계 S3에서는 누적된 값을 스케일링한 후, 단계 S4에서 인버젼하여 이득 제어값을 구한다. 인버젼 방법은 LUT(Look-Up Table)방식 등 보편적인 방식을 사용할 수 있다.

도 1은 패킷 전송 방식에서 사용하는 패킷의 구조를 나타낸 도면,

도 2는 본 발명에서 제공하는 1차 및 2차 자동 이득 제어기 구조를 나타낸 도면,

도 3은 본 발명에 따른 2차 자동 이득 제어기와 PLL과의 관계를 나타낸 도면,

도 4는 본 발명에 따른 2차 이득 제어 방법을 도시한 순서도.

*도면의 주요부분에 대한 부호의 설명*

210: 가변이득증폭기 212: 아날로그-디지털 컨버터

220: 1차 AGC부 222: 패킷 검출부

223: 심볼 타이밍 검출기 224: 전력 산출부

225: 비교기 226: 이득제어부

227: 디지털-아날로그 컨버터 230: 2차 AGC부

240: PLL

Claims

싱글 캐리어 패킷 기반 무선 수신기의 가변이득제어증폭기(VGA)의 자동이득조정장치에 있어서,

상기 가변이득제어증폭기의 디지털로 변환된 데이터에서 수신 패킷을 추출하고 심볼 타이밍을 추출하여 프리앰블 구간에서 1차 자동이득제어값을 산출하는 1 차 AGC부;

상기 가변이득제어증폭기의 디지털로 변환된 데이터에서 수신 패킷을 추출하고 심볼 타이밍을 추출하여 헤더구간에서 2차 제어값을 산출하는 2차 AGC부; 및

상기 2차 AGC부의 출력을 디지털 이득 제어하거나 아날로그 이득 제어하도록 선택하는 스위치로 구성된 것을 특징으로 하는 프리앰블과 헤더 데이터 구간에서 수행하는 자동 이득 제어 장치.
제1항에 있어서, 상기 1차 AGC부는

상기 디지털로 변환된 수신 데이터에서 패킷을 검출하는 패킷 검출부와,

상기 검출된 패킷의 심볼 타이밍을 검출하는 심볼 타이밍 검출기와,

상기 심볼 타이밍 검출기의 출력에 따라 프리앰블의 평균전력을 산출하는 전력 산출부와,

상기 전력 산출부의 산출전력과 소정의 기준전력을 비교하여 차를 구하는 비교기와,

상기 비교기의 출력에 따라 이득제어 데이터를 산출하는 이득제어부와,

상기 이득제어부의 제어 데이터를 아날로그로 변환하여 상기 가변이득제어증폭기의 이득을 조정하는 디지털-아날로그 컨버터로 구성된 것을 특징으로 하는 프리앰블과 헤더 데이터 구간에서 수행하는 자동 이득 제어 장치.
제2항에 있어서, 상기 선택스위치는

상기 2차 AGC의 정밀 이득값을 PLL로 연결하여 디지털 이득 제어로 사용하거나 1차 AGC 루프 내의 상기 비교기의 입력으로 사용하여 아날로그 이득 제어용으로 사용할 수 있도록 하는 것을 특징으로 하는 프리앰블과 헤더 데이터 구간에서 수행하는 자동 이득 제어 장치.
싱글 캐리어 패킷 기반 무선 수신기의 가변이득제어증폭기의 자동 이득 조정방법에 있어서,

자동 이득 제어를 1차 이득제어와, 2차 정밀 이득제어로 나누는 단계;

프리앰블구간에서 대략적인 이득값을 추정하는 1차 이득제어단계; 및

헤더구간을 이용하여 정밀 이득값을 추정하는 2차 이득제어단계를 구비한 것을 특징으로 하는 프리앰블과 헤더 데이터 구간에서 수행하는 자동 이득 제어 방법.
제4항에 있어서, 상기 1차 이득제어단계는

상기 디지털로 변환된 수신 데이터에서 패킷을 검출하는 단계;

상기 검출된 패킷의 심볼 타이밍을 검출하는 단계;

상기 검출된 심볼 타이밍에 따라 프리앰블구간의 평균전력을 산출하는 단계;

상기 산출된 전력과 소정의 기준전력을 비교하여 1차 이득 제어 데이터를 산출하는 단계; 및

상기 1차 이득 제어 데이터를 아날로그로 변환하여 상기 가변이득제어증폭기의 이득을 조정하는 단계로 구성된 것을 특징으로 하는 프리앰블과 헤더 데이터 구간에서 수행하는 자동 이득 제어 방법.
제4항에 있어서, 상기 2차 이득제어단계는

상기 1차 이득값으로 제어된 신호를 수신하여 전력 누적기를 사용하여 일정기간 신호의 전력을 누적하는 단계;

누적된 신호를 스케일링하는 단계;

상기 스케일링된 값을 인버젼하여 2차 정밀 이득 제어값을 구하는 단계; 및

상기 구해진 2차 정밀 이득 제어값을 PLL로 전달하여 디지털 이득 제어하거나 1차 이득제어 루프내 비교기로 전달하여 아날로그 이득 제어하는 단계를 구비한 것을 특징으로 하는 프리앰블과 헤더 데이터 구간에서 수행하는 자동 이득 제어 방법.