CN115428346A - 基带芯片上的数字可变增益调整 - Google Patents

Abstract

公开了用于数字可变增益调整(DVGA)的装置和方法的实施例。在示例中，一种基带芯片包括解包模块、可操作地耦接到解包模块的符号记录模块、以及可操作地耦接到符号记录模块的第一可变增益调整(VGA)模块。解包模块被配置为将多个符号从伪浮点数的第一表示解包为定点数的第二表示。符号记录模块被配置为基于解包获得符号参数。第一VGA模块被配置为基于符号参数动态调整具有第二表示的多个符号的增益。

Description

基带芯片上的数字可变增益调整

相关申请的交叉引用

本申请要求2020年3月17日提交的题为“ACCURATE AND FLEXIBLE RX DVGA ONBASEBAND CHIP(基带芯片上准确且灵活的RX DVGA)”的第62/990,881号美国临时专利申请的优先权权益，其整体通过引用的方式并入本文。

背景技术

本公开的实施例涉及用于无线通信的装置和方法。

无线通信系统被广泛部署以提供各种电信服务，例如，电话、视频、数据、消息传递和广播。在无线通信系统中，接收器可能以不同的接收功率水平从不同的发送器接收信号，因此可能需要执行自动增益控制(AGC)以在尝试避免接收器电路饱和以及用于数字化基带信号的模数转换器(ADC)的削波(clipping)时将基带信号水平保持在可接受的范围内。

发明内容

本文公开了用于数字可变增益调整(DVGA)的装置和方法的实施例。

在一个示例中，一种基带芯片包括解包模块、可操作地耦接到解包模块的符号记录模块、以及可操作地耦接到符号记录模块的第一可变增益调整(VGA)模块。解包模块被配置为将多个符号从伪浮点数的第一表示解包为定点数的第二表示。符号记录模块被配置为基于解包获得符号参数。第一VGA模块被配置为基于符号参数动态调整具有第二表示的多个符号的增益。

在另一个示例中，一种用于无线通信的装置包括射频(RF)芯片和基带芯片。RF芯片包括RF前端和封包模块，该封包模块可操作地耦接到RF前端并被配置为将多个符号封包为伪浮点数的第一表示。基带芯片包括解包模块、可操作地耦接到解包模块的符号记录模块、以及可操作地耦接到符号记录模块的VGA模块。解包模块被配置为将多个符号从第一表示解包为定点数的第二表示。符号记录模块被配置为基于解包获得符号参数。VGA模块被配置为基于符号参数动态调整具有第二表示的多个符号的增益。

在又一个示例中，公开了一种用于无线通信的方法，该方法由基带芯片实现。将多个符号从伪浮点数的第一表示解包为定点数的第二表示。基于解包获得符号参数。基于符号参数动态调整具有第二表示的多个符号的增益。

附图说明

并入本文并形成说明书的一部分的附图示出了本公开的实施例，并且还与说明书一起用于解释本公开的原理并使相关领域的技术人员能够实现和使用本公开。

图1示出了根据本公开一些实施例的示例性无线网络。

图2示出了根据本公开的一些实施例的包括RF芯片和实现DVGA的基带芯片的示例性装置的框图。

图3示出了根据本公开的一些实施例的将定点数转换为伪浮点数的示例性方案。

图4示出了根据本公开的一些实施例的将伪浮点数转换为定点数的示例性方案。

图5示出了根据本公开的一些实施例的图2中示出的装置的示例性基带芯片的详细框图。

图6A和图6B示出了根据本公开的各种实施例的获得符号块的符号参数的各种示例性方案。

图7A和图7B示出了根据本公开的各种实施例的基于符号参数的各种示例性DVGA实现方式。

图8示出了根据本公开的一些实施例的用于基于符号参数的DVGA实现的示例性方法的流程图。

图9示出了根据本公开的一些实施例的用于基于符号参数的DVGA实现的另一个示例性方法的流程图。

图10示出了根据本公开一些实施例的示例性节点的框图。

将参照附图描述本公开的实施例。

具体实施方式

尽管讨论了具体的配置和布置，但应该理解，这样做只是为了说明的目的。相关领域的技术人员将认识到，在不背离本公开的精神和范围的情况下，可以使用其他配置和布置。对于相关领域的技术人员将显而易见的是，本公开还可以用于各种其他应用中。

要注意的是，当说明书中提到“一个实施例”、“实施例”、“示例实施例”、“一些实施例”、“某些实施例”等时，表明所描述的实施例可以包括特定的特征、结构或特性，但每个实施例可能不一定包括该特定的特征、结构或特性。此外，这种短语不一定指同一实施例。此外，当结合实施例描述特定的特征、结构或特性时，无论是否明确描述，结合其他实施例实现这种特征、结构或特性将在相关领域的技术人员的知识范围内。

通常，术语可以至少部分地从上下文中的使用来理解。例如，如本文使用的术语“一个或多个”至少部分取决于上下文，可用于以单数的意义描述任何特征、结构或特性，或可用于以复数的意义描述特征、结构或特性的组合。类似地，诸如“一(a或an)”或“该(the)”之类的术语也可以被理解为表达单数用法或表达复数用法，这至少部分地取决于上下文。此外，术语“基于”可以被理解为不一定旨在传达一组排他的因素，而是可以允许存在不一定明确描述的附加因素，再次声明，这至少部分地取决于上下文。

现在将参考各种装置和方法来描述无线通信系统的各个方面。将在下面的详细描述中来描述这些装置和方法，并在附图中通过各种框、模块、单元、组件、电路、步骤、操作、过程、算法等(统称为“元素”)来说明这些装置和方法。这些元素可以使用电子硬件、固件、计算机软件或它们的任何组合来实现。这些元素是实现为硬件、固件还是软件取决于特定应用和施加于整个系统的设计约束。

本文描述的技术可以用于各种无线通信网络，例如，码分多址(CDMA)系统、时分多址(TDMA)系统、频分多址(FDMA)系统、正交频分多址(OFDMA)系统、单载波频分多址(SC-FDMA)系统和其他网络。术语“网络”和“系统”经常互换使用。CDMA网络可以实现无线接入技术(RAT)，例如，通用陆地无线接入(UTRA)、演进的UTRA(E-UTRA)、CDMA2000等。TDMA网络可以实现RAT，例如，全球移动通信系统(GSM)。OFDMA网络可以实现RAT，例如，长期演进(LTE)或新无线(NR)。本文描述的技术可用于上述无线网络和RAT，以及其他无线网络和RAT。

RF芯片通常采用复杂的接收器数字自动增益控制(DAGC)来减小要跨RF芯片与基带芯片之间的数字接口传输的符号的动态范围。RF芯片上的DAGC只能执行信号增益的粗略控制，并且DAGC增益也需要从RF芯片传输到基带芯片。此外，DAGC的任何错误计算都可能使信号饱和或保留过多的净空位(headroom bit)，从而降低信号的质量。

根据本公开的各种实施例通过基于符号参数在基带芯片上实现动态数字可变增益调整(DVGA)，为接收器AGC提供改进的解决方案，该符号参数从由基带芯片执行的符号解包过程获得的，该符号参数例如指示符号块中的最大信号水平(例如，幅度或功率)。在一些实施例中，RF芯片将符号从定点数封包为伪浮点数，以减小跨RF芯片与基带芯片之间的数字接口的吞吐量以及保持符号的动态范围。基带芯片可以对符号进行解包，并为每个符号块记录符号参数，该符号参数例如以定点数形式或伪浮点形式指示最大符号。鉴于每个下游子系统的特定要求，例如，符号准确度，对应的DVGA模块可以基于每个符号块或每组符号块的相应的符号参数执行动态数字可变增益调整，与已知的系统相比，具有提高的准确度和灵活性。

也就是说，基带芯片的每个子系统(例如，信道估计器或搜索器)可以基于其具体需要(例如，准确度要求)和符号参数来控制其自己的定制的增益调整。因此，可以针对每个子系统实现更准确的增益控制，不再需要向基带芯片提供RF芯片的DVGA增益。即使对于同一子系统，也可以随着符号块之间符号参数的变化而在符号块级别对增益调整进行动态优化。此外，符号参数的记录可以与解包过程一起执行，即作为流线型操作，这不会给系统过程增加额外的延迟。

图1示出了根据本公开一些实施例的示例性无线网络100，本公开的某些方面可以在该示例性无线网络100中实现。如图1所示，无线网络100可以包括节点网络，例如，用户设备(UE)102、接入节点104和核心网元106。用户设备102可以是任何终端设备，例如，移动电话、台式电脑、笔记本电脑、平板电脑、车载电脑、游戏机、打印机、定位设备、可穿戴电子设备、智能传感器或任何其他能够接收、处理和传输信息的设备，例如，车辆到外界(V2X)网络、集群网络、智能电网节点或物联网(IoT)节点的任何成员。应当理解，仅通过示意而非限制，用户设备102被示意为移动电话。

接入节点104可以是与用户设备102进行通信的设备，例如，无线接入点、基站(BS)、节点B、增强型节点B(eNodeB或eNB)、下一代节点B(gNodeB或gNB)、集群主节点等。接入节点104可以具有到用户设备102的有线连接、到用户设备102的无线连接或其任意组合。接入节点104可以通过多个连接连接到用户设备102，并且除了接入节点104之外，用户设备102还可以连接到其他接入节点。接入节点104也可以连接到其他用户设备。应当理解，通过示意而非限制，接入节点104被示意为无线电塔。

核心网元106可以服务接入节点104和用户设备102以提供核心网络服务。核心网元106的示例可以包括归属用户服务器(HSS)、移动性管理实体(MME)、服务网关(SGW)或分组数据网络网关(PGW)。这些是演进分组核心(EPC)系统(其为LTE系统的核心网络)的核心网元的示例。其他核心网元可以用于LTE和其他通信系统中。在一些实施例中，核心网元106包括NR系统的核心网络的接入和移动性管理功能(AMF)设备、会话管理功能(SMF)设备或用户面功能(UPF)设备。可以理解，通过示意而非限制，核心网元106被示意为机架式服务器组。

核心网元106可以与诸如互联网108或另一个互联网协议(IP)网络等大型网络连接，以在任何距离上传送分组数据。这样，来自用户设备102的数据可以传送到连接到其他接入点的其他用户设备，例如包括(例如，使用有线连接或无线连接)连接到互联网108的计算机110，或者经由路由器114无线连接到互联网108的平板电脑112。因此，计算机110和平板电脑112提供了可能的用户设备的附加示例，路由器114提供了另一个可能的接入节点的示例。

提供了机架式服务器的一般示例作为核心网元106的示意。然而，核心网络中可能存在多个元件，包括数据库服务器(例如，数据库116)以及安全和认证服务器(例如，认证服务器118)。例如，数据库116可以管理与用户订阅网络服务相关的数据。归属位置寄存器(HLR)是蜂窝网络的订户信息的标准化数据库的示例。同样，认证服务器118可以处理用户、会话等的认证。在NR系统中，认证服务器功能(AUSF)设备可以是执行用户设备认证的特定实体。在一些实施例中，单个服务器机架可以处理多个这样的功能，使得核心网元106、认证服务器118与数据库116之间的连接可以是单个机架内的本地连接。

图1中的每个元件可以被认为是无线网络100的节点。关于节点的可能实现方式的更多细节通过示例的方式在图10中的节点1000的描述中提供。节点1000可以被配置为图1中的用户设备102、接入节点104或核心网元106。类似地，节点1000也可以被配置为图1中的计算机110、路由器114、平板电脑112、数据库116或认证服务器118。如图10所示，节点1000可以包括处理器1002、存储器1004和收发器1006。这些组件被示为通过总线彼此连接，但是也允许其他连接类型。当节点1000是用户设备102时，还可以包括附加组件，例如，用户界面(UI)、传感器等。类似地，当节点1000被配置为核心网元106时，节点1000可以被实现为服务器系统中的刀片(blade)。其他实现方式也是可能的。

收发器1006可以包括用于发送和/或接收数据的任何合适的设备。节点1000可以包括一个或多个收发器，尽管为了说明的简单性图中只示出了一个收发器1006。天线1008被示为节点1000的可能的通信机构。可以使用多个天线和/或天线阵列。另外，节点1000的示例可以使用有线技术而不是无线技术进行通信(或除了无线技术之外，还使用有线技术进行通信)。例如，接入节点104可以与用户设备102进行无线通信，并且可以通过有线连接(例如，通过光缆或同轴电缆)与核心网元106进行通信。也可以包括其他通信硬件，例如网络接口卡(NIC)。

如图10所示，节点1000可以包括处理器1002。虽然仅示出了一个处理器，但是应当理解可以包括多个处理器。处理器1002可以包括微处理器、微控制器单元(MCU)、数字信号处理器(DSP)、专用集成电路(ASIC)、现场可编程门阵列(FPGA)、可编程逻辑器件(PLD)、状态机、门控逻辑、分立硬件电路和被配置为执行在本公开全文中描述的各种功能的其他合适的硬件。处理器1002可以是具有一个或多个处理核心的硬件设备。处理器1002可以执行软件。软件应广义地解释为意指指令、指令集、代码、代码段、程序代码、程序、子程序、软件模块、应用程序、软件应用程序、软件包、例程、子例程、对象、可执行文件、执行线程、过程、功能等，无论被称为软件、固件、中间件、微码、硬件描述语言还是其他。软件可以包括以解释语言、编译语言或机器代码编写的计算机指令。在广泛的软件类别下也允许其他用于对硬件进行指令的技术。

如图10所示，节点1000还可以包括存储器1004。虽然仅示出了一个存储器，但是应当理解可以包括多个存储器。存储器1004可以广泛地包括存储器(memory)和存储设备(storage)两者。例如，存储器1004可以包括随机存取存储器(RAM)、只读存储器(ROM)、静态RAM(SRAM)、动态RAM(DRAM)、铁电RAM(FRAM)、电可擦可编程ROM(EEPROM)、CD-ROM或其他光盘存储、硬盘驱动器(HDD)(例如，磁盘存储或其他磁存储设备)、闪存驱动器、固态驱动器(SSD)或任何其他介质，该任何其他介质可用于携带或存储以可以由处理器1002访问和执行的指令的形式的期望程序代码。广义地说，存储器1004可以由任何计算机可读介质(例如，非暂时性计算机可读介质)体现。

处理器1002、存储器1004和收发器1006可以在节点1000中以各种形式实现以执行无线通信功能。在一些实施例中，节点1000的处理器1002、存储器1004和收发器1006在一个或多个片上系统(SoC)上实现(例如，集成)。在一个示例中，处理器1002和存储器1004可以集成在应用处理器(AP)SoC(有时称为“主机”，本文称为“主机芯片”)上，该应用处理器(AP)SoC在操作系统环境中处理应用处理，包括生成要传输的原始数据。在另一个示例中，处理器1002和存储器1004可以集成在基带处理器(BP)SoC(有时称为“调制解调器”，本文称为“基带芯片”)上，该基带处理器(BP)SoC将例如来自主机芯片的原始数据转换为信号，反之亦然，该信号可用于调制用于传输的载波频率，该基带处理器(BP)SoC可以运行实时操作系统(RTOS)。在又一个示例中，处理器1002和收发器1006(以及在某些情况下，存储器1004)可以集成在RF SoC(有时称为“收发器”，本文称为“RF芯片”)上，该RF SoC利用天线1008传输和接收RF信号。可以理解，在一些示例中，主机芯片、基带芯片和RF芯片中的一些或全部可以集成为单个SoC。例如，基带芯片和RF芯片可以集成到单个SoC中，该单个SoC管理用于蜂窝通信的所有无线功能。

返回参考图1，在一些实施例中，无线网络100的任何合适的节点(例如，用户设备102或接入节点104)在将信号传输到另一个节点(例如，从接入节点104经由下行链路(DL)到用户设备102)时可以基于符号参数(例如，指示符号块的最大信号水平)在基带芯片上实现动态数字可变增益调整，如下文详细描述的。因此，与已知的解决方案相比，可以提高节点的自动增益控制的准确度和灵活性，而不会引入附加的接口吞吐量和处理延迟。

图2示出了根据本公开一些实施例的示例性装置200的框图，该装置200包括RF芯片202和基带芯片204，基带芯片204实现DVGA。装置200可以是无线网络100的任何合适节点(例如，用户设备102)的示例。如图2所示，装置200可以包括RF芯片202、基带芯片204、RF芯片202与基带芯片204之间的数字接口206、以及天线208。在一些实施例中，基带芯片204由处理器1002和存储器1004实现，而RF芯片202由处理器1002、存储器1004和收发器1006实现，如上文关于图10所描述的。可以理解，除了图2中示出的下行链路中的基带芯片204和RF芯片202的各个模块之外，基带芯片204和RF芯片202中还可以包括任何其他合适的模块，例如，上行链路中的模块。还可以理解，基带芯片204和RF芯片202可以是两个离散芯片，或者可以集成在单个SoC中(即，每个考虑无线芯片的子系统)。

如图2所示，RF芯片202可以包括下行链路中的RF前端(FE)210、数模转换器(DAC)212、数字前端(DFE)214。RF前端210(也称为“模拟前端”)可以包括在天线208与数模转换器212之间的处理模拟信号的任何元件。例如，RF前端210可以包括RF滤波器、RF放大器、本地振荡器和混合器。数模转换器212可以被配置为将模拟形式(例如，无线电信号)的符号流(也称为样本，例如，OFDM符号)转换为数字形式(例如，数字信号)。

数字前端214可以由图10中示出的处理器1002、例如一个或多个MCU和/或DSP、和/或专用硬件组件(例如，ASIC)实现。数字前端214可以包括在数模转换器212之后处理数字信号的任何元件，该数模转换器212将模拟信号转换为数字信号。在一些实施例中，数字前端214包括增益控制(GC)模块216和封包模块218。附加元件可以被包括在数字前端214中以对数字信号执行任何其他前端功能，例如，滤波、上转换(up-conversion)或采样率转换。增益控制模块216可以被配置为对符号流执行数字增益调整，以减小要跨数字接口206传输的符号的动态范围。增益控制模块216可以被配置为在封包模块218之前调整每个符号的增益(例如，幅度或功率)。例如，增益控制模块216可以增加信号水平，以防在通过信道滤波器(未示出)之后信号水平低于阈值。

作为数字信号，每个符号可以以具有不同准确度的各种数字格式来表示，例如，定点数、浮点数、伪浮点数等。在一些实施例中，增益控制模块216之后的符号处于定点数的表示。也就是说，增益控制模块216之后的每个符号可以由定点数表示。复数的定点数可以表示为I+jQ，其中，I为实部，Q为虚部，j为虚数单位。符号的信号水平(例如，幅度或功率)可以由I和Q的值来确定。定点数的准确度可以由位数m来确定。例如，32位的定点数可以包括16位的实部I和16位的虚部Q。也就是说，总共2m位的数据可以用于使用2m位的定点复数的表示来表示符号。

在一些实施例中，为了降低跨数字接口206的符号的吞吐量，同时保持符号的动态范围，封包模块218被配置为将处于定点数表示的符号流封包为伪浮点数的另一个表示，例如与定点数相比，具有更少的位数。复数的伪浮点数可以表示为(A+jB)2^E，其中，A和B分别为实部和虚部的尾数(mantissa)，j为虚数单位，E是指数。伪浮点数的准确度可以由位数n和k来确定。例如，24位伪浮点数可以包括10位实部尾数A、10位虚部尾数B和4位指数E。也就是说，总共2n+k位数据可用于使用2n+k位定点复数的表示来表示符号。例如，如图3所示，伪浮点数的具有n位的实部尾数A可以通过以下方式被转换：从具有m位的定点数的实部数I的最后符号位(last sign bit)中提取n个最高有效位(MSB)并对最低有效位(LSB)进行舍入。类似地，伪浮点数的具有n位的虚部尾数B可以通过以下方式被转换：从定点数的具有m位的虚部数Q的最后符号位中提取n个MSB并且对LSB进行舍入。伪浮点数的具有k位的指数E可以基于m、n以及I和Q的符号位游程长度的最小值(即，D)来转换。应当理解，图3示出了可以由封包模块218实现的转换方案的一个示例，并且在其他示例中，封包模块218也可以应用用于将定点数转换为伪浮点数的任何其他合适的方案。

返回参考图2，伪浮点数可以捕获比定点数更大的动态范围。通过减少用于表示每个符号的总位数(例如，从32位到24位)，还可以通过RF芯片202的封包模块218将处于定点数表示的符号封包成伪浮点数的表示来减少符号的数据吞吐量，而不牺牲动态范围。应当理解，在一些示例中，封包模块218可以将符号从定点数封包为任何其他合适的表示。

如图2所示，数字接口206可以是RF芯片202与基带芯片204之间的任何接口，其可以在下行链路中将数字信号从RF芯片202传输到基带芯片204。例如，数字接口206可以被配置为传输处于伪浮点数表示的符号流。可以理解，在一些示例中，控制信号也可以与数据信号一起通过数字接口206从RF芯片202传输到基带芯片204。

如图2所示，根据一些实施例，基带芯片204包括下行链路中的解包模块220、缓冲器222、符号记录模块224、寄存器组226、VGA模块228和子系统230。可以理解，附加组件(例如，用于上行链路的组件)可以被包括在基带芯片204中。解包模块220可以操作地耦接到数字接口206并且被配置为从RF芯片202接收处于伪浮点数表示的符号流，并对符号执行解包过程。在一些实施例中，解包模块220被配置为将符号从伪浮点数表示解包为定点数表示。即，一旦每个符号被基带芯片204接收，解包模块220就可以将其转换回其定点数表示。例如，如图4所示，定点数的具有m位的实部数I可以通过以下方式被转换：将伪浮点数的具有n位的实部尾数A左偏移伪浮点数的具有k位的指数E，然后符号扩展为m位。类似地，定点数的具有m位的虚部数Q可以通过以下方式被转换：将具有n位的虚部尾数B左偏移指数E，然后符号扩展为m位。应当理解，图4示出了可以由解包模块220实现的转换方案的一个示例，并且在其他示例中，解包模块220也可以应用用于将伪浮点数转换为定点数的任何其他合适的方案。还应理解，在一些示例中，解包模块220可以将符号解包成任何其他合适的表示。

返回参考图2，可以以流线型方式执行符号流的解包，并且可以将具有定点数表示的每个解包的符号存储在缓冲器222中(例如，基带芯片204上的专用数据缓冲器或共享数据缓冲器)。除了符号本身之外，各种类型的符号参数可以从解包过程中揭示出来，并被下游组件(例如，VGA模块228和子系统230)使用，以实现具有改进的准确度和灵活性的可变增益调整，如下面详细描述的。由于符号参数是以流线型的方式从解包过程中获得的，因此该过程不会引入附加的延迟。

在一些实施例中，符号记录模块224可操作地耦接到解包模块220并且被配置为基于解包获得符号参数。符号参数可以包括与解包过程相关联的任何参数。在一些实施例中，符号参数指示符号的最大信号水平(例如，幅度或功率)。在一个示例中，符号参数包括定点数中的最大定点数的实部和虚部的最大量值数(magnitude number)。即，符号记录模块224可以记录符号的所有I部和Q部的最大量值数(最大I/Q量值数)，即，max(max(abs(I(n)),max(abs(Q(n)))，其中，n是符号数量。在另一个示例中，符号参数包括伪浮点数的最大指数。也就是说，符号记录模块224可以记录符号的最大的E数(Max(E))，即，Max(E)＝max(E(n))。也就是说，指示符号的最大信号水平的符号参数可以从解包模块220的输入(例如，以伪浮点数)或从解包模块220的输出(例如，以定点数)中的任一个获得。在一些实施例中，由于定点数可以比伪浮点数更准确，即，具有更多位，所以定点数的所有I部和Q部的最大量值数在指示最大信号水平时，具有比最大E数更高的准确度但更低的处理复杂度。可以理解，在一些示例中，除了最大E数之外，符号的最大A/B量值数，即，所有实部尾数和虚部尾数的最大量值数，也可以用作用于指示最大信号水平的符号参数。

在一些实施例中，在符号块级别执行符号参数记录，使得可以针对每个符号块更新符号参数，以实现具有更高准确度和灵活性的更精细粒度的控制。例如，可以将符号流划分为多个符号的块(符号块)，并且符号记录模块224可以被配置为获得每个符号块的相应的符号参数。每个符号块中的符号数量(N)可以相同(即，为预设值)，也可以不同(即，可动态更新)。在一些实施例中，寄存器226被配置为存储由符号记录模块224获得的符号参数，以及存储每个符号块中的符号数量(N)。

例如，如图5所示，符号记录模块224包括符号计数器510、定点(FP)比较器512和伪浮点(PF)比较器514，并且寄存器226包括块大小寄存器504、定点寄存器506和伪浮点寄存器508。如图5所示，基带芯片204还可以包括例如由图10中的处理器1002或ASIC实现的块大小逻辑502。块大小逻辑502可以被配置为基于相应的符号块的特性来确定每个符号块的符号数量。也就是说，块大小N可由块大小逻辑502编程和动态更新。特性可以包括符号块的服务(例如，语音、文件下载等)或符号块的业务模式(traffic pattern)。例如，对于具有低服务质量(QoS)要求和/或稳定业务模式的符号块，符号块中的符号数量可以增加，因为准确度要求和/或符号的动态范围可以降低。块大小N可以被存储到块大小寄存器504中并且由符号计数器510检索以用于对通过解包模块220的符号流中的符号数量进行计数。

在一些实施例中，对于经历解包过程的每N个符号，符号计数器510被配置为通知定点比较器512和/或伪浮点比较器514分别比较N个符号的信号水平并获得最新值。在一些实施例中，对于符号块，定点比较器512被配置为比较表示该符号块中符号的定点数，并获得定点数的实部和虚部的最大量值数。定点比较器512可以将最大I/Q量值数存储到定点寄存器506中。在一些实施例中，将一个或多个符号块组合成符号块组，并且符号组的最大I/Q量值数可以通过比较每个符号块的最大I/Q量值数来确定。例如，如图6A所示，符号(S(1),S(2),...,S(2N+N’))的流可以包括三个符号块。每个符号在解包后可能处于定点数表示。第一符号块和第二符号块中的每一个可以具有相同数量的N个符号，即，S(1)到S(N)，以及S(N+1)到S(2N)。在第三符号块即S(2N+1)到S(2N+N’)中，符号数量(即，块大小)可能改变为N’。对于每个符号块，可以获得最大I/Q量值数，即，MAX(I,Q)1、MAX(I,Q)2和MAX(I,Q)3。在一些示例中，第一符号块和第二符号块可以组合成符号块组，并且该符号块组的最大I/Q量值数可以是MAX(I,Q)1和MAX(I,Q)2中较大的一个。

在一些实施例中，对于符号块，伪浮点比较器514被配置为比较表示该符号块中的符号的伪浮点数，并获得浮点数的最大E数(以及与最大E数相关联的A/B数(根据需要))。最大E数(以及关联的A/B数(根据需要))可以由伪浮点比较器514存储到伪浮点寄存器508中。在一些实施例中，一个或多个符号块被组合成符号块组，并且可以通过比较每个符号块的最大E数来确定符号组的最大E数。例如，如图6B所示，符号(S(1),S(2),...,S(2N+N’))的流可以包括三个符号块。每个符号可以在解包前处于伪浮点表示。第一和第二符号块中的每一个可以具有相同数量的N个符号，即，S(1)到S(N)，以及S(N+1)到S(2N)。在第三符号块即S(2N+1)到S(2N+N’)中，符号数量(即，块大小)可能从N改变为N’。对于每个符号块，可以获得符号的最大E数，即，MAX(E)1、MAX(E)2和MAX(E)3。在一些示例中，第一符号块和第二符号块可以组合成符号块组，并且该符号块组的最大E数可以是MAX(E)1和MAX(E)2中较大的一个。

返回参考图2，每个VGA模块228可以被配置为从缓冲器222接收处于定点数表示的符号流(例如，具有符号块)，以及从寄存器226接收符号参数(例如，分别为符号块的符号参数)。如图2所示，每个VGA模块228可以可操作地耦接到相应的子系统230。换句话说，每个子系统230可以具有其自己的可以针对相应的子系统230的特定需求定制增益调整的专用VGA模块228。本文提到的基带芯片204的子系统230可以包括在VGA模块228之后的任何下游子系统，其接收具有由VGA模块228控制的经调整的增益的符号。例如，子系统230可以包括信道估计器230a和搜索器230b，该信道估计器230a可操作地耦接到第一VGA模块228a并被配置为估计信道特性并执行小区搜索，该搜索器230b可操作地耦接到第二VGA模块228b并被配置为确定符号边界、频率误差等。应当理解，虽然图2中示出了两个子系统230a和230b，但是附加子系统230及其相应的VGA模块228可以被包括在基带芯片204中，例如反馈管理器。每个子系统230可以与其质量要求(例如，符号准确度)相关联。在一些实施例中，符号准确度包括相应的VGA模块228的输出(即，相应的子系统230的输入)的位数。例如，信道估计器230a可以具有8位的符号准确度，其小于搜索器230b的12位的符号准确度，或反之亦然。

在一些实施例中，VGA模块228被配置为基于相应的符号准确度和符号参数来调整符号的增益。例如，每个VGA模块228可以基于相应的子系统230的符号准确度和相应的符号块的最大信号水平(例如，最大I/Q量值数或E数)来调整每个符号块的增益。如上所述，符号参数可以包括附加的参数，例如，不同的符号块中的不同的符号数量。也就是说，在一些实施例中，可以通过更新每个符号块或符号块组的符号参数在符号块级别上动态更新每个VGA模块228执行的增益调整。

如图7A所示，VGA模块228可以被配置为在符号块级别基于设置和符号参数来缩放每个符号的幅度。每个VGA模块228可以包括一个或多个数字可变增益放大器。该设置可以包括相应的子系统230的符号准确度，例如，VGA模块228的输出位数，例如，8位、10位、12位等。例如，每个符号块中具有最大信号水平的符号的幅度可以被缩放，使得其I/Q量值数(符号块中的最大I/Q量值数)的位数与VGA模块228的输出位数相匹配，并且同一符号组中的其余符号的幅度可以被相应地放大或缩小。如图7A所示，符号参数可以在例如具有不同的块大小(N和N′)和不同的最大信号水平(Max1、Max 2和Max 3)的符号块间改变，使得增益调整可以在符号块间(或符号块组间)动态改变。

除了针对同一VGA模块228在符号块级别动态调整增益，不同的VGA模块228还可以基于其自己的设置(例如，与相应的子系统230的特定需要/要求相关)来定制其增益调整。例如，第一VGA模块228a可以基于信道估计器230a的第一符号准确度和相应的符号块的最大信号水平(例如，最大I/Q量值数或E数)来调整每个符号块的增益；而第二VGA模块228b可以基于搜索器230b的第二符号准确度和相应的符号块的最大信号水平(例如，最大I/Q量值数或E数)来调整每个符号块的增益。如上所述，符号参数可以包括附加参数，例如，每个符号块中的符号数量和符号块的数量。因此，在一些实施例中，除了不同的最大信号水平之外，由不同的VGA模块228执行的增益调整还可以基于不同数量的符号和/或不同数量的符号块。

如图7B所示，第一VGA模块228a可以被配置为在符号块级别基于设置A和符号参数来缩放每个符号的幅度。设置A可以包括信道估计器230a的符号准确度，例如，第一VGA模块228a的输出位数，例如，8位。第二VGA模块228b可以被配置为在符号块级别基于设置B和符号参数来缩放每个符号的幅度。设置B可以包括搜索器230b的符号准确度，例如，第二VGA模块228b的输出位数，例如，12位。在第一VGA模块228a处，每个符号块中具有最大信号水平的符号的幅度可以被缩放，使得其I/Q量值数(符号块中最大的I/Q量值数)的位数与第一VGA模块228a的输出位数相匹配，并且同一符号组中其余符号的幅度可以相应地被放大或缩小。相比之下，在第二VGA模块228b处，每个符号块中具有最大信号水平的符号的幅度可以被缩放，使得其I/Q量值数(符号块中的最大I/Q量值数)的位数与第二VGA模块228b的输出位数相匹配，并且同一符号组中其余符号的幅度可以相应地被放大或缩小。因此，即使具有相同的符号参数(例如，相同的最大信号水平和相同的块大小)，第一VGA模块228a和第二VGA模块228b由于其不同的设置(例如，信道估计器230a和搜索器230b的不同的符号准确度)仍然可以不同地缩放同一符号。可以理解，如图7B所示，每个VGA模块228a或228b可以基于其自己的设置来定制其增益调整，以及在符号块级别动态调整增益。

应当理解，本文公开的装置200的每个模块或任何其他组件可以实现为执行本文公开的相应功能的软件模块(例如，存储在存储器1004中并且在处理器1002(例如，DSP)上运行的指令)和/或硬件模块(诸如集成电路(IC)(例如，ASIC、FPGA、PLD等))。

图8示出了根据本公开的一些实施例的用于基于符号参数的DVGA实现的示例性方法800的流程图。可以执行方法800的操作的装置的示例包括例如图2中描绘的装置200或本文公开的任何其他合适的装置。可以理解，方法800中示出的操作不是穷举的，并且也可以在任何所示操作之前、之后或之间执行其他操作。此外，一些操作可以同时执行，或者以与图8中所示不同的顺序执行。

参考图8，方法800开始于操作802，在该操作802中，多个符号从伪浮点数的第一表示被解包为定点数的第二表示。如图2所示，基带芯片204的解包模块220可以从RF芯片202接收处于伪浮点数的第一表示的符号流，并将符号解包为定点数的第二表示。如图8所示，方法800进行到操作804，在该操作804中，基于解包获得符号参数。如图2所示，基带芯片204的符号记录模块224可以基于解包获得符号参数。符号参数可以指示符号的最大信号水平。如图8所示，方法800进行到操作806，在该操作806中，基于符号参数动态调整具有第二表示的多个符号的增益。下面关于图9描述操作802、804和806的细节。

图9示出了根据本公开的一些实施例的用于基于符号参数的DVGA实现的另一种示例性方法900的流程图。可以执行方法900的操作的装置的示例包括例如图2中描绘的RF芯片202和基带芯片204，或本文公开的任何其他合适的装置。可以理解，方法900中示出的操作不是穷举的，并且也可以在任何所示操作之前、之后或之间执行其他操作。此外，一些操作可以同时执行，或者以与图9中所示不同的顺序执行。

参考图9，方法900开始于操作902，在该操作902中，由RF芯片将多个符号封包成伪浮点数的第一表示。如图2所示，RF芯片202的封包模块218可以将符号从定点数封包成伪浮点数。如图9所示，方法900进行到操作904，在该操作904中，通过数字接口将处于第一表示的符号从RF芯片传输到基带芯片。如图2所示，数字接口206可以将为伪浮点数的符号从RF芯片202传输到基带芯片204。

如图9所示，方法900进行到操作906，在该操作906中，由基带芯片将符号从第一表示解包为定点数的第二表示。如图2所示，基带芯片204的解包模块220可以将符号解包回定点数。

如图9所示，方法900进行到操作908，在该操作908中，由基带芯片确定每个符号块中的符号数量。如图5所示，基带芯片204的块大小逻辑502可以确定块大小并将它们存储到块大小寄存器504中。块大小可以是对于每个符号块都相同的预设数，或者可以基于相应符号块的特征被确定。

如图9所示，方法900进行到操作910，在该操作910中，由基带芯片基于解包获得每个符号块的符号参数。如图2和图5所示，基带芯片204的符号记录模块224可以基于解包记录每个符号块的相应的符号参数。符号参数可以指示符号块中符号的最大信号水平。如图9所示，方法900进行到操作912，在该操作912中，由基带芯片存储符号参数。如图2和图5所示，基带芯片204的符号记录模块224可以将符号参数存储到寄存器226中。

如图9所示，方法900进行到操作914，在该操作914中，由基带芯片基于相应的符号参数和相应的子系统的符号准确度来调整每个符号块的增益。可以基于符号准确度和符号参数来缩放每个符号的幅度。如图2、图7A和图7B所示，基带芯片204的每个VGA模块228可以基于相应的子系统230的符号准确度和相应的符号块的符号参数来调整每个符号块的增益。例如，每个VGA模块228可以基于相应的符号准确度和符号块的最大信号水平来缩放符号块中的每个符号的幅度。

在本公开的各个方面，本文描述的功能可以以硬件、软件、固件或其任何组合实现。如果以软件实现，则这些功能可以被存储或编码为非暂时性计算机可读介质上的指令或代码。计算机可读介质包括计算机存储介质。存储介质可以是可以由计算设备(例如，图10中的节点1000)访问的任何可用介质。作为示例而非限制，这种计算机可读介质可以包括RAM、ROM、EEPROM、CD-ROM或其他光盘存储、HDD(例如，磁盘存储或其他磁性存储设备)、闪存驱动器、SSD或任何其他介质，其可用于携带或存储形式为指令或数据结构的期望的程序代码并且可以由处理系统(例如，移动设备或计算机)访问。如本文所使用的，盘(Disk)和碟(disc)包括CD、激光碟、光碟、DVD和软盘，其中，盘通常以磁性方式再现数据，而碟用激光以光学方式再现数据。上述的组合也应包括在计算机可读介质的范围内。

根据本公开的一个方面，一种基带芯片包括解包模块、可操作地耦接到解包模块的符号记录模块、以及可操作地耦接到符号记录模块的第一VGA模块。解包模块被配置为将多个符号从伪浮点数的第一表示解包为定点数的第二表示。符号记录模块被配置为基于解包获得符号参数。第一VGA模块被配置为基于符号参数动态调整具有第二表示的多个符号的增益。

在一些实施例中，符号参数指示多个符号的最大信号水平。

在一些实施例中，符号参数包括定点数的实部和虚部的最大量值数或伪浮点数的最大指数中的至少一个。

在一些实施例中，基带芯片还包括第一寄存器，该第一寄存器可操作地耦接到符号记录模块并被配置为存储符号参数。

在一些实施例中，多个符号包括多个符号块，符号记录模块被配置为获得多个符号块中的每个块的相应的符号参数，并且第一VGA模块被配置为基于相应的符号参数调整每个符号块的增益。

在一些实施例中，符号参数包括每个符号块中的符号数量。在一些实施例中，基带芯片还包括第二寄存器和逻辑，该第二寄存器可操作地耦接到符号记录模块并被配置为存储每个符号块中的符号数量，该逻辑被配置为基于相应的符号块的特性确定符号数量。

在一些实施例中，基带芯片还包括第一子系统，该第一子系统可操作地耦接到第一VGA模块并且与第一符号准确度相关联。在一些实施例中，第一VGA模块被配置为基于第一符号准确度和符号参数来调整多个符号的增益。

在一些实施例中，为了调整多个符号的增益，第一VGA模块被配置为基于第一符号准确度和符号参数来缩放多个符号中的每一个符号的幅度。

在一些实施例中，第一符号准确度包括第一VGA模块的输出的位数。

在一些实施例中，基带芯片还包括第二VGA模块和第二子系统，该第二VGA模块可操作地耦接到符号记录模块，该第二子系统可操作地耦接到第二VGA模块并与第二符号准确度相关联。在一些实施例中，第二VGA模块被配置为基于第二符号准确度和符号参数来调整多个符号的增益。

在一些实施例中，第一子系统和第二子系统包括信道估计器和搜索器。

在一些实施例中，解包模块还被配置为从RF芯片接收具有第一表示的多个符号。

根据本公开的另一个方面，一种用于无线通信的装置包括射频(RF)芯片和基带芯片。RF芯片包括RF前端和封包模块，该封包模块可操作地耦接到RF前端并被配置为将多个符号封包为伪浮点数的第一表示。基带芯片包括解包模块、可操作地耦接到解包模块的符号记录模块、以及可操作地耦接到符号记录模块的VGA模块。解包模块被配置为将多个符号从第一表示解包为定点数的第二表示。符号记录模块被配置为基于解包获得符号参数。VGA模块被配置为基于符号参数动态调整具有第二表示的多个符号的增益。

在一些实施例中，该装置还包括在RF芯片与基带芯片之间的数字接口，该数字接口被配置为将处于第一表示的多个符号从RF芯片传输到基带芯片。

根据本公开的又一个方面，公开了一种由基带芯片实现的用于无线通信的方法。多个符号从伪浮点数的第一表示被解包为定点数的第二表示。基于解包获得符号参数。基于符号参数动态调整具有第二表示的多个符号的增益。

在一些实施例中，符号参数指示多个符号的最大信号水平。

在一些实施例中，多个符号包括多个符号块。在一些实施例中，为了获得符号参数，获得多个符号块中的每个块的相应的符号参数。在一些实施例中，为了动态地调整增益，基于相应的符号参数来调整每个符号块的增益。

在一些实施例中，符号参数包括每个符号块中的符号数量。在一些实施例中，基于相应的符号块的特性来确定符号数量，并且存储每个符号块中的符号数量。

在一些实施例中，为了动态地调整增益，基于符号准确度和符号参数来缩放多个符号中的每一个符号的幅度。

在一些实施例中，从RF芯片接收具有第一表示的多个符号。

对具体实施例的以上描述将揭示本公开的一般性质，使得其他人可以通过应用本领域技术内的知识在无需过度实验且不背离本公开的一般概念的情况下容易地修改这些具体实施例和/或使这些具体实施例适应各种应用。因此，基于本文所呈现的教导和指导，这种适应和修改旨在处于所公开的实施例的等同物的含义和范围内。应理解，本文中的措辞或术语是出于描述而非限制的目的，使得本说明书的术语或措辞将由本领域技术人员根据教导和指导来解释。

本公开的实施例已经在上面借助于示出指定功能及其关系的实现方式的功能构建块进行了描述。为了描述的方便，本文已经任意限定了这些功能构建块的边界。可以限定替代边界，只要能够合适地执行指定功能及其关系即可。

发明内容和摘要部分可以阐述如发明人所构思的本公开的一个或多个但不是所有示例性实施例，因此发明内容和摘要部分不旨在以任何方式限制本公开和所附权利要求。

上面公开了各种功能块、模块和步骤。所提供的特定布置是说明性的而不是限制性的。因此，功能块、模块和步骤可以以与上面提供的示例不同的方式重新排序或组合。同样，某些实施例仅包括功能块、模块和步骤的子集，并且允许任何这样的子集。

本公开的广度和范围不应受任何上述示例性实施例的限制，而应仅根据所附权利要求及其等同物来限定。

Claims (20)

1.一种基带芯片，包括

解包模块，被配置为将多个符号从伪浮点数的第一表示解包为定点数的第二表示；

符号记录模块，操作地耦接到所述解包模块，并且被配置为基于解包获得符号参数；以及

第一可变增益调整VGA模块，操作地耦接到所述符号记录模块，并且被配置为基于所述符号参数动态调整具有所述第二表示的所述多个符号的增益。

2.根据权利要求1所述的基带芯片，其中，所述符号参数指示所述多个符号的最大信号水平。

3.根据权利要求2所述的基带芯片，其中，所述符号参数包括以下中的至少一个：

所述定点数的实部和虚部的最大量值数；或

所述伪浮点数的最大指数。

4.根据权利要求2所述的基带芯片，还包括第一寄存器，所述第一寄存器操作地耦接到所述符号记录模块，并被配置为存储所述符号参数。

5.根据权利要求1所述的基带芯片，其中

所述多个符号包括多个符号块；

所述符号记录模块被配置为获得所述多个符号块中的每个块的相应的符号参数；以及

所述第一VGA模块被配置为基于所述相应的符号参数调整每个符号块的增益。

6.根据权利要求5所述的基带芯片，其中

所述符号参数包括每个符号块中的符号数量；以及

所述基带芯片还包括第二寄存器和逻辑，所述第二寄存器操作地耦接到所述符号记录模块并被配置为存储每个符号块中的符号数量，所述逻辑被配置为基于相应的符号块的特性确定所述符号数量。

7.根据权利要求1所述的基带芯片，还包括第一子系统，所述第一子系统操作地耦接到所述第一VGA模块并且与第一符号准确度相关联，其中，所述第一VGA模块被配置为基于所述第一符号准确度和所述符号参数来调整所述多个符号的增益。

8.根据权利要求7所述的基带芯片，其中，为了调整所述多个符号的增益，所述第一VGA模块被配置为基于所述第一符号准确度和所述符号参数来缩放所述多个符号中的每一个符号的幅度。

9.根据权利要求7所述的基带芯片，其中，所述第一符号准确度包括所述第一VGA模块的输出的位数。

10.根据权利要求7所述的基带芯片，还包括第二VGA模块和第二子系统，所述第二VGA模块操作地耦接到所述符号记录模块，所述第二子系统操作地耦接到所述第二VGA模块并与第二符号准确度相关联，

其中，所述第二VGA模块被配置为基于所述第二符号准确度和所述符号参数来调整所述多个符号的增益。

11.根据权利要求10所述的基带芯片，其中，所述第一子系统和所述第二子系统包括信道估计器和搜索器。

12.根据权利要求1所述的基带芯片，其中，所述解包模块还被配置为从射频芯片接收具有所述第一表示的所述多个符号。

13.一种用于无线通信的装置，包括：

射频芯片，包括：

射频前端；以及

封包模块，操作地耦接到所述射频前端并被配置为将多个符号封包为伪浮点数的第一表示；以及

基带芯片，包括：

解包模块，被配置为将所述多个符号从所述第一表示解包为定点数的第二表示；

符号记录模块，操作地耦接到所述解包模块并且被配置为基于解包获得符号参数；以及

可变增益调整VGA模块，操作地耦接到所述符号记录模块并且被配置为基于所述符号参数动态调整具有所述第二表示的所述多个符号的增益。

14.根据权利要求13所述的装置，还包括在所述射频芯片与所述基带芯片之间的数字接口，所述数字接口被配置为将处于所述第一表示的所述多个符号从所述射频芯片传输到所述基带芯片。

15.一种由基带芯片实现的用于无线通信的方法，所述方法包括：

将多个符号从伪浮点数的第一表示解包为定点数的第二表示；

基于解包获得符号参数；以及

基于所述符号参数动态调整具有所述第二表示的所述多个符号的增益。

16.根据权利要求15所述的方法，其中，所述符号参数指示所述多个符号的最大信号水平。

17.根据权利要求15所述的方法，其中

所述多个符号包括多个符号块；

获得所述符号参数包括获得所述多个符号块中的每个块的相应的符号参数；以及

动态调整所述增益包括基于所述相应的符号参数调整每个符号块的增益。

18.根据权利要求17所述的方法，其中

所述符号参数包括每个符号块中的符号数量；以及

所述方法还包括：

基于相应的符号块的特性确定所述符号数量；以及

存储每个符号块中的所述符号数量。

19.根据权利要求15所述的方法，其中，动态调整所述增益包括基于符号准确度和所述符号参数来缩放所述多个符号中的每一个符号的幅度。

20.根据权利要求15所述的方法，还包括从射频芯片接收具有所述第一表示的所述多个符号。

Images