JP3636145B2 - 復調タイミング生成回路および復調装置 - Google Patents
復調タイミング生成回路および復調装置 Download PDFInfo
- Publication number
- JP3636145B2 JP3636145B2 JP2002050819A JP2002050819A JP3636145B2 JP 3636145 B2 JP3636145 B2 JP 3636145B2 JP 2002050819 A JP2002050819 A JP 2002050819A JP 2002050819 A JP2002050819 A JP 2002050819A JP 3636145 B2 JP3636145 B2 JP 3636145B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- detection
- timing
- peak
- burst
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/26—Systems using multi-frequency codes
- H04L27/2601—Multicarrier modulation systems
- H04L27/2647—Arrangements specific to the receiver only
- H04L27/2655—Synchronisation arrangements
- H04L27/2662—Symbol synchronisation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/26—Systems using multi-frequency codes
- H04L27/2601—Multicarrier modulation systems
- H04L27/2647—Arrangements specific to the receiver only
- H04L27/2655—Synchronisation arrangements
- H04L27/2656—Frame synchronisation, e.g. packet synchronisation, time division duplex [TDD] switching point detection or subframe synchronisation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/26—Systems using multi-frequency codes
- H04L27/2601—Multicarrier modulation systems
- H04L27/2647—Arrangements specific to the receiver only
- H04L27/2655—Synchronisation arrangements
- H04L27/2668—Details of algorithms
- H04L27/2673—Details of algorithms characterised by synchronisation parameters
- H04L27/2675—Pilot or known symbols
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Mobile Radio Communication Systems (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、無線通信システムの受信機等に適用される復調タイミング生成回路および復調装置に係り、特に、たとえば直交周波数分割多重（ＯＦＤＭ：Orthogonal Frequency Division Multiplexing）変調方式で変調され、この変調パケット信号の先頭にプリアンブル信号を含むバースト信号が付加された無線信号を受信する無線通信システム等に適用される復調タイミング生成回路および復調装置に関するものである。
【０００２】
【従来の技術】
ＯＦＤＭ変調方式は、一次変調（ＱＰＳＫ，１６ＡＳＡＭ等）を行った送信信号シンボルを、２のｎ乗個まとめて逆フーリエ変換することで、周波数軸上にそれぞれ直交する２のｎ乗本のサブキャリアを構成する変調方式である。
【０００３】
このようなＯＦＤＭ変調方式を採用した無線通信システムでは、送信側では、送信データをシリアル・パラレル変換し、逆高速離散フーリエ変換（ＩＦＦＴ）を行うことで直交する多数のサブキャリアの一括変調を行う。
送信側では、このようにＩＦＦＴ処理されたフレーム構造を有する変調信号の先頭にプリアンブル信号と呼ばれる同期用トレーニング信号であるバースト信号を付加して送信している。
そして、受信側では、このプリアンブル信号を用いて自動利得制御（ＡＧＣ：Automatic Gain Control）、周波数オフセット補正、ＦＦＴ（Fast Fourier Transform：高速離散フーリエ変換）タイミング生成などが行われ、生成されたＦＦＴタイミングに基づいてＦＦＴ演算が行われる。
【０００４】
なお、無線通信システムの受信装置においては、受信信号レベルをＡ／Ｄコンバータのダイナミックレンジ内に調整する必要があることから、受信信号レベルをＡ／Ｄコンバータのダイナミックレンジ内に調整するための回路として、ＡＧＣ回路が搭載されている。
ＡＧＣ回路は、バースト信号の期間内にタイミング同期をとる一方、バースト信号の受信レベルに基づいて増幅利得の制御を行う。
【０００５】
また、ＯＦＤＭ変調方式を採用した無線通信システムの受信装置においては、受信シンボルに対してＦＦＴ処理を行うタイミングを最適化することが必要である。
ＦＦＴタイミングのずれは、シンボル間干渉（ＩＳＩ）やシンボルの回転につながり、受信性能の劣化につながるからである。
【０００６】
このＦＦＴタイミングは、上述した送信データの先頭に付加されたプリアンブルと呼ばれるバースト信号（トレーニング信号）を利用して設定される。
従来は、このプリアンブル部で自己相関または相互相関回路を用い、相関結果があるしきい値を越えた時点を基準にＦＦＴタイミングを設定していた。
【０００７】
【発明が解決しようとする課題】
ところで、自己相関は、プリアンブル部に含まれる繰り返し信号間の相関を求めるものである。
一方、相互相関は、あらかじめ既知のデータ列と入力のデータ列の相関を取るものである。
一般的に自己相関は反射やフェーディングに強い反面、プリアンブル以外のデータや雑音でも相関を示してしまうという弱点がある。
一方、相互相関は雑音や無関係なデータに対して相関を検出しないが、大きな受信周波数のずれ、反射やフェーディングなどで受信波形が変化すると、相関のピークが小さくなる傾向がある。
【０００８】
このように、自己相関や相互相関は伝送路での反射やＳ／Ｎなどの影響を受けるため、上述したＦＦＴタイミングの生成にしきい値を用いる方法では、様々な伝送条件で共通に使える低めのしきい値を設定しなければならず、正確なタイミングを検出することが困難であるという不利益があった。
【０００９】
また、近年標準化された５ＧＨｚ帯を使用するワイヤレスＬＡＮシステムのうち、Ｗｉｒｅｌｅｓｓ１３９４やＨｉｐｅｒＬＡＮ／２では、時間分割多重（ＴＤＭＡ：Time Division Multiple Access ）が採用されている。
【００１０】
ＴＤＭＡ無線通信システムでは、フレーム同期は最も基本的な項目であるが、以下のような課題がある。
【００１１】
１）無線通信では、上述したフェーディングの発生等、伝送路の状態の影響で毎フレーム同期検出できるとは限らない。
【００１２】
２）上記の５ＧＨｚ帯のシステムでは、システムを安価にするため、温度補償付の高精度な水晶発振器ＴＣＸＯではなくクリスタルの使用を前提としている。このため、基地局と移動局の基準周波数のずれは最大４０ｐｐｍになる。これは、１０万クロックで４クロック分ずれることを意味する。フレーム周期にもよるが、このずれをうまく補正しないと簡単にフレーム同期が外れてしまう。
【００１３】
３）フレーム同期が外れると、再度同期が取れるまで通常数フレーム以上かかることから、その間、大量のデータの送受信が途絶える。
ベストエフォートシステムでは再送すればよいが、ある程度ＱｏＳ（Ｑｕａｌｉｔｙ ｏｆ Ｓｅｒｖｉｃｅ）を保証したい場合には、致命的な問題となる。
【００１４】
４）Ｗｉｒｅｌｅｓｓ１３９４システムでは、Ｗｉｒｅ１３９４システムとの接続により、さらに大きなばらつき（１００ｐｐｍ）をもったシステムに同期する必要があり、追従性のよいフレーム同期システムが必要である。
【００１５】
本発明の第１の目的は、様々な受信状況下にあっても、受信データを復調するためのタイミングを高精度で正確に生成できる復調タイミング生成回路およびそれを用いた復調装置を提供することにある。
【００１６】
本発明の第２の目的は、伝送路の状態が安定でない状況下において、一度確立したフレーム同期を安定に保ち続けることができ、データの送受信が途絶えることを防止でき、追従性と安定度の高い復調タイミング生成回路およびそれを用いた復調装置を提供することにある。
【００１７】
【課題を解決するための手段】
上記目的を達成するため、本発明の第１の観点は、データシンボルの先頭部に同期用トレーニング信号としてのバースト部が付加された受信信号の復調を開始するためのタイミング信号を生成する復調タイミング生成回路であって、上記受信信号の上記バースト部における相関演算を行うバースト検出部と、上記相関演算結果および受信状況に基づいて検出ウィンドウのタイミングと幅を設定し、当該検出ウィンドウ期間内における相関電力のピークおよび当該ピーク位置を検出するピーク位置検出部と、上記ピーク位置検出部で検出されたピーク位置から所定時間経過後に、上記タイミング信号を出力する出力部とを有する。
【００１９】
また、本発明の第１の観点では、上記ピーク位置検出部は、検出する相関値に下限を設け、相関値が当該下限よりも小さい場合には、ピーク検出とみなさない。
【００２０】
また、本発明の第１の観点では、上記バースト検出部は、相互相関演算を行い、上記ピーク位置検出部は、相互相関電力のピークおよび当該ピーク位置を検出する。
【００２１】
また、本発明の第１の観点では、上記バースト検出部は、自己相関演算および相互相関演算を行い、上記ピーク位置検出部は、自己相関演算結果に基づいて検出ウィンドウを設定し、当該検出ウィンドウ期間内における相互相関電力のピークおよび当該ピーク位置を検出する。
【００２２】
本発明の第２の観点は、データシンボルの先頭部に同期用トレーニング信号としてのバースト部が付加された受信信号の復調を開始するためのタイミング信号を生成する復調タイミング生成回路であって、上記受信信号の上記バースト部における相関演算を行うバースト検出部と、上記相関演算結果および受信状況に基づいて検出ウィンドウのタイミングと幅を設定し、当該検出ウィンドウ期間内における相関電力のピークおよび当該ピーク位置を検出するピーク位置検出部と、上記シンボル区間をカウントするカウンタであって、プリセットされたタイミングデータ値をカウントすると上記タイミング信号を出力するカウンタと、上記ピーク位置検出部で検出されたピーク位置に対応したタイミングデータを上記カウンタにプリセットする位置タイミング変換部とを有する。
【００２３】
また、本発明の第２の観点では、上記位置タイミング変換部は、検出ウィンドウの後方端とピーク位置の相対的な関係に基づいたタイミングデータを生成し、上記カウンタにプリセットする。
【００２４】
また、本発明の第２の観点では、上記ピーク位置検出部は、ピーク検出を、以前の出力の最大値と今回の相関入力の大小比較により行い、最大値が得られたウィンドウ内のタイミングを記憶することで、検出ウィンドウの最後部でピーク位置を確定させる。
【００２５】
また、本発明の第２の観点では、上記カウンタは、一度プリセットされると、循環的に１シンボルをカウントし、毎シンボル毎に一定のタイミングで上記タイミング信号を出力する。
【００２６】
また、本発明の第２の観点では、上記カウンタはダウンカウンタであり、上記位置タイミング変換部は、上記カウンタが０までカウントダウンした後のロードデータ値を変更する。
【００２８】
また、本発明の第２の観点では、上記ピーク位置検出部は、検出する相関値に下限を設け、相関値が当該下限よりも小さい場合には、ピーク検出とみなさない。
【００２９】
また、本発明の第２の観点では、上記バースト検出部は、相互相関演算を行い、上記ピーク位置検出部は、相互相関電力のピークおよび当該ピーク位置を検出する。
【００３０】
また、本発明の第２の観点では、上記バースト検出部は、自己相関演算および相互相関演算を行い、上記ピーク位置検出部は、自己相関演算結果に基づいて検出ウィンドウを設定し、当該検出ウィンドウ期間内における相互相関電力のピークおよび当該ピーク位置を検出する。
【００３１】
本発明の第３の観点は、データシンボルの先頭部に少なくともプリアンブル信号および当該プリアンブル信号に後続するリファレンス信号を含むバースト部が付加された受信信号の復調を開始するためのタイミング信号を生成する復調タイミング生成回路であって、上記受信信号の上記バースト部の前半部であるプリアンブル信号部分で自己相関演算を行い、後半部であるリファレンス信号部分で相互相関演算を行うバースト検出部と、上記自己相関演算結果および受信状況に基づいて検出ウィンドウのタイミングと幅を設定し、当該検出ウィンドウ期間内における上記相互相関電力のピークおよび当該ピーク位置を検出するピーク位置検出部と、上記ピーク位置検出部で検出されたピーク位置から所定時間経過後に、上記タイミング信号を出力する出力部とを有する。
【００３３】
また、本発明の第３の観点では、上記ピーク位置検出部は、検出する相互相関値に下限を設け、相互相関値が当該下限よりも小さい場合には、ピーク検出とみなさない。
【００３４】
本発明の第４の観点は、データシンボルの先頭部に少なくともプリアンブル信号および当該プリアンブル信号に後続するリファレンス信号を含むバースト部が付加された受信信号の復調を開始するためのタイミング信号を生成する復調タイミング生成回路であって、上記受信信号の上記バースト部の前半部であるプリアンブル信号部分で自己相関演算を行い、後半部であるリファレンス信号部分で相互相関演算を行うバースト検出部と、上記自己相関演算結果および受信状況に基づいて検出ウィンドウのタイミングと幅を設定し、当該検出ウィンドウ期間内における上記相互相関電力のピークおよび当該ピーク位置を検出するピーク位置検出部と、上記シンボル区間をカウントするカウンタであって、プリセットされたタイミングデータ値をカウントすると上記タイミング信号を出力するカウンタと、上記ピーク位置検出部で検出されたピーク位置に対応したタイミングデータを上記カウンタにプリセットする位置タイミング変換部とを有する。
【００３５】
また、本発明の第４の観点では、上記位置タイミング変換部は、検出ウィンドウの後方端とピーク位置の相対的な関係に基づいたタイミングデータを生成し、上記カウンタにプリセットする。
【００３６】
また、本発明の第４の観点では、上記ピーク位置検出部は、ピーク検出を、以前の出力の最大値と今回の相互相関入力の大小比較により行い、最大値が得られたウィンドウ内のタイミングを記憶することで、検出ウィンドウの最後部でピーク位置を確定させる。
【００３７】
また、本発明の第４の観点では、上記カウンタは、一度プリセットされると、循環的に１シンボルをカウントし、毎シンボル毎に一定のタイミングで上記タイミング信号を出力する。
【００３８】
また、本発明の第４の観点では、上記カウンタはダウンカウンタであり、上記位置タイミング変換部は、上記カウンタが０までカウントダウンした後のロードデータ値を変更する。
【００４０】
また、本発明の第４の観点では、上記ピーク位置検出部は、検出する相互相関値に下限を設け、相関値が当該下限よりも小さい場合には、ピーク検出とみなさない。
【００４１】
本発明の第５の観点は、データシンボルの先頭部に同期用トレーニング信号としてのバースト部が付加されたフレーム同期のための信号を有するパケットの受信信号の復調を開始するためのタイミング信号を生成する復調タイミング生成回路であって、上記フレーム同期信号の上記バースト部における相関演算を行うバースト検出部と、期待タイミングを中心として設定した検出ウィンドウ内で、かつ検出しきい値を超えたものにつき上記バースト検出部による相関電力のピーク検出を行い、期待タイミングとピーク検出位置とのずれ量を示す信号を出力するピーク検出回路と、基準クロックによってフレーム周期をカウントするカウンタであって、セットされるカウント値を動作周期とし、この動作周期に基づいて、上記ピーク検出回路に指示する検出ウィンドウの窓タイミングを生成し、セットされたカウント値に基づく期待タイミングに応じたタイミングで上記タイミング信号を出力するように指示するフレーム周期カウンタと、上記ピーク検出回路によるフレーム同期のピーク検出結果とフレーム周期カウンタによる同期検出の期待タイミングのずれを平均化し、その結果を補正値として出力する平均化回路と、上記平均化回路による補正値をもって補正した周期を上記カウント値として上記フレーム周期カウンタにセットする補正値セット回路とを有する。
また、本発明の第５の観点では、上記フレーム同期のための信号を有するパケットには、送信時刻に関する情報が含まれており、上記平均化回路は、ピーク検出結果とフレーム同期カウンタによる同期検出結果とフレーム周期カウンタによる同期検出の期待タイミングのずれを計算する際に、上記送信時刻情報を参照する。
【００４２】
本発明の第５の観点では、上記ピーク検出回路は、検出ウィンドウ内でピーク検出を行った場合に、そのピーク値が検出しきい値を超えていない場合には相関は未検出と判定してずれ量を示す信号を平均化回路に出力しない。
【００４３】
本発明の第５の観点では、上記ピーク検出回路は、最初にフレーム同期を引き込む場合には、検出ウィンドウを常に開けた状態で相関ピーク検出を行い、最初に検出しきい値を超えた時点を同期検出とみなす。
【００４４】
本発明の第５の観点では、ピーク検出回路の出力信号を受けて同期検出が行われたか否かを判定し、同期検出が行われた場合に、ピーク検出回路の出力信号によりフレーム周期カウンタの同期検出の期待タイミングのカウント値としてセットさせる同期判定回路を有する。
【００４５】
本発明の第５の観点では、上記平均化回路は、積分回路を含み、出力のうちある範囲の上位ビット（整数部）を第１の補正値として、この上位ビットを差し引いた下位ビット（小数部）部分は符号を含めて積算回路によって毎フレームごとに積算し、そのキャリィ周期に対応して第１の補正値に対してさらに第２の補正値を加えて上記補正値として補正値セットに出力する。
【００４６】
好適には、上記バースト検出部は、上記受信信号の上記バースト部の後半部であるリファレンス信号部分で相互相関演算を行う。
【００４７】
本発明の第６の観点は、データシンボルの先頭部に同期用トレーニング信号としてのバースト部が付加された受信信号を復調する復調装置であって、上記受信信号の上記バースト部における相関演算を行うバースト検出部と、上記相関演算結果および受信状況に基づいて検出ウィンドウのタイミングと幅を設定し、当該検出ウィンドウ期間内における相関電力のピークおよび当該ピーク位置を検出するピーク位置検出部と、上記ピーク位置検出部で検出されたピーク位置から所定時間経過後に、タイミング信号を出力する出力部と、上記出力部から出力されたタイミング信号を受けて上記受信信号を離散フーリエ変換して復調する復調部とを有する。
【００４８】
本発明の第７の観点は、データシンボルの先頭部に同期用トレーニング信号としてのバースト部が付加された受信信号を復調する復調装置であって、上記受信信号の上記バースト部における相関演算を行うバースト検出部と、上記相関演算結果および受信状況に基づいて検出ウィンドウのタイミングと幅を設定し、当該検出ウィンドウ期間内における相関電力のピークおよび当該ピーク位置を検出するピーク位置検出部と、上記シンボル区間をカウントするカウンタであって、プリセットされたタイミングデータ値をカウントするとタイミング信号を出力するカウンタと、上記ピーク位置検出部で検出されたピーク位置に対応したタイミングデータを上記カウンタにプリセットする位置タイミング変換部と、上記カウンタから出力されたタイミング信号を受けて上記受信信号を離散フーリエ変換して復調する復調部とを有する。
【００４９】
本発明の第８の観点は、データシンボルの先頭部に少なくともプリアンブル信号および当該プリアンブル信号に後続するリファレンス信号を含むバースト部が付加された受信信号を復調する復調装置であって、上記受信信号の上記バースト部の前半部であるプリアンブル信号部分で自己相関演算を行い、後半部であるリファレンス信号部分で相互相関演算を行うバースト検出部と、上記自己相関演算結果に基づいて検出ウィンドウを設定し、当該検出ウィンドウ期間内における上記相互相関電力のピークおよび当該ピーク位置を検出するピーク位置検出部と、上記ピーク位置検出部で検出されたピーク位置から所定時間経過後に、タイミング信号を出力する出力部と、上記出力部から出力されたタイミング信号を受けて上記受信信号を離散フーリエ変換して復調する復調部とを有する。
【００５０】
本発明の第９の観点は、データシンボルの先頭部に少なくともプリアンブル信号および当該プリアンブル信号に後続するリファレンス信号を含むバースト部が付加された受信信号を復調する復調装置であって、上記受信信号の上記バースト部の前半部であるプリアンブル信号部分で自己相関演算を行い、後半部であるリファレンス信号部分で相互相関演算を行うバースト検出部と、上記自己相関演算結果に基づいて検出ウィンドウを設定し、当該検出ウィンドウ期間内における上記相互相関電力のピークおよび当該ピーク位置を検出するピーク位置検出部と、上記シンボル区間をカウントするカウンタであって、プリセットされたタイミングデータ値をカウントするとタイミング信号を出力するカウンタと、上記ピーク位置検出部で検出されたピーク位置に対応したタイミングデータを上記カウンタにプリセットする位置タイミング変換部と、上記カウンタから出力されたタイミング信号を受けて上記受信信号を離散フーリエ変換して復調する復調部とを有する。
【００５１】
また、本発明では、入力した受信信号レベルを利得制御信号に応じた利得をもって増幅し上記バースト検出部および復調部に出力する自動利得制御増幅部を有し、上記バースト検出部は、増幅された受信信号の相関演算に基づいてバースト検出を行いバースト同期検出信号を出力し、上記バースト検出部によるバースト同期検出信号を受けて受信信号電力値に応じた利得をもって増幅するように上記利得制御信号を上記自動利得制御増幅部に出力する増幅利得制御部をさらに含む。
【００５２】
また、本発明では、上記受信信号は、直交周波数分割多重変調方式に基づいて変調されている。
【００５３】
本発明の第１０の観点は、データシンボルの先頭部に同期用トレーニング信号としてのバースト部が付加されたフレーム同期のための信号を有するパケットの受信信号の復調を開始するためのタイミング信号を生成する復調装置であって、上記フレーム同期信号の上記バースト部における相関演算を行うバースト検出部と、期待タイミングを中心として設定した検出ウィンドウ内で、かつ検出しきい値を超えたものにつき上記バースト検出部による相関電力のピーク検出を行い、期待タイミングとピーク検出位置とのずれ量を示す信号を出力するピーク検出回路と、基準クロックによってフレーム周期をカウントするカウンタであって、セットされるカウント値を動作周期とし、この動作周期に基づいて、上記ピーク検出回路に指示する検出ウィンドウの窓タイミングを生成し、セットされたカウント値に基づく期待タイミングに応じたタイミングで上記タイミング信号を出力するように指示するフレーム周期カウンタと、上記ピーク検出回路によるフレーム同期のピーク検出結果とフレーム周期カウンタによる同期検出の期待タイミングのずれを平均化し、その結果を補正値として出力する平均化回路と、上記平均化回路による補正値をもって補正した周期を上記カウント値として上記フレーム周期カウンタにセットする補正値セット回路と、上記フレーム周期カウンタから出力された指示に応じたタイミング信号を受けて上記受信信号を離散フーリエ変換して復調する復調部とを有する。
【００５４】
本発明によれば、増幅利得制御部より利得制御信号が自動利得制御増幅部に出力されて、自動利得制御増幅部の増幅利得が所定の利得に設定される。
この状態において、受信信号の入力待ち状態となる。
このような状態において、まず、受信信号が自動利得制御増幅部に入力される。
そして、バースト検出部において、通信システムの定めた周期のバースト信号の検出が行われ、まず、自己相関演算に基づいてプリアンブル信号が検出され、検出したことを示すバースト同期検出信号が生成されて、増幅利得制御部に出力される。
【００５５】
増幅利得制御部では、バースト検出部によるバースト同期検出信号を受けて、受信信号電力値に基づいて利得が計算されて、利得制御信号が計算値に設定される。
この利得制御信号は、自動利得制御増幅部に供給される。自動利得制御増幅部では、利得制御信号を受けて、利得が計算値である第２の利得に設定される。
自動利得制御増幅部では、たとえば受信信号のプリアンブル信号およびリファレンス区間が受信信号レベルに応じた利得をもって増幅される。
バースト検出部では、増幅された受信信号の相関（自己相関および相互相関）演算が行われる。このとき、バースト信号の後半部のリファレンス信号で相互相関がとられる。
また、バースト検出部においては、自己相関結果に基づいて、ピーク位置検出部のピーク検出を行うための検出ウィンドウが生成され、ピーク位置検出部に設定される。
そして、相互相関結果である相互相関電力がピーク位置検出部に供給される。
【００５６】
ピーク位置検出部では、この検出ウィンドウ内の相互相関結果である相互相関電力値の最大値とその時の位置が求められる。
ただし、ここでは、検出ウィンドウの最後のところで検出ウィンドウ内でのピークがどこだったかを示す位置情報しか得られない。
次いで、位置タイミング変換部において、ピーク位置検出部により得られた位置情報が時間軸上のタイミングに変換され、変換データに基づいて１シンボルをカウントするカウンタが最適なタイミング信号を発生（出力）し得るデータが、カウンタにプリセットされる。
一度プリセットされたカウンタは、循環的に１シンボルの期間をカウントしつづけ、毎シンボルごとに一定のタイミングでタイミング信号を出し続ける。
そして、プリセットデータがたとえばダウンカウントされた時点でＦＦＴタイミング信号が復調部に出力される。
復調部では、タイミング信号に同期して高速離散フーリエ変換され、ＯＦＤＭ信号が復調される。
【００５７】
また、本発明によれば、たとえばフレーム同期検出を同期パターンの相互相関を使って求める際に、相関値が一定レベル以下の時は相関値のピーク検出結果が無視され、一定以上の相関値であれば、そのタイミングを使用してフレーム同期用のカウンタが直接リタイミングされると共に平均化されて、フレーム周期カウンタが補正される。
これにより、追従性と安定度の高い同期が得られる。
【００５８】
【発明の実施の形態】
以下、本発明の好適な実施の形態を、図面に関連付けて説明する。
【００５９】
第１実施形態
図１は、本発明に係るＦＦＴタイミング生成回路を適用したバースト同期復調装置の第１の実施形態を示すブロック構成図である。
【００６０】
本バースト同期復調装置１０は、図１に示すように、自動利得制御増幅部（ＡＧＣＡＭＰ）１０１、受信信号電力観測部（ＰＯＷ）１０２、Ａ／Ｄコンバータ（ＡＤＣ）１０３、ディジタル／アナログ（Ｄ／Ａ）コンバータ（ＤＡＣ）１０４、Ａ／Ｄコンバータ（ＡＤＣ）１０５、受信信号処理部（ＲＸＰＲＣ）１０６、ＯＦＤＭ復調部（ＤＥＭＯＤ）１０７、遅延部（ＤＬＹ）１０８、バースト検出部（ＢＤＴ）１０９、タイミング制御部（ＴＭＧ）１１０、および増幅利得制御部（ＡＧＣＴＬ）１１１を主構成要素として有している。
【００６１】
以下、本実施形態において採用するバースト同期通信システムの自動利得制御システム、送信（受信）信号、ＦＦＴタイミングの最適化の概要、および図１のバースト同期復調装置１０の各構成要素の具体的な構成および機能について、順を追って説明する。
【００６２】
まず、５ＧＨｚ帯無線ＬＡＮシステムのバースト同期復調装置の自動利得制御システムについて説明する。
【００６３】
５ＧＨｚ帯無線ＬＡＮシステムは、広帯域にわたって優れた通信性能を実現するため、ＯＦＤＭ変調方式が採用されている。
ＯＦＤＭ変調方式は、ゴーストおよびマルチパスに対する強度が大きい反面、回路のノンリニアリティ（非線形性）に対する強度が弱い。
このため、Ａ／Ｄコンバータ等の歪が生じると、受信信号品質の著しい劣化を招いてしまう。
このため、５ＧＨｚ帯無線ＬＡＮシステムでは、フレーム構造を有する変調信号の先頭にプリアンブル信号と呼ばれる１０〜２０μ秒のバースト信号を挿入し、この区間内でタイミング同期をとる一方、Ａ／Ｄコンバータ１０３に入力される信号の電圧振幅を歪みの生じない信号許容範囲内にレベル補そくする必要がある。
【００６４】
また、プリアンブル信号の後半の数μ秒には、リファレンス信号と呼ばれる伝送路の周波数特性を観測し、プリアンブル信号に続くデータ信号（実際の通信データ）を補正するための基準信号が入っている。リファレンス信号とデータ信号では、Ａ／Ｄコンバータ１０３から出力されたディジタル信号のレベルを変動することは許されず、自動利得制御増幅部１０１の利得を一定に保つ必要がある。
したがって、５ＧＨｚ帯無線ＬＡＮシステムでは、１０μ秒の時間で、歪みの生じない信号許容範囲内にレベル補そくする高速かつ高性能の自動利得増幅方式が必要となる。
本実施形態では、後述するように、上記のプリアンブル区間内で行う高速かつ高性能なレベル補そくを実現するため、３段階のレベル補そくを行う。
【００６５】
５ＧＨｚ帯無線ＬＡＮシステムとしては、代表的なものに次の３つのシステムがある。
▲１▼ ＩＥＥＥ ８０２. １１ａ、
▲２▼ ＢＲＡＮ、
▲３▼ Ｗｉｒｅｌｅｓｓ １３９４。
【００６６】
図２はＩＥＥＥ８０２. １１ａシステムの代表的なプリアンブル信号を示す図、図３はＢＲＡＮシステムの代表的なプリアンブル信号を示す図、図４はＷｉｒｅｌｅｓｓ１３９４システムの代表的なプリアンブル信号を示す図である。
【００６７】
図２〜図４に示す各システムのプリアンブル信号において、Ａ１６、Ｂ１６等は、パターンの識別とバースト周期を表し、ＩＡ１６は、Ａ１６の位相反転したパターンを表している。
また、Ｃ６４はリファレンス信号を表しており、Ｃ１６およびＣ３２はこのガードインターバル部を示している。
【００６８】
ＩＥＥＥ８０２. １１ａでは、パターンＢ１６が１０回繰り返されているのに対して、ＢＲＡＮでは最初の５周期が異なる（Ａ１６，ＩＡ１６，Ａ１６，ＩＡ１６，ＩＡ１６）。
また、Ｗｉｒｅｌｅｓｓ１３９４では１０周期全てが異なるパターンとなっている。具体的には、Ａ１６，ＩＡ１６，Ａ１６，ＩＡ１６，Ａ１６，Ａ１６，ＩＡ１６，Ａ１６，ＩＡ１６，ＩＡ１６のパターンとなっている。
【００６９】
また、Ｗｉｒｅｌｅｓｓ１３９４システムでは、同期転送モードをサポートしているため、映像信号などの連続した信号を通信することができる。
しかしながら、長期間におよぶデータ信号を通信しているとマルチパス環境下では受信信号先頭のプリアンブル信号でのリファレンス信号の受信時の伝送特性から伝送特性が変化していってしまい、受信性能が劣化している。
このため、一定期間以上のデータ信号区間には、図５に示すように、リファレンス信号ＲＥＦを挿入している。これにより、このリファレンス信号ごとに伝送特性を測定し直し、受信性能の劣化を防いでいる。
【００７０】
また、図６は、Ｗｉｒｅｌｅｓｓ１３９４システムにおけるフレーム構造を示す図である。
Ｗｉｒｅｌｅｓｓ１３９４システムでは、基地局やハブ（Ｈｕｂ）となる局を基準として４ｍ秒（ｍｓ）を１フレームとして定義している。Ｗｉｒｅｌｅｓｓ１３９４システムのようにＴＤＭＡシステムの多くはこのようにフレーム構造を採用しており、図６に示すように、フレーム内を幾つかの領域に分けて使用している。
【００７１】
具体的には、１フレームには、図６に示すように、フレームの先頭側から「フレーム・スタート・パケットＦＳＰ(Frame Start Packet)」、サイクル・リポート・パケットＳＲＰ(Cycle Report Packet) 」、「ステーション・シンク・パケットＳＳＰ(Station Sync Packet) 」、「アイソクロナス・パケット・エリアＩＰＣ(Isochronous Packet Area) 」、「アシンクロナス・パケット・エリアＡＰＣ(Asynchronous Packet Area)」、および「ギャップ（ｇａｐ）」の各領域に区分けされている。
そして、プリアンブル信号は、先頭のフレーム・スタート・パケットＦＳＰに配置される。
【００７２】
上記のようなバースト信号に対しては、受信レベルの最適化（ＡＧＣ）、受信周波数ずれの補正、同期の検出を短時間に行う必要がある。
本実施形態では、後述するように、受信開始の時点（バースト検出開始時）は自動利得制御増幅部１０１の利得レベルは最大にして待ち受けを行っており、信号を検出すると一定期間の入力信号の大きさ（受信信号電力）を計測し、その結果に基づいて前段の自動利得制御増幅部１０１の利得レベルを調整する。
次に、受信周波数ずれの検出と補正が行われる。周波数ずれの検出は自己相関を用いて行う。相関器の出力は繰り返し周期での位相回転に相当することを利用する。
同期の検出は、自己相関または相互相関を用いて行う。検出された同期タイミングをもとにＯＦＤＭデータシンボルに対するＦＦＴタイミングを決定する。
【００７３】
ＯＦＤＭデータシンボルＳＹＢＬでは、図７（Ａ），（Ｂ）に示すように、データ部の前にそのデータの最後の部分を繰り返すガードインターバルＧＩを付加する手法（Cyclic Extension法）が用いられる。これはマルチパスなどによるシンボル間干渉を最小限に抑えるためである。
この例では、３．２μｓのデータ部分に０．４μｓガードインターバルが付加され、１シンボルの長さは３．６μｓとなっている。
【００７４】
図８（Ａ）〜（Ｄ）は、このような場合のＦＦＴへのデータ取り込みタイミングについての例を示す図である。
図８（Ｂ）の例は、ＦＦＴへのデータの取り込みのタイミングが早すぎる場合である。この例では、マルチパスによる遅延波が存在する場合、１つ前のシンボルのデータがＦＦＴ範囲内にかぶり（重なり）、シンボル間干渉による劣化が生じる可能性がある。
一方、図８（Ｃ）の例は、ＦＦＴへのデータの取り込みのタイミングが遅すぎる場合である。この例のように、シンボルの最後方をＦＦＴに取り込む設定にすると、ＦＦＴタイミングが何らかの原因で後方にずれた場合、やはりシンボル間干渉による劣化につながってしまう。
そこで、通常は図８（Ｄ）に示すようなタイミングに設定する。
【００７５】
以上からわかるように、ＦＦＴタイミングを最適に設定することは、ＯＦＤＭを用いた無線通信システムの受信装置においては重要である。
本発明に係るＦＦＴタイミングの設定方法の概要を以下に述べる。
【００７６】
まず、プリアンブルの前半部を検出し、ＡＧＣおよび周波数ずれの補正を行う。ここで、後半部分で相互相関をとるための検出ウィンドウを生成する。
このウィンドウの設定には、たとえばプリアンブル前半部の自己相関検出結果を使うことができる。自己相関検出で十分な同期タイミング捕捉はできないことから、このウィンドウは十分なマージンを見込んで設定する。
【００７７】
このウィンドウ内で相互相関出力のピークサーチを行う。ピークサーチは、それまでの出力の最大値と今回の入力の大小比較により行う。
最大値が得られたウィンドウ内のタイミングを記憶しておくことで、ウィンドウの最後でピーク位置が確定する。
相互相関のピークは、入力信号と期待値信号が時間軸上で一致した時に得られるので、これをもとにＦＦＴタイミングを生成すれば、最適な動作を行うことができる。
ただし、この方法では、ウィンドウの最後のところでウィンドウ内でのピークがどこだったかを示す位置情報しか得られない。
そこで次のような方法でこれを時間軸上のタイミングに変換する。
【００７８】
まず、１シンボルをカウントするカウンタを用意する。このカウンタがある値になったときにＦＦＴタイミング信号ＴＦＦＴを発生するものとする。
相互相関のピーク位置と最適なＦＦＴタイミングの関係はあらかじめ分かっているので、検出ウィンドウの後方端（エッジ）とピーク位置の相対的な関係がわかれば、１シンボルカウンタの値を検出ウィンドウの後方エッジにおいて最適にプリセットすることができる。
一度プリセットされたカウンタは、循環的に１シンボルの期間をカウントしつづけ、毎シンボルごとに一定のタイミングでＦＦＴタイミングを出し続ける。
【００７９】
以上のように変調信号の先頭にプリアンブル信号と呼ばれる１０〜２０μ秒の信号を含むバースト信号部が挿入されて受信信号を最適なＦＦＴタイミングで復調する復調装置の各構成要素は、以下のような構成および機能を有する。
【００８０】
自動利得制御増幅部１０１は、図示しないアンテナで受信された受信信号ＲＳをＤＡＣ１０４を介して供給される増幅利得制御部１１１による利得制御信号Ｖagc のレベルに基づいて自動利得制御し、所望レベルの信号ＲＸとしてＡ／Ｄコンバータ１０３に出力する。なお、自動利得制御増幅部１０１では、増幅利得制御部１１１による利得制御信号Ｖagc により自動利得制御を行う場合と制御利得を固定する場合に制御される。
【００８１】
図９は、自動利得制御増幅部１０１の具体的な構成を示す回路図である。
自動利得制御増幅部１０１は、図９に示すように、利得制御増幅器（ＧＣＡ）１０１１、局部発振器１０１２、乗算器１０１３、増幅器１０１４、および帯域幅が数十ＭＨｚの帯域通過フィルタ（ＢＰＦ）１０１５を有する。
これらの構成要素のうち局部発振器１０１２および乗算器１０１３により周波数変換回路が構成されている。局部発振器１０１２は、たとえばキャリア周波数ｆCWの信号ｅ〔ｊ２πｆCWｔ〕を乗算器１０１３に出力する。ただし、〔 〕はｅのべき乗を示している。
【００８２】
図９の自動利得制御増幅部１０１では、受信信号（ＩＦ入力信号）ＲＳは、利得制御増幅器１０１１により利得制御信号Ｖagc により定まる利得をもって増幅し、局部発振器１０１２および乗算器１０１３からなる周波数変換回路により周波数変換した後、ＢＰＦ１０１５で帯域制限して、出力信号（ＩＦ出力）ＲＸを得る。
【００８３】
また、図１０は、図９の利得制御増幅器１０１１の利得制御特性を示す図である。
図１０において、横軸が利得制御信号Ｖagc を、縦軸が利得をそれぞれ示している。
この例では、図１０に示すように、利得制御増幅器１０１１は、利得制御信号Ｖagc が０Ｖ〜１Ｖの範囲で利得は０〜８０ｄＢまでリニア（線形）に変化している。
すなわち、この例では、制御利得範囲は８０ｄＢである。
【００８４】
受信信号電力観測部１０２は、図９に示すように尖頭値検波回路としてのピーク検出回路(Peak Det)１０２１を含み、受信信号ＲＳのピーク電圧を測定し、入力される受信信号レベルに応じた値をとる電圧信号である電界強度信号ＲＳＳＩに変換してＡ／Ｄコンバータ１０５に出力する。
ここでは、急激な信号変化に対応するため、平均値ではなく尖頭値を検波する。なお、バースト検出開始時にリセット信号を与え、ピーク検出回路(Peak Det)１０２１をリセットし、それ以降の最大ピーク値を観測するようにする。
【００８５】
図１１は、受信信号の入力レベルに対する受信信号電力観測部１０２の出力特性を示す図である。
図１１において、横軸が入力レベルを、縦軸が電界強度信号ＲＳＳＩの電圧をそれぞれ示している。
この例では、図１１に示すように、入力レベルが−７０ｄＢｖ〜−２０ｄＢｖの範囲で電界強度信号ＲＳＳＩの電圧は０Ｖ〜２Ｖまでリニア（線形）に変化している。
【００８６】
Ａ／Ｄコンバータ１０３は、自動利得制御増幅部１０１から出力されたアナログ受信信号ＲＸをディジタル信号に変換し、ディジタル受信信号ＲＸＤとして受信信号処理部１０６に出力する。
【００８７】
Ｄ／Ａコンバータ１０４は、増幅利得制御部１１１で発生される利得制御信号Ｖagc をディジタル信号からアナログ信号に変換して自動制御利得増幅部１０１に出力する。
【００８８】
Ａ／Ｄコンバータ１０５は、受信信号電力観測部１０２から出力された電界強度信号ＲＳＳＩをアナログ信号からディジタル信号ＲＳＳＩＤに変換して増幅利得制御部１１１に出力する。
【００８９】
受信信号処理部１０６は、ディジタル受信信号ＲＸＤをベースバンド信号ｂｂ ｒｅ（実部）およびｂｂ ｉｍ（虚部）に変換し、ベースバンド信号のサンプリング周波数を低い周波数に変換し（ダウンサンプリングを行い）、バースト検出部１０９による誤差検出周波数Δｆに基づいて複素乗算を行って周波数オフセットの補正を行って、信号Ｓ１０６（ｓｙ ｒｅおよびｓｙ ｉｍ）を生成し、ＯＦＤＭ復調部１０７、遅延部１０８、およびバースト検出部１０９に出力する。
【００９０】
図１２は、図１の受信信号処理部１０６の具体的な構成例を示す回路図である。
本受信信号処理部１０６は、図１２に示すように、ベースバンド変換回路１０６１、ディジタルローパスフィルタ（ＬＰＦ）１０６２，１０６３、ダウンコンバート回路１０６４，１０６５、および周波数オフセット補正回路１０６６により構成されている。
【００９１】
ベースバンド変換回路１０６１は、局部発振器１０６１１および乗算器１０６１２，１０６１３により構成されている。
ベースバンド変換回路１０６１では、受信信号ＲＸＤ（ｉｆ）に乗算器１０６１２，１０６１３においてキャリア周波数ｆCWを乗算することで、式（１）に示すように、入力受信信号ＲＸＤ（ｉｆ）がベースバンド信号ｂｂ ｒｅ，ｂｂ ｉｍに変換され、それぞれＬＰＦ１０６２、１０６３に供給される。
【００９２】
【数１】
ｂｂ ｒｅ＝ｉｆ×ｃｏｓ( ２πｆCWｔ)
ｂｂ ｉｍ＝ｉｆ×ｓｉｎ( ２πｆCWｔ) …（１）
【００９３】
ＬＰＦ１０６２および１０６３は、たとえば直線位相ＦＩＲ（Finite ImpulseResponse: 有限インパルス応答）のトランスバーサル型回路構成を有する。
【００９４】
ＬＰＦ１０６２は、ベースバンド信号ｂｂ ｒｅの入力ラインに対して縦続接続されシフトレジスタを構成する（ｎ−１）個の遅延器１ｒｅ−１〜１ｒｅ−n-1 と、入力されたベースバンド信号ｂｂ ｒｅおよび各遅延器１ｒｅ−１〜１ｒｅ−n-1 の出力信号に対してそれぞれフィルタ係数ｈ（０）〜ｈ（ｎ−１）を乗算するｎ個の乗算器２ｒｅ−１〜２ｒｅ−ｎと、ｎ個の乗算器２ｒｅ−１〜２ｒｅ−ｎの出力信号を加算してダウンコンバート回路１０６４に出力する加算器３ｒｅにより構成されている。
【００９５】
ＬＰＦ１０６３は、ベースバンド信号ｂｂ ｉｍの入力ラインに対して縦続接続されシフトレジスタを構成する（ｎ−１）個の遅延器１ｉｍ−１〜１ｉｍ−n-1 と、入力されたベースバンド信号ｂｂ ｉｍおよび各遅延器１ｉｍ−１〜１ｉｍ−n-1 の出力信号に対してそれぞれフィルタ係数ｈ（０）〜ｈ（ｎ−１）を乗算するｎ個の乗算器２ｉｍ−１〜２ｉｍ−ｎと、ｎ個の乗算器２ｉｍ−１〜２ｉｍ−ｎの出力信号を加算してダウンコンバート回路１０６５に出力する加算器３ｉｍにより構成されている。
【００９６】
これらＬＰＦ１０６２，１０６３、およびダウンコンバート回路１０６４，１０６５によりベースバンド信号ｂｂ ｒｅ，ｂｂ ｉｍのサンプリング周波数を、たとえば１００ＭＨｚから２５ＭＨｚの信号ｄｃ ｒｅ，ｄｃ ｉｍに変換する。
このときＬＰＦ１０６２，１０６３は、ベースバンド信号ｂｂ ｒｅ，ｂｂ ｉｍの帯域を制限して隣接キャリアが折り返らないようにしている。
また、ダウンコンバート回路１０６４，１０６５におけるダウンサンプリングのタイミングは、信号Ｅｎの供給を受けてクロックを間引いている。
【００９７】
周波数オフセット補正回路１０６６は、局部発振器１０６６１、乗算器１０６６２〜１０６６５、および加算器１０６６６，１０６６７により構成されている。
【００９８】
周波数オフセット補正回路１０６６は、バースト検出部１０９より与えられる誤差検出周波数Δｆを局部発振器１０６６１の発振出力に反映させ、この発振出力と信号ｄｃ ｒｅとを乗算器１０６６２，１０６６５で複素乗算し、発振出力と信号ｄｃ ｉｍとを乗算器１０６６３，１０６６４で複素乗算し、加算器１０６６６で乗算器１０６６２と乗算器１０６６３の出力を加算し、加算器１０６６７で乗算器１０６６４と乗算器１０６６５の出力を加算することにより、下記式（２），（３）に示すような、信号ｓｙ ｒｅおよびｓｙ ｉｍを生成し、ＯＦＤＭ復調部１０７、遅延部１０８、およびバースト検出部１０９に出力する。
【００９９】
【数２】
【０１００】
【数３】
【０１０１】
ＯＦＤＭ復調部１０７は、受信信号処理部１０６の出力信号Ｓ１０６、すなわち信号ｓｙ ｒｅおよびｓｙ ｉｍを、図１および図１３に示すように、タイミング制御部１１０により供給されるＦＦＴタイミング信号ＴＦＦＴに同期してＦＦＴ処理部１０７１において高速離散フーリエ変換してＯＦＤＭ信号を復調し、次段の処理回路に出力する。
【０１０２】
遅延部１０８は、受信信号処理部１０６の出力信号Ｓ１０６、すなわち信号ｓｙ ｒｅおよびｓｙ ｉｍを、バースト検出のためにバースト周期分遅延させ、信号Ｓ１０８としてバースト検出部１０９に出力する。
なお、ＩＥＥＥ８０２. １１ａシステムのバースト検出では、遅延部１０８の遅延量を１６クロックとして、１６クロック周期のバーストを検出する。
ＢＲＡＮシステムのバースト検出では、遅延部１０８の遅延量を３２クロックとして前半５周期分のバースト検出を行い、遅延部１０８の遅延量を１６クロック遅延とすることで後半５周期分のバースト検出を行えるが、遅延量の異なる遅延手段を２つ必要とする。
Ｗｉｒｅｌｅｓｓ１３９４システムのバースト検出では、遅延部１０８の遅延量を３２クロックとすることで前半５周期分のバーストを検出できる他、同じ遅延量で後半の５周期分のバースト検出も行うことができる。
【０１０３】
バースト検出部１０９は、受信信号処理部１０６による信号Ｓ１０６（ｓｙ ｒｅおよびｓｙ ｉｍ）と遅延部１０８による遅延信号Ｓ１０８との相関をとり、通信システムの定めた周期のバースト信号を検出し、パケットおよびフレーム構造に関するパラメータを検出し、タイミング制御部１１０によるタイミング信号ＴＭＮＧ（Ｘ，Ｙ，Ｃ）に同期して同期タイミング窓信号としての第１および第２の同期検出信号Ｓ１０９Ｗ（ｘｐｕｌｓｅ，ｙｐｕｌｓｅ）を生成し、増幅利得制御部１１１に出力する。
また、バースト検出部１０９は、相互相関結果のピーク値を検出するための同期タイミング窓信号Ｓ１０９Ｃをタイミング制御部１１０に出力する。
また、バースト検出部１０９は、相関結果に基づいて受信信号の実部と虚部の位相差から誤差周波数を算出して誤差検出周波数Δｆを生成し、受信信号処理部１０６に出力する。
【０１０４】
タイミング制御部１１０は、トリガ信号ｒｘｗｎｄｗをトリガとしてバースト検出部１０９による第１および第２の同期検出信号Ｓ１０９Ｗ（ｘｐｕｌｓｅ，ｙｐｕｌｓｅ）を生成するためのタイミング信号ＴＭＮＧ（Ｘ，Ｙ）をバースト検出部１０９に出力する。
また、タイミング制御部１１０は、バースト検出部１０９による相互相関結果からピークタイミングを観測し、このピークタイミングから所定時間後に第３の同期検出信号Ｓ１１０（ｃｐｕｌｓｅ）を増幅利得制御部１１１に出力し、ＦＦＴタイミング信号ＴＦＦＴをＯＦＤＭ復調部１０７に出力する。
【０１０５】
図１４は、図１のバースト検出部１０９およびタイミング制御部１１０の具体的な構成例を示す回路図である。
【０１０６】
バースト検出部１０９は、自己相関回路１０９０１、相互相関回路１０９０２、係数テーブル１０９０３、遅延量が３２クロック分に設定された遅延部１０９０４，１０９０５、遅延量が４８クロック分に設定された遅延部１０９０６〜１０９０８、移動平均回路１０９０９〜１０９１３、絶対値計算回路１０９１４〜１０９１６、しきい値回路１０９１７、比較回路１０９１８、タイミング窓Ｘ回路１０９１９、タイミング窓Ｙ回路１０９２０、検出窓回路１０９２１、周波数誤差検出回路１０９２２、およびラッチ回路１０９２３を有している。
また、タイミング制御部１１０は、ピーク位置サーチ（検出）回路（ＰＰＳ）１１００１、位置／タイミング変換回路１１００２（ＰＴＴＣ）およびタイミングカウンタ１１００３を有している。
【０１０７】
受信信号処理回路１０６から供給された信号ｓｙ ｒｅおよびｓｙ ｉｍは、自己相関回路１０９０１、相互相関回路１０９０２、および絶対値計算回路１０９１６に入力される。
また、信号ｓｙ ｒｅは遅延部１０８ｒｅで１６クロック分だけ遅延されて自己相関回路１０９０１に入力される。同様に、信号ｓｙ ｉｍは遅延部１０８ｉｍで１６クロック分だけ遅延されて自己相関回路１０９０１に入力される。
【０１０８】
図１５は、自己相関回路の構成例を示す回路図である。
自己相関回路１０９０１は、図１５に示すように、乗算器１１〜１４、および加算器１５，１６により構成されている。
【０１０９】
自己相関回路１０９０１は、受信信号の先頭に付加されたプリアンブル信号の前半のＸ区間およびＹ区間が１６クロックの周期関数であることを利用して、入力信号ｓｙ ｒｅおよびｓｙ ｉｍと１６クロックの遅延部１０８ｒｅ，１０８ｉｍの出力ｓｙ ｒｅ* およびｓｙ ｉｍ* とを共役複素乗算して自己相関出力ａｃｒｅおよびａｃｉｍを得、遅延部１０９０４〜１０９０７および移動平均回路１０９０９〜１０９１２に出力する。
【０１１０】
具体的には、入力信号ｓｙ ｒｅと遅延信号ｓｙ ｒｅ* とを乗算器１１で複素乗算し、入力信号ｓｙ ｒｅと遅延信号ｓｙ ｉｍ* とを乗算器１２で複素乗算し、入力信号ｓｙ ｉｍと遅延信号ｓｙ ｒｅ* とを乗算器１３で複素乗算し、入力信号ｓｙ ｉｍと遅延信号ｓｙ ｉｍ* とを乗算器１４で複素乗算し、加算器１５で乗算器１１の出力と乗算器１４の出力とを加算することにより自己相関出力信号ａｃｒｅを得、加算器１６で乗算器１２の出力と乗算器１３の出力とを加算することにより自己相関出力信号ａｃｉｍを得る。
【０１１１】
相互相関回路１０９０２は、図１６に示すように、信号ｓｙ ｒｅの入力ラインに対して縦続接続されシフトレジスタを構成する（ｍ−１）個の遅延器２１ｒｅ−１〜２１ｒｅ−m-1 と、入力された信号ｓｙ ｒｅおよび各遅延器２１ｒｅ−１〜２１ｒｅ−m-1 の出力信号に対してそれぞれ係数テーブル１０９０３に設定されている係数を乗算するｍ個の乗算器２２ｒｅ−１〜２２ｒｅ−ｍと、ｍ個の乗算器２２ｒｅ−１〜２２ｒｅ−ｍの出力信号を加算して相互相関出力信号ｃｃ ｒｅを絶対値計算回路１０９１６に出力する加算器２３ｒｅとを有している。
さらに相互相関回路１０９０２は、図１６に示すように、信号ｓｙ ｉｍの入力ラインに対して縦続接続されシフトレジスタを構成する（ｍ−１）個の遅延器２１ｉｍ−１〜２１ｉｍ−m-1 と、入力された信号ｓｙ ｉｍおよび各遅延器２１ｉｍ−１〜２１ｉｍ−m-1 の出力信号に対してそれぞれ係数テーブル１０９０３に設定されている係数を乗算するｍ個の乗算器２２ｉｍ−１〜２２ｉｍ−ｍと、ｍ個の乗算器２２ｉｍ−１〜２２ｉｍ−ｍの出力信号を加算して相互相関出力信号ｃｃ ｉｍを絶対値計算回路１０９１６に出力する加算器２３ｉｍとを有している。
【０１１２】
相互相関回路１０９０２は、入力信号ｓｙ ｒｅおよびｓｙ ｉｍをシフトレジスタに順次書き込んでおき、各タップの値を係数テーブル１０９０３の値と各乗算器２２ｒｅ−１〜２２ｒｅ−ｍ、２２ｉｍ−１〜２２ｉｍ−ｍで乗算して相互相関出力ｃｃ ｒｅおよびｃｃ ｉｍを得る。
なお、本実施形態では、たとえばシフトレジスタのタップ数を３２とし、係数テーブルはプリアンブル信号の後半のＣ６４区間の前３２クロックのデータ値を格納している。
【０１１３】
自己相関回路１０９０１の出力信号ａｃｒｅは、移動平均回路１０９１１に直接および遅延部１０９０６を介して４８クロック分遅延されて入力され、平均化されて（積分されて）、絶対値計算回路１０９１５に入力される。
同様に、自己相関回路１０９０１の出力信号ａｃｉｍは、移動平均回路１０９１２に直接および遅延部１０９０７を介して４８クロック分遅延されて入力され、平均化されて（積分されて）、絶対値計算回路１０９１５に入力される。
そして、絶対値計算回路１０９１５で実部ｒｅと虚部ｉｍを２乗して絶対値（ｒｅ2 ＋ｉｍ2 ）を計算することにより、自己相関電力ＡＣＰが得られ、比較回路１０９１８に出力される。
【０１１４】
また、自己相関回路１０９０１の出力信号ａｃｒｅは、移動平均回路１０９０９に直接および遅延部１０９０４を介して３２クロック分遅延されて入力され、平均化されて（積分されて）、周波数誤差検出回路１０９２２に入力される。
同様に、自己相関回路１０９０１の出力信号ａｃｉｍは、移動平均回路１０９１０に直接および遅延部１０９０５を介して３２クロック分遅延されて入力され、平均化されて（積分されて）、周波数誤差検出回路１０９２２に入力される。
【０１１５】
相互相関回路１０９０２の出力信号ｃｃ ｒｅおよびｃｃ ｉｍは、絶対値計算回路１０９１６で実部ｒｅと虚部ｉｍを２乗して絶対値（ｒｅ2 ＋ｉｍ2 ）を計算することにより、相互相関電力ＣＣＰが得られ、タイミング制御部１１０のピーク位置サーチ回路１１００１に出力される。
【０１１６】
また、入力信号ｓｙ ｒｅおよびｓｙ ｉｍは、絶対値計算回路１０９１４で実部ｒｅと虚部ｉｍを２乗して絶対値（ｒｅ2 ＋ｉｍ2 ）が計算され、さらに、移動平均回路１０９１３に直接および遅延部１０９０８を介して４８クロック分遅延されて入力され、平均化されて（積分されて）、しきい値回路１０９１７に入力される。
【０１１７】
しきい値回路１０９１７は、自己相関のしきい値ｔｈ ａｃが規定され、これに応じた信号が比較回路１０９１８に供給される。
【０１１８】
比較回路１０９１８では、自己相関電力ＡＣＰと自己相関しきい値ｔｈ ａｃとが比較され、その結果がタイミング窓Ｘ回路１０９１９、タイミング窓Ｙ回路１０９２０、および検出窓回路１０９２１に出力される。
これにより、タイミング窓Ｘ回路１０９１９からは、比較回路１０９１８の比較結果にタイミング窓を掛けて、第１の同期検出信号ｘｐｕｌｓｅが増幅利得制御部１１１に出力される。
そして、タイミング窓Ｙ回路１０９２０からは、比較回路１０９１８の比較結果にタイミング窓を掛けて、第２の同期検出信号ｙｐｕｌｓｅが増幅利得制御部１１１に出力される。
【０１１９】
検出窓回路１０９２１は、タイミング制御部１１０のピーク位置サーチ回路１１００１のピーク検出を行うための検出ウィンドウＤＷを生成し、信号Ｓ１０９Ｃとしてピーク位置サーチ回路１１００１に設定する。
本実施形態では、プリアンブル後半のＣ領域の前半で相互相関検出が行われる。
ピーク検出位置の理論値は、Ｃ領域先頭から４８サンプル目に設定されている。検出ウィンドウは後半Ｙ領域での自己相関結果があるしきい値を越えた時点を基準に設定する。
しきい値を使用するため、受信状況などにより、この基準の信頼度は高くない。
そこで、本実施形態においては、検出ウィンドウＤＷは、基準から所定のサンプル数の時点を中心に前後１０クロック程度の範囲で設定する。この範囲は可変とすることも可能である。
【０１２０】
ピーク位置サーチ回路１１００１は、この検出ウィンドウＤＷ内の相互相関結果である相互相関電力値ＣＣＰの最大値とその時の位置を求める。
前述したように、ピークサーチは、それまでの出力の最大値と今回の入力の大小比較により行う。
最大値が得られた検出ウィンドウＤＷ内のタイミングを記憶しておくことで、検出ウィンドウＤＷの最後でピーク位置が確定する。
相互相関のピークは、入力信号と期待値信号が時間軸上で一致した時に得られるので、これをもとにＦＦＴタイミングを生成すれば、最適な動作を行うことができる。
ピーク位置から最適なＦＦＴタイミングまでは３２サンプル（クロック）である。
【０１２１】
ただし、ここでは、検出ウィンドウＤＷの最後のところで検出ウィンドウＤＷ内でのピークがどこだったかを示す位置情報しか得られない。
そこで、位置／タイミング変換回路（ＰＴＴＣ）１１００２は、以下の手順で、ピーク位置サーチ回路１１００１により得られた位置情報を時間軸上のタイミングに変換し、変換データに基づいて１シンボルをカウントするタイミングカウンタ１１００３が最適なＦＦＴタイミング信号ＴＦＦＴを発生（出力）し得るデータを、タイミングカウンタ１１００３にプリセットする。
【０１２２】
位置／タイミング変換回路１１００２は、相互相関のピーク位置と最適なＦＦＴタイミングの関係はあらかじめ分かっているので、検出ウィンドウＤＷの後方端（エッジ）とピーク位置の相対的な関係がわかれば、１シンボルカウンタの値を検出ウィンドウＤＷの後方エッジにおいて最適に、タイミングカウンタ１１００３をプリセットすることができる。
一度プリセットされたカウンタ１１００３は、循環的に１シンボルの期間をカウントしつづけ、毎シンボルごとに一定のタイミングでＦＦＴタイミングＴＦＦＴを出し続ける。
【０１２３】
ここで、位置／タイミング変換回路１１００２がカウンタ１１００３にプリセットするデータについて、図１７（Ａ）〜（Ｄ）に関連付けて説明する。
【０１２４】
図１７（Ａ）〜（Ｄ）は、相互相関ピーク位置とカウンタへのロードデータとの関係を示す図である。
図１７（Ａ）に示すＤＷは検出ウィンドウ、図１７（Ｂ）〜（Ｄ）に示すＣＣＰは相互相関電力、ＣＣはタイミングカウンタのカウンタ値を示している。
図１７（Ａ）〜（Ｄ）の例は、検出ウィンドウＤＷのウィンドウ幅ＷＷが９サンプルに設定された場合である。
タイミングカウンタ１１００３はたとえば減算カウンタにより構成され、ロードされるデータ値ＤＴは、次式に基づいて設定される。
【０１２５】
【数４】
ＤＴ＝３２−（ＷＷ−α） …（４）
【０１２６】
図１７（Ｂ）の例は、検出ウィンドウの前方端から３サンプル目にピークが検出された場合である。
この場合、ウィンドウの後方端で３２−（９−２）＝２５をカウンタ１１００３にロードする。
【０１２７】
図１７（Ｃ）の例は、検出ウィンドウの前方端から５サンプル目にピークが検出された場合である。
この場合、ウィンドウの後方端で３２−（９−４）＝２７をカウンタ１１００３にロードする。
【０１２８】
図１７（Ｄ）の例は、検出ウィンドウの前方端から９サンプル目にピークが検出された場合である。
この場合、ウィンドウの後方端で３２−（９−８）＝３１をカウンタ１１００３にロードする。
【０１２９】
なお、上記（４）式におけるαは、図１７（Ａ）の例では検出ウィンドウの前方端からピークが検出されるまでのサンプル数から１を減じた値に設定しているが、サンプル数をそのまま減じるようにすることも可能である。
【０１３０】
たとえば、検出ウィンドウＤＷの半値幅を１０サンプルとし、検出ウィンドウＤＷの前方端から７サンプル目にピークが検出されたとすると、ウィンドウの後方端で３２−（２０−７）＝１９をロードする。
ピークが１５サンプル目の場合は、３２−（２０−１５）＝２７をロードする。
このようにすることで、ピークの位置情報を実際のタイミング情報に変換することができる。
なお、検出ウィンドウ幅ＷＷは基準位置に対して前後対称に設定することも可能である。
【０１３１】
なお、相互相関値に下限を設け、相関値が下限値以下の場合には、ピーク検出とみなさないように構成することも可能である。
たとえば、０がずっと入力される場合、そのままだとピークがウィンドウ先頭または後端にあったことになってしまうことを防ぐことができる。このような場合はピーク未検出とする。
【０１３２】
また、カウンタをダウンカウンタで構成した場合、０までカウントダウンした後のロード値を変更することで、データシンボルの間に再同期用のリファレンスシンボルが挿入されたパケットに対しても、ＦＦＴタイミングの最適化が行える。
Ｗｉｒｅｌｅｓｓ１３９４システムの場合、プリアンブル後半のＣ領域は、図４に示すように、１６サンプルのガードインターバルＣ１６と６４サンプルのリファレンスデータＣ６４が連続２個繰り返す形式となっている。
そこで、ピーク検出補正後、カウンタが０に戻った後、６３をロードする。
一方、通常のデータシンボルの領域では、７１をロードする。
【０１３３】
また、データシンボル中のリファレンスシンボルへの対応として、リファレンスシンボル位置を計算し、Ｃ領域と同様に１シンボルカウンタの調整を行う。
また、リファレンスシンボルとの境界では、１シンボルカウンタへは８０をロードする。
【０１３４】
図１８（Ａ）〜（Ｄ）は、タイミングカウンタ（シンボルカウンタ）の動作タイミングを示す図である。
なお、図１８（Ｄ）はカウンタ値ＴＣＶを示しており、▲１▼、▲２▼で示すタイミングが検出ウィンドウＤＷの後方端でデータロードが行われるタイミングである。
【０１３５】
また、タイミング制御部１１０では、ピーク位置サーチ回路１１００１により相互相関電力ＣＣＰのピークタイミングを受けて、タイミングカウンタ１１００３では、ピークタイミングから一定時間後に第３の同期検出信号ｃｐｕｌｓｅが増幅利得制御部１１１に出力される。
【０１３６】
図１９（Ａ）〜（Ｇ）は、バースト検出部の自己相関処理から同期検出信号ｘｐｕｌｓｅおよびｙｐｕｌｓｅを出力するまでのタイミングチャートを示す図である。
図１９（Ａ）は入力信号Ｓ１０６（ｓｙ ｒｅ，ｓｙ ｉｍ）のプリアンブルおよびリファレンスの部分を示し、図１９（Ｂ）は遅延部１０８により信号Ｓ１０６を遅延した遅延信号Ｓ１０８を示し、図１９（Ｃ）は自己相関電力ＡＣＰを示し、図１９（Ｄ）はタイミング窓Ｘを示し、図１９（Ｅ）はタイミング窓Ｙを示し、図１９（Ｆ）は第１の同期検出信号ｘｐｕｌｓｅを示し、図１９（Ｇ）が第２の同期検出信号ｙｐｕｌｓｅを示している。
【０１３７】
Ｗｉｒｅｌｅｓｓ１３９４のプリアンブル信号は、図１９（Ａ）および（Ｂ）に示すように、１６クロック周期のＸ区間およびＹ区間がそれぞれ５周期あり、図１９（Ｃ）に示すように、各ＸおよびＹ区間にて自己相関電力ＡＣＰが上昇する。
したがって、図１９（Ａ），（Ｂ），（Ｄ）に示すように、前半のＸ区間にタイミング窓Ｘを掛け、図１９（Ａ），（Ｂ），（Ｅ）に示すように、後半のＹ区間にタイミング窓Ｙを掛けることで、図１９（Ｆ），（Ｇ）に示すように、各区間の到来を検出して第１の同期検出信号ｘｐｕｌｓｅおよび第２の同期検出信号ｙｐｕｌｓｅを出力できる。
【０１３８】
図２０（Ａ）〜（Ｇ）は、バースト検出部の相互相関処理から第３の同期検出信号ｃｐｕｌｓｅおよびＦＦＴタイミング信号ＴＦＦＴを出力するまでのタイミングチャートを示す図である。
図２０（Ａ）は入力信号Ｓ１０６（ｓｙ ｒｅ，ｓｙ ｉｍ）を示し、図２０（Ｂ）は自己相関電力ＡＣＰを示し、図２０（Ｃ）は相互相関電力ＣＣＰを示し、図２０（Ｄ）は検出ウィンドウＤＷを示し、図２０（Ｅ）はカウンタへのロードデータＤＴを示し、図２０（Ｆ）は第３の同期検出信号ｃｐｕｌｓｅを示し、図２０（Ｇ）がＦＦＴタイミング信号ＴＦＦＴを示している。
【０１３９】
本実施形態では、相互相関の係数テーブル１０９０３として、Ｃ６４区間の前３２クロック分のデータ値を用いるので、図２０（Ｃ）に示すように、Ｃ６４区間の３２クロック目に相互相関電力ＣＣＰが最大となる。
図２０（Ｄ）に示すように、相互相関電力ＣＣＰが最大となるタイミングの前後に検出ウィンドウＤＷを設定しておくことで、より正確なピーク検出ができる。そして、図２０（Ｅ）に示すように、検出ウィンドウＤＷの後方端のタイミングで位置／タイミング変換回路１１００２が、最適なＦＦＴタイミング信号ＴＦＦＴを発生（出力）し得るデータを、タイミングカウンタ１１００３にプリセットする。
また、検出したピークタイミングより３２クロック後に、図２０（Ｆ）および（Ｇ）に示すように、第３の同期検出信号ｃｐｕｌｓｅおよびＦＦＴタイミング信号ＴＦＦＴを出力する。
その後、図２０（Ｇ）に示すように、ＦＦＴタイミング信号ＴＦＦＴを６４クロック後に出力し、その後は７２クロック周期で繰り返し出力する。
【０１４０】
周波数誤差検出回路１０９２２では、自己相関出力信号の実部と虚部から位相差を求め、ここから次式（５）に示すように、誤差周波数Δｆを算出する。
【０１４１】
【数５】
Δｆ＝ｔａｎ-1（ａｃｉｍ／ａｃｒｅ）×（１／３２）×２０×１０6 （Ｈｚ）…（５）
【０１４２】
増幅利得制御部１１１は、受信信号処理部１０６からの自動利得制御増幅部１０１による利得制御後のディジタル受信信号Ｓ１０６、Ａ／Ｄコンバータ１０５による受信信号電力観測部１０２の受信信号ＲＳのピークレベルを示すディジタル電界強度信号ＲＳＳＩＤ、バースト検出部１０９からの同期タイミング窓信号としての第１および第２の同期検出信号Ｓ１０９Ｗ（ｘｐｕｌｓｅ，ｙｐｕｌｓｅ）、並びにタイミング制御部１１０による第３の同期検出信号Ｓ１１０（ｃｐｕｌｓｅ）に基づいて、以下に詳述するように、同期バースト検出タイミングに合わせて、自動利得制御増幅部１０１の利得を制御するための制御利得電圧Ｖagc を変化させて利得制御を行って受信信号が最適な信号レベルとなるよう制御して、利得制御信号Ｖagc をＤ／Ａコンバータ１０４を介して自動利得制御増幅部１０１に出力する。
【０１４３】
以下、増幅利得制御部１１１の利得制御動作について、図２１、図２２、および図２３のフローチャートに関連付けて詳述する。
本実施形態では、受信信号のプリアンブル区間内で、高速かつ高性能なレベル補そくを実現するため、３段階のレベル補そくを行う。
【０１４４】
第１段階として、バースト検出開始時（ＳＴ１）には、増幅利得制御部１１１より利得制御信号Ｖagc を最大値で出力し（ＳＴ２）、自動利得制御増幅部１０１の利得を最大（第１の利得）に設定し（ＳＴ３）、遅延部１０８とバースト検出部１０９の組み合わせによりバースト検出を行う。
このとき、Ａ／Ｄコンバータ１０３の出力信号は歪んでしまうが、データ信号では無いので受信信号品質の劣化は招かない。
また、プリアンブル信号が歪んでいても、バースト検出部１０９に自己相関回路１０９０１を用いていることから、検出率を低下させることなくバースト検出が可能である。
【０１４５】
このようにして、受信信号ＲＳの先頭のプリアンブル信号の到来を待つ（ＳＴ４）。
これと並行して、受信信号電力観測部１０２にて受信信号電力を観測し、受信信号電力信号である電界強度信号ＲＳＳＩをＡ／Ｄコンバータ１０５を介してディジタル信号ＲＳＳＩＤとして入力する（ＳＴ５）。
ここでは、前述したように、急激な信号変化に対応するため、平均値ではなく尖頭値（ピーク値）を検波する。なお、バースト検出開始時にリセット信号を与え、尖頭値検波回路をリセットし、それ以降の最大尖頭値を観測する。
【０１４６】
第２段階として、バースト検出時（ＳＴ６）には、バースト検出部１０９による第１の同期検出信号Ｓ１０９Ｗ（ｘｐｕｌｓｅ）を受けて（ＳＴ７）、ディジタル電界強度信号ＲＳＳＩＤのレベルに基づいて利得を計算し（ＳＴ８）、利得制御信号Ｖagc を計算値ＣＶ１に設定し（ＳＴ９）、Ｄ／Ａコンバータ１０４を介して自動利得制御増幅部１０１の利得を計算値ＣＶ１（第２の利得）に設定する（ＳＴ１０）。
【０１４７】
このときの制御利得ＣＧ１は、次式に基づいて計算される。
【０１４８】
【数６】
ＣＧ１〔ｄＢ〕＝ＶＲＳＳＩ〔ｄＢｖ〕−Ｖref1〔ｄＢｖ〕 …（６）
【０１４９】
ここでＶＲＳＳＩは受信信号電力観測部１０２で観測された受信信号電力値を、Ｖref1はＡ／Ｄコンバータ１０３を歪ませない適切な値である第１の基準信号電力値をそれぞれ示している。
【０１５０】
ただし、このときに自動利得制御増幅部１０１の利得は、受信信号電力の尖頭値の算出過程にアナログ信号処理を含んでおり、若干のバラツキが含まれており、荒い利得制御となる。
このため、この利得でＡ／Ｄコンバータ１０３を無歪みで通した後に、増幅利得制御部１１１にて受信信号のディジタル値を積分して正確な信号電力を測定しておく（ＳＴ１１）。
【０１５１】
第３段階として、第２段階にてある程度時間が経過した後、バースト検出部１０９による第２の同期検出信号Ｓ１０９Ｗ（ｙｐｕｌｓｅ）を受けて（ＳＴ１２）、Ａ／Ｄコンバータ１０３を無歪みで通した受信信号Ｓ１０６のディジタル積分値に基づいて利得を計算し（ＳＴ１３）、利得制御信号Ｖagc を計算値ＣＶ２に設定し（ＳＴ１４）、Ｄ／Ａコンバータ１０４を介して自動利得制御増幅部１０１の利得を計算値ＣＶ２（第３の利得）に設定し、最適化する（ＳＴ１５）。
【０１５２】
このときの制御利得ＣＧ２は、次式に基づいて計算される。
【０１５３】
【数７】
ＣＧ２〔ｄＢ〕＝ＶＩ〔ｄＢｖ〕−Ｖref2〔ｄＢｖ〕 …（７）
【０１５４】
ここでＶＩは増幅利得制御部１１１にて積分したＡ／Ｄコンバータ１０３を通過後の受信信号電力値を、Ｖref2は第２の基準信号電力値で、利得制御後の受信信号電力の最適値をそれぞれ示している。
【０１５５】
こうして、最適化された利得値はその後データ信号が終了し、次のバースト検出開始まで固定する（ＳＴ１６）。
【０１５６】
そして、タイミング制御部１１０による第３の同期検出信号Ｓ１１０（ｃｐｕｌｓｅ）が入力されると、上記ステップＳＴ１の処理に移行する。
なお、バースト検出を開始することになるため、受信信号電力観測部１０２にリセット信号を与え、ピーク検出回路１０２１をリセットし、それ以降の最大ピーク値を観測する。
【０１５７】
以上により、最適な利得値への高速かつ正確なレベル補足が実現できる。
【０１５８】
図２４は、図１の増幅利得制御部１１１の具体的な構成例を示す回路図である。
【０１５９】
増幅利得制御部１１１は、図２４に示すように、初期利得テーブル１１１０１、ＲＳＳＩ調整テーブル１１１０２、乗算器１１１０３，１１１０４、加算器１１１０５〜１１１０８、遅延量が４８クロック分の遅延部１１１０９、遅延器１１１１０、対数変換部１１１１１、ステートマシーン回路１１１１２、利得選択回路１１１１３、および制御利得調整テーブル１１１１４を有している。
【０１６０】
この増幅利得制御部１１１は、同期検出のタイミングパルス、すなわちトリガ信号ｒｘｗｎｄｗ、バースト検出部１０９による第１の同期検出信号ｘｐｕｌｓｅおよび第２の同期検出信号ｙｐｕｌｓｅ、並びにタイミング制御部１１０による第３の同期検出信号ｃｐｕｌｓｅに基づくステートマシン構成をとっており、各ステート０〜３において異なる自動利得制御増幅部１０１のゲインａｇｃが出力されるように制御している。
【０１６１】
図２５（Ａ）〜（Ｈ）は、図２３の増幅利得制御部の動作を説明するためのタイミングチャートを示す図である。
図２５（Ａ）は入力信号Ｓ１０６（ｓｙ ｒｅ，ｓｙ ｉｍ）を示し、図２５（Ｂ）はトリガ信号ｒｘｗｎｄｗを示し、図２５（Ｃ）は第１の同期検出信号ｘｐｕｌｓｅを示し、図２５（Ｄ）は第２の同期検出信号ｙｐｕｌｓｅを示し、図２５（Ｅ）は第３の同期検出信号ｃｐｕｌｓｅを示し、図２５（Ｆ）はステートを示し、図２５（Ｇ）は利得制御信号Ｖagc を示し、図２５（Ｈ）は自動利得制御増幅部１０１から出力される受信信号ＲＸを示している。
【０１６２】
以下、図２４の増幅利得制御部における各ステートにおける動作を図２５（Ａ）〜（Ｈ）に関連付けて説明する。
【０１６３】
ステート０（初期モード、 rxwndw 待ち受けモード）
フラグ信号StationID に基づき初期利得テーブル１１１０１から適切な利得を選択する。本実施形態では、最大利得となるように初期利得テーブル１１１０１が設定されている。
そして、図２５（Ｂ），（Ｆ），（Ｇ）に示すように、トリガ信号ｒｘｗｎｄｗの立ち上がりタイミングでこれを利得選択回路１１１１３を通し、制御利得調整テーブル１１１１４から利得制御信号Ｖagc として出力し、ステート１に移行する。
【０１６４】
ステート１（ｘｐｕｌｓｅ待ち受けモード）
図２５（Ｆ），（Ｇ）に示すように、利得制御信号Ｖagc として、初期利得テーブル１１１０１で定まる初期利得（最大利得）を出力する。
Ａ／Ｄコンバータ１０５を介して電界強度信号ＲＳＳＩを受けて受信信号電力に基づくＲＳＳＩ利得gain rssiを加算器１１１０８において式（８）のように算出する。そして、図２５（Ｃ），（Ｆ），（Ｇ）に示すように、第１の同期検出信号ｘｐｕｌｓｅの入力タイミングで、利得選択回路１１１１３の選択利得を初期利得から加算器１１１０８によるＲＳＳＩ利得gain rssiに切り替えて、制御利得調整テーブル１１１１４から利得制御信号Ｖagc として出力し、ステート２に移行する。
【０１６５】
【数８】
gain rssi = rssiref - rssi + ４０ …（８）
【０１６６】
ここで、rssiref はＲＳＳＩ基準値でビット幅を８ビットにする関係上あらかじめ４０減算した値としており、ゲイン計算時に４０を加算して補正している。
【０１６７】
ステート２（ｙｐｕｌｓｅ待ち受けモード）
図２５（Ｆ），（Ｇ）に示すように、利得制御信号Ｖagc として、ＲＳＳＩ利得gain rssiを出力する。
乗算器１１１０３で入力信号ｓｙ ｒｅを二乗し、乗算器１１１０４で入力信号ｓｙ ｉｍを二乗し、これらを加算器１１１０５で加算することにより入力受信信号の振幅を求め、さらに、加算器１１１０６、遅延部１１１０９、および遅延器１１１１０を通してディジタル積分値を求め、対数変換部１１１１１において受信信号レベルａｄｓｓｉを式（９）のように算出する。
【０１６８】
【数９】
ａｄｓｓｉ＝４×１０ｌｏｇ（log(ｒｅ2 ＋ｉｍ2 ） …（９）
【０１６９】
そして、受信信号レベルａｄｓｓｉと利得制御後の受信信号電力の最適値adssiref、および今選択しているＲＳＳＩ利得gain rssiを用いて、ａｄｓｓｉ利得gain rssiを式（１０）のように算出する。そして、図２５（Ｄ），（Ｆ），（Ｇ）に示すように、第２の同期検出信号ｙｐｕｌｓｅの入力タイミングで、利得選択回路１１１１３の選択利得をＲＳＳＩ利得gain rssiから加算器１１１０７によるａｄｓｓｉ利得gain rssiに切り替えて、制御利得調整テーブル１１１１４から利得制御電圧信号Ｖagc として出力し、ステート３に移行する。
【０１７０】
0
【数１０】
【０１７１】
ステート３（ｃｐｕｌｓｅ待ち受けモード）
図２５（Ｆ），（Ｇ）に示すように、利得制御信号Ｖagc として、ａｄｓｓｉ利得gain rssiを出力する。
そして、図２５（Ｅ），（Ｆ）に示すように、第３の同期検出信号ｃｐｕｌｓｅの入力タイミングでステート０に移行する。
ただし，利得制御電圧信号Ｖagc は、ａｄｓｓｉ利得gain rssiを保持する。
【０１７２】
次に、図１の構成による動作を説明する。
【０１７３】
まず、バースト検出を開始するに際して、増幅利得制御部１１１よりトリガ信号rxwndwをトリガとして利得制御信号Ｖagc が最大値に設定されて出力される。この利得制御信号Ｖagc は、Ｄ／Ａコンバータ１０４でアナログ信号に変換されて自動利得制御増幅部１０１に供給される。
自動利得制御増幅部１０１では、アナログ信号である利得制御信号Ｖagc を受けて、利得が最大の第１の利得に設定される。
この状態において、受信信号ＲＳの入力待ち状態となる。
【０１７４】
このような状態において、まず、受信信号ＲＳの先頭のプリアンブル信号が自動利得制御増幅部１０１に入力される。
自動利得制御増幅部１０１では、受信信号ＲＳのプリアンブル信号の前半の略Ｘ区間が最大利得をもって増幅され、信号ＲＸとしてＡ／Ｄコンバータ１０３に出力される。
これと並行して、受信信号ＲＳのプリアンブル信号が受信信号電力観測部１０２に入力される。受信信号電力観測部１０２において、受信信号ＲＳの電力が観測されてピーク電圧が測定され、入力される受信信号レベルに応じた値をとる電圧信号である電界強度信号ＲＳＳＩに変換されてＡ／Ｄコンバータ１０５に出力される。
この受信信号電力信号である電界強度信号ＲＳＳＩは、Ａ／Ｄコンバータ１０５を介してディジタル信号ＲＳＳＩＤとして増幅利得制御部１１１に入力される。
【０１７５】
Ａ／Ｄコンバータ１０３では、受信信号ＲＳのプリアンブル信号部分がアナログ信号からディジタル信号に変換され信号ＲＸＤとして受信信号処理部１０６に供給される。
このとき、Ａ／Ｄコンバータ１０３の出力信号は歪んでしまうが、データ信号では無いので受信信号品質の劣化は招かない。
【０１７６】
受信信号処理部１０６においては、入力したディジタル受信信号ＲＸＤがベースバンド信号ｂｂ ｒｅ（実部）およびｂｂ ｉｍ（虚部）に変換され、ベースバンド信号のサンプリング周波数が低い周波数に変換される。
そして、このときはバースト検出部１０９による誤差検出周波数Δｆが供給されていないことから、周波数オフセットの補正は行われず、信号Ｓ１０６（ｓｙ ｒｅおよびｓｙ ｉｍ）が生成され、ＯＦＤＭ復調部１０７、遅延部１０８、およびバースト検出部１０９に出力される。
【０１７７】
遅延部１０８では、受信信号処理部１０６の出力信号Ｓ１０６、すなわち信号ｓｙ ｒｅおよびｓｙ ｉｍが、バースト検出のためにバースト周期分遅延されて、信号Ｓ１０８としてバースト検出部１０９に出力される。
バースト検出部１０９では、受信信号処理部１０６による信号Ｓ１０６（ｓｙ ｒｅおよびｓｙ ｉｍ）と遅延部１０８による遅延信号Ｓ１０８との自己相関および相互相関がとられる。
そして、自己相関結果に基づいて、通信システムの定めた周期のバースト信号の検出が行われ、まず、プリアンブル信号の前半Ｘ区間を検出したことを示す第１の同期検出信号Ｓ１０９Ｗ（ｘｐｕｌｓｅ）が生成されて、増幅利得制御部１１１に出力される。
なお、プリアンブル信号が歪んでいても、バースト検出部１０９に自己相関回路を用いていることから、検出率を低下させることなくバースト検出が可能である。
【０１７８】
また、バースト検出部１０９では、自己相関結果に基づいて受信信号の実部と虚部の位相差から誤差周波数が算出され誤差検出周波数Δｆが生成されて、受信信号処理部１０６に出力される。
【０１７９】
増幅利得制御部１１１では、バースト検出部１０９によるバースト同期検出信号Ｓ１０９Ｗ（ｘｐｕｌｓｅ）を受けて、ディジタル電界強度信号ＲＳＳＩＤのレベルに基づいて利得が計算されて、利得制御信号Ｖagc が計算値ＣＶ１に設定される。
この利得制御信号Ｖagc は、Ｄ／Ａコンバータ１０４でアナログ信号に変換されて自動利得制御増幅部１０１に供給される。
自動利得制御増幅部１０１では、アナログ信号である利得制御信号Ｖagc を受けて、利得が計算値の第２の利得に設定される。
ただし、このときに自動利得制御増幅部１０１の利得は、受信信号電力の尖頭値の算出過程にアナログ信号処理を含んでおり、若干のバラツキが含まれており、荒い利得制御となっている。
【０１８０】
自動利得制御増幅部１０１では、受信信号ＲＳのプリアンブル信号の残りのＸ区間および後半のＹ区間が受信信号レベルに応じた第２の利得をもって増幅され、信号ＲＸとしてＡ／Ｄコンバータ１０３に出力される。
Ａ／Ｄコンバータ１０３では、受信信号ＲＳのプリアンブル信号部分がアナログ信号からディジタル信号に変換され信号ＲＸＤとして受信信号処理部１０６に供給される。
このとき、Ａ／Ｄコンバータ１０３の入力信号はＡ／Ｄコンバータ１０３を歪ませない適切な値に基づいた利得で増幅されていることから、Ａ／Ｄコンバータ１０３の出力信号には歪みが発生しない。
【０１８１】
受信信号処理部１０６においては、入力したディジタル受信信号ＲＸＤがベースバンド信号ｂｂ ｒｅ（実部）およびｂｂ ｉｍ（虚部）に変換され、ベースバンド信号のサンプリング周波数が低い周波数に変換される。
そして、受信信号処理部１０６では、バースト検出部１０９による誤差検出周波数Δｆに基づいて周波数オフセットの補正が行われて、信号Ｓ１０６（ｓｙ ｒｅおよびｓｙ ｉｍ）が生成され、ＯＦＤＭ復調部１０７、遅延部１０８、およびバースト検出部１０９に出力される。
【０１８２】
遅延部１０８では、受信信号処理部１０６の出力信号Ｓ１０６、すなわち信号ｓｙ ｒｅおよびｓｙ ｉｍが、バースト検出のためにバースト周期分遅延されて、信号Ｓ１０８としてバースト検出部１０９に出力される。
バースト検出部１０９では、受信信号処理部１０６による信号Ｓ１０６（ｓｙ ｒｅおよびｓｙ ｉｍ）と遅延部１０８による遅延信号Ｓ１０８との自己相関および相互相関がとられる。
そして、自己相関結果に基づいて、通信システムの定めた周期のバースト信号の検出が行われ、プリアンブル信号の後半Ｙ区間を検出したことを示す同期検出信号Ｓ１０９Ｗ（ｙｐｕｌｓｅ）が生成されて、増幅利得制御部１１１に出力される。
【０１８３】
また、バースト検出部１０９では、自己相関結果に基づいて受信信号の実部と虚部の位相差から誤差周波数が算出され誤差検出周波数Δｆが生成されて、受信信号処理部１０６に出力される。
【０１８４】
増幅利得制御部１１１においては、受信信号電力に基づく利得でＡ／Ｄコンバータ１０３を無歪みで通した信号Ｓ１０６を受けて、受信信号のディジタル値が積分されて正確な信号電力が測定される。
また、増幅利得制御部１１１では、バースト検出部１０９による第２の同期検出信号Ｓ１０９Ｗ（ｙｐｕｌｓｅ）を受けて、Ａ／Ｄコンバータ１０３を無歪みで通した受信信号Ｓ１０６のディジタル積分値に基づいて利得が計算されて、利得制御信号Ｖagc が計算値ＣＶ２に設定される。
【０１８５】
この利得制御信号Ｖagc は、Ｄ／Ａコンバータ１０４でアナログ信号に変換されて自動利得制御増幅部１０１に供給される。
自動利得制御増幅部１０１では、アナログ信号である利得制御信号Ｖagc を受けて、利得が最適な計算値の第３の利得に設定される。
【０１８６】
自動利得制御増幅部１０１では、受信信号ＲＳのプリアンブル信号の残りのＹ区間およびＣ１６以降のリファレンスＣ６４やデータが受信信号レベルに応じた第３の利得をもって増幅され、信号ＲＸとしてＡ／Ｄコンバータ１０３に出力される。
Ａ／Ｄコンバータ１０３では、受信信号ＲＳのリファレンスＣ６４やデータ部分がアナログ信号からディジタル信号に変換され信号ＲＸＤとして受信信号処理部１０６に供給される。
このとき、Ａ／Ｄコンバータ１０３の入力信号はＡ／Ｄコンバータ１０３を歪ませない最適な値に基づいた利得で増幅されていることから、Ａ／Ｄコンバータ１０３の出力信号には歪みが発生しない。
【０１８７】
受信信号処理部１０６においては、入力したディジタル受信信号ＲＸＤがベースバンド信号ｂｂ ｒｅ（実部）およびｂｂ ｉｍ（虚部）に変換され、ベースバンド信号のサンプリング周波数が低い周波数に変換される。
そして、バースト検出部１０９による誤差検出周波数Δｆに基づいて周波数オフセットの補正が行われて、信号Ｓ１０６（ｓｙ ｒｅおよびｓｙ ｉｍ）が生成され、ＯＦＤＭ復調部１０７、遅延部１０８、およびバースト検出部１０９に出力される。
【０１８８】
遅延部１０８では、受信信号処理部１０６の出力信号Ｓ１０６、すなわち信号ｓｙ ｒｅおよびｓｙ ｉｍが、バースト検出のためにバースト周期分遅延されて、信号Ｓ１０８としてバースト検出部１０９に出力される。
バースト検出部１０９では、受信信号処理部１０６による信号Ｓ１０６（ｓｙ ｒｅおよびｓｙ ｉｍ）と遅延部１０８による遅延信号Ｓ１０８との自己相関がとられ、またプリアンブル後半のＣ領域の前半で相互相関がとられる。
また、バースト検出部１０９においては、自己相関結果に基づいて検出窓回路１０９２１によりタイミング制御部１１０のピーク位置サーチ回路１１００１のピーク検出を行うための検出ウィンドウＤＷが生成され、タイミング制御部１１０のピーク位置サーチ回路１１００１に設定される。
そして、相互相関結果である相互相関電力がタイミング制御部１１０に供給される。
【０１８９】
ピーク位置サーチ回路１１００１では、この検出ウィンドウＤＷ内の相互相関結果である相互相関電力値ＣＣＰの最大値とその時の位置が求められる。
ただし、ここでは、検出ウィンドウＤＷの最後のところで検出ウィンドウＤＷ内でのピークがどこだったかを示す位置情報しか得られない。
次いで、位置／タイミング変換回路１１００２において、ピーク位置サーチ回路１１００１により得られた位置情報が時間軸上のタイミングに変換され、変換データに基づいて１シンボルをカウントするタイミングカウンタ１１００３が最適なＦＦＴタイミング信号ＴＦＦＴを発生（出力）し得るデータが、タイミングカウンタ１１００３にプリセットされる。
一度プリセットされたカウンタ１１００３は、循環的に１シンボルの期間をカウントしつづけ、毎シンボルごとに一定のタイミングでＦＦＴタイミング信号ＴＦＦＴを出し続ける。
そして、ピークタイミングから所定時間後に第３の同期検出信号Ｓ１１０（ｃｐｕｌｓｅ）が増幅利得制御部１１１に出力され、プリセットデータがダウンカウントされた時点でＦＦＴタイミング信号ＴＦＦＴがＯＦＤＭ復調部１０７に出力される。
【０１９０】
第３の同期検出信号Ｓ１１０（ｃｐｕｌｓｅ）を受けた増幅利得制御部１１１では、初期モード、すなわちトリガ信号ｒｘｗｎｄｗの待ち受けモードに戻る。以降、最適化された利得値はその後データ信号が終了し、次のバースト検出開始まで固定される。
【０１９１】
ＯＦＤＭ復調部１０７では、受信信号処理部１０６の出力信号Ｓ１０６、すなわち信号ｓｙ ｒｅおよびｓｙ ｉｍがタイミング制御部１１０により供給されるＦＦＴタイミング信号ＴＦＦＴに同期して高速離散フーリエ変換されＯＦＤＭ信号が復調される。
【０１９２】
以上説明したように、本第１の実施形態によれば、バースト検出部１０９および増幅利得制御部１１１により受信信号（パケット）の先頭に付加されている同期用のトレーニング信号（バースト信号）を用いてＡＧＣ制御と周波数オフセット補正を行い、引き続いて相互相関検出用の検出ウィンドウ期間を設けて、タイミング制御部１１０で検出ウィンドウＤＷ内で相互相関のピーク検出を行い、ウィンドウの最後部（後方端）においてＯＦＤＭシンボル区間をカウントするカウンタ１１００３にピーク位置に対応したデータをロードするので、伝送路の状況によらずに、最適なＦＦＴタイミングを設定することが可能となる。
【０１９３】
また、検出用のウィンドウ幅を状況に応じて可変とすることができ、これにより受信状況に応じてその幅を設定することができ、効率良く伝送路に応じた最適なＦＦＴタイミングを設定することが可能となる。
【０１９４】
また、相互相関値に下限を設け、相関値が下限値以下の場合には、ピーク検出とみなさないように構成することにより、たとえば、０がずっと入力される場合、そのままだとピークがウィンドウ先頭または後端にあったことになってしまうことを防ぐことができる。
【０１９５】
また、カウンタをダウンカウンタで構成し、０までカウントダウンした後のロード値を変更することにより、データシンボルの間に再同期用のリファレンスシンボルが挿入されたパケットに対しても、簡単にＦＦＴタイミングの最適化が行える。
【０１９６】
また、本第１の実施形態によれば、バースト検出開始を示すトリガ信号を受けると、最大値をもって増幅するように利得制御信号を自動利得制御増幅部１０１に出力し、バースト検出部１０９により第１のバースト同期検出信号を受けると、受信信号電力観測部１０２で検出された受信信号電力値に基づいて第２の利得を計算し、当該第２の利得をもって増幅するように利得制御信号を自動利得制御増幅部１０１に出力し、第２の利得で増幅されたディジタル受信信号を受けて積分し受信信号電力値を求め、バースト検出部１０９により第２のバースト同期検出信号を受けると、求めた受信信号電力値に基づいて第３の利得を計算し、当該第３の利得をもって増幅するように利得制御信号を自動利得制御増幅部１０１に出力する増幅利得制御部１１１を設けたので、以下の効果を得ることできる。
【０１９７】
高速かつ正確なレベル補側を行うことが可能となる。その結果、無線ＬＡＮ等のバースト同期型通信システムにおいて、高性能な受信品質を実現できる利点がある。
【０１９８】
また、プリアンブル信号が２段階に分けてバースト検出できる場合には、最初のバースト検出時に荒い利得制御を、次のバースト検出時に精密な利得制御を行うことで、最初のバースト検出のタイミングが誤った場合のリカバリーを行うことができる。
また、ディジタル積分される信号のパターンを特定でき、より正確なレベル補そくができる。
また、最初のバースト検出が誤りであった場合でも、２回目のバースト検出ができるか否かで判別ができ、誤ったタイミングでのレベル補そくを回避できる。
【０１９９】
なお、１回目のバースト検出の後、一定時間たっても２回目のバースト検出がなされなかった場合には、レベル補そくをリセットして、レベル補そくの第１段階に戻るようにすることで、次に来るバースト信号をより高確率で検出可能とすることができる。
【０２００】
また、同期転送モードをサポートしていて、データ信号中に一定期間ごとにリファレンス信号を挿入してある場合には、リファレンス信号ごとにレベル補そくの微調整を行うことで、マルチパス環境下でのレベル補そくをより正確に実現することができる利点がある。
【０２０１】
第２実施形態
図２６は、本発明に係るＦＦＴタイミング生成回路を適用したバースト同期復調装置の第２の一実施形態を示すブロック構成図である。また、図２７は、本第２の実施形態に係る図２６のバースト検出部およびタイミング制御部の具体的な構成例を示す回路図である。
【０２０２】
本第２の実施形態が上述した第１の実施形態と異なる点は、バースト検出部およびタイミング制御部にフレーム同期機能を追加したことにある。
具体的には、本第２の実施形態では、フレーム同期用のデータ（既知）と入力データの相互相関を計算し、検出ウィンドウ内でかつ検出しきい値を超えたものにつきピーク検出を行い、同期が確立した後は、受信側（移動局側）の基準クロックで数えたフレーム周期に基づいて検出ウィンドウを設定し、追従性と安定度の高いバースト同期システムを構成することにより、受信信号の復調タイミングのさらなる適正化を実現している。
本第２の実施形態では、図１４の構成に加えて、タイミング制御部１１０Ａに、フレーム同期回路１１００４を設けている。
【０２０３】
以下、本第２の実施形態のフレーム同期システムの基本原理、および図２６および図２７の新たに追加された部分の具体的な構成および機能についてを順を追って説明する。
【０２０４】
このような動作条件を備えたフレーム同期システムを実現するには、
Ａ）送信側（基地局側）のフレーム周期を受信側（移動局側）で忠実に再現する、
Ｂ）かつ、基地局のフレーム周期の変化に対する追従性を高くする
ということが必要である。
【０２０５】
Ａ）の条件を満たすには、フレーム同期タイミングのずれを多くのフレームにわたって平均化することが必要である。
実際に各フレームで検出できるずれは、１クロック単位であるが、これを多数集めて平均化すると少数点以下の精度で送信側（基地局側）の周期を再現できる。
しかし、このままだと、Ｂ）の条件、すなわち基地局側のフレーム周期が変化した場合に追従することができない。これは平均化回路に大きなずれ量が入力しても、平均結果にすぐに反映されないからである。
そこで、しきい値を超える相関値が得られた場合、そのピークタイミングを使ってフレームカウンタ自体を直接補正する。
１フレーム当たりのフレーム周期の変化量が検出ウィンドウ幅の半分以下であれば、相関検出できている限り追従することが可能である。
【０２０６】
図２８は、図２７のフレーム同期回路の構成例を示すブロック図である。
このフレーム同期回路１１００４は、図２８に示すように、ピーク検出回路２０１、同期判定回路２０２、フレーム周期カウンタ２０３、平均化回路２０４、および補正値セット回路としての加算器２０５を有している。
【０２０７】
ピーク検出回路２０１は、バースト検出部１０９Ａの相互相関用絶対値計算回路１０９１６により形成された相互相関電力ＣＣＰを入力し、フレーム周期カウンタ２０３により設定される期待タイミングを中心として設定した検出ウィンドウＤＴＷ内で、かつ検出しきい値ｔｈ ｃｃを超えたものにつきピーク検出を行い、期待タイミングとピーク検出位置とのずれを信号Ｓ２０１として平均化回路２０４に出力する。
また、ピーク検出回路２０１は、検出ウィンドウＤＴＷ内でピーク検出を行った場合に、そのピーク値が検出しきい値ｔｈ ｃｃを超えていない場合（小さい場合）には相関は未検出と判定してずれ量を示す信号Ｓ２０１を平均化回路２０４に出力しない。
また、ピーク検出回路２０１は、最初にフレーム同期を引き込む場合には、検出ウィンドウを常に開けた状態で相関ピーク検出を行い、最初に検出しきい値ｔｈ ｃｃを超えた時点を同期検出とみなして制御を開始する。
【０２０８】
同期判定回路２０２は、ピーク検出回路２０１の出力信号Ｓ２０１ａを受けて同期検出が行われたか否かを判定し、同期検出が行われた場合に、ピーク検出回路２０１の出力信号Ｓ２０１ａによりフレーム周期カウンタ２０３の、たとえば同期検出の期待タイミングのカウント値（たとえば０）としてセットさせる。
【０２０９】
フレーム周期カウンタ２０３は、自局の基準クロックによってフレーム周期をカウントするカウンタで、セットされるカウント値を動作周期とし、この動作周期に基づいて、ピーク検出回路２０１に指示する検出ウィンドウＤＴＷの窓タイミングを生成する。
なお、同期が確立した後、受信側（移動局側）の基準クロックで数えたフレーム周期に基づいて検出ウィンドウが設定される。
また、フレーム周期カウンタ２０３は、加算器２０５の出力により補正値が信号Ｓ２０５としてロードされてカウント値が補正される。
そして、フレーム周期カウンタ２０３は、補正されたカウント値に基づく期待タイミングでＦＦＴタイミング信号ＴＦＦＴの出力タイミングを微調整するように信号Ｓ２０３をタイミングカウンタ１１００３Ａに出力する。
【０２１０】
平均化回路２０４は、ピーク検出回路２０１により信号Ｓ２０１として入力されたフレーム同期のピーク検出結果とフレーム周期カウンタ２０３による同期検出の期待タイミングのずれを平均化し、その結果を補正値Ｓ２０４として加算器２０５に出力する。
平均化回路２０４は、積分回路を含み、出力のうちある範囲の上位ビット（整数部）を第１の補正値ＡＤＪ１として、この上位ビットを差し引いた下位ビット（小数部）部分は符号を含めて積算回路によって毎フレームごとに積算し、そのキャリィ周期に対応して第１の補正値ＡＤＪ１に対してさらに第２の補正値ＡＤＪ２、たとえば±１の補正を加え、補正値Ｓ２０４として加算器２０５に出力する。
【０２１１】
図２９は、図２８の平均化回路２０４の構成例を示す回路図である。
この平均化回路２０４は、図２９に示すように、遅延部２０４１，２０４２、加算器２０４３，２０４４，２０４５、増幅器２０４６，２０４７、絶対値計算回路２０４８、セレクタ２０４９，２０５０、および数値制御発振器（ＮＣＯ）２０５１を有している。
そして、遅延部２０４１，２０４２、加算器２０４３，２０４４、および増幅器２０４６，２０４７により積分回路が構成されている。
【０２１２】
図２９の平均化回路２０４は、ずれの値を符号付８ビット、平均化回路２０４の出力を符号付１７ビットとした場合である。
積分回路の直接および積分のゲイン設定にもよるが、上位７ビットを「整数」部分とみなすと、最大９ビットシフトになるので５００回程度の平均に相当する。
そして、下位ビットの部分を数値制御発振器（ＮＣＯ）２０５１に入力することで、少数点以下のずれを足し合わせて、１クロック相当分になったところで、前述の整数部分とを加算器２０４５で合わせて補正データＳ２０４とする。
【０２１３】
この構成により、上記の例では送信側（基地局）と受信側（移動局）の基準クロック誤差を約１０００分の１クロックの精度で補正できる。
これは数百フレーム連続でフレーム同期の相関検出ができない伝送状況が続いてもフレーム同期は保ったままであることを意味する。伝送状況が回復後、直ちに送受信動作に移ることができる。
【０２１４】
図３０は、図２９の数値制御発振器（ＮＣＯ）の構成例を示す回路図である。
この数値制御発振器２０５１は、図３０に示すように、加算器２０５１１、フリップフロップ（ＦＦ）２０５１２，２０５１３、オーバーフロー検出回路２０５１４を有している。
すなわち、数値制御発振器２０５１は、入力ビット幅と同じビット幅の積分回路で構成されている。
【０２１５】
図３１（Ａ），（Ｂ）は、下位ビットの積算の様子を示す図である。
図３１（Ａ）は入力ｎｃｏｉｎが０より大きい場合、図３１（Ｂ）は入力ｎｃｏｉｎが０より小さい場合をぞれぞれ示している。
符号を付けて１１ビットの入力ｎｃｏｉｎが０より大きい場合、入力ｎｃｏｉｎは「０１０（１６進数）」、「１００（１６進数）」の場合であり、入力ｎｃｏｉｎが０より小さい場合、入力ｎｃｏｉｎは「１０１（１６進数）」、「０１１（１６進数）」の場合である。
そして、オーバーフロー、ゼロクロス時にキャリィを第２の補正値ＡＤＪ２（±１）として出力する。
【０２１６】
図３２は、図３０の数値制御発振器のオーバーフロー検出の状態を示す図である。
図３２に示すように、ディフォルトの場合、第２の補正値ＡＤＪ２は０である。
【０２１７】
「０１０」の場合、入力ｎｃｏｉｎ〔１０〕が０、フリップフロップ２０５１２の出力ｎｃｏ〔１０〕が１、フリップフロップ２０５１３の出力ｏｖｆが０である。この場合のｎｃｏステータスは、ｎｃｏｉｎ＞０、かつ、ｎｃｏオーバーフローであり、第２の補正値ＡＤＪ２は＋１となる。
【０２１８】
「０１１」の場合、入力ｎｃｏｉｎ〔１０〕が１、フリップフロップ２０５１２の出力ｎｃｏ〔１０〕が１、フリップフロップ２０５１３の出力ｏｖｆが０である。この場合のｎｃｏステータスは、ｎｃｏｉｎ＜０、かつ、ｎｃｏゼロクロスであり、第２の補正値ＡＤＪ２は−１となる。
【０２１９】
「１００」の場合、入力ｎｃｏｉｎ〔１０〕が０、フリップフロップ２０５１２の出力ｎｃｏ〔１０〕が０、フリップフロップ２０５１３の出力ｏｖｆが１である。この場合のｎｃｏステータスは、ｎｃｏｉｎ＞０、かつ、ｎｃｏゼロクロスであり、第２の補正値ＡＤＪ２は−１となる。
【０２２０】
「１０１」の場合、入力ｎｃｏｉｎ〔１０〕が１、フリップフロップ２０５１２の出力ｎｃｏ〔１０〕が０、フリップフロップ２０５１３の出力ｏｖｆが１である。この場合のｎｃｏステータスは、ｎｃｏｉｎ＜０、かつ、ｎｃｏアンダーフローであり、第２の補正値ＡＤＪ２は−１となる。
【０２２１】
加算器２０５は、平均化回路２０４による補正値を基準の周期に加算し、フレーム周期の補正値としてフレーム周期カウンタ２０３のカウント値としてセットする。
【０２２２】
次に、図２８のフレーム同期回路１１００４の動作を、図３３（Ａ）〜（Ｄ）、図３４（Ａ）〜（Ｄ）、および図３５（Ａ）〜（Ｄ）に関連付けて説明する。
【０２２３】
図３３（Ａ）〜（Ｄ）、図３４（Ａ）〜（Ｄ）は、本第２の実施形態に係るフレーム同期の動作タイミング例を示すタイミングチャートである。
なお、図３３（Ａ）は検出ウィンドウＤＴＷ、図３３（Ｂ）は相互相関電力ＣＣＰ、図３３（Ｃ）はずれを示す信号Ｓ２０１、図３３（Ｄ）はフレーム周期カウンタ２０３のカウント値ＣＮＴをそれぞれ示している。
同様に、図３４（Ａ）は検出ウィンドウＤＴＷ、図３４（Ｂ）は相互相関電力ＣＣＰ、図３４（Ｃ）はずれを示す信号Ｓ２０１、図３４（Ｄ）はフレーム周期カウンタ２０３のカウント値ＣＮＴをそれぞれ示している。
【０２２４】
また、図３５（Ａ）〜（Ｄ）は、本第２の実施形態に係るフレーム同期の初期引き込み時の動作タイミング例を示すタイミングチャートである。
図３５（Ａ）は検出ウィンドウＤＴＷ、図３５（Ｂ）は相互相関電力ＣＣＰ、図３５（Ｃ）は連続同期数ＣＳＮ、図３５（Ｄ）は同期フラグＦＬＧをそれぞれ示している。
【０２２５】
まず、図３３（Ａ）〜（Ｄ）に関連付けてフレーム同期の動作について説明する。
【０２２６】
この場合、検出ウィンドウＤＴＷは、図３３（Ａ），（Ｄ）に示すように、カウンタ値１００を中心に幅７クロックで設定されている。
この例では、実際の相互相関電力（相関値）ＣＣＰのピークは、ピーク検出回路２０１で、図３３（Ｂ），（Ｄ）に示すように、カウンタ値１００ではなく２クロックずれた９８で得られている。
これは基地局の基準クロックでカウントしたフレーム周期の方が移動局側の基準クロックでカウントしたフレーム周期より長いことを意味する。すなわち、移動局側のクリスタルの発振周波数が高い。
このような場合には、フレームカウンタの値を＋２してやれば、次回のフレームでは理想的には相関ピークは同じ位置９８で得られる。
このずれ量＋２は、信号Ｓ２０１として平均化回路２０４に入力されており、受信フレーム数の増加につれて補正値出力は０から＋２に近づいていく。
これにより、相関値のピーク検出は期待タイミングのカウンタ値１００で得られるようになる。
【０２２７】
次に、図３４（Ａ）〜（Ｄ）に関連付けてフレーム同期の動作について説明する。これは、検出ウィンドウ内で相関値がしきい値を超えなかった場合の動作が示してある。
【０２２８】
この状態は、たとえば受信状況が一時的に悪化した場合などに生じる。
このような場合、検出ウィンドウＤＴＷ内での相関ピークは必ずしも意味のあるものではない。
そのようなピーク検出タイミングに基づいてフレーム周期カウンタを制御するとフレーム同期はずれの原因となる。
そのため、相関値がしきい値を超えない場合には、フレーム周期カウンタ２０３のカウント値の修正および平均化回路２０４へのデータ入力は行わない。
【０２２９】
次に、図３５（Ａ）〜（Ｄ）に関連付けて初期引き込み時の動作を説明する。
【０２３０】
最初にフレーム同期を引き込む場合には、検出ウィンドウを常に開けた状態で相互相関値のピーク検出を行い、最初にしきい値を超えた時点を同期検出とみなして制御を開始する。この例では、連続３回の同期検出で、同期確立と同期判定回路２０により判定される。
次回以降そのタイミングで相関値のピーク検出ができればフレーム同期がとれた状態であり、連続して同じタイミングで相関検出できなければ、最初の検出は誤検出とみなされ、図３５（Ｃ）に示すように、初期の相関検出待ち状態に戻る。
【０２３１】
本第２の実施形態によれば、上述した第１の実施形態の効果に加えて、伝送路の状態が安定でない無線通信において、一度確立したフレーム同期を比較的長い間保ち続けることができる。
また、Ｗｉｒｅｌｅｓｓ１３９４のように基地局のフレーム周期が他のシステムに追従しなければならないような場合について、同期の精度と追従性という本来相反する性能を両立させることができるという利点がある。
その結果、伝送路の状況によらずに、最適なＦＦＴタイミングを設定することが可能となる。
【０２３２】
なお、上述した第２の実施形態では、ピーク検出用のしきい値として一つのしきい値を用いた場合を例に説明したが、複数のしきい値を用いてカウンタのセットやずれの平均化回路への取り込み制御を行う等、種々の態様が可能である。
たとえば第１のしきい値と、この第１のしきい値より低い第２のしきい値を用い、相関値のピークが第１のしきい値より大きい場合には、カウンタのセットおよびずれの取り込みを行い、第２のしきい値より小さい場合には、カウンタのセットは行わないが、ずれの取り込みは行うようにする等のより細かな制御を行うようにすることも可能である。
【０２３３】
【発明の効果】
以上説明したように、本発明によれば、伝送路の状況によらずに、最適なＦＦＴタイミングを設定することが可能となる。
【０２３４】
また、検出用のウィンドウ幅を状況に応じて可変とすることができ、これにより受信状況に応じてその幅を設定することができ、効率良く伝送路に応じた最適なＦＦＴタイミングを設定することが可能となる。
【０２３５】
また、相互相関値に下限を設け、相関値が下限値以下の場合には、ピーク検出とみなさないように構成することにより、たとえば、０がずっと入力される場合、そのままだとピークがウィンドウ先頭または後端にあったことになってしまうことを防ぐことができる。
【０２３６】
また、カウンタをダウンカウンタで構成し、０までカウントダウンした後のロード値を変更することにより、データシンボルの間に再同期用のリファレンスシンボルが挿入されたパケットに対しても、簡単にＦＦＴタイミングの最適化が行える。
【０２３７】
また、本発明によれば、伝送路の状態が安定でない無線通信において、一度確立したフレーム同期を比較的長い間保ち続けることができる。
また、Ｗｉｒｅｌｅｓｓ１３９４のように基地局のフレーム周期が他のシステムに追従しなければならないような場合について、同期の精度と追従性という本来相反する性能を両立させることができる。
【図面の簡単な説明】
【図１】本発明に係るＦＦＴタイミング生成回路を適用したバースト同期復調装置の一実施形態を示すブロック構成図である。
【図２】ＩＥＥＥ８０２. １１ａシステムの代表的なプリアンブル信号を含むバースト信号部を示す図である。
【図３】ＢＲＡＮシステムの代表的なプリアンブル信号を含むバースト信号部を示す図である。
【図４】Ｗｉｒｅｌｅｓｓ１３９４システムの代表的なプリアンブル信号を含むバースト信号部を示す図である。
【図５】Ｗｉｒｅｌｅｓｓ１３９４システムにおいて一定期間以上のデータ信号区間にリファレンス信号ＲＥＦを挿入している信号形態を示す図である。
【図６】Ｗｉｒｅｌｅｓｓ１３９４システムにおけるフレーム構造を示す図である。
【図７】（Ａ）および（Ｂ）は、ＯＦＤＭデータシンボルにおいてデータ部の前にそのデータの最後の部分を繰り返すガードインターバルを付加する手法（Cyclic Extension法）を説明するための図である。
【図８】（Ａ）〜（Ｄ）は、ＦＦＴへのデータ取り込みタイミングについての例を示す図である。
【図９】図１の自動利得制御増幅部の具体的な構成を示す回路図である。
【図１０】図９の利得制御増幅器の利得制御特性例を示す図である。
【図１１】受信信号の入力レベルに対する受信信号電力観測部の出力特性を示す図である。
【図１２】図１の受信信号処理部の具体的な構成例を示す回路図である。
【図１３】図１のＯＦＤＭ復調部の構成を説明するための図である。
【図１４】図１のバースト検出部およびタイミング制御部の具体的な構成例を示す回路図である。
【図１５】図１４の自己相関回路の構成例を示す回路図である。
【図１６】図１４の相互相関回路の構成例を示す回路図である。
【図１７】（Ａ）〜（Ｄ）は、相互相関ピーク位置とカウンタへのロードデータとの関係を示す図である。
【図１８】（Ａ）〜（Ｄ）は、タイミングカウンタ（シンボルカウンタ）の動作タイミングを示す図である。
【図１９】（Ａ）〜（Ｇ）は、バースト検出部の自己相関処理から同期検出信号ｘｐｕｌｓｅおよびｙｐｕｌｓｅを出力するまでのタイミングチャートを示す図である。
【図２０】（Ａ）〜（Ｇ）は、バースト検出部の相互相関処理から同期検出信号ｃｐｕｌｓｅおよびＦＦＴタイミング信号ＴＦＦＴを出力するまでのタイミングチャートを示す図である。
【図２１】本発明に係る増幅利得制御部における利得制御動作の第１段階を説明するためのフローチャートである。
【図２２】本発明に係る増幅利得制御部における利得制御動作の第２段階を説明するためのフローチャートである。
【図２３】本発明に係る増幅利得制御部における利得制御動作の第３段階を説明するためのフローチャートである。
【図２４】図１の増幅利得制御部の具体的な構成例を示す回路図である。
【図２５】図２４の増幅利得制御部の動作を説明するためのタイミングチャートを示す図である。
【図２６】本発明に係るＦＦＴタイミング生成回路を適用したバースト同期復調装置の第２の実施形態を示すブロック構成図である。
【図２７】本第２の実施形態に係る図２６のバースト検出部およびタイミング制御部の具体的な構成例を示す回路図である。
【図２８】図２７のフレーム同期回路の構成例を示すブロック図である。
【図２９】図２８の平均化回路の構成例を示す回路図である。
【図３０】図２９の数値制御発振器（ＮＣＯ）の構成例を示す回路図である。
【図３１】（Ａ），（Ｂ）は、図２９の数値制御発振器（ＮＣＯ）の下位ビットの積算の様子を示す図である。
【図３２】図３０の数値制御発振器のオーバーフロー検出の状態を示す図である。
【図３３】（Ａ）〜（Ｄ）は、本第２の実施形態に係るフレーム同期の動作タイミング例を示すタイミングチャートである。
【図３４】（Ａ）〜（Ｄ）は、本第２の実施形態に係るフレーム同期の動作タイミング例を示すタイミングチャートである。
【図３５】（Ａ）〜（Ｄ）は、本第２の実施形態に係るフレーム同期の初期引き込み時の動作タイミング例を示すタイミングチャートである。
【符号の説明】
１０、１０Ａ…バースト同期復調装置、１０１…自動利得制御増幅部（ＡＧＣＡＭＰ）、１０２…受信信号電力観測部、１０３…Ａ／Ｄコンバータ（ＡＤＣ）、１０４…ディジタル／アナログ（Ｄ／Ａ）コンバータ（ＤＡＣ）、１０５…Ａ／Ｄコンバータ（ＡＤＣ）、１０６…受信信号処理部、１０７…ＯＦＤＭ復調部（ＤＥＭＯＤ）、１０８…遅延部（ＤＬＹ）、１０９，１０９Ａ…バースト検出部（ＢＤＴ）、１１０，１１０Ａ…タイミング制御部（ＴＭＧ）、１１１…増幅利得制御部（ＡＧＣＴＬ）、１０７１…ＦＦＴ処理部、２０１…ピーク検出回路、２０２…同期判定回路、２０３…フレーム周期カウンタ、２０４…平均化回路、 ２０４１，２０４２…遅延部、２０４３〜２０４５…加算器、２０４６，２０４７…増幅器、２０４８…絶対値計算回路、２０４９，２０５０…セレクタ、２０５１…数値制御発振器（ＮＣＯ）、２０５１１…加算器、２０５１２，２０５１３…フリップフロップ（ＦＦ）、２０５１４…オーバーフロー検出回路、２０５…加算器。
【発明の属する技術分野】
本発明は、無線通信システムの受信機等に適用される復調タイミング生成回路および復調装置に係り、特に、たとえば直交周波数分割多重（ＯＦＤＭ：Orthogonal Frequency Division Multiplexing）変調方式で変調され、この変調パケット信号の先頭にプリアンブル信号を含むバースト信号が付加された無線信号を受信する無線通信システム等に適用される復調タイミング生成回路および復調装置に関するものである。
【０００２】
【従来の技術】
ＯＦＤＭ変調方式は、一次変調（ＱＰＳＫ，１６ＡＳＡＭ等）を行った送信信号シンボルを、２のｎ乗個まとめて逆フーリエ変換することで、周波数軸上にそれぞれ直交する２のｎ乗本のサブキャリアを構成する変調方式である。
【０００３】
このようなＯＦＤＭ変調方式を採用した無線通信システムでは、送信側では、送信データをシリアル・パラレル変換し、逆高速離散フーリエ変換（ＩＦＦＴ）を行うことで直交する多数のサブキャリアの一括変調を行う。
送信側では、このようにＩＦＦＴ処理されたフレーム構造を有する変調信号の先頭にプリアンブル信号と呼ばれる同期用トレーニング信号であるバースト信号を付加して送信している。
そして、受信側では、このプリアンブル信号を用いて自動利得制御（ＡＧＣ：Automatic Gain Control）、周波数オフセット補正、ＦＦＴ（Fast Fourier Transform：高速離散フーリエ変換）タイミング生成などが行われ、生成されたＦＦＴタイミングに基づいてＦＦＴ演算が行われる。
【０００４】
なお、無線通信システムの受信装置においては、受信信号レベルをＡ／Ｄコンバータのダイナミックレンジ内に調整する必要があることから、受信信号レベルをＡ／Ｄコンバータのダイナミックレンジ内に調整するための回路として、ＡＧＣ回路が搭載されている。
ＡＧＣ回路は、バースト信号の期間内にタイミング同期をとる一方、バースト信号の受信レベルに基づいて増幅利得の制御を行う。
【０００５】
また、ＯＦＤＭ変調方式を採用した無線通信システムの受信装置においては、受信シンボルに対してＦＦＴ処理を行うタイミングを最適化することが必要である。
ＦＦＴタイミングのずれは、シンボル間干渉（ＩＳＩ）やシンボルの回転につながり、受信性能の劣化につながるからである。
【０００６】
このＦＦＴタイミングは、上述した送信データの先頭に付加されたプリアンブルと呼ばれるバースト信号（トレーニング信号）を利用して設定される。
従来は、このプリアンブル部で自己相関または相互相関回路を用い、相関結果があるしきい値を越えた時点を基準にＦＦＴタイミングを設定していた。
【０００７】
【発明が解決しようとする課題】
ところで、自己相関は、プリアンブル部に含まれる繰り返し信号間の相関を求めるものである。
一方、相互相関は、あらかじめ既知のデータ列と入力のデータ列の相関を取るものである。
一般的に自己相関は反射やフェーディングに強い反面、プリアンブル以外のデータや雑音でも相関を示してしまうという弱点がある。
一方、相互相関は雑音や無関係なデータに対して相関を検出しないが、大きな受信周波数のずれ、反射やフェーディングなどで受信波形が変化すると、相関のピークが小さくなる傾向がある。
【０００８】
このように、自己相関や相互相関は伝送路での反射やＳ／Ｎなどの影響を受けるため、上述したＦＦＴタイミングの生成にしきい値を用いる方法では、様々な伝送条件で共通に使える低めのしきい値を設定しなければならず、正確なタイミングを検出することが困難であるという不利益があった。
【０００９】
また、近年標準化された５ＧＨｚ帯を使用するワイヤレスＬＡＮシステムのうち、Ｗｉｒｅｌｅｓｓ１３９４やＨｉｐｅｒＬＡＮ／２では、時間分割多重（ＴＤＭＡ：Time Division Multiple Access ）が採用されている。
【００１０】
ＴＤＭＡ無線通信システムでは、フレーム同期は最も基本的な項目であるが、以下のような課題がある。
【００１１】
１）無線通信では、上述したフェーディングの発生等、伝送路の状態の影響で毎フレーム同期検出できるとは限らない。
【００１２】
２）上記の５ＧＨｚ帯のシステムでは、システムを安価にするため、温度補償付の高精度な水晶発振器ＴＣＸＯではなくクリスタルの使用を前提としている。このため、基地局と移動局の基準周波数のずれは最大４０ｐｐｍになる。これは、１０万クロックで４クロック分ずれることを意味する。フレーム周期にもよるが、このずれをうまく補正しないと簡単にフレーム同期が外れてしまう。
【００１３】
３）フレーム同期が外れると、再度同期が取れるまで通常数フレーム以上かかることから、その間、大量のデータの送受信が途絶える。
ベストエフォートシステムでは再送すればよいが、ある程度ＱｏＳ（Ｑｕａｌｉｔｙ ｏｆ Ｓｅｒｖｉｃｅ）を保証したい場合には、致命的な問題となる。
【００１４】
４）Ｗｉｒｅｌｅｓｓ１３９４システムでは、Ｗｉｒｅ１３９４システムとの接続により、さらに大きなばらつき（１００ｐｐｍ）をもったシステムに同期する必要があり、追従性のよいフレーム同期システムが必要である。
【００１５】
本発明の第１の目的は、様々な受信状況下にあっても、受信データを復調するためのタイミングを高精度で正確に生成できる復調タイミング生成回路およびそれを用いた復調装置を提供することにある。
【００１６】
本発明の第２の目的は、伝送路の状態が安定でない状況下において、一度確立したフレーム同期を安定に保ち続けることができ、データの送受信が途絶えることを防止でき、追従性と安定度の高い復調タイミング生成回路およびそれを用いた復調装置を提供することにある。
【００１７】
【課題を解決するための手段】
上記目的を達成するため、本発明の第１の観点は、データシンボルの先頭部に同期用トレーニング信号としてのバースト部が付加された受信信号の復調を開始するためのタイミング信号を生成する復調タイミング生成回路であって、上記受信信号の上記バースト部における相関演算を行うバースト検出部と、上記相関演算結果および受信状況に基づいて検出ウィンドウのタイミングと幅を設定し、当該検出ウィンドウ期間内における相関電力のピークおよび当該ピーク位置を検出するピーク位置検出部と、上記ピーク位置検出部で検出されたピーク位置から所定時間経過後に、上記タイミング信号を出力する出力部とを有する。
【００１９】
また、本発明の第１の観点では、上記ピーク位置検出部は、検出する相関値に下限を設け、相関値が当該下限よりも小さい場合には、ピーク検出とみなさない。
【００２０】
また、本発明の第１の観点では、上記バースト検出部は、相互相関演算を行い、上記ピーク位置検出部は、相互相関電力のピークおよび当該ピーク位置を検出する。
【００２１】
また、本発明の第１の観点では、上記バースト検出部は、自己相関演算および相互相関演算を行い、上記ピーク位置検出部は、自己相関演算結果に基づいて検出ウィンドウを設定し、当該検出ウィンドウ期間内における相互相関電力のピークおよび当該ピーク位置を検出する。
【００２２】
本発明の第２の観点は、データシンボルの先頭部に同期用トレーニング信号としてのバースト部が付加された受信信号の復調を開始するためのタイミング信号を生成する復調タイミング生成回路であって、上記受信信号の上記バースト部における相関演算を行うバースト検出部と、上記相関演算結果および受信状況に基づいて検出ウィンドウのタイミングと幅を設定し、当該検出ウィンドウ期間内における相関電力のピークおよび当該ピーク位置を検出するピーク位置検出部と、上記シンボル区間をカウントするカウンタであって、プリセットされたタイミングデータ値をカウントすると上記タイミング信号を出力するカウンタと、上記ピーク位置検出部で検出されたピーク位置に対応したタイミングデータを上記カウンタにプリセットする位置タイミング変換部とを有する。
【００２３】
また、本発明の第２の観点では、上記位置タイミング変換部は、検出ウィンドウの後方端とピーク位置の相対的な関係に基づいたタイミングデータを生成し、上記カウンタにプリセットする。
【００２４】
また、本発明の第２の観点では、上記ピーク位置検出部は、ピーク検出を、以前の出力の最大値と今回の相関入力の大小比較により行い、最大値が得られたウィンドウ内のタイミングを記憶することで、検出ウィンドウの最後部でピーク位置を確定させる。
【００２５】
また、本発明の第２の観点では、上記カウンタは、一度プリセットされると、循環的に１シンボルをカウントし、毎シンボル毎に一定のタイミングで上記タイミング信号を出力する。
【００２６】
また、本発明の第２の観点では、上記カウンタはダウンカウンタであり、上記位置タイミング変換部は、上記カウンタが０までカウントダウンした後のロードデータ値を変更する。
【００２８】
また、本発明の第２の観点では、上記ピーク位置検出部は、検出する相関値に下限を設け、相関値が当該下限よりも小さい場合には、ピーク検出とみなさない。
【００２９】
また、本発明の第２の観点では、上記バースト検出部は、相互相関演算を行い、上記ピーク位置検出部は、相互相関電力のピークおよび当該ピーク位置を検出する。
【００３０】
また、本発明の第２の観点では、上記バースト検出部は、自己相関演算および相互相関演算を行い、上記ピーク位置検出部は、自己相関演算結果に基づいて検出ウィンドウを設定し、当該検出ウィンドウ期間内における相互相関電力のピークおよび当該ピーク位置を検出する。
【００３１】
本発明の第３の観点は、データシンボルの先頭部に少なくともプリアンブル信号および当該プリアンブル信号に後続するリファレンス信号を含むバースト部が付加された受信信号の復調を開始するためのタイミング信号を生成する復調タイミング生成回路であって、上記受信信号の上記バースト部の前半部であるプリアンブル信号部分で自己相関演算を行い、後半部であるリファレンス信号部分で相互相関演算を行うバースト検出部と、上記自己相関演算結果および受信状況に基づいて検出ウィンドウのタイミングと幅を設定し、当該検出ウィンドウ期間内における上記相互相関電力のピークおよび当該ピーク位置を検出するピーク位置検出部と、上記ピーク位置検出部で検出されたピーク位置から所定時間経過後に、上記タイミング信号を出力する出力部とを有する。
【００３３】
また、本発明の第３の観点では、上記ピーク位置検出部は、検出する相互相関値に下限を設け、相互相関値が当該下限よりも小さい場合には、ピーク検出とみなさない。
【００３４】
本発明の第４の観点は、データシンボルの先頭部に少なくともプリアンブル信号および当該プリアンブル信号に後続するリファレンス信号を含むバースト部が付加された受信信号の復調を開始するためのタイミング信号を生成する復調タイミング生成回路であって、上記受信信号の上記バースト部の前半部であるプリアンブル信号部分で自己相関演算を行い、後半部であるリファレンス信号部分で相互相関演算を行うバースト検出部と、上記自己相関演算結果および受信状況に基づいて検出ウィンドウのタイミングと幅を設定し、当該検出ウィンドウ期間内における上記相互相関電力のピークおよび当該ピーク位置を検出するピーク位置検出部と、上記シンボル区間をカウントするカウンタであって、プリセットされたタイミングデータ値をカウントすると上記タイミング信号を出力するカウンタと、上記ピーク位置検出部で検出されたピーク位置に対応したタイミングデータを上記カウンタにプリセットする位置タイミング変換部とを有する。
【００３５】
また、本発明の第４の観点では、上記位置タイミング変換部は、検出ウィンドウの後方端とピーク位置の相対的な関係に基づいたタイミングデータを生成し、上記カウンタにプリセットする。
【００３６】
また、本発明の第４の観点では、上記ピーク位置検出部は、ピーク検出を、以前の出力の最大値と今回の相互相関入力の大小比較により行い、最大値が得られたウィンドウ内のタイミングを記憶することで、検出ウィンドウの最後部でピーク位置を確定させる。
【００３７】
また、本発明の第４の観点では、上記カウンタは、一度プリセットされると、循環的に１シンボルをカウントし、毎シンボル毎に一定のタイミングで上記タイミング信号を出力する。
【００３８】
また、本発明の第４の観点では、上記カウンタはダウンカウンタであり、上記位置タイミング変換部は、上記カウンタが０までカウントダウンした後のロードデータ値を変更する。
【００４０】
また、本発明の第４の観点では、上記ピーク位置検出部は、検出する相互相関値に下限を設け、相関値が当該下限よりも小さい場合には、ピーク検出とみなさない。
【００４１】
本発明の第５の観点は、データシンボルの先頭部に同期用トレーニング信号としてのバースト部が付加されたフレーム同期のための信号を有するパケットの受信信号の復調を開始するためのタイミング信号を生成する復調タイミング生成回路であって、上記フレーム同期信号の上記バースト部における相関演算を行うバースト検出部と、期待タイミングを中心として設定した検出ウィンドウ内で、かつ検出しきい値を超えたものにつき上記バースト検出部による相関電力のピーク検出を行い、期待タイミングとピーク検出位置とのずれ量を示す信号を出力するピーク検出回路と、基準クロックによってフレーム周期をカウントするカウンタであって、セットされるカウント値を動作周期とし、この動作周期に基づいて、上記ピーク検出回路に指示する検出ウィンドウの窓タイミングを生成し、セットされたカウント値に基づく期待タイミングに応じたタイミングで上記タイミング信号を出力するように指示するフレーム周期カウンタと、上記ピーク検出回路によるフレーム同期のピーク検出結果とフレーム周期カウンタによる同期検出の期待タイミングのずれを平均化し、その結果を補正値として出力する平均化回路と、上記平均化回路による補正値をもって補正した周期を上記カウント値として上記フレーム周期カウンタにセットする補正値セット回路とを有する。
また、本発明の第５の観点では、上記フレーム同期のための信号を有するパケットには、送信時刻に関する情報が含まれており、上記平均化回路は、ピーク検出結果とフレーム同期カウンタによる同期検出結果とフレーム周期カウンタによる同期検出の期待タイミングのずれを計算する際に、上記送信時刻情報を参照する。
【００４２】
本発明の第５の観点では、上記ピーク検出回路は、検出ウィンドウ内でピーク検出を行った場合に、そのピーク値が検出しきい値を超えていない場合には相関は未検出と判定してずれ量を示す信号を平均化回路に出力しない。
【００４３】
本発明の第５の観点では、上記ピーク検出回路は、最初にフレーム同期を引き込む場合には、検出ウィンドウを常に開けた状態で相関ピーク検出を行い、最初に検出しきい値を超えた時点を同期検出とみなす。
【００４４】
本発明の第５の観点では、ピーク検出回路の出力信号を受けて同期検出が行われたか否かを判定し、同期検出が行われた場合に、ピーク検出回路の出力信号によりフレーム周期カウンタの同期検出の期待タイミングのカウント値としてセットさせる同期判定回路を有する。
【００４５】
本発明の第５の観点では、上記平均化回路は、積分回路を含み、出力のうちある範囲の上位ビット（整数部）を第１の補正値として、この上位ビットを差し引いた下位ビット（小数部）部分は符号を含めて積算回路によって毎フレームごとに積算し、そのキャリィ周期に対応して第１の補正値に対してさらに第２の補正値を加えて上記補正値として補正値セットに出力する。
【００４６】
好適には、上記バースト検出部は、上記受信信号の上記バースト部の後半部であるリファレンス信号部分で相互相関演算を行う。
【００４７】
本発明の第６の観点は、データシンボルの先頭部に同期用トレーニング信号としてのバースト部が付加された受信信号を復調する復調装置であって、上記受信信号の上記バースト部における相関演算を行うバースト検出部と、上記相関演算結果および受信状況に基づいて検出ウィンドウのタイミングと幅を設定し、当該検出ウィンドウ期間内における相関電力のピークおよび当該ピーク位置を検出するピーク位置検出部と、上記ピーク位置検出部で検出されたピーク位置から所定時間経過後に、タイミング信号を出力する出力部と、上記出力部から出力されたタイミング信号を受けて上記受信信号を離散フーリエ変換して復調する復調部とを有する。
【００４８】
本発明の第７の観点は、データシンボルの先頭部に同期用トレーニング信号としてのバースト部が付加された受信信号を復調する復調装置であって、上記受信信号の上記バースト部における相関演算を行うバースト検出部と、上記相関演算結果および受信状況に基づいて検出ウィンドウのタイミングと幅を設定し、当該検出ウィンドウ期間内における相関電力のピークおよび当該ピーク位置を検出するピーク位置検出部と、上記シンボル区間をカウントするカウンタであって、プリセットされたタイミングデータ値をカウントするとタイミング信号を出力するカウンタと、上記ピーク位置検出部で検出されたピーク位置に対応したタイミングデータを上記カウンタにプリセットする位置タイミング変換部と、上記カウンタから出力されたタイミング信号を受けて上記受信信号を離散フーリエ変換して復調する復調部とを有する。
【００４９】
本発明の第８の観点は、データシンボルの先頭部に少なくともプリアンブル信号および当該プリアンブル信号に後続するリファレンス信号を含むバースト部が付加された受信信号を復調する復調装置であって、上記受信信号の上記バースト部の前半部であるプリアンブル信号部分で自己相関演算を行い、後半部であるリファレンス信号部分で相互相関演算を行うバースト検出部と、上記自己相関演算結果に基づいて検出ウィンドウを設定し、当該検出ウィンドウ期間内における上記相互相関電力のピークおよび当該ピーク位置を検出するピーク位置検出部と、上記ピーク位置検出部で検出されたピーク位置から所定時間経過後に、タイミング信号を出力する出力部と、上記出力部から出力されたタイミング信号を受けて上記受信信号を離散フーリエ変換して復調する復調部とを有する。
【００５０】
本発明の第９の観点は、データシンボルの先頭部に少なくともプリアンブル信号および当該プリアンブル信号に後続するリファレンス信号を含むバースト部が付加された受信信号を復調する復調装置であって、上記受信信号の上記バースト部の前半部であるプリアンブル信号部分で自己相関演算を行い、後半部であるリファレンス信号部分で相互相関演算を行うバースト検出部と、上記自己相関演算結果に基づいて検出ウィンドウを設定し、当該検出ウィンドウ期間内における上記相互相関電力のピークおよび当該ピーク位置を検出するピーク位置検出部と、上記シンボル区間をカウントするカウンタであって、プリセットされたタイミングデータ値をカウントするとタイミング信号を出力するカウンタと、上記ピーク位置検出部で検出されたピーク位置に対応したタイミングデータを上記カウンタにプリセットする位置タイミング変換部と、上記カウンタから出力されたタイミング信号を受けて上記受信信号を離散フーリエ変換して復調する復調部とを有する。
【００５１】
また、本発明では、入力した受信信号レベルを利得制御信号に応じた利得をもって増幅し上記バースト検出部および復調部に出力する自動利得制御増幅部を有し、上記バースト検出部は、増幅された受信信号の相関演算に基づいてバースト検出を行いバースト同期検出信号を出力し、上記バースト検出部によるバースト同期検出信号を受けて受信信号電力値に応じた利得をもって増幅するように上記利得制御信号を上記自動利得制御増幅部に出力する増幅利得制御部をさらに含む。
【００５２】
また、本発明では、上記受信信号は、直交周波数分割多重変調方式に基づいて変調されている。
【００５３】
本発明の第１０の観点は、データシンボルの先頭部に同期用トレーニング信号としてのバースト部が付加されたフレーム同期のための信号を有するパケットの受信信号の復調を開始するためのタイミング信号を生成する復調装置であって、上記フレーム同期信号の上記バースト部における相関演算を行うバースト検出部と、期待タイミングを中心として設定した検出ウィンドウ内で、かつ検出しきい値を超えたものにつき上記バースト検出部による相関電力のピーク検出を行い、期待タイミングとピーク検出位置とのずれ量を示す信号を出力するピーク検出回路と、基準クロックによってフレーム周期をカウントするカウンタであって、セットされるカウント値を動作周期とし、この動作周期に基づいて、上記ピーク検出回路に指示する検出ウィンドウの窓タイミングを生成し、セットされたカウント値に基づく期待タイミングに応じたタイミングで上記タイミング信号を出力するように指示するフレーム周期カウンタと、上記ピーク検出回路によるフレーム同期のピーク検出結果とフレーム周期カウンタによる同期検出の期待タイミングのずれを平均化し、その結果を補正値として出力する平均化回路と、上記平均化回路による補正値をもって補正した周期を上記カウント値として上記フレーム周期カウンタにセットする補正値セット回路と、上記フレーム周期カウンタから出力された指示に応じたタイミング信号を受けて上記受信信号を離散フーリエ変換して復調する復調部とを有する。
【００５４】
本発明によれば、増幅利得制御部より利得制御信号が自動利得制御増幅部に出力されて、自動利得制御増幅部の増幅利得が所定の利得に設定される。
この状態において、受信信号の入力待ち状態となる。
このような状態において、まず、受信信号が自動利得制御増幅部に入力される。
そして、バースト検出部において、通信システムの定めた周期のバースト信号の検出が行われ、まず、自己相関演算に基づいてプリアンブル信号が検出され、検出したことを示すバースト同期検出信号が生成されて、増幅利得制御部に出力される。
【００５５】
増幅利得制御部では、バースト検出部によるバースト同期検出信号を受けて、受信信号電力値に基づいて利得が計算されて、利得制御信号が計算値に設定される。
この利得制御信号は、自動利得制御増幅部に供給される。自動利得制御増幅部では、利得制御信号を受けて、利得が計算値である第２の利得に設定される。
自動利得制御増幅部では、たとえば受信信号のプリアンブル信号およびリファレンス区間が受信信号レベルに応じた利得をもって増幅される。
バースト検出部では、増幅された受信信号の相関（自己相関および相互相関）演算が行われる。このとき、バースト信号の後半部のリファレンス信号で相互相関がとられる。
また、バースト検出部においては、自己相関結果に基づいて、ピーク位置検出部のピーク検出を行うための検出ウィンドウが生成され、ピーク位置検出部に設定される。
そして、相互相関結果である相互相関電力がピーク位置検出部に供給される。
【００５６】
ピーク位置検出部では、この検出ウィンドウ内の相互相関結果である相互相関電力値の最大値とその時の位置が求められる。
ただし、ここでは、検出ウィンドウの最後のところで検出ウィンドウ内でのピークがどこだったかを示す位置情報しか得られない。
次いで、位置タイミング変換部において、ピーク位置検出部により得られた位置情報が時間軸上のタイミングに変換され、変換データに基づいて１シンボルをカウントするカウンタが最適なタイミング信号を発生（出力）し得るデータが、カウンタにプリセットされる。
一度プリセットされたカウンタは、循環的に１シンボルの期間をカウントしつづけ、毎シンボルごとに一定のタイミングでタイミング信号を出し続ける。
そして、プリセットデータがたとえばダウンカウントされた時点でＦＦＴタイミング信号が復調部に出力される。
復調部では、タイミング信号に同期して高速離散フーリエ変換され、ＯＦＤＭ信号が復調される。
【００５７】
また、本発明によれば、たとえばフレーム同期検出を同期パターンの相互相関を使って求める際に、相関値が一定レベル以下の時は相関値のピーク検出結果が無視され、一定以上の相関値であれば、そのタイミングを使用してフレーム同期用のカウンタが直接リタイミングされると共に平均化されて、フレーム周期カウンタが補正される。
これにより、追従性と安定度の高い同期が得られる。
【００５８】
【発明の実施の形態】
以下、本発明の好適な実施の形態を、図面に関連付けて説明する。
【００５９】
第１実施形態
図１は、本発明に係るＦＦＴタイミング生成回路を適用したバースト同期復調装置の第１の実施形態を示すブロック構成図である。
【００６０】
本バースト同期復調装置１０は、図１に示すように、自動利得制御増幅部（ＡＧＣＡＭＰ）１０１、受信信号電力観測部（ＰＯＷ）１０２、Ａ／Ｄコンバータ（ＡＤＣ）１０３、ディジタル／アナログ（Ｄ／Ａ）コンバータ（ＤＡＣ）１０４、Ａ／Ｄコンバータ（ＡＤＣ）１０５、受信信号処理部（ＲＸＰＲＣ）１０６、ＯＦＤＭ復調部（ＤＥＭＯＤ）１０７、遅延部（ＤＬＹ）１０８、バースト検出部（ＢＤＴ）１０９、タイミング制御部（ＴＭＧ）１１０、および増幅利得制御部（ＡＧＣＴＬ）１１１を主構成要素として有している。
【００６１】
以下、本実施形態において採用するバースト同期通信システムの自動利得制御システム、送信（受信）信号、ＦＦＴタイミングの最適化の概要、および図１のバースト同期復調装置１０の各構成要素の具体的な構成および機能について、順を追って説明する。
【００６２】
まず、５ＧＨｚ帯無線ＬＡＮシステムのバースト同期復調装置の自動利得制御システムについて説明する。
【００６３】
５ＧＨｚ帯無線ＬＡＮシステムは、広帯域にわたって優れた通信性能を実現するため、ＯＦＤＭ変調方式が採用されている。
ＯＦＤＭ変調方式は、ゴーストおよびマルチパスに対する強度が大きい反面、回路のノンリニアリティ（非線形性）に対する強度が弱い。
このため、Ａ／Ｄコンバータ等の歪が生じると、受信信号品質の著しい劣化を招いてしまう。
このため、５ＧＨｚ帯無線ＬＡＮシステムでは、フレーム構造を有する変調信号の先頭にプリアンブル信号と呼ばれる１０〜２０μ秒のバースト信号を挿入し、この区間内でタイミング同期をとる一方、Ａ／Ｄコンバータ１０３に入力される信号の電圧振幅を歪みの生じない信号許容範囲内にレベル補そくする必要がある。
【００６４】
また、プリアンブル信号の後半の数μ秒には、リファレンス信号と呼ばれる伝送路の周波数特性を観測し、プリアンブル信号に続くデータ信号（実際の通信データ）を補正するための基準信号が入っている。リファレンス信号とデータ信号では、Ａ／Ｄコンバータ１０３から出力されたディジタル信号のレベルを変動することは許されず、自動利得制御増幅部１０１の利得を一定に保つ必要がある。
したがって、５ＧＨｚ帯無線ＬＡＮシステムでは、１０μ秒の時間で、歪みの生じない信号許容範囲内にレベル補そくする高速かつ高性能の自動利得増幅方式が必要となる。
本実施形態では、後述するように、上記のプリアンブル区間内で行う高速かつ高性能なレベル補そくを実現するため、３段階のレベル補そくを行う。
【００６５】
５ＧＨｚ帯無線ＬＡＮシステムとしては、代表的なものに次の３つのシステムがある。
▲１▼ ＩＥＥＥ ８０２. １１ａ、
▲２▼ ＢＲＡＮ、
▲３▼ Ｗｉｒｅｌｅｓｓ １３９４。
【００６６】
図２はＩＥＥＥ８０２. １１ａシステムの代表的なプリアンブル信号を示す図、図３はＢＲＡＮシステムの代表的なプリアンブル信号を示す図、図４はＷｉｒｅｌｅｓｓ１３９４システムの代表的なプリアンブル信号を示す図である。
【００６７】
図２〜図４に示す各システムのプリアンブル信号において、Ａ１６、Ｂ１６等は、パターンの識別とバースト周期を表し、ＩＡ１６は、Ａ１６の位相反転したパターンを表している。
また、Ｃ６４はリファレンス信号を表しており、Ｃ１６およびＣ３２はこのガードインターバル部を示している。
【００６８】
ＩＥＥＥ８０２. １１ａでは、パターンＢ１６が１０回繰り返されているのに対して、ＢＲＡＮでは最初の５周期が異なる（Ａ１６，ＩＡ１６，Ａ１６，ＩＡ１６，ＩＡ１６）。
また、Ｗｉｒｅｌｅｓｓ１３９４では１０周期全てが異なるパターンとなっている。具体的には、Ａ１６，ＩＡ１６，Ａ１６，ＩＡ１６，Ａ１６，Ａ１６，ＩＡ１６，Ａ１６，ＩＡ１６，ＩＡ１６のパターンとなっている。
【００６９】
また、Ｗｉｒｅｌｅｓｓ１３９４システムでは、同期転送モードをサポートしているため、映像信号などの連続した信号を通信することができる。
しかしながら、長期間におよぶデータ信号を通信しているとマルチパス環境下では受信信号先頭のプリアンブル信号でのリファレンス信号の受信時の伝送特性から伝送特性が変化していってしまい、受信性能が劣化している。
このため、一定期間以上のデータ信号区間には、図５に示すように、リファレンス信号ＲＥＦを挿入している。これにより、このリファレンス信号ごとに伝送特性を測定し直し、受信性能の劣化を防いでいる。
【００７０】
また、図６は、Ｗｉｒｅｌｅｓｓ１３９４システムにおけるフレーム構造を示す図である。
Ｗｉｒｅｌｅｓｓ１３９４システムでは、基地局やハブ（Ｈｕｂ）となる局を基準として４ｍ秒（ｍｓ）を１フレームとして定義している。Ｗｉｒｅｌｅｓｓ１３９４システムのようにＴＤＭＡシステムの多くはこのようにフレーム構造を採用しており、図６に示すように、フレーム内を幾つかの領域に分けて使用している。
【００７１】
具体的には、１フレームには、図６に示すように、フレームの先頭側から「フレーム・スタート・パケットＦＳＰ(Frame Start Packet)」、サイクル・リポート・パケットＳＲＰ(Cycle Report Packet) 」、「ステーション・シンク・パケットＳＳＰ(Station Sync Packet) 」、「アイソクロナス・パケット・エリアＩＰＣ(Isochronous Packet Area) 」、「アシンクロナス・パケット・エリアＡＰＣ(Asynchronous Packet Area)」、および「ギャップ（ｇａｐ）」の各領域に区分けされている。
そして、プリアンブル信号は、先頭のフレーム・スタート・パケットＦＳＰに配置される。
【００７２】
上記のようなバースト信号に対しては、受信レベルの最適化（ＡＧＣ）、受信周波数ずれの補正、同期の検出を短時間に行う必要がある。
本実施形態では、後述するように、受信開始の時点（バースト検出開始時）は自動利得制御増幅部１０１の利得レベルは最大にして待ち受けを行っており、信号を検出すると一定期間の入力信号の大きさ（受信信号電力）を計測し、その結果に基づいて前段の自動利得制御増幅部１０１の利得レベルを調整する。
次に、受信周波数ずれの検出と補正が行われる。周波数ずれの検出は自己相関を用いて行う。相関器の出力は繰り返し周期での位相回転に相当することを利用する。
同期の検出は、自己相関または相互相関を用いて行う。検出された同期タイミングをもとにＯＦＤＭデータシンボルに対するＦＦＴタイミングを決定する。
【００７３】
ＯＦＤＭデータシンボルＳＹＢＬでは、図７（Ａ），（Ｂ）に示すように、データ部の前にそのデータの最後の部分を繰り返すガードインターバルＧＩを付加する手法（Cyclic Extension法）が用いられる。これはマルチパスなどによるシンボル間干渉を最小限に抑えるためである。
この例では、３．２μｓのデータ部分に０．４μｓガードインターバルが付加され、１シンボルの長さは３．６μｓとなっている。
【００７４】
図８（Ａ）〜（Ｄ）は、このような場合のＦＦＴへのデータ取り込みタイミングについての例を示す図である。
図８（Ｂ）の例は、ＦＦＴへのデータの取り込みのタイミングが早すぎる場合である。この例では、マルチパスによる遅延波が存在する場合、１つ前のシンボルのデータがＦＦＴ範囲内にかぶり（重なり）、シンボル間干渉による劣化が生じる可能性がある。
一方、図８（Ｃ）の例は、ＦＦＴへのデータの取り込みのタイミングが遅すぎる場合である。この例のように、シンボルの最後方をＦＦＴに取り込む設定にすると、ＦＦＴタイミングが何らかの原因で後方にずれた場合、やはりシンボル間干渉による劣化につながってしまう。
そこで、通常は図８（Ｄ）に示すようなタイミングに設定する。
【００７５】
以上からわかるように、ＦＦＴタイミングを最適に設定することは、ＯＦＤＭを用いた無線通信システムの受信装置においては重要である。
本発明に係るＦＦＴタイミングの設定方法の概要を以下に述べる。
【００７６】
まず、プリアンブルの前半部を検出し、ＡＧＣおよび周波数ずれの補正を行う。ここで、後半部分で相互相関をとるための検出ウィンドウを生成する。
このウィンドウの設定には、たとえばプリアンブル前半部の自己相関検出結果を使うことができる。自己相関検出で十分な同期タイミング捕捉はできないことから、このウィンドウは十分なマージンを見込んで設定する。
【００７７】
このウィンドウ内で相互相関出力のピークサーチを行う。ピークサーチは、それまでの出力の最大値と今回の入力の大小比較により行う。
最大値が得られたウィンドウ内のタイミングを記憶しておくことで、ウィンドウの最後でピーク位置が確定する。
相互相関のピークは、入力信号と期待値信号が時間軸上で一致した時に得られるので、これをもとにＦＦＴタイミングを生成すれば、最適な動作を行うことができる。
ただし、この方法では、ウィンドウの最後のところでウィンドウ内でのピークがどこだったかを示す位置情報しか得られない。
そこで次のような方法でこれを時間軸上のタイミングに変換する。
【００７８】
まず、１シンボルをカウントするカウンタを用意する。このカウンタがある値になったときにＦＦＴタイミング信号ＴＦＦＴを発生するものとする。
相互相関のピーク位置と最適なＦＦＴタイミングの関係はあらかじめ分かっているので、検出ウィンドウの後方端（エッジ）とピーク位置の相対的な関係がわかれば、１シンボルカウンタの値を検出ウィンドウの後方エッジにおいて最適にプリセットすることができる。
一度プリセットされたカウンタは、循環的に１シンボルの期間をカウントしつづけ、毎シンボルごとに一定のタイミングでＦＦＴタイミングを出し続ける。
【００７９】
以上のように変調信号の先頭にプリアンブル信号と呼ばれる１０〜２０μ秒の信号を含むバースト信号部が挿入されて受信信号を最適なＦＦＴタイミングで復調する復調装置の各構成要素は、以下のような構成および機能を有する。
【００８０】
自動利得制御増幅部１０１は、図示しないアンテナで受信された受信信号ＲＳをＤＡＣ１０４を介して供給される増幅利得制御部１１１による利得制御信号Ｖagc のレベルに基づいて自動利得制御し、所望レベルの信号ＲＸとしてＡ／Ｄコンバータ１０３に出力する。なお、自動利得制御増幅部１０１では、増幅利得制御部１１１による利得制御信号Ｖagc により自動利得制御を行う場合と制御利得を固定する場合に制御される。
【００８１】
図９は、自動利得制御増幅部１０１の具体的な構成を示す回路図である。
自動利得制御増幅部１０１は、図９に示すように、利得制御増幅器（ＧＣＡ）１０１１、局部発振器１０１２、乗算器１０１３、増幅器１０１４、および帯域幅が数十ＭＨｚの帯域通過フィルタ（ＢＰＦ）１０１５を有する。
これらの構成要素のうち局部発振器１０１２および乗算器１０１３により周波数変換回路が構成されている。局部発振器１０１２は、たとえばキャリア周波数ｆCWの信号ｅ〔ｊ２πｆCWｔ〕を乗算器１０１３に出力する。ただし、〔 〕はｅのべき乗を示している。
【００８２】
図９の自動利得制御増幅部１０１では、受信信号（ＩＦ入力信号）ＲＳは、利得制御増幅器１０１１により利得制御信号Ｖagc により定まる利得をもって増幅し、局部発振器１０１２および乗算器１０１３からなる周波数変換回路により周波数変換した後、ＢＰＦ１０１５で帯域制限して、出力信号（ＩＦ出力）ＲＸを得る。
【００８３】
また、図１０は、図９の利得制御増幅器１０１１の利得制御特性を示す図である。
図１０において、横軸が利得制御信号Ｖagc を、縦軸が利得をそれぞれ示している。
この例では、図１０に示すように、利得制御増幅器１０１１は、利得制御信号Ｖagc が０Ｖ〜１Ｖの範囲で利得は０〜８０ｄＢまでリニア（線形）に変化している。
すなわち、この例では、制御利得範囲は８０ｄＢである。
【００８４】
受信信号電力観測部１０２は、図９に示すように尖頭値検波回路としてのピーク検出回路(Peak Det)１０２１を含み、受信信号ＲＳのピーク電圧を測定し、入力される受信信号レベルに応じた値をとる電圧信号である電界強度信号ＲＳＳＩに変換してＡ／Ｄコンバータ１０５に出力する。
ここでは、急激な信号変化に対応するため、平均値ではなく尖頭値を検波する。なお、バースト検出開始時にリセット信号を与え、ピーク検出回路(Peak Det)１０２１をリセットし、それ以降の最大ピーク値を観測するようにする。
【００８５】
図１１は、受信信号の入力レベルに対する受信信号電力観測部１０２の出力特性を示す図である。
図１１において、横軸が入力レベルを、縦軸が電界強度信号ＲＳＳＩの電圧をそれぞれ示している。
この例では、図１１に示すように、入力レベルが−７０ｄＢｖ〜−２０ｄＢｖの範囲で電界強度信号ＲＳＳＩの電圧は０Ｖ〜２Ｖまでリニア（線形）に変化している。
【００８６】
Ａ／Ｄコンバータ１０３は、自動利得制御増幅部１０１から出力されたアナログ受信信号ＲＸをディジタル信号に変換し、ディジタル受信信号ＲＸＤとして受信信号処理部１０６に出力する。
【００８７】
Ｄ／Ａコンバータ１０４は、増幅利得制御部１１１で発生される利得制御信号Ｖagc をディジタル信号からアナログ信号に変換して自動制御利得増幅部１０１に出力する。
【００８８】
Ａ／Ｄコンバータ１０５は、受信信号電力観測部１０２から出力された電界強度信号ＲＳＳＩをアナログ信号からディジタル信号ＲＳＳＩＤに変換して増幅利得制御部１１１に出力する。
【００８９】
受信信号処理部１０６は、ディジタル受信信号ＲＸＤをベースバンド信号ｂｂ ｒｅ（実部）およびｂｂ ｉｍ（虚部）に変換し、ベースバンド信号のサンプリング周波数を低い周波数に変換し（ダウンサンプリングを行い）、バースト検出部１０９による誤差検出周波数Δｆに基づいて複素乗算を行って周波数オフセットの補正を行って、信号Ｓ１０６（ｓｙ ｒｅおよびｓｙ ｉｍ）を生成し、ＯＦＤＭ復調部１０７、遅延部１０８、およびバースト検出部１０９に出力する。
【００９０】
図１２は、図１の受信信号処理部１０６の具体的な構成例を示す回路図である。
本受信信号処理部１０６は、図１２に示すように、ベースバンド変換回路１０６１、ディジタルローパスフィルタ（ＬＰＦ）１０６２，１０６３、ダウンコンバート回路１０６４，１０６５、および周波数オフセット補正回路１０６６により構成されている。
【００９１】
ベースバンド変換回路１０６１は、局部発振器１０６１１および乗算器１０６１２，１０６１３により構成されている。
ベースバンド変換回路１０６１では、受信信号ＲＸＤ（ｉｆ）に乗算器１０６１２，１０６１３においてキャリア周波数ｆCWを乗算することで、式（１）に示すように、入力受信信号ＲＸＤ（ｉｆ）がベースバンド信号ｂｂ ｒｅ，ｂｂ ｉｍに変換され、それぞれＬＰＦ１０６２、１０６３に供給される。
【００９２】
【数１】
ｂｂ ｒｅ＝ｉｆ×ｃｏｓ( ２πｆCWｔ)
ｂｂ ｉｍ＝ｉｆ×ｓｉｎ( ２πｆCWｔ) …（１）
【００９３】
ＬＰＦ１０６２および１０６３は、たとえば直線位相ＦＩＲ（Finite ImpulseResponse: 有限インパルス応答）のトランスバーサル型回路構成を有する。
【００９４】
ＬＰＦ１０６２は、ベースバンド信号ｂｂ ｒｅの入力ラインに対して縦続接続されシフトレジスタを構成する（ｎ−１）個の遅延器１ｒｅ−１〜１ｒｅ−n-1 と、入力されたベースバンド信号ｂｂ ｒｅおよび各遅延器１ｒｅ−１〜１ｒｅ−n-1 の出力信号に対してそれぞれフィルタ係数ｈ（０）〜ｈ（ｎ−１）を乗算するｎ個の乗算器２ｒｅ−１〜２ｒｅ−ｎと、ｎ個の乗算器２ｒｅ−１〜２ｒｅ−ｎの出力信号を加算してダウンコンバート回路１０６４に出力する加算器３ｒｅにより構成されている。
【００９５】
ＬＰＦ１０６３は、ベースバンド信号ｂｂ ｉｍの入力ラインに対して縦続接続されシフトレジスタを構成する（ｎ−１）個の遅延器１ｉｍ−１〜１ｉｍ−n-1 と、入力されたベースバンド信号ｂｂ ｉｍおよび各遅延器１ｉｍ−１〜１ｉｍ−n-1 の出力信号に対してそれぞれフィルタ係数ｈ（０）〜ｈ（ｎ−１）を乗算するｎ個の乗算器２ｉｍ−１〜２ｉｍ−ｎと、ｎ個の乗算器２ｉｍ−１〜２ｉｍ−ｎの出力信号を加算してダウンコンバート回路１０６５に出力する加算器３ｉｍにより構成されている。
【００９６】
これらＬＰＦ１０６２，１０６３、およびダウンコンバート回路１０６４，１０６５によりベースバンド信号ｂｂ ｒｅ，ｂｂ ｉｍのサンプリング周波数を、たとえば１００ＭＨｚから２５ＭＨｚの信号ｄｃ ｒｅ，ｄｃ ｉｍに変換する。
このときＬＰＦ１０６２，１０６３は、ベースバンド信号ｂｂ ｒｅ，ｂｂ ｉｍの帯域を制限して隣接キャリアが折り返らないようにしている。
また、ダウンコンバート回路１０６４，１０６５におけるダウンサンプリングのタイミングは、信号Ｅｎの供給を受けてクロックを間引いている。
【００９７】
周波数オフセット補正回路１０６６は、局部発振器１０６６１、乗算器１０６６２〜１０６６５、および加算器１０６６６，１０６６７により構成されている。
【００９８】
周波数オフセット補正回路１０６６は、バースト検出部１０９より与えられる誤差検出周波数Δｆを局部発振器１０６６１の発振出力に反映させ、この発振出力と信号ｄｃ ｒｅとを乗算器１０６６２，１０６６５で複素乗算し、発振出力と信号ｄｃ ｉｍとを乗算器１０６６３，１０６６４で複素乗算し、加算器１０６６６で乗算器１０６６２と乗算器１０６６３の出力を加算し、加算器１０６６７で乗算器１０６６４と乗算器１０６６５の出力を加算することにより、下記式（２），（３）に示すような、信号ｓｙ ｒｅおよびｓｙ ｉｍを生成し、ＯＦＤＭ復調部１０７、遅延部１０８、およびバースト検出部１０９に出力する。
【００９９】
【数２】
【数３】
ＯＦＤＭ復調部１０７は、受信信号処理部１０６の出力信号Ｓ１０６、すなわち信号ｓｙ ｒｅおよびｓｙ ｉｍを、図１および図１３に示すように、タイミング制御部１１０により供給されるＦＦＴタイミング信号ＴＦＦＴに同期してＦＦＴ処理部１０７１において高速離散フーリエ変換してＯＦＤＭ信号を復調し、次段の処理回路に出力する。
【０１０２】
遅延部１０８は、受信信号処理部１０６の出力信号Ｓ１０６、すなわち信号ｓｙ ｒｅおよびｓｙ ｉｍを、バースト検出のためにバースト周期分遅延させ、信号Ｓ１０８としてバースト検出部１０９に出力する。
なお、ＩＥＥＥ８０２. １１ａシステムのバースト検出では、遅延部１０８の遅延量を１６クロックとして、１６クロック周期のバーストを検出する。
ＢＲＡＮシステムのバースト検出では、遅延部１０８の遅延量を３２クロックとして前半５周期分のバースト検出を行い、遅延部１０８の遅延量を１６クロック遅延とすることで後半５周期分のバースト検出を行えるが、遅延量の異なる遅延手段を２つ必要とする。
Ｗｉｒｅｌｅｓｓ１３９４システムのバースト検出では、遅延部１０８の遅延量を３２クロックとすることで前半５周期分のバーストを検出できる他、同じ遅延量で後半の５周期分のバースト検出も行うことができる。
【０１０３】
バースト検出部１０９は、受信信号処理部１０６による信号Ｓ１０６（ｓｙ ｒｅおよびｓｙ ｉｍ）と遅延部１０８による遅延信号Ｓ１０８との相関をとり、通信システムの定めた周期のバースト信号を検出し、パケットおよびフレーム構造に関するパラメータを検出し、タイミング制御部１１０によるタイミング信号ＴＭＮＧ（Ｘ，Ｙ，Ｃ）に同期して同期タイミング窓信号としての第１および第２の同期検出信号Ｓ１０９Ｗ（ｘｐｕｌｓｅ，ｙｐｕｌｓｅ）を生成し、増幅利得制御部１１１に出力する。
また、バースト検出部１０９は、相互相関結果のピーク値を検出するための同期タイミング窓信号Ｓ１０９Ｃをタイミング制御部１１０に出力する。
また、バースト検出部１０９は、相関結果に基づいて受信信号の実部と虚部の位相差から誤差周波数を算出して誤差検出周波数Δｆを生成し、受信信号処理部１０６に出力する。
【０１０４】
タイミング制御部１１０は、トリガ信号ｒｘｗｎｄｗをトリガとしてバースト検出部１０９による第１および第２の同期検出信号Ｓ１０９Ｗ（ｘｐｕｌｓｅ，ｙｐｕｌｓｅ）を生成するためのタイミング信号ＴＭＮＧ（Ｘ，Ｙ）をバースト検出部１０９に出力する。
また、タイミング制御部１１０は、バースト検出部１０９による相互相関結果からピークタイミングを観測し、このピークタイミングから所定時間後に第３の同期検出信号Ｓ１１０（ｃｐｕｌｓｅ）を増幅利得制御部１１１に出力し、ＦＦＴタイミング信号ＴＦＦＴをＯＦＤＭ復調部１０７に出力する。
【０１０５】
図１４は、図１のバースト検出部１０９およびタイミング制御部１１０の具体的な構成例を示す回路図である。
【０１０６】
バースト検出部１０９は、自己相関回路１０９０１、相互相関回路１０９０２、係数テーブル１０９０３、遅延量が３２クロック分に設定された遅延部１０９０４，１０９０５、遅延量が４８クロック分に設定された遅延部１０９０６〜１０９０８、移動平均回路１０９０９〜１０９１３、絶対値計算回路１０９１４〜１０９１６、しきい値回路１０９１７、比較回路１０９１８、タイミング窓Ｘ回路１０９１９、タイミング窓Ｙ回路１０９２０、検出窓回路１０９２１、周波数誤差検出回路１０９２２、およびラッチ回路１０９２３を有している。
また、タイミング制御部１１０は、ピーク位置サーチ（検出）回路（ＰＰＳ）１１００１、位置／タイミング変換回路１１００２（ＰＴＴＣ）およびタイミングカウンタ１１００３を有している。
【０１０７】
受信信号処理回路１０６から供給された信号ｓｙ ｒｅおよびｓｙ ｉｍは、自己相関回路１０９０１、相互相関回路１０９０２、および絶対値計算回路１０９１６に入力される。
また、信号ｓｙ ｒｅは遅延部１０８ｒｅで１６クロック分だけ遅延されて自己相関回路１０９０１に入力される。同様に、信号ｓｙ ｉｍは遅延部１０８ｉｍで１６クロック分だけ遅延されて自己相関回路１０９０１に入力される。
【０１０８】
図１５は、自己相関回路の構成例を示す回路図である。
自己相関回路１０９０１は、図１５に示すように、乗算器１１〜１４、および加算器１５，１６により構成されている。
【０１０９】
自己相関回路１０９０１は、受信信号の先頭に付加されたプリアンブル信号の前半のＸ区間およびＹ区間が１６クロックの周期関数であることを利用して、入力信号ｓｙ ｒｅおよびｓｙ ｉｍと１６クロックの遅延部１０８ｒｅ，１０８ｉｍの出力ｓｙ ｒｅ* およびｓｙ ｉｍ* とを共役複素乗算して自己相関出力ａｃｒｅおよびａｃｉｍを得、遅延部１０９０４〜１０９０７および移動平均回路１０９０９〜１０９１２に出力する。
【０１１０】
具体的には、入力信号ｓｙ ｒｅと遅延信号ｓｙ ｒｅ* とを乗算器１１で複素乗算し、入力信号ｓｙ ｒｅと遅延信号ｓｙ ｉｍ* とを乗算器１２で複素乗算し、入力信号ｓｙ ｉｍと遅延信号ｓｙ ｒｅ* とを乗算器１３で複素乗算し、入力信号ｓｙ ｉｍと遅延信号ｓｙ ｉｍ* とを乗算器１４で複素乗算し、加算器１５で乗算器１１の出力と乗算器１４の出力とを加算することにより自己相関出力信号ａｃｒｅを得、加算器１６で乗算器１２の出力と乗算器１３の出力とを加算することにより自己相関出力信号ａｃｉｍを得る。
【０１１１】
相互相関回路１０９０２は、図１６に示すように、信号ｓｙ ｒｅの入力ラインに対して縦続接続されシフトレジスタを構成する（ｍ−１）個の遅延器２１ｒｅ−１〜２１ｒｅ−m-1 と、入力された信号ｓｙ ｒｅおよび各遅延器２１ｒｅ−１〜２１ｒｅ−m-1 の出力信号に対してそれぞれ係数テーブル１０９０３に設定されている係数を乗算するｍ個の乗算器２２ｒｅ−１〜２２ｒｅ−ｍと、ｍ個の乗算器２２ｒｅ−１〜２２ｒｅ−ｍの出力信号を加算して相互相関出力信号ｃｃ ｒｅを絶対値計算回路１０９１６に出力する加算器２３ｒｅとを有している。
さらに相互相関回路１０９０２は、図１６に示すように、信号ｓｙ ｉｍの入力ラインに対して縦続接続されシフトレジスタを構成する（ｍ−１）個の遅延器２１ｉｍ−１〜２１ｉｍ−m-1 と、入力された信号ｓｙ ｉｍおよび各遅延器２１ｉｍ−１〜２１ｉｍ−m-1 の出力信号に対してそれぞれ係数テーブル１０９０３に設定されている係数を乗算するｍ個の乗算器２２ｉｍ−１〜２２ｉｍ−ｍと、ｍ個の乗算器２２ｉｍ−１〜２２ｉｍ−ｍの出力信号を加算して相互相関出力信号ｃｃ ｉｍを絶対値計算回路１０９１６に出力する加算器２３ｉｍとを有している。
【０１１２】
相互相関回路１０９０２は、入力信号ｓｙ ｒｅおよびｓｙ ｉｍをシフトレジスタに順次書き込んでおき、各タップの値を係数テーブル１０９０３の値と各乗算器２２ｒｅ−１〜２２ｒｅ−ｍ、２２ｉｍ−１〜２２ｉｍ−ｍで乗算して相互相関出力ｃｃ ｒｅおよびｃｃ ｉｍを得る。
なお、本実施形態では、たとえばシフトレジスタのタップ数を３２とし、係数テーブルはプリアンブル信号の後半のＣ６４区間の前３２クロックのデータ値を格納している。
【０１１３】
自己相関回路１０９０１の出力信号ａｃｒｅは、移動平均回路１０９１１に直接および遅延部１０９０６を介して４８クロック分遅延されて入力され、平均化されて（積分されて）、絶対値計算回路１０９１５に入力される。
同様に、自己相関回路１０９０１の出力信号ａｃｉｍは、移動平均回路１０９１２に直接および遅延部１０９０７を介して４８クロック分遅延されて入力され、平均化されて（積分されて）、絶対値計算回路１０９１５に入力される。
そして、絶対値計算回路１０９１５で実部ｒｅと虚部ｉｍを２乗して絶対値（ｒｅ2 ＋ｉｍ2 ）を計算することにより、自己相関電力ＡＣＰが得られ、比較回路１０９１８に出力される。
【０１１４】
また、自己相関回路１０９０１の出力信号ａｃｒｅは、移動平均回路１０９０９に直接および遅延部１０９０４を介して３２クロック分遅延されて入力され、平均化されて（積分されて）、周波数誤差検出回路１０９２２に入力される。
同様に、自己相関回路１０９０１の出力信号ａｃｉｍは、移動平均回路１０９１０に直接および遅延部１０９０５を介して３２クロック分遅延されて入力され、平均化されて（積分されて）、周波数誤差検出回路１０９２２に入力される。
【０１１５】
相互相関回路１０９０２の出力信号ｃｃ ｒｅおよびｃｃ ｉｍは、絶対値計算回路１０９１６で実部ｒｅと虚部ｉｍを２乗して絶対値（ｒｅ2 ＋ｉｍ2 ）を計算することにより、相互相関電力ＣＣＰが得られ、タイミング制御部１１０のピーク位置サーチ回路１１００１に出力される。
【０１１６】
また、入力信号ｓｙ ｒｅおよびｓｙ ｉｍは、絶対値計算回路１０９１４で実部ｒｅと虚部ｉｍを２乗して絶対値（ｒｅ2 ＋ｉｍ2 ）が計算され、さらに、移動平均回路１０９１３に直接および遅延部１０９０８を介して４８クロック分遅延されて入力され、平均化されて（積分されて）、しきい値回路１０９１７に入力される。
【０１１７】
しきい値回路１０９１７は、自己相関のしきい値ｔｈ ａｃが規定され、これに応じた信号が比較回路１０９１８に供給される。
【０１１８】
比較回路１０９１８では、自己相関電力ＡＣＰと自己相関しきい値ｔｈ ａｃとが比較され、その結果がタイミング窓Ｘ回路１０９１９、タイミング窓Ｙ回路１０９２０、および検出窓回路１０９２１に出力される。
これにより、タイミング窓Ｘ回路１０９１９からは、比較回路１０９１８の比較結果にタイミング窓を掛けて、第１の同期検出信号ｘｐｕｌｓｅが増幅利得制御部１１１に出力される。
そして、タイミング窓Ｙ回路１０９２０からは、比較回路１０９１８の比較結果にタイミング窓を掛けて、第２の同期検出信号ｙｐｕｌｓｅが増幅利得制御部１１１に出力される。
【０１１９】
検出窓回路１０９２１は、タイミング制御部１１０のピーク位置サーチ回路１１００１のピーク検出を行うための検出ウィンドウＤＷを生成し、信号Ｓ１０９Ｃとしてピーク位置サーチ回路１１００１に設定する。
本実施形態では、プリアンブル後半のＣ領域の前半で相互相関検出が行われる。
ピーク検出位置の理論値は、Ｃ領域先頭から４８サンプル目に設定されている。検出ウィンドウは後半Ｙ領域での自己相関結果があるしきい値を越えた時点を基準に設定する。
しきい値を使用するため、受信状況などにより、この基準の信頼度は高くない。
そこで、本実施形態においては、検出ウィンドウＤＷは、基準から所定のサンプル数の時点を中心に前後１０クロック程度の範囲で設定する。この範囲は可変とすることも可能である。
【０１２０】
ピーク位置サーチ回路１１００１は、この検出ウィンドウＤＷ内の相互相関結果である相互相関電力値ＣＣＰの最大値とその時の位置を求める。
前述したように、ピークサーチは、それまでの出力の最大値と今回の入力の大小比較により行う。
最大値が得られた検出ウィンドウＤＷ内のタイミングを記憶しておくことで、検出ウィンドウＤＷの最後でピーク位置が確定する。
相互相関のピークは、入力信号と期待値信号が時間軸上で一致した時に得られるので、これをもとにＦＦＴタイミングを生成すれば、最適な動作を行うことができる。
ピーク位置から最適なＦＦＴタイミングまでは３２サンプル（クロック）である。
【０１２１】
ただし、ここでは、検出ウィンドウＤＷの最後のところで検出ウィンドウＤＷ内でのピークがどこだったかを示す位置情報しか得られない。
そこで、位置／タイミング変換回路（ＰＴＴＣ）１１００２は、以下の手順で、ピーク位置サーチ回路１１００１により得られた位置情報を時間軸上のタイミングに変換し、変換データに基づいて１シンボルをカウントするタイミングカウンタ１１００３が最適なＦＦＴタイミング信号ＴＦＦＴを発生（出力）し得るデータを、タイミングカウンタ１１００３にプリセットする。
【０１２２】
位置／タイミング変換回路１１００２は、相互相関のピーク位置と最適なＦＦＴタイミングの関係はあらかじめ分かっているので、検出ウィンドウＤＷの後方端（エッジ）とピーク位置の相対的な関係がわかれば、１シンボルカウンタの値を検出ウィンドウＤＷの後方エッジにおいて最適に、タイミングカウンタ１１００３をプリセットすることができる。
一度プリセットされたカウンタ１１００３は、循環的に１シンボルの期間をカウントしつづけ、毎シンボルごとに一定のタイミングでＦＦＴタイミングＴＦＦＴを出し続ける。
【０１２３】
ここで、位置／タイミング変換回路１１００２がカウンタ１１００３にプリセットするデータについて、図１７（Ａ）〜（Ｄ）に関連付けて説明する。
【０１２４】
図１７（Ａ）〜（Ｄ）は、相互相関ピーク位置とカウンタへのロードデータとの関係を示す図である。
図１７（Ａ）に示すＤＷは検出ウィンドウ、図１７（Ｂ）〜（Ｄ）に示すＣＣＰは相互相関電力、ＣＣはタイミングカウンタのカウンタ値を示している。
図１７（Ａ）〜（Ｄ）の例は、検出ウィンドウＤＷのウィンドウ幅ＷＷが９サンプルに設定された場合である。
タイミングカウンタ１１００３はたとえば減算カウンタにより構成され、ロードされるデータ値ＤＴは、次式に基づいて設定される。
【０１２５】
【数４】
ＤＴ＝３２−（ＷＷ−α） …（４）
【０１２６】
図１７（Ｂ）の例は、検出ウィンドウの前方端から３サンプル目にピークが検出された場合である。
この場合、ウィンドウの後方端で３２−（９−２）＝２５をカウンタ１１００３にロードする。
【０１２７】
図１７（Ｃ）の例は、検出ウィンドウの前方端から５サンプル目にピークが検出された場合である。
この場合、ウィンドウの後方端で３２−（９−４）＝２７をカウンタ１１００３にロードする。
【０１２８】
図１７（Ｄ）の例は、検出ウィンドウの前方端から９サンプル目にピークが検出された場合である。
この場合、ウィンドウの後方端で３２−（９−８）＝３１をカウンタ１１００３にロードする。
【０１２９】
なお、上記（４）式におけるαは、図１７（Ａ）の例では検出ウィンドウの前方端からピークが検出されるまでのサンプル数から１を減じた値に設定しているが、サンプル数をそのまま減じるようにすることも可能である。
【０１３０】
たとえば、検出ウィンドウＤＷの半値幅を１０サンプルとし、検出ウィンドウＤＷの前方端から７サンプル目にピークが検出されたとすると、ウィンドウの後方端で３２−（２０−７）＝１９をロードする。
ピークが１５サンプル目の場合は、３２−（２０−１５）＝２７をロードする。
このようにすることで、ピークの位置情報を実際のタイミング情報に変換することができる。
なお、検出ウィンドウ幅ＷＷは基準位置に対して前後対称に設定することも可能である。
【０１３１】
なお、相互相関値に下限を設け、相関値が下限値以下の場合には、ピーク検出とみなさないように構成することも可能である。
たとえば、０がずっと入力される場合、そのままだとピークがウィンドウ先頭または後端にあったことになってしまうことを防ぐことができる。このような場合はピーク未検出とする。
【０１３２】
また、カウンタをダウンカウンタで構成した場合、０までカウントダウンした後のロード値を変更することで、データシンボルの間に再同期用のリファレンスシンボルが挿入されたパケットに対しても、ＦＦＴタイミングの最適化が行える。
Ｗｉｒｅｌｅｓｓ１３９４システムの場合、プリアンブル後半のＣ領域は、図４に示すように、１６サンプルのガードインターバルＣ１６と６４サンプルのリファレンスデータＣ６４が連続２個繰り返す形式となっている。
そこで、ピーク検出補正後、カウンタが０に戻った後、６３をロードする。
一方、通常のデータシンボルの領域では、７１をロードする。
【０１３３】
また、データシンボル中のリファレンスシンボルへの対応として、リファレンスシンボル位置を計算し、Ｃ領域と同様に１シンボルカウンタの調整を行う。
また、リファレンスシンボルとの境界では、１シンボルカウンタへは８０をロードする。
【０１３４】
図１８（Ａ）〜（Ｄ）は、タイミングカウンタ（シンボルカウンタ）の動作タイミングを示す図である。
なお、図１８（Ｄ）はカウンタ値ＴＣＶを示しており、▲１▼、▲２▼で示すタイミングが検出ウィンドウＤＷの後方端でデータロードが行われるタイミングである。
【０１３５】
また、タイミング制御部１１０では、ピーク位置サーチ回路１１００１により相互相関電力ＣＣＰのピークタイミングを受けて、タイミングカウンタ１１００３では、ピークタイミングから一定時間後に第３の同期検出信号ｃｐｕｌｓｅが増幅利得制御部１１１に出力される。
【０１３６】
図１９（Ａ）〜（Ｇ）は、バースト検出部の自己相関処理から同期検出信号ｘｐｕｌｓｅおよびｙｐｕｌｓｅを出力するまでのタイミングチャートを示す図である。
図１９（Ａ）は入力信号Ｓ１０６（ｓｙ ｒｅ，ｓｙ ｉｍ）のプリアンブルおよびリファレンスの部分を示し、図１９（Ｂ）は遅延部１０８により信号Ｓ１０６を遅延した遅延信号Ｓ１０８を示し、図１９（Ｃ）は自己相関電力ＡＣＰを示し、図１９（Ｄ）はタイミング窓Ｘを示し、図１９（Ｅ）はタイミング窓Ｙを示し、図１９（Ｆ）は第１の同期検出信号ｘｐｕｌｓｅを示し、図１９（Ｇ）が第２の同期検出信号ｙｐｕｌｓｅを示している。
【０１３７】
Ｗｉｒｅｌｅｓｓ１３９４のプリアンブル信号は、図１９（Ａ）および（Ｂ）に示すように、１６クロック周期のＸ区間およびＹ区間がそれぞれ５周期あり、図１９（Ｃ）に示すように、各ＸおよびＹ区間にて自己相関電力ＡＣＰが上昇する。
したがって、図１９（Ａ），（Ｂ），（Ｄ）に示すように、前半のＸ区間にタイミング窓Ｘを掛け、図１９（Ａ），（Ｂ），（Ｅ）に示すように、後半のＹ区間にタイミング窓Ｙを掛けることで、図１９（Ｆ），（Ｇ）に示すように、各区間の到来を検出して第１の同期検出信号ｘｐｕｌｓｅおよび第２の同期検出信号ｙｐｕｌｓｅを出力できる。
【０１３８】
図２０（Ａ）〜（Ｇ）は、バースト検出部の相互相関処理から第３の同期検出信号ｃｐｕｌｓｅおよびＦＦＴタイミング信号ＴＦＦＴを出力するまでのタイミングチャートを示す図である。
図２０（Ａ）は入力信号Ｓ１０６（ｓｙ ｒｅ，ｓｙ ｉｍ）を示し、図２０（Ｂ）は自己相関電力ＡＣＰを示し、図２０（Ｃ）は相互相関電力ＣＣＰを示し、図２０（Ｄ）は検出ウィンドウＤＷを示し、図２０（Ｅ）はカウンタへのロードデータＤＴを示し、図２０（Ｆ）は第３の同期検出信号ｃｐｕｌｓｅを示し、図２０（Ｇ）がＦＦＴタイミング信号ＴＦＦＴを示している。
【０１３９】
本実施形態では、相互相関の係数テーブル１０９０３として、Ｃ６４区間の前３２クロック分のデータ値を用いるので、図２０（Ｃ）に示すように、Ｃ６４区間の３２クロック目に相互相関電力ＣＣＰが最大となる。
図２０（Ｄ）に示すように、相互相関電力ＣＣＰが最大となるタイミングの前後に検出ウィンドウＤＷを設定しておくことで、より正確なピーク検出ができる。そして、図２０（Ｅ）に示すように、検出ウィンドウＤＷの後方端のタイミングで位置／タイミング変換回路１１００２が、最適なＦＦＴタイミング信号ＴＦＦＴを発生（出力）し得るデータを、タイミングカウンタ１１００３にプリセットする。
また、検出したピークタイミングより３２クロック後に、図２０（Ｆ）および（Ｇ）に示すように、第３の同期検出信号ｃｐｕｌｓｅおよびＦＦＴタイミング信号ＴＦＦＴを出力する。
その後、図２０（Ｇ）に示すように、ＦＦＴタイミング信号ＴＦＦＴを６４クロック後に出力し、その後は７２クロック周期で繰り返し出力する。
【０１４０】
周波数誤差検出回路１０９２２では、自己相関出力信号の実部と虚部から位相差を求め、ここから次式（５）に示すように、誤差周波数Δｆを算出する。
【０１４１】
【数５】
Δｆ＝ｔａｎ-1（ａｃｉｍ／ａｃｒｅ）×（１／３２）×２０×１０6 （Ｈｚ）…（５）
【０１４２】
増幅利得制御部１１１は、受信信号処理部１０６からの自動利得制御増幅部１０１による利得制御後のディジタル受信信号Ｓ１０６、Ａ／Ｄコンバータ１０５による受信信号電力観測部１０２の受信信号ＲＳのピークレベルを示すディジタル電界強度信号ＲＳＳＩＤ、バースト検出部１０９からの同期タイミング窓信号としての第１および第２の同期検出信号Ｓ１０９Ｗ（ｘｐｕｌｓｅ，ｙｐｕｌｓｅ）、並びにタイミング制御部１１０による第３の同期検出信号Ｓ１１０（ｃｐｕｌｓｅ）に基づいて、以下に詳述するように、同期バースト検出タイミングに合わせて、自動利得制御増幅部１０１の利得を制御するための制御利得電圧Ｖagc を変化させて利得制御を行って受信信号が最適な信号レベルとなるよう制御して、利得制御信号Ｖagc をＤ／Ａコンバータ１０４を介して自動利得制御増幅部１０１に出力する。
【０１４３】
以下、増幅利得制御部１１１の利得制御動作について、図２１、図２２、および図２３のフローチャートに関連付けて詳述する。
本実施形態では、受信信号のプリアンブル区間内で、高速かつ高性能なレベル補そくを実現するため、３段階のレベル補そくを行う。
【０１４４】
第１段階として、バースト検出開始時（ＳＴ１）には、増幅利得制御部１１１より利得制御信号Ｖagc を最大値で出力し（ＳＴ２）、自動利得制御増幅部１０１の利得を最大（第１の利得）に設定し（ＳＴ３）、遅延部１０８とバースト検出部１０９の組み合わせによりバースト検出を行う。
このとき、Ａ／Ｄコンバータ１０３の出力信号は歪んでしまうが、データ信号では無いので受信信号品質の劣化は招かない。
また、プリアンブル信号が歪んでいても、バースト検出部１０９に自己相関回路１０９０１を用いていることから、検出率を低下させることなくバースト検出が可能である。
【０１４５】
このようにして、受信信号ＲＳの先頭のプリアンブル信号の到来を待つ（ＳＴ４）。
これと並行して、受信信号電力観測部１０２にて受信信号電力を観測し、受信信号電力信号である電界強度信号ＲＳＳＩをＡ／Ｄコンバータ１０５を介してディジタル信号ＲＳＳＩＤとして入力する（ＳＴ５）。
ここでは、前述したように、急激な信号変化に対応するため、平均値ではなく尖頭値（ピーク値）を検波する。なお、バースト検出開始時にリセット信号を与え、尖頭値検波回路をリセットし、それ以降の最大尖頭値を観測する。
【０１４６】
第２段階として、バースト検出時（ＳＴ６）には、バースト検出部１０９による第１の同期検出信号Ｓ１０９Ｗ（ｘｐｕｌｓｅ）を受けて（ＳＴ７）、ディジタル電界強度信号ＲＳＳＩＤのレベルに基づいて利得を計算し（ＳＴ８）、利得制御信号Ｖagc を計算値ＣＶ１に設定し（ＳＴ９）、Ｄ／Ａコンバータ１０４を介して自動利得制御増幅部１０１の利得を計算値ＣＶ１（第２の利得）に設定する（ＳＴ１０）。
【０１４７】
このときの制御利得ＣＧ１は、次式に基づいて計算される。
【０１４８】
【数６】
ＣＧ１〔ｄＢ〕＝ＶＲＳＳＩ〔ｄＢｖ〕−Ｖref1〔ｄＢｖ〕 …（６）
【０１４９】
ここでＶＲＳＳＩは受信信号電力観測部１０２で観測された受信信号電力値を、Ｖref1はＡ／Ｄコンバータ１０３を歪ませない適切な値である第１の基準信号電力値をそれぞれ示している。
【０１５０】
ただし、このときに自動利得制御増幅部１０１の利得は、受信信号電力の尖頭値の算出過程にアナログ信号処理を含んでおり、若干のバラツキが含まれており、荒い利得制御となる。
このため、この利得でＡ／Ｄコンバータ１０３を無歪みで通した後に、増幅利得制御部１１１にて受信信号のディジタル値を積分して正確な信号電力を測定しておく（ＳＴ１１）。
【０１５１】
第３段階として、第２段階にてある程度時間が経過した後、バースト検出部１０９による第２の同期検出信号Ｓ１０９Ｗ（ｙｐｕｌｓｅ）を受けて（ＳＴ１２）、Ａ／Ｄコンバータ１０３を無歪みで通した受信信号Ｓ１０６のディジタル積分値に基づいて利得を計算し（ＳＴ１３）、利得制御信号Ｖagc を計算値ＣＶ２に設定し（ＳＴ１４）、Ｄ／Ａコンバータ１０４を介して自動利得制御増幅部１０１の利得を計算値ＣＶ２（第３の利得）に設定し、最適化する（ＳＴ１５）。
【０１５２】
このときの制御利得ＣＧ２は、次式に基づいて計算される。
【０１５３】
【数７】
ＣＧ２〔ｄＢ〕＝ＶＩ〔ｄＢｖ〕−Ｖref2〔ｄＢｖ〕 …（７）
【０１５４】
ここでＶＩは増幅利得制御部１１１にて積分したＡ／Ｄコンバータ１０３を通過後の受信信号電力値を、Ｖref2は第２の基準信号電力値で、利得制御後の受信信号電力の最適値をそれぞれ示している。
【０１５５】
こうして、最適化された利得値はその後データ信号が終了し、次のバースト検出開始まで固定する（ＳＴ１６）。
【０１５６】
そして、タイミング制御部１１０による第３の同期検出信号Ｓ１１０（ｃｐｕｌｓｅ）が入力されると、上記ステップＳＴ１の処理に移行する。
なお、バースト検出を開始することになるため、受信信号電力観測部１０２にリセット信号を与え、ピーク検出回路１０２１をリセットし、それ以降の最大ピーク値を観測する。
【０１５７】
以上により、最適な利得値への高速かつ正確なレベル補足が実現できる。
【０１５８】
図２４は、図１の増幅利得制御部１１１の具体的な構成例を示す回路図である。
【０１５９】
増幅利得制御部１１１は、図２４に示すように、初期利得テーブル１１１０１、ＲＳＳＩ調整テーブル１１１０２、乗算器１１１０３，１１１０４、加算器１１１０５〜１１１０８、遅延量が４８クロック分の遅延部１１１０９、遅延器１１１１０、対数変換部１１１１１、ステートマシーン回路１１１１２、利得選択回路１１１１３、および制御利得調整テーブル１１１１４を有している。
【０１６０】
この増幅利得制御部１１１は、同期検出のタイミングパルス、すなわちトリガ信号ｒｘｗｎｄｗ、バースト検出部１０９による第１の同期検出信号ｘｐｕｌｓｅおよび第２の同期検出信号ｙｐｕｌｓｅ、並びにタイミング制御部１１０による第３の同期検出信号ｃｐｕｌｓｅに基づくステートマシン構成をとっており、各ステート０〜３において異なる自動利得制御増幅部１０１のゲインａｇｃが出力されるように制御している。
【０１６１】
図２５（Ａ）〜（Ｈ）は、図２３の増幅利得制御部の動作を説明するためのタイミングチャートを示す図である。
図２５（Ａ）は入力信号Ｓ１０６（ｓｙ ｒｅ，ｓｙ ｉｍ）を示し、図２５（Ｂ）はトリガ信号ｒｘｗｎｄｗを示し、図２５（Ｃ）は第１の同期検出信号ｘｐｕｌｓｅを示し、図２５（Ｄ）は第２の同期検出信号ｙｐｕｌｓｅを示し、図２５（Ｅ）は第３の同期検出信号ｃｐｕｌｓｅを示し、図２５（Ｆ）はステートを示し、図２５（Ｇ）は利得制御信号Ｖagc を示し、図２５（Ｈ）は自動利得制御増幅部１０１から出力される受信信号ＲＸを示している。
【０１６２】
以下、図２４の増幅利得制御部における各ステートにおける動作を図２５（Ａ）〜（Ｈ）に関連付けて説明する。
【０１６３】
ステート０（初期モード、 rxwndw 待ち受けモード）
フラグ信号StationID に基づき初期利得テーブル１１１０１から適切な利得を選択する。本実施形態では、最大利得となるように初期利得テーブル１１１０１が設定されている。
そして、図２５（Ｂ），（Ｆ），（Ｇ）に示すように、トリガ信号ｒｘｗｎｄｗの立ち上がりタイミングでこれを利得選択回路１１１１３を通し、制御利得調整テーブル１１１１４から利得制御信号Ｖagc として出力し、ステート１に移行する。
【０１６４】
ステート１（ｘｐｕｌｓｅ待ち受けモード）
図２５（Ｆ），（Ｇ）に示すように、利得制御信号Ｖagc として、初期利得テーブル１１１０１で定まる初期利得（最大利得）を出力する。
Ａ／Ｄコンバータ１０５を介して電界強度信号ＲＳＳＩを受けて受信信号電力に基づくＲＳＳＩ利得gain rssiを加算器１１１０８において式（８）のように算出する。そして、図２５（Ｃ），（Ｆ），（Ｇ）に示すように、第１の同期検出信号ｘｐｕｌｓｅの入力タイミングで、利得選択回路１１１１３の選択利得を初期利得から加算器１１１０８によるＲＳＳＩ利得gain rssiに切り替えて、制御利得調整テーブル１１１１４から利得制御信号Ｖagc として出力し、ステート２に移行する。
【０１６５】
【数８】
gain rssi = rssiref - rssi + ４０ …（８）
【０１６６】
ここで、rssiref はＲＳＳＩ基準値でビット幅を８ビットにする関係上あらかじめ４０減算した値としており、ゲイン計算時に４０を加算して補正している。
【０１６７】
ステート２（ｙｐｕｌｓｅ待ち受けモード）
図２５（Ｆ），（Ｇ）に示すように、利得制御信号Ｖagc として、ＲＳＳＩ利得gain rssiを出力する。
乗算器１１１０３で入力信号ｓｙ ｒｅを二乗し、乗算器１１１０４で入力信号ｓｙ ｉｍを二乗し、これらを加算器１１１０５で加算することにより入力受信信号の振幅を求め、さらに、加算器１１１０６、遅延部１１１０９、および遅延器１１１１０を通してディジタル積分値を求め、対数変換部１１１１１において受信信号レベルａｄｓｓｉを式（９）のように算出する。
【０１６８】
【数９】
ａｄｓｓｉ＝４×１０ｌｏｇ（log(ｒｅ2 ＋ｉｍ2 ） …（９）
【０１６９】
そして、受信信号レベルａｄｓｓｉと利得制御後の受信信号電力の最適値adssiref、および今選択しているＲＳＳＩ利得gain rssiを用いて、ａｄｓｓｉ利得gain rssiを式（１０）のように算出する。そして、図２５（Ｄ），（Ｆ），（Ｇ）に示すように、第２の同期検出信号ｙｐｕｌｓｅの入力タイミングで、利得選択回路１１１１３の選択利得をＲＳＳＩ利得gain rssiから加算器１１１０７によるａｄｓｓｉ利得gain rssiに切り替えて、制御利得調整テーブル１１１１４から利得制御電圧信号Ｖagc として出力し、ステート３に移行する。
【０１７０】
0
【数１０】
ステート３（ｃｐｕｌｓｅ待ち受けモード）
図２５（Ｆ），（Ｇ）に示すように、利得制御信号Ｖagc として、ａｄｓｓｉ利得gain rssiを出力する。
そして、図２５（Ｅ），（Ｆ）に示すように、第３の同期検出信号ｃｐｕｌｓｅの入力タイミングでステート０に移行する。
ただし，利得制御電圧信号Ｖagc は、ａｄｓｓｉ利得gain rssiを保持する。
【０１７２】
次に、図１の構成による動作を説明する。
【０１７３】
まず、バースト検出を開始するに際して、増幅利得制御部１１１よりトリガ信号rxwndwをトリガとして利得制御信号Ｖagc が最大値に設定されて出力される。この利得制御信号Ｖagc は、Ｄ／Ａコンバータ１０４でアナログ信号に変換されて自動利得制御増幅部１０１に供給される。
自動利得制御増幅部１０１では、アナログ信号である利得制御信号Ｖagc を受けて、利得が最大の第１の利得に設定される。
この状態において、受信信号ＲＳの入力待ち状態となる。
【０１７４】
このような状態において、まず、受信信号ＲＳの先頭のプリアンブル信号が自動利得制御増幅部１０１に入力される。
自動利得制御増幅部１０１では、受信信号ＲＳのプリアンブル信号の前半の略Ｘ区間が最大利得をもって増幅され、信号ＲＸとしてＡ／Ｄコンバータ１０３に出力される。
これと並行して、受信信号ＲＳのプリアンブル信号が受信信号電力観測部１０２に入力される。受信信号電力観測部１０２において、受信信号ＲＳの電力が観測されてピーク電圧が測定され、入力される受信信号レベルに応じた値をとる電圧信号である電界強度信号ＲＳＳＩに変換されてＡ／Ｄコンバータ１０５に出力される。
この受信信号電力信号である電界強度信号ＲＳＳＩは、Ａ／Ｄコンバータ１０５を介してディジタル信号ＲＳＳＩＤとして増幅利得制御部１１１に入力される。
【０１７５】
Ａ／Ｄコンバータ１０３では、受信信号ＲＳのプリアンブル信号部分がアナログ信号からディジタル信号に変換され信号ＲＸＤとして受信信号処理部１０６に供給される。
このとき、Ａ／Ｄコンバータ１０３の出力信号は歪んでしまうが、データ信号では無いので受信信号品質の劣化は招かない。
【０１７６】
受信信号処理部１０６においては、入力したディジタル受信信号ＲＸＤがベースバンド信号ｂｂ ｒｅ（実部）およびｂｂ ｉｍ（虚部）に変換され、ベースバンド信号のサンプリング周波数が低い周波数に変換される。
そして、このときはバースト検出部１０９による誤差検出周波数Δｆが供給されていないことから、周波数オフセットの補正は行われず、信号Ｓ１０６（ｓｙ ｒｅおよびｓｙ ｉｍ）が生成され、ＯＦＤＭ復調部１０７、遅延部１０８、およびバースト検出部１０９に出力される。
【０１７７】
遅延部１０８では、受信信号処理部１０６の出力信号Ｓ１０６、すなわち信号ｓｙ ｒｅおよびｓｙ ｉｍが、バースト検出のためにバースト周期分遅延されて、信号Ｓ１０８としてバースト検出部１０９に出力される。
バースト検出部１０９では、受信信号処理部１０６による信号Ｓ１０６（ｓｙ ｒｅおよびｓｙ ｉｍ）と遅延部１０８による遅延信号Ｓ１０８との自己相関および相互相関がとられる。
そして、自己相関結果に基づいて、通信システムの定めた周期のバースト信号の検出が行われ、まず、プリアンブル信号の前半Ｘ区間を検出したことを示す第１の同期検出信号Ｓ１０９Ｗ（ｘｐｕｌｓｅ）が生成されて、増幅利得制御部１１１に出力される。
なお、プリアンブル信号が歪んでいても、バースト検出部１０９に自己相関回路を用いていることから、検出率を低下させることなくバースト検出が可能である。
【０１７８】
また、バースト検出部１０９では、自己相関結果に基づいて受信信号の実部と虚部の位相差から誤差周波数が算出され誤差検出周波数Δｆが生成されて、受信信号処理部１０６に出力される。
【０１７９】
増幅利得制御部１１１では、バースト検出部１０９によるバースト同期検出信号Ｓ１０９Ｗ（ｘｐｕｌｓｅ）を受けて、ディジタル電界強度信号ＲＳＳＩＤのレベルに基づいて利得が計算されて、利得制御信号Ｖagc が計算値ＣＶ１に設定される。
この利得制御信号Ｖagc は、Ｄ／Ａコンバータ１０４でアナログ信号に変換されて自動利得制御増幅部１０１に供給される。
自動利得制御増幅部１０１では、アナログ信号である利得制御信号Ｖagc を受けて、利得が計算値の第２の利得に設定される。
ただし、このときに自動利得制御増幅部１０１の利得は、受信信号電力の尖頭値の算出過程にアナログ信号処理を含んでおり、若干のバラツキが含まれており、荒い利得制御となっている。
【０１８０】
自動利得制御増幅部１０１では、受信信号ＲＳのプリアンブル信号の残りのＸ区間および後半のＹ区間が受信信号レベルに応じた第２の利得をもって増幅され、信号ＲＸとしてＡ／Ｄコンバータ１０３に出力される。
Ａ／Ｄコンバータ１０３では、受信信号ＲＳのプリアンブル信号部分がアナログ信号からディジタル信号に変換され信号ＲＸＤとして受信信号処理部１０６に供給される。
このとき、Ａ／Ｄコンバータ１０３の入力信号はＡ／Ｄコンバータ１０３を歪ませない適切な値に基づいた利得で増幅されていることから、Ａ／Ｄコンバータ１０３の出力信号には歪みが発生しない。
【０１８１】
受信信号処理部１０６においては、入力したディジタル受信信号ＲＸＤがベースバンド信号ｂｂ ｒｅ（実部）およびｂｂ ｉｍ（虚部）に変換され、ベースバンド信号のサンプリング周波数が低い周波数に変換される。
そして、受信信号処理部１０６では、バースト検出部１０９による誤差検出周波数Δｆに基づいて周波数オフセットの補正が行われて、信号Ｓ１０６（ｓｙ ｒｅおよびｓｙ ｉｍ）が生成され、ＯＦＤＭ復調部１０７、遅延部１０８、およびバースト検出部１０９に出力される。
【０１８２】
遅延部１０８では、受信信号処理部１０６の出力信号Ｓ１０６、すなわち信号ｓｙ ｒｅおよびｓｙ ｉｍが、バースト検出のためにバースト周期分遅延されて、信号Ｓ１０８としてバースト検出部１０９に出力される。
バースト検出部１０９では、受信信号処理部１０６による信号Ｓ１０６（ｓｙ ｒｅおよびｓｙ ｉｍ）と遅延部１０８による遅延信号Ｓ１０８との自己相関および相互相関がとられる。
そして、自己相関結果に基づいて、通信システムの定めた周期のバースト信号の検出が行われ、プリアンブル信号の後半Ｙ区間を検出したことを示す同期検出信号Ｓ１０９Ｗ（ｙｐｕｌｓｅ）が生成されて、増幅利得制御部１１１に出力される。
【０１８３】
また、バースト検出部１０９では、自己相関結果に基づいて受信信号の実部と虚部の位相差から誤差周波数が算出され誤差検出周波数Δｆが生成されて、受信信号処理部１０６に出力される。
【０１８４】
増幅利得制御部１１１においては、受信信号電力に基づく利得でＡ／Ｄコンバータ１０３を無歪みで通した信号Ｓ１０６を受けて、受信信号のディジタル値が積分されて正確な信号電力が測定される。
また、増幅利得制御部１１１では、バースト検出部１０９による第２の同期検出信号Ｓ１０９Ｗ（ｙｐｕｌｓｅ）を受けて、Ａ／Ｄコンバータ１０３を無歪みで通した受信信号Ｓ１０６のディジタル積分値に基づいて利得が計算されて、利得制御信号Ｖagc が計算値ＣＶ２に設定される。
【０１８５】
この利得制御信号Ｖagc は、Ｄ／Ａコンバータ１０４でアナログ信号に変換されて自動利得制御増幅部１０１に供給される。
自動利得制御増幅部１０１では、アナログ信号である利得制御信号Ｖagc を受けて、利得が最適な計算値の第３の利得に設定される。
【０１８６】
自動利得制御増幅部１０１では、受信信号ＲＳのプリアンブル信号の残りのＹ区間およびＣ１６以降のリファレンスＣ６４やデータが受信信号レベルに応じた第３の利得をもって増幅され、信号ＲＸとしてＡ／Ｄコンバータ１０３に出力される。
Ａ／Ｄコンバータ１０３では、受信信号ＲＳのリファレンスＣ６４やデータ部分がアナログ信号からディジタル信号に変換され信号ＲＸＤとして受信信号処理部１０６に供給される。
このとき、Ａ／Ｄコンバータ１０３の入力信号はＡ／Ｄコンバータ１０３を歪ませない最適な値に基づいた利得で増幅されていることから、Ａ／Ｄコンバータ１０３の出力信号には歪みが発生しない。
【０１８７】
受信信号処理部１０６においては、入力したディジタル受信信号ＲＸＤがベースバンド信号ｂｂ ｒｅ（実部）およびｂｂ ｉｍ（虚部）に変換され、ベースバンド信号のサンプリング周波数が低い周波数に変換される。
そして、バースト検出部１０９による誤差検出周波数Δｆに基づいて周波数オフセットの補正が行われて、信号Ｓ１０６（ｓｙ ｒｅおよびｓｙ ｉｍ）が生成され、ＯＦＤＭ復調部１０７、遅延部１０８、およびバースト検出部１０９に出力される。
【０１８８】
遅延部１０８では、受信信号処理部１０６の出力信号Ｓ１０６、すなわち信号ｓｙ ｒｅおよびｓｙ ｉｍが、バースト検出のためにバースト周期分遅延されて、信号Ｓ１０８としてバースト検出部１０９に出力される。
バースト検出部１０９では、受信信号処理部１０６による信号Ｓ１０６（ｓｙ ｒｅおよびｓｙ ｉｍ）と遅延部１０８による遅延信号Ｓ１０８との自己相関がとられ、またプリアンブル後半のＣ領域の前半で相互相関がとられる。
また、バースト検出部１０９においては、自己相関結果に基づいて検出窓回路１０９２１によりタイミング制御部１１０のピーク位置サーチ回路１１００１のピーク検出を行うための検出ウィンドウＤＷが生成され、タイミング制御部１１０のピーク位置サーチ回路１１００１に設定される。
そして、相互相関結果である相互相関電力がタイミング制御部１１０に供給される。
【０１８９】
ピーク位置サーチ回路１１００１では、この検出ウィンドウＤＷ内の相互相関結果である相互相関電力値ＣＣＰの最大値とその時の位置が求められる。
ただし、ここでは、検出ウィンドウＤＷの最後のところで検出ウィンドウＤＷ内でのピークがどこだったかを示す位置情報しか得られない。
次いで、位置／タイミング変換回路１１００２において、ピーク位置サーチ回路１１００１により得られた位置情報が時間軸上のタイミングに変換され、変換データに基づいて１シンボルをカウントするタイミングカウンタ１１００３が最適なＦＦＴタイミング信号ＴＦＦＴを発生（出力）し得るデータが、タイミングカウンタ１１００３にプリセットされる。
一度プリセットされたカウンタ１１００３は、循環的に１シンボルの期間をカウントしつづけ、毎シンボルごとに一定のタイミングでＦＦＴタイミング信号ＴＦＦＴを出し続ける。
そして、ピークタイミングから所定時間後に第３の同期検出信号Ｓ１１０（ｃｐｕｌｓｅ）が増幅利得制御部１１１に出力され、プリセットデータがダウンカウントされた時点でＦＦＴタイミング信号ＴＦＦＴがＯＦＤＭ復調部１０７に出力される。
【０１９０】
第３の同期検出信号Ｓ１１０（ｃｐｕｌｓｅ）を受けた増幅利得制御部１１１では、初期モード、すなわちトリガ信号ｒｘｗｎｄｗの待ち受けモードに戻る。以降、最適化された利得値はその後データ信号が終了し、次のバースト検出開始まで固定される。
【０１９１】
ＯＦＤＭ復調部１０７では、受信信号処理部１０６の出力信号Ｓ１０６、すなわち信号ｓｙ ｒｅおよびｓｙ ｉｍがタイミング制御部１１０により供給されるＦＦＴタイミング信号ＴＦＦＴに同期して高速離散フーリエ変換されＯＦＤＭ信号が復調される。
【０１９２】
以上説明したように、本第１の実施形態によれば、バースト検出部１０９および増幅利得制御部１１１により受信信号（パケット）の先頭に付加されている同期用のトレーニング信号（バースト信号）を用いてＡＧＣ制御と周波数オフセット補正を行い、引き続いて相互相関検出用の検出ウィンドウ期間を設けて、タイミング制御部１１０で検出ウィンドウＤＷ内で相互相関のピーク検出を行い、ウィンドウの最後部（後方端）においてＯＦＤＭシンボル区間をカウントするカウンタ１１００３にピーク位置に対応したデータをロードするので、伝送路の状況によらずに、最適なＦＦＴタイミングを設定することが可能となる。
【０１９３】
また、検出用のウィンドウ幅を状況に応じて可変とすることができ、これにより受信状況に応じてその幅を設定することができ、効率良く伝送路に応じた最適なＦＦＴタイミングを設定することが可能となる。
【０１９４】
また、相互相関値に下限を設け、相関値が下限値以下の場合には、ピーク検出とみなさないように構成することにより、たとえば、０がずっと入力される場合、そのままだとピークがウィンドウ先頭または後端にあったことになってしまうことを防ぐことができる。
【０１９５】
また、カウンタをダウンカウンタで構成し、０までカウントダウンした後のロード値を変更することにより、データシンボルの間に再同期用のリファレンスシンボルが挿入されたパケットに対しても、簡単にＦＦＴタイミングの最適化が行える。
【０１９６】
また、本第１の実施形態によれば、バースト検出開始を示すトリガ信号を受けると、最大値をもって増幅するように利得制御信号を自動利得制御増幅部１０１に出力し、バースト検出部１０９により第１のバースト同期検出信号を受けると、受信信号電力観測部１０２で検出された受信信号電力値に基づいて第２の利得を計算し、当該第２の利得をもって増幅するように利得制御信号を自動利得制御増幅部１０１に出力し、第２の利得で増幅されたディジタル受信信号を受けて積分し受信信号電力値を求め、バースト検出部１０９により第２のバースト同期検出信号を受けると、求めた受信信号電力値に基づいて第３の利得を計算し、当該第３の利得をもって増幅するように利得制御信号を自動利得制御増幅部１０１に出力する増幅利得制御部１１１を設けたので、以下の効果を得ることできる。
【０１９７】
高速かつ正確なレベル補側を行うことが可能となる。その結果、無線ＬＡＮ等のバースト同期型通信システムにおいて、高性能な受信品質を実現できる利点がある。
【０１９８】
また、プリアンブル信号が２段階に分けてバースト検出できる場合には、最初のバースト検出時に荒い利得制御を、次のバースト検出時に精密な利得制御を行うことで、最初のバースト検出のタイミングが誤った場合のリカバリーを行うことができる。
また、ディジタル積分される信号のパターンを特定でき、より正確なレベル補そくができる。
また、最初のバースト検出が誤りであった場合でも、２回目のバースト検出ができるか否かで判別ができ、誤ったタイミングでのレベル補そくを回避できる。
【０１９９】
なお、１回目のバースト検出の後、一定時間たっても２回目のバースト検出がなされなかった場合には、レベル補そくをリセットして、レベル補そくの第１段階に戻るようにすることで、次に来るバースト信号をより高確率で検出可能とすることができる。
【０２００】
また、同期転送モードをサポートしていて、データ信号中に一定期間ごとにリファレンス信号を挿入してある場合には、リファレンス信号ごとにレベル補そくの微調整を行うことで、マルチパス環境下でのレベル補そくをより正確に実現することができる利点がある。
【０２０１】
第２実施形態
図２６は、本発明に係るＦＦＴタイミング生成回路を適用したバースト同期復調装置の第２の一実施形態を示すブロック構成図である。また、図２７は、本第２の実施形態に係る図２６のバースト検出部およびタイミング制御部の具体的な構成例を示す回路図である。
【０２０２】
本第２の実施形態が上述した第１の実施形態と異なる点は、バースト検出部およびタイミング制御部にフレーム同期機能を追加したことにある。
具体的には、本第２の実施形態では、フレーム同期用のデータ（既知）と入力データの相互相関を計算し、検出ウィンドウ内でかつ検出しきい値を超えたものにつきピーク検出を行い、同期が確立した後は、受信側（移動局側）の基準クロックで数えたフレーム周期に基づいて検出ウィンドウを設定し、追従性と安定度の高いバースト同期システムを構成することにより、受信信号の復調タイミングのさらなる適正化を実現している。
本第２の実施形態では、図１４の構成に加えて、タイミング制御部１１０Ａに、フレーム同期回路１１００４を設けている。
【０２０３】
以下、本第２の実施形態のフレーム同期システムの基本原理、および図２６および図２７の新たに追加された部分の具体的な構成および機能についてを順を追って説明する。
【０２０４】
このような動作条件を備えたフレーム同期システムを実現するには、
Ａ）送信側（基地局側）のフレーム周期を受信側（移動局側）で忠実に再現する、
Ｂ）かつ、基地局のフレーム周期の変化に対する追従性を高くする
ということが必要である。
【０２０５】
Ａ）の条件を満たすには、フレーム同期タイミングのずれを多くのフレームにわたって平均化することが必要である。
実際に各フレームで検出できるずれは、１クロック単位であるが、これを多数集めて平均化すると少数点以下の精度で送信側（基地局側）の周期を再現できる。
しかし、このままだと、Ｂ）の条件、すなわち基地局側のフレーム周期が変化した場合に追従することができない。これは平均化回路に大きなずれ量が入力しても、平均結果にすぐに反映されないからである。
そこで、しきい値を超える相関値が得られた場合、そのピークタイミングを使ってフレームカウンタ自体を直接補正する。
１フレーム当たりのフレーム周期の変化量が検出ウィンドウ幅の半分以下であれば、相関検出できている限り追従することが可能である。
【０２０６】
図２８は、図２７のフレーム同期回路の構成例を示すブロック図である。
このフレーム同期回路１１００４は、図２８に示すように、ピーク検出回路２０１、同期判定回路２０２、フレーム周期カウンタ２０３、平均化回路２０４、および補正値セット回路としての加算器２０５を有している。
【０２０７】
ピーク検出回路２０１は、バースト検出部１０９Ａの相互相関用絶対値計算回路１０９１６により形成された相互相関電力ＣＣＰを入力し、フレーム周期カウンタ２０３により設定される期待タイミングを中心として設定した検出ウィンドウＤＴＷ内で、かつ検出しきい値ｔｈ ｃｃを超えたものにつきピーク検出を行い、期待タイミングとピーク検出位置とのずれを信号Ｓ２０１として平均化回路２０４に出力する。
また、ピーク検出回路２０１は、検出ウィンドウＤＴＷ内でピーク検出を行った場合に、そのピーク値が検出しきい値ｔｈ ｃｃを超えていない場合（小さい場合）には相関は未検出と判定してずれ量を示す信号Ｓ２０１を平均化回路２０４に出力しない。
また、ピーク検出回路２０１は、最初にフレーム同期を引き込む場合には、検出ウィンドウを常に開けた状態で相関ピーク検出を行い、最初に検出しきい値ｔｈ ｃｃを超えた時点を同期検出とみなして制御を開始する。
【０２０８】
同期判定回路２０２は、ピーク検出回路２０１の出力信号Ｓ２０１ａを受けて同期検出が行われたか否かを判定し、同期検出が行われた場合に、ピーク検出回路２０１の出力信号Ｓ２０１ａによりフレーム周期カウンタ２０３の、たとえば同期検出の期待タイミングのカウント値（たとえば０）としてセットさせる。
【０２０９】
フレーム周期カウンタ２０３は、自局の基準クロックによってフレーム周期をカウントするカウンタで、セットされるカウント値を動作周期とし、この動作周期に基づいて、ピーク検出回路２０１に指示する検出ウィンドウＤＴＷの窓タイミングを生成する。
なお、同期が確立した後、受信側（移動局側）の基準クロックで数えたフレーム周期に基づいて検出ウィンドウが設定される。
また、フレーム周期カウンタ２０３は、加算器２０５の出力により補正値が信号Ｓ２０５としてロードされてカウント値が補正される。
そして、フレーム周期カウンタ２０３は、補正されたカウント値に基づく期待タイミングでＦＦＴタイミング信号ＴＦＦＴの出力タイミングを微調整するように信号Ｓ２０３をタイミングカウンタ１１００３Ａに出力する。
【０２１０】
平均化回路２０４は、ピーク検出回路２０１により信号Ｓ２０１として入力されたフレーム同期のピーク検出結果とフレーム周期カウンタ２０３による同期検出の期待タイミングのずれを平均化し、その結果を補正値Ｓ２０４として加算器２０５に出力する。
平均化回路２０４は、積分回路を含み、出力のうちある範囲の上位ビット（整数部）を第１の補正値ＡＤＪ１として、この上位ビットを差し引いた下位ビット（小数部）部分は符号を含めて積算回路によって毎フレームごとに積算し、そのキャリィ周期に対応して第１の補正値ＡＤＪ１に対してさらに第２の補正値ＡＤＪ２、たとえば±１の補正を加え、補正値Ｓ２０４として加算器２０５に出力する。
【０２１１】
図２９は、図２８の平均化回路２０４の構成例を示す回路図である。
この平均化回路２０４は、図２９に示すように、遅延部２０４１，２０４２、加算器２０４３，２０４４，２０４５、増幅器２０４６，２０４７、絶対値計算回路２０４８、セレクタ２０４９，２０５０、および数値制御発振器（ＮＣＯ）２０５１を有している。
そして、遅延部２０４１，２０４２、加算器２０４３，２０４４、および増幅器２０４６，２０４７により積分回路が構成されている。
【０２１２】
図２９の平均化回路２０４は、ずれの値を符号付８ビット、平均化回路２０４の出力を符号付１７ビットとした場合である。
積分回路の直接および積分のゲイン設定にもよるが、上位７ビットを「整数」部分とみなすと、最大９ビットシフトになるので５００回程度の平均に相当する。
そして、下位ビットの部分を数値制御発振器（ＮＣＯ）２０５１に入力することで、少数点以下のずれを足し合わせて、１クロック相当分になったところで、前述の整数部分とを加算器２０４５で合わせて補正データＳ２０４とする。
【０２１３】
この構成により、上記の例では送信側（基地局）と受信側（移動局）の基準クロック誤差を約１０００分の１クロックの精度で補正できる。
これは数百フレーム連続でフレーム同期の相関検出ができない伝送状況が続いてもフレーム同期は保ったままであることを意味する。伝送状況が回復後、直ちに送受信動作に移ることができる。
【０２１４】
図３０は、図２９の数値制御発振器（ＮＣＯ）の構成例を示す回路図である。
この数値制御発振器２０５１は、図３０に示すように、加算器２０５１１、フリップフロップ（ＦＦ）２０５１２，２０５１３、オーバーフロー検出回路２０５１４を有している。
すなわち、数値制御発振器２０５１は、入力ビット幅と同じビット幅の積分回路で構成されている。
【０２１５】
図３１（Ａ），（Ｂ）は、下位ビットの積算の様子を示す図である。
図３１（Ａ）は入力ｎｃｏｉｎが０より大きい場合、図３１（Ｂ）は入力ｎｃｏｉｎが０より小さい場合をぞれぞれ示している。
符号を付けて１１ビットの入力ｎｃｏｉｎが０より大きい場合、入力ｎｃｏｉｎは「０１０（１６進数）」、「１００（１６進数）」の場合であり、入力ｎｃｏｉｎが０より小さい場合、入力ｎｃｏｉｎは「１０１（１６進数）」、「０１１（１６進数）」の場合である。
そして、オーバーフロー、ゼロクロス時にキャリィを第２の補正値ＡＤＪ２（±１）として出力する。
【０２１６】
図３２は、図３０の数値制御発振器のオーバーフロー検出の状態を示す図である。
図３２に示すように、ディフォルトの場合、第２の補正値ＡＤＪ２は０である。
【０２１７】
「０１０」の場合、入力ｎｃｏｉｎ〔１０〕が０、フリップフロップ２０５１２の出力ｎｃｏ〔１０〕が１、フリップフロップ２０５１３の出力ｏｖｆが０である。この場合のｎｃｏステータスは、ｎｃｏｉｎ＞０、かつ、ｎｃｏオーバーフローであり、第２の補正値ＡＤＪ２は＋１となる。
【０２１８】
「０１１」の場合、入力ｎｃｏｉｎ〔１０〕が１、フリップフロップ２０５１２の出力ｎｃｏ〔１０〕が１、フリップフロップ２０５１３の出力ｏｖｆが０である。この場合のｎｃｏステータスは、ｎｃｏｉｎ＜０、かつ、ｎｃｏゼロクロスであり、第２の補正値ＡＤＪ２は−１となる。
【０２１９】
「１００」の場合、入力ｎｃｏｉｎ〔１０〕が０、フリップフロップ２０５１２の出力ｎｃｏ〔１０〕が０、フリップフロップ２０５１３の出力ｏｖｆが１である。この場合のｎｃｏステータスは、ｎｃｏｉｎ＞０、かつ、ｎｃｏゼロクロスであり、第２の補正値ＡＤＪ２は−１となる。
【０２２０】
「１０１」の場合、入力ｎｃｏｉｎ〔１０〕が１、フリップフロップ２０５１２の出力ｎｃｏ〔１０〕が０、フリップフロップ２０５１３の出力ｏｖｆが１である。この場合のｎｃｏステータスは、ｎｃｏｉｎ＜０、かつ、ｎｃｏアンダーフローであり、第２の補正値ＡＤＪ２は−１となる。
【０２２１】
加算器２０５は、平均化回路２０４による補正値を基準の周期に加算し、フレーム周期の補正値としてフレーム周期カウンタ２０３のカウント値としてセットする。
【０２２２】
次に、図２８のフレーム同期回路１１００４の動作を、図３３（Ａ）〜（Ｄ）、図３４（Ａ）〜（Ｄ）、および図３５（Ａ）〜（Ｄ）に関連付けて説明する。
【０２２３】
図３３（Ａ）〜（Ｄ）、図３４（Ａ）〜（Ｄ）は、本第２の実施形態に係るフレーム同期の動作タイミング例を示すタイミングチャートである。
なお、図３３（Ａ）は検出ウィンドウＤＴＷ、図３３（Ｂ）は相互相関電力ＣＣＰ、図３３（Ｃ）はずれを示す信号Ｓ２０１、図３３（Ｄ）はフレーム周期カウンタ２０３のカウント値ＣＮＴをそれぞれ示している。
同様に、図３４（Ａ）は検出ウィンドウＤＴＷ、図３４（Ｂ）は相互相関電力ＣＣＰ、図３４（Ｃ）はずれを示す信号Ｓ２０１、図３４（Ｄ）はフレーム周期カウンタ２０３のカウント値ＣＮＴをそれぞれ示している。
【０２２４】
また、図３５（Ａ）〜（Ｄ）は、本第２の実施形態に係るフレーム同期の初期引き込み時の動作タイミング例を示すタイミングチャートである。
図３５（Ａ）は検出ウィンドウＤＴＷ、図３５（Ｂ）は相互相関電力ＣＣＰ、図３５（Ｃ）は連続同期数ＣＳＮ、図３５（Ｄ）は同期フラグＦＬＧをそれぞれ示している。
【０２２５】
まず、図３３（Ａ）〜（Ｄ）に関連付けてフレーム同期の動作について説明する。
【０２２６】
この場合、検出ウィンドウＤＴＷは、図３３（Ａ），（Ｄ）に示すように、カウンタ値１００を中心に幅７クロックで設定されている。
この例では、実際の相互相関電力（相関値）ＣＣＰのピークは、ピーク検出回路２０１で、図３３（Ｂ），（Ｄ）に示すように、カウンタ値１００ではなく２クロックずれた９８で得られている。
これは基地局の基準クロックでカウントしたフレーム周期の方が移動局側の基準クロックでカウントしたフレーム周期より長いことを意味する。すなわち、移動局側のクリスタルの発振周波数が高い。
このような場合には、フレームカウンタの値を＋２してやれば、次回のフレームでは理想的には相関ピークは同じ位置９８で得られる。
このずれ量＋２は、信号Ｓ２０１として平均化回路２０４に入力されており、受信フレーム数の増加につれて補正値出力は０から＋２に近づいていく。
これにより、相関値のピーク検出は期待タイミングのカウンタ値１００で得られるようになる。
【０２２７】
次に、図３４（Ａ）〜（Ｄ）に関連付けてフレーム同期の動作について説明する。これは、検出ウィンドウ内で相関値がしきい値を超えなかった場合の動作が示してある。
【０２２８】
この状態は、たとえば受信状況が一時的に悪化した場合などに生じる。
このような場合、検出ウィンドウＤＴＷ内での相関ピークは必ずしも意味のあるものではない。
そのようなピーク検出タイミングに基づいてフレーム周期カウンタを制御するとフレーム同期はずれの原因となる。
そのため、相関値がしきい値を超えない場合には、フレーム周期カウンタ２０３のカウント値の修正および平均化回路２０４へのデータ入力は行わない。
【０２２９】
次に、図３５（Ａ）〜（Ｄ）に関連付けて初期引き込み時の動作を説明する。
【０２３０】
最初にフレーム同期を引き込む場合には、検出ウィンドウを常に開けた状態で相互相関値のピーク検出を行い、最初にしきい値を超えた時点を同期検出とみなして制御を開始する。この例では、連続３回の同期検出で、同期確立と同期判定回路２０により判定される。
次回以降そのタイミングで相関値のピーク検出ができればフレーム同期がとれた状態であり、連続して同じタイミングで相関検出できなければ、最初の検出は誤検出とみなされ、図３５（Ｃ）に示すように、初期の相関検出待ち状態に戻る。
【０２３１】
本第２の実施形態によれば、上述した第１の実施形態の効果に加えて、伝送路の状態が安定でない無線通信において、一度確立したフレーム同期を比較的長い間保ち続けることができる。
また、Ｗｉｒｅｌｅｓｓ１３９４のように基地局のフレーム周期が他のシステムに追従しなければならないような場合について、同期の精度と追従性という本来相反する性能を両立させることができるという利点がある。
その結果、伝送路の状況によらずに、最適なＦＦＴタイミングを設定することが可能となる。
【０２３２】
なお、上述した第２の実施形態では、ピーク検出用のしきい値として一つのしきい値を用いた場合を例に説明したが、複数のしきい値を用いてカウンタのセットやずれの平均化回路への取り込み制御を行う等、種々の態様が可能である。
たとえば第１のしきい値と、この第１のしきい値より低い第２のしきい値を用い、相関値のピークが第１のしきい値より大きい場合には、カウンタのセットおよびずれの取り込みを行い、第２のしきい値より小さい場合には、カウンタのセットは行わないが、ずれの取り込みは行うようにする等のより細かな制御を行うようにすることも可能である。
【０２３３】
【発明の効果】
以上説明したように、本発明によれば、伝送路の状況によらずに、最適なＦＦＴタイミングを設定することが可能となる。
【０２３４】
また、検出用のウィンドウ幅を状況に応じて可変とすることができ、これにより受信状況に応じてその幅を設定することができ、効率良く伝送路に応じた最適なＦＦＴタイミングを設定することが可能となる。
【０２３５】
また、相互相関値に下限を設け、相関値が下限値以下の場合には、ピーク検出とみなさないように構成することにより、たとえば、０がずっと入力される場合、そのままだとピークがウィンドウ先頭または後端にあったことになってしまうことを防ぐことができる。
【０２３６】
また、カウンタをダウンカウンタで構成し、０までカウントダウンした後のロード値を変更することにより、データシンボルの間に再同期用のリファレンスシンボルが挿入されたパケットに対しても、簡単にＦＦＴタイミングの最適化が行える。
【０２３７】
また、本発明によれば、伝送路の状態が安定でない無線通信において、一度確立したフレーム同期を比較的長い間保ち続けることができる。
また、Ｗｉｒｅｌｅｓｓ１３９４のように基地局のフレーム周期が他のシステムに追従しなければならないような場合について、同期の精度と追従性という本来相反する性能を両立させることができる。
【図面の簡単な説明】
【図１】本発明に係るＦＦＴタイミング生成回路を適用したバースト同期復調装置の一実施形態を示すブロック構成図である。
【図２】ＩＥＥＥ８０２. １１ａシステムの代表的なプリアンブル信号を含むバースト信号部を示す図である。
【図３】ＢＲＡＮシステムの代表的なプリアンブル信号を含むバースト信号部を示す図である。
【図４】Ｗｉｒｅｌｅｓｓ１３９４システムの代表的なプリアンブル信号を含むバースト信号部を示す図である。
【図５】Ｗｉｒｅｌｅｓｓ１３９４システムにおいて一定期間以上のデータ信号区間にリファレンス信号ＲＥＦを挿入している信号形態を示す図である。
【図６】Ｗｉｒｅｌｅｓｓ１３９４システムにおけるフレーム構造を示す図である。
【図７】（Ａ）および（Ｂ）は、ＯＦＤＭデータシンボルにおいてデータ部の前にそのデータの最後の部分を繰り返すガードインターバルを付加する手法（Cyclic Extension法）を説明するための図である。
【図８】（Ａ）〜（Ｄ）は、ＦＦＴへのデータ取り込みタイミングについての例を示す図である。
【図９】図１の自動利得制御増幅部の具体的な構成を示す回路図である。
【図１０】図９の利得制御増幅器の利得制御特性例を示す図である。
【図１１】受信信号の入力レベルに対する受信信号電力観測部の出力特性を示す図である。
【図１２】図１の受信信号処理部の具体的な構成例を示す回路図である。
【図１３】図１のＯＦＤＭ復調部の構成を説明するための図である。
【図１４】図１のバースト検出部およびタイミング制御部の具体的な構成例を示す回路図である。
【図１５】図１４の自己相関回路の構成例を示す回路図である。
【図１６】図１４の相互相関回路の構成例を示す回路図である。
【図１７】（Ａ）〜（Ｄ）は、相互相関ピーク位置とカウンタへのロードデータとの関係を示す図である。
【図１８】（Ａ）〜（Ｄ）は、タイミングカウンタ（シンボルカウンタ）の動作タイミングを示す図である。
【図１９】（Ａ）〜（Ｇ）は、バースト検出部の自己相関処理から同期検出信号ｘｐｕｌｓｅおよびｙｐｕｌｓｅを出力するまでのタイミングチャートを示す図である。
【図２０】（Ａ）〜（Ｇ）は、バースト検出部の相互相関処理から同期検出信号ｃｐｕｌｓｅおよびＦＦＴタイミング信号ＴＦＦＴを出力するまでのタイミングチャートを示す図である。
【図２１】本発明に係る増幅利得制御部における利得制御動作の第１段階を説明するためのフローチャートである。
【図２２】本発明に係る増幅利得制御部における利得制御動作の第２段階を説明するためのフローチャートである。
【図２３】本発明に係る増幅利得制御部における利得制御動作の第３段階を説明するためのフローチャートである。
【図２４】図１の増幅利得制御部の具体的な構成例を示す回路図である。
【図２５】図２４の増幅利得制御部の動作を説明するためのタイミングチャートを示す図である。
【図２６】本発明に係るＦＦＴタイミング生成回路を適用したバースト同期復調装置の第２の実施形態を示すブロック構成図である。
【図２７】本第２の実施形態に係る図２６のバースト検出部およびタイミング制御部の具体的な構成例を示す回路図である。
【図２８】図２７のフレーム同期回路の構成例を示すブロック図である。
【図２９】図２８の平均化回路の構成例を示す回路図である。
【図３０】図２９の数値制御発振器（ＮＣＯ）の構成例を示す回路図である。
【図３１】（Ａ），（Ｂ）は、図２９の数値制御発振器（ＮＣＯ）の下位ビットの積算の様子を示す図である。
【図３２】図３０の数値制御発振器のオーバーフロー検出の状態を示す図である。
【図３３】（Ａ）〜（Ｄ）は、本第２の実施形態に係るフレーム同期の動作タイミング例を示すタイミングチャートである。
【図３４】（Ａ）〜（Ｄ）は、本第２の実施形態に係るフレーム同期の動作タイミング例を示すタイミングチャートである。
【図３５】（Ａ）〜（Ｄ）は、本第２の実施形態に係るフレーム同期の初期引き込み時の動作タイミング例を示すタイミングチャートである。
【符号の説明】
１０、１０Ａ…バースト同期復調装置、１０１…自動利得制御増幅部（ＡＧＣＡＭＰ）、１０２…受信信号電力観測部、１０３…Ａ／Ｄコンバータ（ＡＤＣ）、１０４…ディジタル／アナログ（Ｄ／Ａ）コンバータ（ＤＡＣ）、１０５…Ａ／Ｄコンバータ（ＡＤＣ）、１０６…受信信号処理部、１０７…ＯＦＤＭ復調部（ＤＥＭＯＤ）、１０８…遅延部（ＤＬＹ）、１０９，１０９Ａ…バースト検出部（ＢＤＴ）、１１０，１１０Ａ…タイミング制御部（ＴＭＧ）、１１１…増幅利得制御部（ＡＧＣＴＬ）、１０７１…ＦＦＴ処理部、２０１…ピーク検出回路、２０２…同期判定回路、２０３…フレーム周期カウンタ、２０４…平均化回路、 ２０４１，２０４２…遅延部、２０４３〜２０４５…加算器、２０４６，２０４７…増幅器、２０４８…絶対値計算回路、２０４９，２０５０…セレクタ、２０５１…数値制御発振器（ＮＣＯ）、２０５１１…加算器、２０５１２，２０５１３…フリップフロップ（ＦＦ）、２０５１４…オーバーフロー検出回路、２０５…加算器。
Claims (57)
- データシンボルの先頭部に同期用トレーニング信号としてのバースト部が付加された受信信号の復調を開始するためのタイミング信号を生成する復調タイミング生成回路であって、
上記受信信号の上記バースト部における相関演算を行うバースト検出部と、
上記相関演算結果および受信状況に基づいて検出ウィンドウのタイミングと幅を設定し、当該検出ウィンドウ期間内における相関電力のピークおよび当該ピーク位置を検出するピーク位置検出部と、
上記ピーク位置検出部で検出されたピーク位置から所定時間経過後に、上記タイミング信号を出力する出力部と
を有する復調タイミング生成回路。 - 上記ピーク位置検出部は、検出する相関値に下限を設け、相関値が当該下限よりも小さい場合には、ピーク検出とみなさない
請求項１記載の復調タイミング生成回路。 - 上記バースト検出部は、相互相関演算を行い、
上記ピーク位置検出部は、相互相関電力のピークおよび当該ピーク位置を検出する
請求項１記載の復調タイミング生成回路。 - 上記バースト検出部は、自己相関演算および相互相関演算を行い、
上記ピーク位置検出部は、自己相関演算結果に基づいて検出ウィンドウを設定し、当該検出ウィンドウ期間内における相互相関電力のピークおよび当該ピーク位置を検出する
請求項１記載の復調タイミング生成回路。 - データシンボルの先頭部に同期用トレーニング信号としてのバースト部が付加された受信信号の復調を開始するためのタイミング信号を生成する復調タイミング生成回路であって、
上記受信信号の上記バースト部における相関演算を行うバースト検出部と、
上記相関演算結果および受信状況に基づいて検出ウィンドウのタイミングと幅を設定し、当該検出ウィンドウ期間内における相関電力のピークおよび当該ピーク位置を検出するピーク位置検出部と、
上記シンボル区間をカウントするカウンタであって、プリセットされたタイミングデータ値をカウントすると上記タイミング信号を出力するカウンタと、
上記ピーク位置検出部で検出されたピーク位置に対応したタイミングデータを上記カウンタにプリセットする位置タイミング変換部と
を有する復調タイミング生成回路。 - 上記位置タイミング変換部は、検出ウィンドウの後方端とピーク位置の相対的な関係に基づいたタイミングデータを生成し、上記カウンタにプリセットする
請求項５記載の復調タイミング生成回路。 - 上記ピーク位置検出部は、ピーク検出を、以前の出力の最大値と今回の相関入力の大小比較により行い、最大値が得られたウィンドウ内のタイミングを記憶することで、検出ウィンドウの最後部でピーク位置を確定させる
請求項５記載の復調タイミング生成回路。 - 上記ピーク位置検出部は、ピーク検出を、以前の出力の最大値と今回の相関入力の大小比較により行い、最大値が得られたウィンドウ内のタイミングを記憶することで、検出ウィンドウの最後部でピーク位置を確定させる
請求項６記載の復調タイミング生成回路。 - 上記カウンタは、一度プリセットされると、循環的に１シンボルをカウントし、毎シンボル毎に一定のタイミングで上記タイミング信号を出力する
請求項５記載の復調タイミング生成回路。 - 上記カウンタは、一度プリセットされると、循環的に１シンボルをカウントし、毎シンボル毎に一定のタイミングで上記タイミング信号を出力する
請求項６記載の復調タイミング生成回路。 - 上記カウンタはダウンカウンタであり、
上記位置タイミング変換部は、上記カウンタが０までカウントダウンした後のロードデータ値を変更する
請求項５記載の復調タイミング生成回路。 - 上記カウンタはダウンカウンタであり、
上記位置タイミング変換部は、上記カウンタが０までカウントダウンした後のロードデータ値を変更する
請求項６記載の復調タイミング生成回路。 - 上記ピーク位置検出部は、検出する相関値に下限を設け、相関値が当該下限よりも小さい場合には、ピーク検出とみなさない
請求項５記載の復調タイミング生成回路。 - 上記ピーク位置検出部は、検出する相関値に下限を設け、相関値が当該下限よりも小さい場合には、ピーク検出とみなさない
請求項６記載の復調タイミング生成回路。 - 上記バースト検出部は、相互相関演算を行い、
上記ピーク位置検出部は、相互相関電力のピークおよび当該ピーク位置を検出する
請求項５記載の復調タイミング生成回路。 - 上記バースト検出部は、相互相関演算を行い、
上記ピーク位置検出部は、相互相関電力のピークおよび当該ピーク位置を検出する
請求項６記載の復調タイミング生成回路。 - 上記バースト検出部は、自己相関演算および相互相関演算を行い、
上記ピーク位置検出部は、自己相関演算結果に基づいて検出ウィンドウを設定し、当該検出ウィンドウ期間内における相互相関電力のピークおよび当該ピーク位置を検出する
請求項５記載の復調タイミング生成回路。 - 上記バースト検出部は、自己相関演算および相互相関演算を行い、
上記ピーク位置検出部は、自己相関演算結果に基づいて検出ウィンドウを設定し、当該検出ウィンドウ期間内における相互相関電力のピークおよび当該ピーク位置を検出する
請求項６記載の復調タイミング生成回路。 - データシンボルの先頭部に少なくともプリアンブル信号および当該プリアンブル信号に後続するリファレンス信号を含むバースト部が付加された受信信号の復調を開始するためのタイミング信号を生成する復調タイミング生成回路であって、
上記受信信号の上記バースト部の前半部であるプリアンブル信号部分で自己相関演算を行い、後半部であるリファレンス信号部分で相互相関演算を行うバースト検出部と、
上記自己相関演算結果および受信状況に基づいて検出ウィンドウのタイミングと幅を設定し、当該検出ウィンドウ期間内における上記相互相関電力のピークおよび当該ピーク位置を検出するピーク位置検出部と、
上記ピーク位置検出部で検出されたピーク位置から所定時間経過後に、上記タイミング信号を出力する出力部と
を有する復調タイミング生成回路。 - 上記ピーク位置検出部は、検出する相互相関値に下限を設け、相互相関値が当該下限よりも小さい場合には、ピーク検出とみなさない
請求項１９記載の復調タイミング生成回路。 - データシンボルの先頭部に少なくともプリアンブル信号および当該プリアンブル信号に後続するリファレンス信号を含むバースト部が付加された受信信号の復調を開始するためのタイミング信号を生成する復調タイミング生成回路であって、
上記受信信号の上記バースト部の前半部であるプリアンブル信号部分で自己相関演算を行い、後半部であるリファレンス信号部分で相互相関演算を行うバースト検出部と、
上記自己相関演算結果および受信状況に基づいて検出ウィンドウのタイミングと幅を設定し、当該検出ウィンドウ期間内における上記相互相関電力のピークおよび当該ピーク位置を検出するピーク位置検出部と、
上記シンボル区間をカウントするカウンタであって、プリセットされたタイミングデータ値をカウントすると上記タイミング信号を出力するカウンタと、
上記ピーク位置検出部で検出されたピーク位置に対応したタイミングデータを上記カウンタにプリセットする位置タイミング変換部と
を有する復調タイミング生成回路。 - 上記位置タイミング変換部は、検出ウィンドウの後方端とピーク位置の相対的な関係に基づいたタイミングデータを生成し、上記カウンタにプリセットする
請求項２１記載の復調タイミング生成回路。 - 上記ピーク位置検出部は、ピーク検出を、以前の出力の最大値と今回の相互相関入力の大小比較により行い、最大値が得られたウィンドウ内のタイミングを記憶することで、検出ウィンドウの最後部でピーク位置を確定させる
請求項２１記載の復調タイミング生成回路。 - 上記ピーク位置検出部は、ピーク検出を、以前の出力の最大値と今回の相互相関入力の大小比較により行い、最大値が得られたウィンドウ内のタイミングを記憶することで、検出ウィンドウの最後部でピーク位置を確定させる
請求項２２記載の復調タイミング生成回路。 - 上記カウンタは、一度プリセットされると、循環的に１シンボルをカウントし、毎シンボル毎に一定のタイミングで上記タイミング信号を出力する
請求項２１記載の復調タイミング生成回路。 - 上記カウンタは、一度プリセットされると、循環的に１シンボルをカウントし、毎シンボル毎に一定のタイミングで上記タイミング信号を出力する
請求項２２記載の復調タイミング生成回路。 - 上記カウンタはダウンカウンタであり、
上記位置タイミング変換部は、上記カウンタが０までカウントダウンした後のロードデータ値を変更する
請求項２１記載の復調タイミング生成回路。 - 上記カウンタはダウンカウンタであり、
上記位置タイミング変換部は、上記カウンタが０までカウントダウンした後のロードデータ値を変更する
請求項２２記載の復調タイミング生成回路。 - 上記ピーク位置検出部は、検出する相互相関値に下限を設け、相関値が当該下限よりも小さい場合には、ピーク検出とみなさない
請求項２１記載の復調タイミング生成回路。 - 上記ピーク位置検出部は、検出する相互相関値に下限を設け、相互相関値が当該下限よりも小さい場合には、ピーク検出とみなさない
請求項２２記載の復調タイミング生成回路。 - データシンボルの先頭部に同期用トレーニング信号としてのバースト部が付加されたフレーム同期のための信号を有するパケットの受信信号の復調を開始するためのタイミング信号を生成する復調タイミング生成回路であって、
上記フレーム同期信号の上記バースト部における相関演算を行うバースト検出部と、
期待タイミングを中心として設定した検出ウィンドウ内で、かつ検出しきい値を超えたものにつき上記バースト検出部による相関電力のピーク検出を行い、期待タイミングとピーク検出位置とのずれ量を示す信号を出力するピーク検出回路と、
基準クロックによってフレーム周期をカウントするカウンタであって、セットされるカウント値を動作周期とし、この動作周期に基づいて、上記ピーク検出回路に指示する検出ウィンドウの窓タイミングを生成し、セットされたカウント値に基づく期待タイミングに応じたタイミングで上記タイミング信号を出力するように指示するフレーム周期カウンタと、
上記ピーク検出回路によるフレーム同期のピーク検出結果とフレーム周期カウンタによる同期検出の期待タイミングのずれを平均化し、その結果を補正値として出力する平均化回路と、
上記平均化回路による補正値をもって補正した周期を上記カウント値として上記フレーム周期カウンタにセットする補正値セット回路と
を有する復調タイミング生成回路。 - 上記フレーム同期のための信号を有するパケットには、送信時刻に関する情報が含まれており、
上記平均化回路は、ピーク検出結果とフレーム同期カウンタによる同期検出結果とフレーム周期カウンタによる同期検出の期待タイミングのずれを計算する際に、上記送信時刻情報を参照する
請求項３１記載の復調タイミング生成回路。 - 上記ピーク検出回路は、検出ウィンドウ内でピーク検出を行った場合に、そのピーク値が検出しきい値を超えていない場合には相関は未検出と判定してずれ量を示す信号を平均化回路に出力しない
請求項３１記載の復調タイミング生成回路。 - 上記ピーク検出回路は、最初にフレーム同期を引き込む場合には、検出ウィンドウを常に開けた状態で相関ピーク検出を行い、最初に検出しきい値を超えた時点を同期検出とみなす
請求項３１記載の復調タイミング生成回路。 - ピーク検出回路の出力信号を受けて同期検出が行われたか否かを判定し、同期検出が行われた場合に、ピーク検出回路の出力信号によりフレーム周期カウンタの同期検出の期待タイミングのカウント値としてセットさせる同期判定回路
を有する請求項３４記載の復調タイミング生成回路。 - 上記平均化回路は、積分回路を含み、出力のうちある範囲の上位ビット（整数部）を第１の補正値として、この上位ビットを差し引いた下位ビット（小数部）部分は符号を含めて積算回路によって毎フレームごとに積算し、そのキャリィ周期に対応して第１の補正値に対してさらに第２の補正値を加えて上記補正値として補正値セットに出力する
請求項３１記載の復調タイミング生成回路。 - 上記バースト検出部は、上記受信信号の上記バースト部の後半部であるリファレンス信号部分で相互相関演算を行う
請求項３１記載の復調タイミング生成回路。 - データシンボルの先頭部に同期用トレーニング信号としてのバースト部が付加された受信信号を復調する復調装置であって、
上記受信信号の上記バースト部における相関演算を行うバースト検出部と、
上記相関演算結果および受信状況に基づいて検出ウィンドウのタイミングと幅を設定し、当該検出ウィンドウ期間内における相関電力のピークおよび当該ピーク位置を検出するピーク位置検出部と、
上記ピーク位置検出部で検出されたピーク位置から所定時間経過後に、タイミング信号を出力する出力部と、
上記出力部から出力されたタイミング信号を受けて上記受信信号を離散フーリエ変換して復調する復調部と
を有する復調装置。 - 入力した受信信号レベルを利得制御信号に応じた利得をもって増幅し上記バースト検出部および復調部に出力する自動利得制御増幅部を有し、
上記バースト検出部は、増幅された受信信号の相関演算に基づいてバースト検出を行いバースト同期検出信号を出力し、
上記バースト検出部によるバースト同期検出信号を受けて受信信号電力値に応じた利得をもって増幅するように上記利得制御信号を上記自動利得制御増幅部に出力する増幅利得制御部
をさらに含む請求項３８記載の復調装置。 - 上記受信信号は、直交周波数分割多重変調方式に基づいて変調されている
請求項３８記載の復調装置。 - データシンボルの先頭部に同期用トレーニング信号としてのバースト部が付加された受信信号を復調する復調装置であって、
上記受信信号の上記バースト部における相関演算を行うバースト検出部と、
上記相関演算結果および受信状況に基づいて検出ウィンドウのタイミングと幅を設定し、当該検出ウィンドウ期間内における相関電力のピークおよび当該ピーク位置を検出するピーク位置検出部と、
上記シンボル区間をカウントするカウンタであって、プリセットされたタイミングデータ値をカウントするとタイミング信号を出力するカウンタと、
上記ピーク位置検出部で検出されたピーク位置に対応したタイミングデータを上記カウンタにプリセットする位置タイミング変換部と、
上記カウンタから出力されたタイミング信号を受けて上記受信信号を離散フーリエ変換して復調する復調部と
を有する復調装置。 - 入力した受信信号レベルを利得制御信号に応じた利得をもって増幅し上記バースト検出部および復調部に出力する自動利得制御増幅部を有し、
上記バースト検出部は、増幅された受信信号の相関演算に基づいてバースト検出を行いバースト同期検出信号を出力し、
上記バースト検出部によるバースト同期検出信号を受けて受信信号電力値に応じた利得をもって増幅するように上記利得制御信号を上記自動利得制御増幅部に出力する増幅利得制御部
をさらに含む請求項４１記載の復調装置。 - 上記受信信号は、直交周波数分割多重変調方式に基づいて変調されている
請求項４１記載の復調装置。 - データシンボルの先頭部に少なくともプリアンブル信号および当該プリアンブル信号に後続するリファレンス信号を含むバースト部が付加された受信信号を復調する復調装置であって、
上記受信信号の上記バースト部の前半部であるプリアンブル信号部分で自己相関演算を行い、後半部であるリファレンス信号部分で相互相関演算を行うバースト検出部と、
上記自己相関演算結果に基づいて検出ウィンドウを設定し、当該検出ウィンドウ期間内における上記相互相関電力のピークおよび当該ピーク位置を検出するピーク位置検出部と、
上記ピーク位置検出部で検出されたピーク位置から所定時間経過後に、タイミング信号を出力する出力部と、
上記出力部から出力されたタイミング信号を受けて上記受信信号を離散フーリエ変換して復調する復調部と
を有する復調装置。 - 入力した受信信号レベルを利得制御信号に応じた利得をもって増幅し上記バースト検出部および復調部に出力する自動利得制御増幅部を有し、
上記バースト検出部は、増幅された受信信号の相関演算に基づいてバースト検出を行いバースト同期検出信号を出力し、
上記バースト検出部によるバースト同期検出信号を受けて受信信号電力値に応じた利得をもって増幅するように上記利得制御信号を上記自動利得制御増幅部に出力する増幅利得制御部
をさらに含む請求項４４記載の復調装置。 - 上記受信信号は、直交周波数分割多重変調方式に基づいて変調されている
請求項４４記載の復調装置。 - データシンボルの先頭部に少なくともプリアンブル信号および当該プリアンブル信号に後続するリファレンス信号を含むバースト部が付加された受信信号を復調する復調装置であって、
上記受信信号の上記バースト部の前半部であるプリアンブル信号部分で自己相関演算を行い、後半部であるリファレンス信号部分で相互相関演算を行うバースト検出部と、
上記自己相関演算結果に基づいて検出ウィンドウを設定し、当該検出ウィンドウ期間内における上記相互相関電力のピークおよび当該ピーク位置を検出するピーク位置検出部と、
上記シンボル区間をカウントするカウンタであって、プリセットされたタイミングデータ値をカウントするとタイミング信号を出力するカウンタと、
上記ピーク位置検出部で検出されたピーク位置に対応したタイミングデータを上記カウンタにプリセットする位置タイミング変換部と、
上記カウンタから出力されたタイミング信号を受けて上記受信信号を離散フーリエ変換して復調する復調部と
を有する復調装置。 - 入力した受信信号レベルを利得制御信号に応じた利得をもって増幅し上記バースト検出部および復調部に出力する自動利得制御増幅部を有し、
上記バースト検出部は、増幅された受信信号の相関演算に基づいてバースト検出を行いバースト同期検出信号を出力し、
上記バースト検出部によるバースト同期検出信号を受けて受信信号電力値に応じた利得をもって増幅するように上記利得制御信号を上記自動利得制御増幅部に出力する増幅利得制御部
をさらに含む請求項４７記載の復調装置。 - 上記受信信号は、直交周波数分割多重変調方式に基づいて変調されている
請求項４７記載の復調装置。 - データシンボルの先頭部に同期用トレーニング信号としてのバースト部が付加されたフレーム同期のための信号を有するパケットの受信信号の復調を開始するためのタイミング信号を生成する復調装置であって、
上記フレーム同期信号の上記バースト部における相関演算を行うバースト検出部と、
期待タイミングを中心として設定した検出ウィンドウ内で、かつ検出しきい値を超えたものにつき上記バースト検出部による相関電力のピーク検出を行い、期待タイミングとピーク検出位置とのずれ量を示す信号を出力するピーク検出回路と、
基準クロックによってフレーム周期をカウントするカウンタであって、セットされるカウント値を動作周期とし、この動作周期に基づいて、上記ピーク検出回路に指示する検出ウィンドウの窓タイミングを生成し、セットされたカウント値に基づく期待タイミングに応じたタイミングで上記タイミング信号を出力するように指示するフレーム周期カウンタと、
上記ピーク検出回路によるフレーム同期のピーク検出結果とフレーム周期カウンタによる同期検出の期待タイミングのずれを平均化し、その結果を補正値として出力する平均化回路と、
上記平均化回路による補正値をもって補正した周期を上記カウント値として上記フレーム周期カウンタにセットする補正値セット回路と、
上記フレーム周期カウンタから出力された指示に応じたタイミング信号を受けて上記受信信号を離散フーリエ変換して復調する復調部と
を有する復調装置。 - 上記ピーク検出回路は、検出ウィンドウ内でピーク検出を行った場合に、そのピーク値が検出しきい値を超えていない場合には相関は未検出と判定してずれ量を示す信号を平均化回路に出力しない
請求項５０記載の復調装置。 - 上記ピーク検出回路は、最初にフレーム同期を引き込む場合には、検出ウィンドウを常に開けた状態で相関ピーク検出を行い、最初に検出しきい値を超えた時点を同期検出とみなす
請求項５０記載の復調装置。 - ピーク検出回路の出力信号を受けて同期検出が行われたか否かを判定し、同期検出が行われた場合に、ピーク検出回路の出力信号によりフレーム周期カウンタの同期検出の期待タイミングのカウント値としてセットさせる同期判定回路
を有する請求項５２記載の復調装置。 - 上記平均化回路は、積分回路を含み、出力のうちある範囲の上位ビット（整数部）を第１の補正値として、この上位ビットを差し引いた下位ビット（小数部）部分は符号を含めて積算回路によって毎フレームごとに積算し、そのキャリィ周期に対応して第１の補正値に対してさらに第２の補正値を加えて上記補正値として補正値セットに出力する
請求項５０記載の復調装置。 - 上記バースト検出部は、上記受信信号の上記バースト部の後半部であるリファレンス信号部分で相互相関演算を行う
請求項５０記載の復調装置。 - 上記受信信号は、直交周波数分割多重変調方式に基づいて変調されている
請求項５０記載の復調装置。 - 上記フレーム同期のための信号を有するパケットには、送信時刻に関する情報が含まれており、
上記平均化回路は、ピーク検出結果とフレーム同期カウンタによる同期検出結果とフレーム周期カウンタによる同期検出の期待タイミングのずれを計算する際に、上記送信時刻情報を参照する
請求項５０記載の復調タイミング生成回路。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002050819A JP3636145B2 (ja) | 2001-06-15 | 2002-02-27 | 復調タイミング生成回路および復調装置 |
| US10/344,429 US7336738B2 (en) | 2001-06-15 | 2002-06-14 | Demodulation timing generation circuit and demodulation apparatus |
| PCT/JP2002/005940 WO2002103947A1 (fr) | 2001-06-15 | 2002-06-14 | Circuit de generation de positionnement temporel de demodulation et appareil de demodulation |
| EP02736095A EP1396953A4 (en) | 2001-06-15 | 2002-06-14 | TIME DEMODULATION POSITIONING GENERATION CIRCUIT AND DEMODULATION APPARATUS |
| CNB028025911A CN1255963C (zh) | 2001-06-15 | 2002-06-14 | 解调定时产生电路及解调装置 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001182548 | 2001-06-15 | ||
| JP2001-182548 | 2001-06-15 | ||
| JP2002050819A JP3636145B2 (ja) | 2001-06-15 | 2002-02-27 | 復調タイミング生成回路および復調装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003069546A JP2003069546A (ja) | 2003-03-07 |
| JP3636145B2 true JP3636145B2 (ja) | 2005-04-06 |
Family
ID=26617061
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002050819A Expired - Fee Related JP3636145B2 (ja) | 2001-06-15 | 2002-02-27 | 復調タイミング生成回路および復調装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US7336738B2 (ja) |
| EP (1) | EP1396953A4 (ja) |
| JP (1) | JP3636145B2 (ja) |
| CN (1) | CN1255963C (ja) |
| WO (1) | WO2002103947A1 (ja) |
Families Citing this family (74)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1282257A1 (en) * | 2001-08-02 | 2003-02-05 | Mitsubishi Electric Information Technology Centre Europe B.V. | Method and apparatus for detecting data sequences |
| JP2003092561A (ja) * | 2001-09-18 | 2003-03-28 | Sony Corp | 受信装置及び受信方法 |
| JP3880358B2 (ja) * | 2001-10-04 | 2007-02-14 | シャープ株式会社 | Ｏｆｄｍ復調回路及びこれを用いたｏｆｄｍ受信装置 |
| US7227886B2 (en) * | 2002-07-29 | 2007-06-05 | Thomson Licensing | Synchronization strategy and architecture for spread-spectrum receivers |
| US7631029B2 (en) * | 2002-09-26 | 2009-12-08 | Infineon Technologies Ag | Device and method for detecting a useful signal in a receiver |
| US7415059B2 (en) * | 2002-11-14 | 2008-08-19 | Edgewater Computer Systems, Inc. | Method and system for fast timing recovery for preamble based transmission systems |
| KR100470401B1 (ko) * | 2002-12-24 | 2005-02-05 | 한국전자통신연구원 | 그룹화 최유도 검출을 이용한 무선 통신 시스템 및 방법 |
| JP4407126B2 (ja) * | 2003-01-09 | 2010-02-03 | ソニー株式会社 | 無線通信システム、無線通信装置及び無線通信方法、並びにコンピュータ・プログラム |
| EP1608094A4 (en) * | 2003-03-10 | 2010-04-28 | Panasonic Corp | OFDM SIGNAL TRANSMISSION METHOD, TRANSMISSION DEVICE, AND RECEPTION DEVICE |
| US8743837B2 (en) | 2003-04-10 | 2014-06-03 | Qualcomm Incorporated | Modified preamble structure for IEEE 802.11A extensions to allow for coexistence and interoperability between 802.11A devices and higher data rate, MIMO or otherwise extended devices |
| US7916803B2 (en) | 2003-04-10 | 2011-03-29 | Qualcomm Incorporated | Modified preamble structure for IEEE 802.11a extensions to allow for coexistence and interoperability between 802.11a devices and higher data rate, MIMO or otherwise extended devices |
| EP1652207A4 (en) * | 2003-06-05 | 2011-12-28 | Meshnetworks Inc | SYSTEM AND METHOD FOR DETERMINING A SYNCHRONIZATION POINT IN OFDM MODEMS FOR EXACT TIME-of-Flight Measurement |
| US7751520B1 (en) * | 2003-09-17 | 2010-07-06 | Atheros Communications, Inc. | Packet detection, synchronization, and frequency offset estimation |
| KR100582906B1 (ko) | 2003-12-27 | 2006-05-23 | 한국전자통신연구원 | 무선 랜 시스템을 위한 프리앰블 구성 방법 및 프레임동기 검출 방법 |
| WO2005069190A1 (en) * | 2003-12-29 | 2005-07-28 | Nokia Corporation | Apparatus, and associated method, for detecting packets |
| US8433005B2 (en) * | 2004-01-28 | 2013-04-30 | Qualcomm Incorporated | Frame synchronization and initial symbol timing acquisition system and method |
| JP2007520168A (ja) * | 2004-01-28 | 2007-07-19 | クゥアルコム・インコーポレイテッド | Ｏｆｄｍ受信器におけるタイミング推定 |
| US8724447B2 (en) | 2004-01-28 | 2014-05-13 | Qualcomm Incorporated | Timing estimation in an OFDM receiver |
| US7720106B2 (en) | 2004-03-31 | 2010-05-18 | Fujitsu Limited | Circuit for synchronizing symbols of OFDM signal |
| US7274757B1 (en) * | 2004-04-05 | 2007-09-25 | Advanced Micro Devices, Inc. | Autocorrelation threshold generation based on median filtering for symbol boundary detection in an OFDM receiver |
| GB2430570B (en) * | 2004-04-07 | 2009-01-21 | Siemens Ag | Method and apparatus for determining a deviation between clock pulse devices |
| JP2005303691A (ja) * | 2004-04-13 | 2005-10-27 | Oki Electric Ind Co Ltd | 同期検出装置および同期検出方法 |
| US20050265219A1 (en) * | 2004-05-11 | 2005-12-01 | Texas Instruments Incorporated | Orthogonal frequency division multiplex (OFDM) packet detect unit, method of detecting an OFDM packet and OFDM receiver employing the same |
| JP4838241B2 (ja) | 2004-05-27 | 2011-12-14 | クゥアルコム・インコーポレイテッド | Ｉｅｅｅ８０２．１１ａ装置間における相互動作のための変更されたｉｅｅｅ８０２．１１ａ |
| US7346116B2 (en) * | 2004-07-01 | 2008-03-18 | Zarbana Digital Fund Llc | Systems and methods for rapid signal detection and identification |
| JP2008510439A (ja) * | 2004-08-16 | 2008-04-03 | ワイオニクス リサーチ | 時間周波数ホップ無線通信システムにおけるパケット検出 |
| US7539241B1 (en) * | 2004-10-22 | 2009-05-26 | Xilinx, Inc. | Packet detector for a communication system |
| KR100608540B1 (ko) | 2004-11-29 | 2006-08-03 | 한국전자통신연구원 | 직교 주파수 분할 다중화 시스템에서의 자동 이득 조정장치 |
| KR100749446B1 (ko) | 2004-11-30 | 2007-08-14 | 한국전자통신연구원 | 직교주파수 분할다중화 시스템에서 초기 동기 이전의 자동이득조절 방법 및 장치 |
| JP4523454B2 (ja) * | 2005-02-28 | 2010-08-11 | 三菱電機株式会社 | 復調タイミング生成回路及び復調装置 |
| US7602852B2 (en) | 2005-04-21 | 2009-10-13 | Telefonaktiebolaget L M Ericsson (Publ) | Initial parameter estimation in OFDM systems |
| JP4472585B2 (ja) * | 2005-06-14 | 2010-06-02 | オリンパス株式会社 | 送信装置および被検体内情報取得システム |
| US7590184B2 (en) | 2005-10-11 | 2009-09-15 | Freescale Semiconductor, Inc. | Blind preamble detection for an orthogonal frequency division multiplexed sample stream |
| US7561361B1 (en) * | 2005-10-31 | 2009-07-14 | Marvell International Ltd. | Dynamic synchronization of timing signals |
| US8121228B2 (en) * | 2005-11-04 | 2012-02-21 | Freescale Semiconductor, Inc. | Detecting a data frame |
| US7623599B2 (en) * | 2005-11-21 | 2009-11-24 | Freescale Semiconductor, Inc. | Blind bandwidth detection for a sample stream |
| US7675844B2 (en) | 2006-02-24 | 2010-03-09 | Freescale Semiconductor, Inc. | Synchronization for OFDM signals |
| US7809097B2 (en) * | 2006-03-16 | 2010-10-05 | Renesas Electronics Corporation | Frame timing synchronization for orthogonal frequency division multiplexing (OFDM) |
| JP4970431B2 (ja) * | 2006-04-26 | 2012-07-04 | パナソニック株式会社 | 信号検出装置、及び信号検出方法 |
| JP4904929B2 (ja) * | 2006-05-31 | 2012-03-28 | 富士通セミコンダクター株式会社 | Ｏｆｄｍ受信機、妨害波判別方法、窓制御装置、及び窓制御方法 |
| US20080025197A1 (en) * | 2006-07-28 | 2008-01-31 | Mccoy James W | Estimating frequency error of a sample stream |
| KR100888365B1 (ko) * | 2006-12-08 | 2009-03-12 | 한국전자통신연구원 | 초광대역 수신신호의 전압이득 제어 장치 및 그 방법과, 그를 이용한 초광대역 수신 장치 |
| US7881418B2 (en) | 2006-12-14 | 2011-02-01 | Nec Corporation | Device, method and program for detecting communication frame base point through blind processing |
| KR100827369B1 (ko) | 2007-03-07 | 2008-05-06 | 한국전자통신연구원 | 동기 획득 방법 및 장치 |
| KR100928585B1 (ko) * | 2007-12-14 | 2009-11-24 | 한국전자통신연구원 | 자동 이득 제어 장치, 신호 수신 장치 및 신호 수신 방법 |
| EP2229727B1 (en) * | 2008-01-16 | 2012-12-19 | Thomson Licensing | Automatic gain control with state machine controller feedback |
| JP5031600B2 (ja) * | 2008-01-28 | 2012-09-19 | 京セラ株式会社 | 無線通信方法、無線通信システム、基地局、移動局 |
| JP5031633B2 (ja) | 2008-01-28 | 2012-09-19 | 京セラ株式会社 | 無線通信方法、無線通信システム、基地局 |
| US7965799B2 (en) * | 2008-02-25 | 2011-06-21 | Xilinx, Inc. | Block boundary detection for a wireless communication system |
| JP5031632B2 (ja) | 2008-03-26 | 2012-09-19 | 京セラ株式会社 | 無線通信方法、無線通信システム、基地局、移動局 |
| DE602008001789D1 (de) * | 2008-05-14 | 2010-08-26 | Ericsson Telefon Ab L M | Verfahren zur Steuerung einer Empfängerverstärkung |
| JP4572968B2 (ja) * | 2008-08-06 | 2010-11-04 | ソニー株式会社 | パケット検出装置及びパケット検出方法、無線通信装置及び無線通信方法、並びにコンピューター・プログラム |
| JP4735680B2 (ja) | 2008-08-12 | 2011-07-27 | ソニー株式会社 | 同期回路及び同期方法 |
| JP4666031B2 (ja) | 2008-09-09 | 2011-04-06 | ソニー株式会社 | 同期回路並びに無線通信装置 |
| CN102308545B (zh) | 2009-02-08 | 2015-06-03 | Lg电子株式会社 | 在无线移动通信系统中发送终端解调的参考信号的方法以及实现该方法的装置 |
| JP2011003970A (ja) * | 2009-06-16 | 2011-01-06 | Fujitsu Ltd | 受信装置、基地局装置及び同期タイミング検出方法 |
| KR101283807B1 (ko) * | 2009-12-15 | 2013-07-08 | 한국전자통신연구원 | 다중 반송파 시스템 및 다중 반송파 수신 방법 |
| JP5331763B2 (ja) * | 2010-08-20 | 2013-10-30 | パナソニック株式会社 | ネットワーク管理装置、基地局装置及びネットワーク管理方法 |
| JP5410478B2 (ja) * | 2011-07-07 | 2014-02-05 | クゥアルコム・インコーポレイテッド | １またはそれ以上の受信器を備えた無線通信システムにおける統合パケット検出 |
| US8768275B2 (en) * | 2011-11-10 | 2014-07-01 | National Instruments Corporation | Spectral averaging |
| WO2013111784A1 (ja) * | 2012-01-27 | 2013-08-01 | 日本電信電話株式会社 | 無線装置、及びトレーニング信号送信方法 |
| KR101924830B1 (ko) * | 2012-06-19 | 2019-02-27 | 삼성전자주식회사 | 무선 통신 네트워크에서 단말의 동기화 방법 및 장치 |
| TWI498907B (zh) * | 2013-01-07 | 2015-09-01 | Phison Electronics Corp | 連接器的控制方法、連接器與記憶體儲存裝置 |
| JP5429913B2 (ja) * | 2013-01-25 | 2014-02-26 | トムソン ライセンシング | ステートマシン・コントローラのフィードバックを用いた自動利得制御 |
| CN105337620A (zh) * | 2014-08-13 | 2016-02-17 | 上海华虹集成电路有限责任公司 | 解码卡片发送的106k类型a信号的解码电路 |
| JP6320560B2 (ja) | 2014-11-04 | 2018-05-09 | 三菱電機株式会社 | 通信システム、信号伝達方法、及び空調機 |
| US9520910B1 (en) * | 2015-09-24 | 2016-12-13 | Nxp B.V. | Receiver component and method for enhancing a detection range of a time-tracking process in a receiver |
| CN107425953B (zh) * | 2017-05-26 | 2019-02-19 | 北京理工大学 | 同步装置、同步方法及使用该同步装置的高速接收机 |
| US10469187B2 (en) * | 2017-08-16 | 2019-11-05 | Keysight Technologies, Inc. | Systems and methods for detecting passive inter-modulation (PIM) interference in cellular networks |
| DE102017220828A1 (de) * | 2017-11-22 | 2019-05-23 | Robert Bosch Gmbh | Verfahren und System zur Unterdrückung eines Störsignals bei der Detektion eines Chirp-Signals |
| TWI658700B (zh) * | 2018-07-16 | 2019-05-01 | 創意電子股份有限公司 | 積體電路、多通道傳輸裝置及其信號傳輸方法 |
| JP7251189B2 (ja) * | 2019-02-13 | 2023-04-04 | 沖電気工業株式会社 | 測距装置及び測距システム |
| US10715169B1 (en) * | 2019-05-21 | 2020-07-14 | Ciena Corporation | Coarse-fine gain-tracking loop and method of operating |
| US20210399808A1 (en) * | 2020-06-23 | 2021-12-23 | Infinera Corporation | Data synchronization in optical networks and devices |
Family Cites Families (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4393458A (en) * | 1980-02-06 | 1983-07-12 | Sperry Corporation | Data recovery method and apparatus using variable window |
| US4884227A (en) * | 1987-12-11 | 1989-11-28 | Toyota Jidosha Kabushiki Kaisha | Speed detecting apparatus for a vehicle |
| JP3192047B2 (ja) * | 1994-06-03 | 2001-07-23 | キヤノン株式会社 | スペクトラム拡散受信機 |
| US5717713A (en) * | 1994-11-18 | 1998-02-10 | Stanford Telecommunications, Inc. | Technique to permit rapid acquisition and alert channel signalling for base station-to-user link of an orthogonal CDMA (OCDMA) communication system |
| US5579335A (en) * | 1995-09-27 | 1996-11-26 | Echelon Corporation | Split band processing for spread spectrum communications |
| FI101438B (fi) * | 1996-05-21 | 1998-06-15 | Nokia Mobile Phones Ltd | Signaalin haku eräässä satelliittipuhelinjärjestelmässä |
| JP3504080B2 (ja) * | 1996-09-24 | 2004-03-08 | 株式会社東芝 | バースト信号受信装置 |
| US5920278A (en) * | 1997-05-28 | 1999-07-06 | Gregory D. Gibbons | Method and apparatus for identifying, locating, tracking, or communicating with remote objects |
| JPH1188455A (ja) * | 1997-09-03 | 1999-03-30 | Hitachi Ltd | フレーム同期方式 |
| JP2968954B2 (ja) * | 1998-01-08 | 1999-11-02 | 日本電信電話株式会社 | Ｏｆｄｍ復調器用自動利得制御回路および自動利得制御方法 |
| JP2000138647A (ja) * | 1998-10-30 | 2000-05-16 | Hitachi Denshi Ltd | ディジタル伝送装置 |
| JP3606761B2 (ja) | 1998-11-26 | 2005-01-05 | 松下電器産業株式会社 | Ｏｆｄｍ受信装置 |
| JP3339490B2 (ja) * | 1999-03-30 | 2002-10-28 | 日本電気株式会社 | Ｏｆｄｍ復調装置 |
| DE60016074T2 (de) | 1999-03-30 | 2005-11-24 | Nec Corp. | OFDM-Demodulator |
| DE69932150T2 (de) | 1999-04-23 | 2006-11-09 | Sony Deutschland Gmbh | Synchronisierungspräambel in einem OFDM-System |
| JP2001109738A (ja) * | 1999-10-13 | 2001-04-20 | Toyota Motor Corp | ピーク時刻検出装置およびピーク時刻検出方法 |
| JP4329192B2 (ja) * | 1999-11-19 | 2009-09-09 | ソニー株式会社 | 無線通信装置、無線通信システムおよびその方法 |
| JP4193311B2 (ja) * | 1999-11-26 | 2008-12-10 | ソニー株式会社 | 通信システム及びその受信装置 |
| JP2001217802A (ja) * | 2000-01-31 | 2001-08-10 | Kyocera Corp | Ｏｆｄｍ信号復調用シンボルタイミング検出回路 |
| JP4399981B2 (ja) | 2000-12-28 | 2010-01-20 | 株式会社富士通ゼネラル | Ｏｆｄｍ受信装置のタイミング検出方法及び装置 |
| DE60128784T2 (de) * | 2001-02-26 | 2008-02-07 | Juniper Networks, Inc., Sunnyvale | Verfahren und Vorrichtung zur effizienten und genauen Grobzeitsynchronisierung in Pulsdemodulatoren |
| US7062282B2 (en) * | 2002-07-19 | 2006-06-13 | Mediatek, Inc. | Method and apparatus for frequency synchronization in a digital transmission system |
-
2002
- 2002-02-27 JP JP2002050819A patent/JP3636145B2/ja not_active Expired - Fee Related
- 2002-06-14 EP EP02736095A patent/EP1396953A4/en not_active Withdrawn
- 2002-06-14 WO PCT/JP2002/005940 patent/WO2002103947A1/ja active Application Filing
- 2002-06-14 CN CNB028025911A patent/CN1255963C/zh not_active Expired - Fee Related
- 2002-06-14 US US10/344,429 patent/US7336738B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US7336738B2 (en) | 2008-02-26 |
| CN1255963C (zh) | 2006-05-10 |
| CN1465152A (zh) | 2003-12-31 |
| US20040052319A1 (en) | 2004-03-18 |
| JP2003069546A (ja) | 2003-03-07 |
| EP1396953A1 (en) | 2004-03-10 |
| WO2002103947A1 (fr) | 2002-12-27 |
| EP1396953A4 (en) | 2007-05-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3636145B2 (ja) | 復調タイミング生成回路および復調装置 | |
| US7397872B2 (en) | Automatic gain control circuit and method thereof and demodulation apparatus using the same | |
| KR100457987B1 (ko) | 심볼처리가향상된전송시스템및수신기 | |
| TW200908598A (en) | OFDM-based device and method for performing synchronization | |
| JPH0983590A (ja) | 復調装置 | |
| KR101468514B1 (ko) | 통신 시스템에서의 잔류 주파수 에러를 추정하는 방법 및 장치 | |
| JP3519291B2 (ja) | Ｏｆｄｍ通信装置及び方法 | |
| Fort et al. | Synchronization and AGC proposal for IEEE 802.11 a burst OFDM systems | |
| US7227834B1 (en) | Synchronizing pulse generating method and method of receiving OFDM signal | |
| JP4078883B2 (ja) | 受信装置、および端末装置 | |
| JP4659540B2 (ja) | 受信装置 | |
| JP4272309B2 (ja) | Ｏｆｄｍ通信装置 | |
| GB2353681A (en) | OFDM symbol synchronisation | |
| JP3544147B2 (ja) | Ｏｆｄｍ信号受信装置、ｏｆｄｍ信号通信システム及びその通信制御方法 | |
| JP2003018116A (ja) | 周波数オフセット検出回路および復調装置 | |
| JP2003092561A (ja) | 受信装置及び受信方法 | |
| JP2003018119A (ja) | 受信装置 | |
| JP4193311B2 (ja) | 通信システム及びその受信装置 | |
| CN1750432B (zh) | 天线方向调整方法和ofdm接收装置 | |
| JP3090137B2 (ja) | 直交周波数分割多重復調装置、及び直交周波数分割多重復調におけるシンボルの位相誤差の補正方法 | |
| JP2002232389A (ja) | Ｏｆｄｍ受信装置 | |
| JP6143607B2 (ja) | フレーム同期検出装置及び受信装置 | |
| JP2009089061A (ja) | 受信機及び周波数ホッピング同期方法 | |
| KR20070048874A (ko) | 직교주파수다중분할방식의 전송신호 수신장치 | |
| JP3552100B2 (ja) | Ｏｆｄｍバースト信号受信装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040907 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041108 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041214 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041227 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080114 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090114 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100114 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |