CN1255963C - 解调定时产生电路及解调装置 - Google Patents
解调定时产生电路及解调装置 Download PDFInfo
- Publication number
- CN1255963C CN1255963C CNB028025911A CN02802591A CN1255963C CN 1255963 C CN1255963 C CN 1255963C CN B028025911 A CNB028025911 A CN B028025911A CN 02802591 A CN02802591 A CN 02802591A CN 1255963 C CN1255963 C CN 1255963C
- Authority
- CN
- China
- Prior art keywords
- signal
- circuit
- timing
- peak
- value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/26—Systems using multi-frequency codes
- H04L27/2601—Multicarrier modulation systems
- H04L27/2647—Arrangements specific to the receiver only
- H04L27/2655—Synchronisation arrangements
- H04L27/2662—Symbol synchronisation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/26—Systems using multi-frequency codes
- H04L27/2601—Multicarrier modulation systems
- H04L27/2647—Arrangements specific to the receiver only
- H04L27/2655—Synchronisation arrangements
- H04L27/2656—Frame synchronisation, e.g. packet synchronisation, time division duplex [TDD] switching point detection or subframe synchronisation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/26—Systems using multi-frequency codes
- H04L27/2601—Multicarrier modulation systems
- H04L27/2647—Arrangements specific to the receiver only
- H04L27/2655—Synchronisation arrangements
- H04L27/2668—Details of algorithms
- H04L27/2673—Details of algorithms characterised by synchronisation parameters
- H04L27/2675—Pilot or known symbols
Abstract
解调定时产生电路,即使在各种接收条件之下也能正确地产生具有高精度的用于解调接收信号的定时,以及使用该解调定时产生电路的解调装置,其中使用加到接收信号(数据包)的头部的同步训练信号(突发脉冲信号),该突发脉冲检测器(109)和放大增益控制器(111)执行AGC控制和频偏校正,提供用于互相关检测的检测窗口周期,由该定时控制器(110)检测在该检测窗口DW中的互相关的峰值,对应于该峰值位置的数据被装入该计数器(11003),用于计数器该OFDM符号间隔。由此设计,有可能设置与一个信道状态无关的优化FFT定时。
Description
技术领域
本发明涉及用于无线通信系统的接收机等的解调定时产生电路以及解调装置,尤其涉及用于接收例如由正交频分多路复用(OFDM)调制方法所调制并且包括突发脉冲(burst)信号的无线信号的无线通信系统等的解调定时产生电路以及解调装置,该突发脉冲信号包括在此调制的数据包信号的头部的前同步信号。
背景技术
OFDM调制方法是对2n基本调制(QPSK,16ASAM等)发送的信号符号进行傅立叶逆变换以便形成频率轴上彼此正交的2n个副载波的一种调制方法。
在采用这样的OFDM调制系统的无线通信系统中,发送方对发送数据进行串并转换,并且对于转换的数据执行快速傅立叶逆变换(IFFT)以便共同地调制该彼此正交的多个副载波。
在发送方,用作同步训练信号而称作前同步信号的一个突发脉冲信号被加到具有经历这种IFFT处理的帧结构的一个调制信号的头部,并且发送该调制信号。
随后,在接收方,使用该前同步信号执行例如自动增益控制(AGC)、频偏校正和FFT(快速傅立叶变换)定时产生的处理,从而根据产生的FFT定时执行FFT操作。
注意,在无线通信系统的接收机中,由于需要在A/D转换器的动态范围中调整接收信号电平,所以接收机配有AGC电路,作为用于把该接收信号电平调整到该A/D转换器的动态范围之内的电路。
该AGC电路把一个定时同步到在此突发脉冲信号一个周期之内,同时根据该突发脉冲信号的接收电平控制该放大增益。
而且,在采用OFDM解调方法的无线通信系统的接收机中,需要优化用于对一个接收符号执行FFT处理的定时。
这是因为该FFT定时的偏移将导致符号间干扰(ISI)或符号旋转,因此导致接收性能的恶化。
通过使用上面说明的称作前同步的、附加到发送数据头部的突发脉冲信号(训练信号)设置该FFT定时。
过去,使用自相关或互相关电路,根据相关结果超过该前同步部分的阈值的点来设置该FFT定时。
注意,该自相关被用于寻找在该前同步部分中包括的重复信号之间的相关性。
另一方面,互相关被用于获得在预先已知的数据序列和输入数据序列之间的相关性。
通常,该自相关受反射和衰落的影响不大,但是其弱点是显示出除偶数数据和噪声而不是和前同步的相关性。
另一方面,互相关不检测噪音和无关数据的相关性,但是当接收频率中存在大偏移以及由于反射和衰落改变接收波时,该相关的峰值趋向变小。
以此方式,由于自相关和互相关受信道的反射、S/N等因素的影响,所以在上述说明的使用该阈值产生FFT定时的方法中存在的缺点是必须设置在各种传输条件之下能被共用的低阈值,并且难于检测精确定时。
而且,在使用5GHz最新标准化的无线LAN系统当中,在Wireless(无线)1394和HiperLAN/2中采用时分多址(TDMA)。
在该TDMA无线通信系统中,帧同步是最基础的选项,然而其具有如下所述的问题:
(1)在无线通信中,由于例如出现上述衰减之类的信道状态的影响,不能总是检测每帧的同步。
(2)在上述5GHz的系统中,为了实现系统的低造价,不使用具有温度补偿的高精度晶体振荡器TCXO,而是使用晶体。由于这一原因,基站和移动站之间的基准频率偏移最大变成40ppm。这意味着在100000时钟周期中有4个时钟周期的频移。根据该帧周期,如果不很好地校正这种偏移,将容易丢失帧同步。
(3)如果丢失帧同步,多于通常数目的帧将需要获取其它同步。在该期间,将中断大量数据的传送。
在最佳的系统中,将实现数据的再次传输,然而如果期望保证一定程度的QoS(业务质量)的话,这将是一个致命问题。
(4)在Wireless 1394系统中,由于通过Wireless 1394的连接,需要与具有大偏移(100ppm)的系统的同步,并且要求具有良好适应性(compliancy)的帧同步系统。
对比文献1(特开2001-156743)中公开了如下的通信系统和接收装置,使用多个种类的同步信号发送OFDM调制信号,实现同步检测精度的提高以及解调定时的最佳化。在发送信号中,在每帧配置帧同步信号,在预约区域的各时隙中配置分组同步信号,在非预约区域的每个发送块配置分组同步信号。接收装置用帧同步检测电路检测帧同步信号,保持帧同步,由分组同步检测电路根据帧计数器的计数值来粗调解调定时,检测位于各时隙的分组同步信号,高精度地控制解调定时,在非预约区域中根据检测出的分组同步信号来控制解调定时,所以可使解调定时最佳化,降低解调数据的差错率。
而对比文献2(特开10-98438)则公开了如下的突发脉冲信号接收装置,可提高信道切换后的突发脉冲信号检测的可靠性和稳定性。控制部在控制频率选择部而进行接收频率(信道)的切换时,基于由接收功率检测部检测的放大部输出电平,求出对当前的增益控制部的增益进行校正的增益校正数据,以使所述电平成为最佳等待电平。在未从突发脉冲信号检测部输入突发脉冲信号的检测信号时,将上述增益校正数据输入增益控制部。增益控制部基于上述增益校正数据来校正当前提供给放大部的增益,使增益部的输出电平成为上述最佳等待电平。
发明内容
本发明的第一个目的是提供解调定时产生电路,即使在各种接收条件之下也能正确地产生具有高精度的用于解调接收信号的定时,以及使用该解调定时产生电路的解调装置。
本发明的第二个目的是提供高适应性和稳定性的解调定时产生电路,能够稳定和连续保持已经建立的帧同步并且避免在其中的频道状态不稳定的条件之下的数据发送/接收的中断,以及使用该解调定时产生电路的解调装置。
本发明提供一种用于产生对接收信号起动解调的定时信号的解调定时产生电路,该接收信号具有加到数据符号的头部部分的帧同步信号,其中的突发脉冲部分用作同步训练信号,该电路包括:突发脉冲检测器,用于执行在该帧同步信号的该突发脉冲部分中的相关操作;峰值检测电路,用于通过该突发脉冲检测单元执行相关功率的峰值检测,检测在围绕预期定时为中心设置的检测窗口中的并且超过检测阈值的峰值,并且输出指示该预期定时和峰值检测位置之间的偏移的信号;帧周期计数器,用于通过基准时钟计数帧周期,其计数器使用设置的计数作为操作周期,根据该操作周期产生用于指令该峰值检测电路的检测窗口的窗口定时,并且以根据基于该设置计数的预期定时的定时来指令输出该定时信号;平均值电路,用于平均在该峰值检测电路的帧同步的峰值检测的结果和该帧周期计数器的同步检测的预期定时之间的偏移,并且输出该平均结果作为校正值;以及校正值设置电路,用于把该平均值电路的校正值校正的周期作为计数值设置到该帧周期计数器。
本发明还提供一种用于产生对接收信号起动解调的定时信号的解调装置,该接收信号具有加到数据符号的头部部分的帧同步信号,其中的突发脉冲部分用作同步训练信号,该解调装置包括:突发脉冲检测器,用于执行在该帧同步信号的该突发脉冲部分中的相关操作;峰值检测电路,用于通过该突发脉冲检测单元而执行相关功率的峰值检测,检测仅在围绕预期定时为中心设置的检测窗口中的并且超过检测阈值的峰值,并且输出指示该预期定时和峰值检测位置之间的偏移的信号;帧周期计数器,用于通过基准时钟计数帧周期,其计数器使用设置的计数作为操作周期,根据该操作周期产生用于指令该峰值检测电路的检测窗口的窗口定时,并且以根据基于该设置计数的预期定时的定时来指令该定时信号的输出;平均值电路,用于平均在该峰值检测电路的帧同步的峰值检测的结果和该帧周期计数器的同步检测的预期定时之间的偏移,并且输出该平均结果作为校正值;校正值设置电路,用于把通过该平均值电路的校正值校正的周期作为计数值设置到该帧周期计数器;以及解调单元,用于对该接收信号执行傅立叶变换,并且在根据从该帧周期计数器输出的指令而接收定时信号时解调该接收信号。
为了实现上述目的,根据本发明的第一方面,提供用于产生对接收信号起动解调的定时信号的解调定时产生电路,该接收信号具有加到数据符号的头部部分的用作同步训练信号的突发脉冲部分,包括:突发脉冲检测器,用于执行在该接收信号的该突发脉冲部分中的相关操作;峰值位置检测单元,用于根据该相关操作结果设置检测窗口并且检测相关功率的峰值和在该检测窗口的周期中的峰值的位置;和输出单元,用于在距该峰值位置检测单元检测的峰值位置之后的预定的时间输出该定时信号。
而且,在本发明的第一方面中,用于检测该相关结果的峰值的窗口宽度是可变的,并且设置为根据接收条件的宽度。
该峰值位置检测单元设置该要检测的相关值的下限,并且当该相关值小于该下限时,不认为已经检测到峰值。
另外,在本发明的第一方面中,该突发脉冲检测器执行互相关操作,并且该峰值位置检测单元检测互相关功率的峰值和该峰值位置。
另外,在本发明的第一方面,该突发脉冲检测器执行自相关操作和互相关操作,并且该峰值位置检测单元根据该自相关操作结果设置检测窗口并且检测互相关功率的峰值以及在该检测窗口的周期之内该峰值的位置。
在本发明的第二方面中,提供用于产生对接收信号起动解调的定时信号的解调定时产生电路,该接收信号具有加到数据符号的头部部分的用作同步训练信号的突发脉冲部分,该电路包括:突发脉冲检测器,用于执行在该接收信号的该突发脉冲部分中的相关操作;峰值位置检测单元,用于根据该相关操作结果设置检测窗口并且检测相关功率的峰值和在该检测窗口的周期中的峰值的位置;计数器,用于计数符号部分,以及如果计数了预置定时数据值,则输出定时信号;以及位置定时转换单元,用于把与在该峰值位置检测单元检测的峰值位置相对应的定时数据预置到该计数器。
而且,在本发明的第二方面中,该位置定时转换单元根据检测窗口的后边缘和峰值位置之间的相对关系产生定时数据,并且把该定时数据预置到该计数器。
另外,在本发明的第二方面中,该峰值位置检测单元通过把前一输出最大值与当前相关输入的大小相比较而执行峰值检测,并且存储其中获得该最大值的窗口定时,以便最终将峰值位置定位在该检测窗口的未端。
另外,在本发明的第二方面中,该计数器周期地计数曾经预置的一个符号并且以每一符号的恒定的定时输出该定时信号。
另外,在本发明的第二方面中,该计数器是递减计数器;并且在该计数器已经递减计数到0之后,该位置定时转换单元改变该计数器的装入数据值。
另外,在本发明的第二方面中,用于检测该相关结果的峰值的窗口宽度是可变的,并且设置为根据接收条件的宽度。
另外,在本发明的第二方面中,该峰值位置检测单元被设置到要被检测的相关值的下限,当该相关值小于该下限时,不认为已经检测到了峰值。
另外,在本发明的第二方面中,该突发脉冲检测单元执行互相关操作,并且该峰值位置检测单元检测互相关功率的峰值和该峰值的位置。
另外,在本发明的第二方面中,该突发脉冲检测单元执行自相关操作和互相关操作,并且该峰值位置检测单元根据该自相关操作结果设置检测窗口,并且检测互相关功率的峰值和在该检测窗口周期中的该峰值的位置。
在本发明的第三方面,提供了用于产生对接收信号起动解调的定时信号的解调定时产生电路,该接收信号具有加到数据符号的头部部分的包括至少前同步信号和跟随该前同步信号的基准信号的突发脉冲部分,该电路包括:突发脉冲检测器,用于对该接收信号的突发脉冲部分的前半部分的前同步信号部分执行自相关操作,并且对其后半部分的基准信号部分执行互相关操作;峰值位置检测单元,用于根据该自相关操作结果设置检测窗口并且检测该互相关功率的峰值和在该检测窗口的周期中该峰值的位置;以及输出单元,用于在距该峰值位置检测单元检测的峰值位置之后的预定的时间输出定时信号。
而且,在本发明的第三方面中,用于检测该互相关结果的峰值的窗口宽度是可变的,并且设置为根据接收条件的宽度。
另外,在本发明的第三方面中,该峰值位置检测单元被设置到要被检测的相关值的下限,当该相关值小于该下限时,不认为已经检测到了峰值。
在本发明的第四方面,提供了用于产生对接收信号起动解调的定时信号的解调定时产生电路,该接收信号具有加到数据符号的头部部分的包括至少前同步信号和跟随该前同步信号的基准信号的突发脉冲部分,该电路包括:突发脉冲检测器,用于对该接收信号的突发脉冲部分的前半部分的前同步信号部分执行自相关操作,并且对其后半部分的基准信号部分执行互相关操作;峰值位置检测单元,用于根据该自相关操作结果设置检测窗口并且检测该互相关功率的峰值和在该检测窗口的周期中该峰值的位置;计数器,用于计数符号部分,并且如果计数了预置定时数据值,则输出定时信号;以及位置定时转换单元,用于把与在该峰值位置检测单元检测的峰值位置相对应的定时数据预置到该计数器。
而且,在本发明的第四方面中,该位置定时转换单元根据检测窗口的后边缘和峰值位置之间的相对关系产生定时数据,并且把该定时数据预置到该计数器。
另外,在本发明的第四方面中,该峰值位置检测单元通过把前一输出最大值与当前相关输入的大小相比较而执行峰值检测,并且存储其中获得该最大值的检测窗口的定时,以便最终将峰值位置定位在该检测窗口的未端。
另外,在本发明的第四方面中,该计数器周期地计数曾经预置的一个符号并且以每一符号的恒定的定时输出该定时信号。
另外,在本发明的第四方面中,该计数器是递减计数器,并且在该计数器已经递减计数到0之后,该位置定时转换单元改变该计数器的装入数据值。
另外,在本发明的第四方面中,用于检测该互相关结果的峰值的窗口宽度是可变的,并且设置为根据接收条件的宽度。
另外,在本发明的第四方面中,该峰值位置检测单元被设置到要被检测的互相关值的下限,当该相关值小于该下限时,不认为已经检测到了峰值。
在本发明的第五方面中,提供了用于产生对接收信号起动解调的定时信号的解调定时产生电路,该接收信号具有加到数据符号的头部部分的帧同步信号,其中的突发脉冲部分用作同步训练信号,该电路包括:突发脉冲检测器,用于执行在该帧同步信号的该突发脉冲部分中的相关操作;峰值检测电路,用于通过该突发脉冲检测单元执行相关功率的峰值检测,检测在围绕预期定时为中心设置的检测窗口中的并且超过检测阈值的峰值,并且输出指示该预期定时和峰值检测位置之间的偏移的信号;帧周期计数器,用于通过基准时钟计数帧周期,其计数器使用设置的计数作为操作周期,根据该操作周期产生用于指令该峰值检测电路的检测窗口的窗口定时,并且以根据基于该设置计数的预期定时的定时来指令输出该定时信号;平均值电路,用于平均在该峰值检测电路的帧同步的峰值检测的结果和该帧周期计数器的同步检测的预期定时之间的偏移,并且输出该平均结果作为校正值;以及校正值设置电路,用于把该平均值电路的校正值校正的周期作为计数值设置到该帧周期计数器。
而且,在本发明的第五方面中,当该峰值检测电路在该检测窗口中执行峰值检测并且在其峰值不超过检测阈值时,则判断没有检测到相关性并且不把指示偏移的信号输出到该平均值电路。
另外,在本发明的第五方面中,当第一个帧同步被捕入时,该峰值检测电路检测在其中检测窗口始终被打开的状态中的相关的峰值,并且认为在峰值首先超出阈值的点检测到同步。
另外,在本发明的第五方面中,该电路进一步还包括:同步判定电路,用于判定在接收峰值检测电路的输出信号时是否检测到同步,并且在检测到同步的情况中通过该峰值检测电路的输出信号设置该帧周期计数器的同步检测的预期定时的计数值。
另外,在本发明的第五方面中,该平均值电路包括积分电路,使用在输出中的高比特(整数部分)的确定范围作为第一校正值,由累加电路累加通过每一帧减去该高比特获得的包括符号的低比特(小数部分),把一个第二校正值加到对应于传送周期的第一校正值,并且把该结果作为校正值输出到该校正值设置电路。
最好是该突发脉冲检测器对该接收信号的突发脉冲部分的后半部分的基准信号部分执行互相关操作。
在本发明的第六方面中,提供了用于解调接收信号的解调装置,该接收信号具有加到数据符号的头部部分的用作同步训练信号的突发脉冲部分,该解调装置包括:突发脉冲检测器,用于执行在该接收信号的该突发脉冲部分中的相关操作;峰值位置检测单元,用于根据该相关操作结果设置检测窗口并且检测相关功率的峰值和在该检测窗口的周期中的峰值的位置;输出单元,用于在距该峰值位置检测单元检测的峰值位置之后的预定的时间输出定时信号;以及解调单元,用于对该接收信号执行傅立叶变换,以便在从该输出单元接收该输出的定时信号时解调该接收信号。
在本发明的第七方面中,提供了用于解调接收信号的解调装置,该接收信号具有加到数据符号的头部部分的用作同步训练信号的突发脉冲部分,该解调装置包括:突发脉冲检测器,用于执行在该接收信号的该突发脉冲部分中的相关操作;峰值位置检测单元,用于根据该相关操作结果设置检测窗口并且检测相关功率的峰值和在该检测窗口的周期中的峰值的位置;计数器,用于计数符号部分,以及如果计数预置定时数据值,则输出定时信号;位置定时转换单元,用于把与以该峰值位置检测单元检测的峰值位置相对应的定时数据预置到该计数器;以及解调单元,用于对该接收信号执行傅立叶变换,以便在从该计数器接收该输出的定时信号时解调该接收信号。
在本发明的第八方面中,提供了用于解调接收信号的解调装置,该接收信号具有加到数据符号的头部部分的包括至少前同步信号和跟随该前同步信号的基准信号的突发脉冲部分,该解调装置包括:突发脉冲检测器,用于对该接收信号的突发脉冲部分的前半部分的前同步信号部分执行自相关操作,并且对其后半部分的基准信号部分执行互相关操作;峰值位置检测单元,用于根据该自相关操作结果设置检测窗口并且检测该互相关功率的峰值和在该检测窗口的周期中该峰值的位置;输出单元,用于在距该峰值位置检测单元检测的峰值位置之后的预定的时间输出定时信号;以及解调单元,用于对该接收信号执行傅立叶变换,以便在从该输出单元接收该输出的定时信号时解调该接收信号。
在本发明的第九方面中,提供了用于解调接收信号的解调装置,该接收信号具有加到数据符号的头部部分的包括至少前同步信号和跟随该前同步信号的基准信号的突发脉冲部分,该解调装置包括:突发脉冲检测器,用于对该接收信号的突发脉冲部分的前半部分的前同步信号部分执行自相关操作,并且对其后半部分的基准信号部分执行互相关操作;峰值位置检测单元,用于根据该自相关操作结果设置检测窗口并且检测该互相关功率的峰值和在该检测窗口的周期中该峰值的位置;计数器,用于计数符号部分,以及如果预置定时数据值被计数,则输出定时信号;位置定时转换单元,用于把与通过该峰值位置检测单元检测的峰值位置相对应的定时数据预置到该计数器;以及解调单元,用于对该接收信号执行傅立叶变换,并且在从该计数器接收该输出的定时信号时解调该接收信号。
而且,在本发明中,该装置还包括自动增益控制放大器,用于以根据增益控制信号的增益放大输入接收信号的电平,并且将该结果输出到该突发脉冲检测器和该解调单元;该突发脉冲检测器根据该放大的接收信号的相关操作而执行该突发脉冲检测,并且输出突发脉冲同步检测信号;并且该装置还包括放大增益控制器,用于把该增益控制信号输出到该自动增益控制放大器,以便在接收该突发脉冲检测单元的突发脉冲同步检测信号时以根据接收信号功率值的增益执行放大。
而且,在本发明中,根据正交频分多路复用方法调制该接收信号。
在本发明的第十方面中,提供了用于产生对接收信号起动解调的定时信号的解调装置,该接收信号具有加到数据符号的头部部分的帧同步信号,其中的突发脉冲部分用作同步训练信号,该解调装置包括:突发脉冲检测器,用于执行在该帧同步信号的该突发脉冲部分中的相关操作;峰值检测电路,用于通过该突发脉冲检测单元而执行相关功率的峰值检测,检测仅在围绕预期定时为中心设置的检测窗口中的并且超过检测阈值的峰值,并且输出指示该预期定时和峰值检测位置之间的偏移的信号;帧周期计数器,用于通过基准时钟计数帧周期,其计数器使用设置的计数作为操作周期,根据该操作周期产生用于指令该峰值检测电路的检测窗口的窗口定时,并且以根据基于该设置计数的预期定时的定时来指令该定时信号的输出;平均值电路,用于平均在该峰值检测电路的帧同步的峰值检测的结果和该帧周期计数器的同步检测的预期定时之间的偏移,并且输出该平均结果作为校正值;校正值设置电路,用于把通过该平均值电路的校正值校正的周期作为计数值设置到该帧周期计数器;以及解调单元,用于对该接收信号执行傅立叶变换,并且在根据从该帧周期计数器输出的指令而接收定时信号时解调该接收信号。
根据本发明,该增益控制信号由该放大增益控制器输出到该自动增益控制放大器,从而把该自动增益控制放大器的放大增益设置为预定的增益。
在此条件下,进入对接收信号的输入等待状态。
在这种条件之下,首先把接收信号输入到该自动增益控制放大器中。
随后,该突发脉冲检测器检测由通信系统设置的一个周期的突发脉冲信号。首先根据自相关操作检测该前同步信号,产生指示执行该检测的突发脉冲同步检测信号,并且把该信号输出到该放大增益控制器。
该放大增益控制器接收该突发脉冲检测器的突发脉冲同步检测信号,根据接收信号功率值计算增益,并且把该增益控制信号设置到该计算的值。
该增益控制信号被提供到该自动增益控制放大器。该自动增益控制放大器接收该增益控制信号并且把该增益设置到该计算值的第二增益。
例如该自动增益控制放大器以对应于接收信号电平的增益放大该接收信号的前同步信号和基准部分。
该突发脉冲检测器计算该放大的接收信号的相关性(自相关和互相关)。此时,通过该突发脉冲信号的后半部分获得该互相关性。
而且,突发脉冲检测器产生检测窗口,根据该自相关结果执行该峰值位置检测器的峰值检测,并且将其设置在该峰值位置检测器中。
随后,把该互相关结果的互相关功率提供到峰值位置检测器。
该峰值位置检测器在该检测窗口内寻找该互相关结果的互相关功率值的最大值,以及在该时间的位置。
注意,其中能够在该窗口的末端获得的仅是指示该峰值在该窗口中所在位置的峰值信息。
随后,该位置定时转换单元把通过该峰值位置检测器获得的位置信息转换成在时间轴上的定时,并且预置使计数器能够计数一个符号的数据,以便根据该转换的数据产生(输出)在该计数器中的优化定时信号。
该曾经预置的计数器继续周期地计数一个符号的周期并且以每一符号的恒定的定时输出该定时信号。
随后,在例如该预置数据递减计数之时,把FFT定时信号输出到解调器。
解调器与该定时信号同步地对于该信号执行快速傅立叶变换,以便解调该OFDM信号。
而且,根据本发明,例如当通过使用同步方案的互相关获得帧同步检测时,当该相关值小于一个固定电平时则忽略该相关值的峰值检测的结果,而如果该相关值大于该恒定电平,则使用该定时以及在同一时间的平均值直接复位该帧周期计数器的定时,从而校正该帧周期计数器。
因此能够获得适应性和稳定性高的同步。
附图说明
图1是应用了根据本发明的FFT定时产生电路的突发脉冲同步解调装置的第一实施例的结构框图。
图2是表示包括IEEE802.11a系统的典型前同步信号的突发脉冲信号部分的示意图。
图3示出包括表示BRAN系统的典型的前同步信号的突发脉冲信号部分的示意图。
图4示出包括Wireless 1394系统的典型前同步信号的突发脉冲信号部分的示意图。
图5是一个信号形式的示意图,其中基准信号REF插入在该Wireless 1394系统中的一个或多个恒定周期的数据信号部分中。
图6是Wireless 1394系统中的帧结构的示意图。
图7A和图7B是说明周期扩展的示意图,其中在数据部分的前面添加重复OFDM数据符号中的数据的最后部分的保护间隔。
图8A到图8D是关于把数据装入到FFT的定时的实例的示意图。
图9是图1的自动增益控制放大单元的具体结构的电路图。
图10是图9的增益控制放大器的增益控制特性的实例的示意图。
图11是用于接收信号的输入电平的接收信号功率监视器的输出特性的示意图。
图12是图1的接收信号处理单元的具体结构的一个例子的电路图。
图13是说明图1的OFDM解调器的结构的示意图。
图14是图1的突发脉冲检测器和定时控制器的具体结构的实例的电路图。
图15是图14的自相关电路的结构实例的电路图。
图16是图14的互相关电路的结构实例的电路图。
图17A到图17D是表示互相关峰值位置和装入到该计数器的数据之间关系的示意图。
图18A到图18D是表示定时计数器(符号计数器)的操作定时的示意图。
图19A到图19G是表示从突发脉冲检测器的自相关处理到同步检测信号xpulse和ypulse输出时的时序图。
图20A到图20G是表示从该突发脉冲检测的互相关处理到同步检测信号cpulse和FFT定时信号TFFT输出时的时序图。
图21是解释在根据本发明的放大增益控制器单元中增益控制操作的第一阶段的流程图。
图22是解释在根据本发明的放大增益控制器中的增益控制操作的第二阶段的流程图。
图23是解释在根据本发明的放大增益控制器中的增益控制操作的第三阶段的流程图。
图24是图1的放大增益控制器的具体结构的例子的电路图。
图25A到图25H是说明图24的放大增益控制器的操作的时序图。
图26是应用了根据本发明的FFT定时产生电路的突发脉冲同步解调装置的第二实施例的结构框图。
图27是根据本发明第二实施例的图26的突发脉冲检测器和定时控制单元的具体结构实例的电路图。
图28是图27的帧同步电路的结构实例的框图。
图29是图28的平均值电路的结构实例的电路图。
图30是图29的数控振荡器(NCO)的结构实例的电路图。
图31A和图31B是图29的数控振荡器(NCO)的低比特的累积状态的示意图。
图32是表示图30的数控振荡器的上溢检测的状态的示意图。
图33A到图33D是根据本发明第二实施例的帧同步的操作定时的实例的时序图。
图34A到图34D是根据本发明第二实施例表示帧同步操作定时的实例的时序图。
图35A到图35D是根据本发明第二实施例的帧同步初始捕入之时的操作定时的一个实例的时序图。
具体实施方式随后参照附图给出本发明最佳实施例的说明。
第一实施例
图1是应用了根据本发明的FFT定时产生电路的突发脉冲同步解调装置的第一实施例的结构的框图。
如图1所示,突发脉冲同步解调装置10包括的主要部件有:自动增益控制放大器(AGCAMP)101、接收信号功率监视器(POW)102、模拟/数字(A/D)转换器(ADC)103、数字/模拟(D/A)转换器(DAC)104、A/D转换器(ADC)105、接收信号处理单元(RXPRC)106、OFDM解调器(DEMOD)107、延迟单元(DLY)108、突发脉冲检测器(BDT)109、定时控制器(TMG)110和放大增益控制器(AGCTL)111。
下面将按顺序说明在本实施例中采用的突发脉冲同步通信系统的自动增益控制系统、发送(接收)信号、以及FFT定时的优化概况,以及图1的突发脉冲同步解调装置10的具体配置与每一个部件的功能。
首先说明5GHz频带无线LAN系统的突发脉冲同步解调装置的自动增益控制系统。
为了实现在宽频带上的优良通信性能,OFDM调制方法已经被采用在5GHz频带的无线LAN系统中。
OFDM调制方法在抗反常回波和多路径方面很强,但相反,在抗电路的非线性方面很弱。
为此原因,当A/D转换器等出现失真时,会导致接收信号质量的显著下降。
由于这个原因,在5GHz频带的无线LAN系统中,一方面在这个选择中引入定时同步,需要将被称为“前同步信号”的10到20微秒的突发脉冲信号插入到具有一个帧结构的调制信号的头部,并且需要在不出现失真的信号容许偏差的范围内,对输入到A/D转换器103的信号的电压幅值的进行电平采集。
此外,前同步信号的后一半的几个微秒包括一个基准信号,用于监控信道的频率特性并且校正跟随该前同步信号的数据信号(实际的通信数据)。在基准信号和数据信号中,不允许从A/D转换103输出的数字信号电平的波动。需要将自动增益控制放大器101的增益保持恒定。
因此,在5GHz频带的无线LAN系统中,需要一种高速、高性能的自动增益放大方法,用于在10微秒的时间内,在不出现失真的信号容许偏差的范围内执行电平采集。
在本实施例中,如后面所描述的那样,为了在前同步部分实现高速和高性能的电平采集,要执行三个步骤的电平采集。
作为5GHz频带的无线LAN系统,有以下三种典型的系统:
(1)IEEE 802.11a,
(2)BRAN,和
(3)Wireless 1394.
图2示出了IEEE 802.11a系统的典型的前同步信号;图3示出了BRAN系统的典型的前同步信号;而图4示出了Wireless 1394系统的典型的前同步信号。
在图2到图4所示每个系统中的前同步信号中,A16、B16等表示模式识别和突发脉冲周期,而IA16表示与A16相位相反的模式。
此外,C64表示一个基准信号,而C16和C32表示保护间隔部分。
在IEEE 802.11a中,模式B16被重复10次。与此相反,在BRAN中,前5个周期是不同的(A16、IA16、A16、IA16、IA16)。
此外,在Wireless 1394中,所有10个周期都是不同的模式。具体来说,它们变帧模式A16、IA16、A16、IA16、A16、A16、IA16、A16、IA16、IA16。
此外,在Wireless 1394系统中,支持同步传输模式,因此可以传递连续信号,如视频信号。
但是,当对在长周期上扩展的数据信号进行通信时,从在多径环境下接收在接收信号头部的前同步信号中的基准信号时的传输特性起,传输特性改变,并且接收性能停止恶化。
为此原因,如图5所示,恒定周期或更长周期的数据信号部分具有插入其中的基准信号REF。因此,针对每一基准信号再次测量传输特性,并且防止了接收性能恶化。
另外,图6是Wireless 1394系统中的帧结构的示意图。
根据基站或中心电台(hub station),Wireless 1394系统把4毫秒定义为1帧。当利用Wireless 1394系统时,许多TDMA系统采用这种帧结构。如图6所示,该帧被分成若干供使用的区。
具体地说,如图6所示的一个帧从帧的头部开始被划分成如下的区:FSP(帧起始数据包);SRP(循环报告数据包);SSP(站同步数据包);IPC(同步的数据包区);APC(异步数据包区);以及间隙。
前同步信号被放置于该头部的帧起始数据包FSP中。
如此的突发脉冲信号需要接收电平的优化(AGC)、接收频偏的校正以及短时间内的同步检测。
在本发明中,如后面说明的那样,在接收开始之时(突发脉冲检测的开始之时),自动增益控制放大器101的增益电平被最大化并且进入备用状态。当其检测信号时,其测量该输入信号的恒定周期的大小(接收信号功率),并且根据该结果调整在前自动增益控制放大器101的增益电平。
随后,检测和校正该接收频偏。使用自相关检测该频偏。自相关检测的使用基于这样的事实,即一个相关器的输出对应于在一个重复周期中的相位旋转。
通过使用自相关或互相关执行同步检测。根据该检测的同步定时确定用于OFDM数据符号的FFT定时。
利用OFDM数据符号SYBL,如图7A和7B所示,周期扩展方法被用于在数据部分的前面附加保护间隔GI,用于重复该数据的最后部分。这将把由多径等原因引起的符号间干扰保持在最小的程度。
在本实例中,0.4μs的保护间隔加到3.2μs的数据部分,从而把一个符号的长度变成3.6μs。
图8A到图8D是关于这种情况的把数据装入到FFT的定时实例的示意图。
图8B的实例示出一种情况,其中把数据装入到FFT的定时太早。在此实例中,当存在由一个多径引起的延迟波时,前一符号的数据覆盖(叠加)该FFT范围,因此可能出现由符号间干扰引起的恶化。
另一方面,图8C的实例示出一种情况,其中把数据装入到FFT的定时太慢。象在本实例中那样,如果该符号的后一部分被设置装入到该FFT中,若由于某种影响该FFT定时移位到后一个部分,则再次导致由符号间干扰引起的恶化。
因此,正常设置的定时在图8D中示出。
如从上述能够理解的那样,在使用OFDM的无线通信系统的接收机中,重要的是优化地设置该FFT定时。
下面将概述根据本发明的该FFT定时的设置方法。
为了AGC和频偏校正,首先检测该前同步的前半部分。其中,产生用于获得后半部分的互相关的检测窗口。
例如,该前同步的前半部分的自相关检测的结果能被用于设置该窗口。因为自相关检测不能获取足够的同步定时,所以此窗口被设置得具有足够的间隔。
在此窗口中执行该互相关输出的峰值搜索。通过把到目前为止的最大值输出与该当前输入的大小进行比较而执行峰值搜索。
通过存储从其中获得最大值的该窗口的定时,在该窗口的末端确定一个峰值位置。
由于在时间轴上输入信号与期望值信号相匹配时,获得互相关峰值,因而在该基础上产生的该FFT定时能够实现优化操作。
然而在该方法中,仅指示该峰值在该窗口中所在位置的峰值信息能够在该窗口的末端获得。
因此,通过例如下面的方法将该峰值信息转换成在时间轴上的一个定时。
首先准备用于计数一个符号的计数器。当此计数器达到一个确定的值时,其将产生一个FFT定时信号TFFT。
由于互相关的峰值位置和优化FFT定时之间的关系预先已知,所以如果已知该检测窗口的后端(边缘)和该峰值位置之间的相对关系,则能够在该检测窗口的后边缘,优化预置该符号的计数器的值。
该曾经预置的计数器继续周期地计数一个符号的周期并且在每一符号的恒定的定时,连续地输出该FFT定时。
在上面的方法中,当以一个优化FFT定时把包括10到20μs的称为前同步信号的突发脉冲信号部分插入在调制信号的头部中时,用于解调该接收信号的解调装置的部件具有如下的结构与功能:
自动增益控制放大器101根据由放大增益控制器111通过DAC 110提供的增益控制信号Vagc的电平自动地控制以一个没示出的天线接收的接收信号RS的增益,并且把该结果输出到A/D转换器103作为具有期望电平的信号RX。注意,该自动增益控制放大器101被控制在由来自该放大增益控制器211的增益控制信号Vagc控制的自动增益的情况和固定该控制增益的情况之间。
图9是表示该自动增益控制放大器101的具体结构的电路图。
如图9所示的自动增益控制放大器101包括:增益控制放大器(GCA)1011、本机振荡器1012、乘法器1013、放大器1014、和具有几十MHz带宽的带通滤波器(BPF)1015。
在这些部件当中,本机振荡器1012和乘法器1013构成频率转换电路。例如,本机振荡器1012向乘法器1013输出载波频率为fcw的信号e(j2πfcwt)。注意,()表示e的次幂。
在图9的自动增益控制放大器101中,增益控制放大器1011根据由增益控制信号Vagc确定的增益对接收信号(IF输入信号)RS进行放大,由本机振荡器1012和乘法器1013形成的频率变换电路对经过放大的信号的频率进行变换,然后,BPF 1015对频带进行限制,从而获得输出信号(IF输出)RX。
此外,图10示出了图9的增益控制放大器1011的增益控制特性。
在图10中,横坐标表示增益控制信号Vagc,纵坐标表示增益。
在本实例中,如图10所示,在增益控制信号Vagc为0V到1V的范围以内,增益控制放大器1011使增益从0到80dB线性变化。
即,在本实例中,控制增益的范围为80dB。
如图9所示,接收信号功率监视器(POW)102包括作为峰值检测电路的峰值检测电路(Peak Det)1021,测量接收信号RS的峰值电压,按照输入的接收信号的电平进行取值,将接收信号转换为电压信号的场强信号RSSI,并将该信号输出到A/D转换器105。
其中,为了处理突然的信号变化,该监视器不检测平均值,而是检测峰值。应该注意,在开始进行突发脉冲检测时,它给出一个复位信号,使峰值检测电路(Peak Det)1021复位,以便在此后能够监测最大峰值。
图11示出了接收信号功率监视器102关于接收信号输入电平的输出特性。
在图11中,横坐标表示输入电平,纵坐标表示场强信号RRSI的电压。
在本例中,如图11所示,在输入电平为-70dBv到-20dBv的范围内,场强信号RRSI的电压从0V到2V线性变化。
A/D转换器103将从自动增益控制放大器101输出的模拟接收信号RX转换为数字信号并且将其作为数字接收信号RXD输出到接收信号处理单元106。
D/A转换器104把在自动增益控制器111产生的增益控制信号Vagc从数字信号转换为模拟信号,并且将其输出到自动增益控制放大器101。
A/D转换器105将从接收信号功率监视器102输出的场强信号RSSI从模拟信号转换为数字信号,并且将其输出到放大增益控制器111。
接收信号处理单元106将数字接收信号RXD转换为基带信号bb_re(实部)和bb_im(虚部),将基带信号的采样频率转换为低频(进行下采样),根据来自突发脉冲检测器109的误差检测频率Δf进行复数相乘从而校正频率偏移,生成信号S106(sy_re和sy_im),并且将该信号输出到OFDM解调器107、延迟单元108、突发脉冲检测器109和放大增益控制器(AGCTL)111。
图12示出图1的接收信号处理单元106的具体结构的实例电路图。
如图12所示,接收信号处理单元106包括基带转换电路1016、数字低通滤波器(LPF)1062和1063、下变换电路1064和1065、以及频偏校正电路1066。
基带转换电路1061包括本机振荡器10611、以及乘法器10612和10613。
基带变换电路1061在乘法器10612和10613将接收信号RXD(if)与载波频率fcw相乘,从而将输入的接收信号RXD(if)转换为如公式(1)所示的基带信号bb_re和bb_im,并且将结果提供给LPF 1062和1063。
bb_re=if×cos(2πfcwt)
bb_im=if×sin(2πfcwt) …(1)
LPF 1062和1063具有,例如,线性相位FIR(有限脉冲响应)横向型电路结构。
由与基带信号bb_re的输入线级联连接并且构成移位寄存器的(n-1)个延迟器件1re-1到1re-n-1、用于将输入的基带信号bb_re和延迟单元1re-1到1re-n-1的输出信号用滤波系数h(0)到h(n-1)相乘的n个乘法器2re-1到2re-n、以及用于将n个乘法器2re-1到2re-n的输出信号相加并且将结果输出到下变换电路1064的加法器3re构成LPF 1062。
由与基带信号im_re的输入线级联连接并且构成移位寄存器的(n-1)个延迟器件1im-1到1im-n-1、用于将输入的基带信号bb_im和延迟单元1im-1到1im-n-1的输出信号用滤波系数h(0)到h(n-1)相乘的n个乘法器2im-1到2im-n、以及用于将n个乘法器2im-1到2im-n的输出信号相加并且将结果输出到下变换电路1065的加法器3im构成LPF 1063。
LPF 1062和1063以及下变换电路1064和1065把基带信号bb_re和bb_im的采样频率变换为例如100MHz到25MHz的信号dc_re、dc_im。
此时,LPF 1062和1063对基带信号bb_re和bb_im的带宽进行限制,并且防止与相邻的载波混淆。
而且,根据提供的信号En的接收,在下变换电路1064和1065的降频采样的时刻,使时钟稀疏。
频偏校正电路1066由本机振荡器10661、乘法器10662到10665以及加法器10666、10667构成。
频偏校正电路1066将从突发脉冲检测器109给出的误差检测频率Δf反映在本机振荡器10661的振荡输出中,将这个振荡输出与信号dc_re在乘法器10662和10663进行复数相乘,将振荡输出与信号dc_im在乘法器10663和10664进行复数相乘,在加法器10666将乘法器10662和乘法器10663的输出相加,并且在加法器10667将乘法器10664和乘法器10665的输出相加,由此生成如以下公式(2)和(3)示出的信号sy_re和sy_im,并且将其输出到OFDM解调器107、延迟单元108、突发脉冲检测器109和放大增益控制器111。
sy_re=dc_re×cos(2πfcwt)
+dc_im×sin(2πfcwt) (2)
sy_im=dc_im×cos(2πfcwt)
-dc_re×sin(2πfcwt) (3)
通过与从定时控制单元110提供的FFT定时信号TFFT同步地在FFT处理单元1071中进行快速傅立叶变换,OFDM解调器107对接收信号处理单元106的输出信号S106进行处理,即如图1和图13所示,信号sy_re和sy_im,从而将OFDM信号解调,并且将结果输出到随后的处理电路。
延迟单元108延迟该接收信号处理单元106的输出信号S106,即按照用于突发脉冲检测的突发脉冲周期的大小延迟该信号sy_re和sy_im,并且将结果作为信号S108输出到突发脉冲检测器109。
注意,IEEE 802.11a系统的突发脉冲检测利用16个时钟周期的延迟单元108的延迟检测16个时钟周期的突发脉冲。
BRAN系统的突发脉冲检测利用32个时钟周期的延迟单元108的延迟,检测前一半的5个周期大小的突发脉冲。通过进行16个时钟周期的延迟单元108的延迟,可以检测后一半的5个周期的突发脉冲,但是可能需要具有不同延迟的两个延迟装置。
Wireless 1394系统的突发脉冲检测可以进行32个时钟周期的延迟单元108的延迟,以便检测前一半的5个周期大小的突发脉冲,并且也可以用相同的延迟检测后一半的5个周期大小的突发脉冲。
突发脉冲检测单元109寻找来自接收信号处理单元106的信号S106(sy_re和sy_im)与来自延迟单元108的延迟信号S108之间的相关性,对周期由通信系统确定的突发脉冲信号进行检测,对与数据包和帧结构有关的参数进行检测,并且与由定时控制器110产生的定时信号TMNG(X,Y,C)同步地生成第一和第二同步检测信号S109W(xpulse和ypulse),作为同步定时窗口信号,并且将该信号输出到放大增益控制器111。
而且,突发脉冲检测器109把用于检测互相关结果的峰值的同步定时窗口信号S109C输出到定时控制器110。
而且,突发脉冲检测器109根据相关的结果,从接收信号的实部与虚部之间的相位差计算误差频率,以便产生误差检测频率Δf,并且将其输出到接收信号处理单元106。
定时控制器110向突发脉冲检测器109输出由触发信号rxwndw触发的定时信号TMNG(X,Y),用于从突发脉冲检测器109生成第一和第二同步检测信号S109W(xpulse和ypulse)。
而且,定时控制器110根据来自突发脉冲检测器109的互相关结果监测峰值定时,在这个峰值定时之后的一个预定时间把一个第三同步检测信号S210(cpulse)输出到放大增益控制器111,并且把FFT定时信号TFFT输出到OFDM解调器107。
图14示出图1的突发脉冲检测器109和定时控制器110的具体结构的一个实例电路图。
突发脉冲检测器109包括自相关电路10901、互相关电路10902、系数表10903、将延迟量设置为32个时钟周期的延迟单元10904和10905、将延迟量设置为48个时钟周期的延迟单元10906到10908、移动平均值电路10909到10913、绝对值计算电路10914到10916、阈值电路10917、比较电路10918、定时窗口X电路10919、定时窗口Y电路10920、检测窗口电路10921、频率误差检测电路10922以及锁存电路10923。
而且,定时控制单元110具有峰值位置搜索(检测)电路(PPS)11001、位置/定时转换电路11002(PTTC)以及定时计数器11003。
从接收信号处理电路106提供的信号sy_re和sy_im输入到自相关电路10901、互相关电路10902以及绝对值计算电路10914。
而且该信号sy_re在延迟单元108re准确延迟16个时钟周期,然后输入到自相关电路10901。类似地,信号sy_im在延迟单元108im准确延迟16个时钟周期,然后输入到自相关电路10901。
图15是示出该自相关电路的结构实例的电路图。
如图15所示,自相关电路10901由乘法器11到14以及加法器15和16形成。
自相关电路10901利用这样的事实,即加到接收信号头部的前同步信号的前一半的X部分和Y部分是16个时钟周期的频率函数,对于该输入信号sy_re和sy_im以及16个时钟周期的延迟单元108re和108im的输出sy_re*和sy_im*执行共轭复数相乘,以便获得自相关输出acre和acim,并且将该自相关输出acre和acim输出到延迟单元10904至10907以及该移动平均值电路10909至10912。
具体地说,输入信号sy_re和延迟信号sy_re*在乘法器11进行复数相乘,输入的信号sy_re和延迟信号sy_im*在乘法器12进行复数相乘,输入信号sy_im和延迟信号sy_re*在乘法器13进行复数相乘,输入信号sy_im和延迟信号sy_jm*在乘法器14进行复数相乘,并且乘法器11的输出和乘法器14的输出在加法器15相加,从而获得自相关输出信号acre,而乘法器12的输出和乘法器13的输出在加法器16相加,从而获得自相关输出信号acim。
如图16所示,互相关电路10902具有:(m-1)个延迟单元21re-1至21re-m-1,与信号sy_re的输入线级联连接并且构成移位寄存器;m个乘法器22re-1至22re-m,用于把设置在系数表10903中的系数与输入信号sy_re和延迟单元21re-1至21re-m-1的输出信号相乘;以及加法器23re,用于把该m个乘法器22re-1的输出信号相加并且输出22re-m,以及把一个互相关输出信号cc_re输出到绝对值计算电路10916。
而且,如图16所示,互相关电路10902具有:(m-1)个延迟单元21im-1至21im-m-1,与信号sy_im的输入线级联连接并且构成一个移位寄存器;m个乘法器22im-1至22im-m,把设置在该系数表格10903的系数与输入信号sy_im以及延迟单元21im-1至21im-m-1相乘;以及加法器23im,用于相加m个乘法器22im-1至22im-m的输出信号,并且把该互相关输出信号cc_im输出到绝对值计算电路10916。
互相关电路10902顺序地将输入信号sy_re和sy_im写入移位寄存器,在乘法器22re-1至22re-m和22im-1至22im-m用系数表10903的值相乘这些抽头(tap)值,并且获得互相关输出信号cc_re和cc_im。
注意,在本实施例中的该移位寄存器的抽头的数目例如设置为32,并且该系数表存储着前同步信号的后半C64部分之前的的32时钟周期数据值。
自相关电路10901的输出信号acre直接输入到移动平均值电路10911,并且通过延迟单元10906延迟48时钟周期量,并被平均(积分),并且输入到绝对值计算电路10915。
类似地,自相关电路10901的输出信号acim直接输入到移动平均值电路10912,并且通过延迟单元10907延迟48时钟周期量,并被平均(积分),并且输入到绝对值计算电路10915。
然后,实部re和虚部im在绝对值计算电路10915求平方,以便计算绝对值(re2+im2)并且由此获得自相关功率ACP,随后将该ACP输出到比较电路10918。
而且,自相关电路10901的输出信号acre直接输入到移动平均值电路10909,并且通过延迟单元10904延迟32时钟周期量,被平均(积分),并且输入到频率误差检测电路10922。
类似地,自相关电路10901的输出信号acim直接输入到移动平均值电路10910,并且通过延迟单元10905延迟32时钟周期量,被平均(积分),并且输入到频率误差检测电路10922。
互相关电路10902的输出信号cc_re和cc_im在绝对值计算电路10916求实部re和虚部im的平方,以便计算绝对值(re2+im2),并且因此获得互相关功率CCP,该CCP随后输出到定时控制器110的峰值位置搜索电路11001。
而且,输入信号sy_re和sy_im在绝对值计算电路10914求实部re和虚部im的平方,以便计算绝对值(re2+im2)。该绝对值直接输入到移动平均电路10913并且由延迟单元10908延迟48时钟周期量,被平均(积分),并且输出到阈值电路10917。
阈值电路10917定义自相关的阈值th_ac并且根据此阈值把一个信号提供到比较电路10918。
比较电路10918比较该自相关功率ACP和自相关阈值th_ac,并且输出该比较结果到定时窗口X电路10919、定时窗口Y电路10920以及检测窗口电路10921。
由此,该定时窗口X电路10919把该定时窗口与该比较电路10918的比较结果相乘,并且把第一同步检测信号xpulse输出到放大增益控制器111。
随后,该定时窗口Y电路10920把该定时窗口与该比较电路10918的比较结果相乘,并且把第二同步检测信号ypulse输出到放大增益控制器111。
检测窗口电路10921产生用于定时控制器110的峰值位置搜索电路11001的峰值搜索的检测窗口DW,并且把检测窗口DW作为信号S109C设置到峰值位置搜索电路11001。
在本实施例中,互相关检测在该前同步后半的C区的前面半部分执行。
该峰值检测位置的逻辑值设置在距该C区的头部的第48个取样。根据该后半个Y区的自相关结果超出确定阈值的时间来设置检测窗口。
由于使用了阈值,所以此基准的可靠性对于接收条件等依赖不高。
因此,在本实施例中的检测窗口设置在距该基准预定取样数量的点前后大约10个时钟周期的范围内。有可能改变此范围。
峰值位置搜索电路11001寻找在此检测窗口DW中的该互相关结果的互相关功率值CCP的最大值以及此时最大值所在位置。
如上所阐明,通过把到目前为止的该最大值输出与该当前输入的大小进行比较而执行峰值搜索。
通过存储给出该最大值的该检测窗口DW的定时,在该检测窗口DW的末端确定该峰值位置。
由于当输入信号和一个期望值信号在该时间轴上匹配时能够获得该互相关的峰值,所以在该基础上产生该FFT定时将实现优化操作。
从峰值位置到优化FFT定时的间隔是32个取样(时钟周期)。
然而,其中能够在该窗口的末端获得的仅是指示该峰值在该检测窗口DW中所在位置的峰值信息。
因此,通过下面的过程,位置/定时转换电路(PTTC)11002把由峰值位置搜索电路11001获得的峰值信息转换为在时间轴上的定时,并且根据该转换数据对该定时计数器11003预置数据,利用该预置数据,用于计数一个符号的定时计数器11003将能够产生(输出)优化的FFT定时信号TFFT。
由于该位置/定时转换电路11002预先已知在该互相关的峰值位置和优化的FFT定时之间的关系,所以如果知道在该检测窗口DW的后端(边缘)和该峰值位置之间的相对关系,则能够以一个符号计数器在该检测窗口DW后边缘的值对该定时计数器11003a优化地预置。
该曾经预置的定时计数器11003继续周期地计数一个符号的周期,并且在每一符号的恒定的定时连续输出该FFT定时。
在此参照图17A到图17D说明由该位置/定时转换电路11002预置在计数器11003中的数据。
图17A到图17D是表示互相关峰值位置和装入到该计数器的数据之间关系的示意图。
图17A所示的DW表示检测窗口,图17B到图17D所示的CCP表示该互相关功率,CC表示定时计数器的计数值。
图17A到图17D的实例示出一种情况,其中检测窗口DW的窗口宽度WW设置为9个取样。
定时计数器11003由例如一个减法计数器组成。要被装入的数据值DT根据下面方程式设置:
DT=32-(WW-α) …(4)
图17B的实例示出一种情况,其中在距检测窗口的前边缘的第3个取样检测到峰值。
在此情况中,在该窗口的后边缘将32-(9-2)=25装入计数器11003。
图17C的实例示出一种情况,其中在距检测窗口的前边缘的第5个取样检测到峰值。
在此情况中,在该窗口的后边缘将32-(9-4)=27装入计数器11003。
图17D的实例示出一种情况,其中在距检测窗口的前边缘的第9个取样检测到峰值。
在此情况中,在该窗口的后边缘将32-(9-8)=31装入计数器11003。
注意,在图17A的实例中,在上述方程式(4)中的α被设置为距窗口的前沿已经检测到峰值的取样数减1的一个值,但是该值可被设置使得该取样的数目被减去而不改变。
例如,如果检测窗口DW的宽度的半值由10个取样组成并且在距该检测窗口的前沿第7个取样检测到峰值,则在该窗口的后边缘装入的值是32-(20-7)=19。
当峰值是在第15个取样时,装入值是32-(20-15)=27
通过此处理,峰值的位置信息能够被转换成实时信息。
注意,检测窗口的宽度WW可以被近似对称于该基准位置地设置。
注意,当用于该互相关值的下限被设置并且该相关值小于该下限值时,同样有可能配置该系统以便认为没有检测到峰值。
例如,当继续输入0时,其有可能防止在窗口的头部或后边缘出现峰值。在此情况中,结果是没有检测到峰值。
而且,当以递减计数器构成该计数器时,在递减计数到0之后改变该计数器的输入值将使得即使针对把一种再同步基准符号插入在数据符号之间的一种数据包来说,也能实现该FFT定时的优化。
如图4所示,在Wireless 1394系统的情况下,前同步的后一半的C区由16取样的保护间隔C16和64个取样的两个连续重复的基准数据C64形成。
结果是,在峰值检测被校正并且该计数器返回到0之后,则装入63。
另一方面,在一个规范数据符号的区域中,装入71。
而且,对应于数据符号中的基准符号,计算一个基准符号位置,并且调整该一个符号计数器与该C区完全一样。
而且,在该基准符号的边界,在该一个符号计数器中装入80。
图18A到图18D是表示该定时计数器(符号计数器)的操作定时的示意图。
注意,图18D表示一个计数值TVC,并且由(1)和(2)表示的定时是在该检测窗口DW的后边缘装入数据的定时。
而且,定时控制器110从峰值位置搜索电路11001接收该互相关功率CCP的峰值定时。在距该峰值定时一个恒定时间之后,该定时计数器11003把第3个同步检测信号cpulse输出到放大增益控制器111。
图19A到图19G是表示从突发脉冲检测器的自相关处理到当同步检测信号xpulse和ypulse输出时的时序图。
图19A示出该前同步部分和输入信号S106的基准(sy_re,sy_im),图19B示出利用延迟单元108延迟该信号S106获得的延迟信号S108,图19C示出自相关功率ACP,图19D示出定时窗口X,图19E示出定时窗口Y,图19F示出第一同步检测信号xpulse,图19G示出第二同步检测信号ypulse。
如图19A和图19B所示,Wireless 1394系统的前同步信号,有5个周期的16时钟周期X部分和Y部分。如图19C所示,自相关功率ACP在X和Y部分中增长。
因此,如图19A、19B、和19D所示,通过把定时窗口X加到前半个X部分,并且如图19A、19B、和19E所示,通过把定时窗口Y加到后半个Y部分,检测每一部分的输入,并且因此能够输出如图19F和19G所示的第一同步检测信号xpulse和第二同步检测信号ypulse。
图20A到图20G是表示从该突发脉冲检测的互相关处理到当第三同步检测信号cpulse和FFT定时信号TFFT输出时的时序图。
图20A示出输入信号S106(sy_re,sy_im),图20B示出自相关功率ACP,图20C示出互相关功率CCP,图20D示出检测窗口DW,图20E示出用于装入到该计数器的装入数据DT,图20F示出第三同步检测信号cpulse,图20G示出FFT定时信号TFFT。
在本实施例中,按照该互相关的系数表格10903,使用C64部分的前32个时钟周期的数据值。因此,如图20C所示,该互相关功率CCP在该C64部分的第32个时钟周期变成最大值。
如图20D所示,通过在该互相关功率CCP成为最大值的定时前后设置该检测窗口DW,能够执行更正确的峰值检测。如图20E所示,随后在检测窗口DW的后边缘的定时处,位置/定时转换电路11002把能够产生(输出)该优化FFT定时信号TFFT的数据预置到该定时计数器11003。
而且,如图20F和20G所示,在检测峰值定时的32个时钟周期之后,输出第三同步检测信号cpulse和FFT定时信号TFFT。
随后,如图20G所示,在64个时钟之后输出该FFT定时信号TFFT,然后反复地输出72个时钟周期。
频率误差检测电路10922从自相关输出信号的实部和虚部中寻找相位差并且按照下面所示方程式计算误差检测频率Δf:
Δf=tan-1(acim/acre)×(1/32)×20×106(Hz) …(5)
如后面将要详细说明的,根据由自动增益控制放大器101进行增益控制之后,来自接收信号处理单元106的数字接收信号S106、来自A/D转换器105的表示接收信号功率监视器102的接收信号RS电平的峰值的数字场强信号RSSID、来自突发脉冲检测器109的作为同步定时窗口信号的第一和第二同步检测信号S109W(xpulse,ypulse)以及来自定时控制器110的第三同步检测信号S110(cpulse),放大增益控制器111通过执行改变控制增益电压Vagc的增益控制,将接收信号控制为最佳信号电平,并且将控制增益电压信号Vagc通过D/A转换器104输出到自动增益控制放大器101,其中,控制增益电压Vagc用于将自动增益控制放大器101的增益控制得与同步突发脉冲检测定时相匹配。
下面根据图21、图22、和图23的流程图详细说明放大增益控制器111的增益控制操作。
在本实施例中,在接收信号的前同步部分中执行三个阶段的电平采集,以便实现高速度和高性能的电平采集。
作为第一个阶段,在突发脉冲检测开始时(ST1),用最大值从自动增益控制器111输出增益控制信号Vagc(ST2),将自动增益控制放大器101的增益设置为最大(第一增益)(ST3),并且利用延迟单元108和突发脉冲检测器109的合作执行突发脉冲检测。
此时,A/D转换器103的输出信号停止失真,但由于它不是数据信号,因此不会使接收信号的质量下降。
此外,即使前同步信号失真,由于突发脉冲检测器109使用自相关电路10901,因此,可以在不降低检测速率的情况下进行突发脉冲检测。
以这样的方式,等待在接收信号RS头部的前同步信号的到达(ST4)。
与此同时,在接收信号功率监视器102对接收信号的功率进行监控,并且将接收信号功率信号的场强信号RSSI输入,作为通过A/D转换器105的数字信号RSSID(ST5)。
其中,如以前所描述的,为了处理突变的信号,对峰值而不是平均值进行检测。注意,在开始进行突发脉冲检测时给出复位信号,将峰值检测电路复位,并在此后对最大的峰值进行观测。
作为第二阶段,在进行突发脉冲检测时(ST6),当接收到来自突发脉冲检测器109的第一同步检测信号S109W(xpulse)时(ST7),根据数字的场强信号RSSID的电平计算增益(ST8),将增益控制信号Vagc设置为所计算的值CV1(ST9),并且通过D/A转换器104将自动增益控制放大器101的增益设置为所计算的值CV1(第二增益)(ST10)。
此时根据下面公式计算控制增益CG1:
CG1(dB)=VRSSI(dBv)-Vref1(dBv) …(6)
这里,VRSSI表示在接收信号功率检测器102监测到的接收信号功率值,Vref1表示不使A/D转换器103失真的适当值的第一基准信号功率值。
注意,此时自动增益控制放大器101的增益包括在接收信号功率的峰值的计算步骤中的模拟信号处理并且包括轻微的变化,因此是粗略的增益控制。
由于这个原因,当在不失真的情况下使该增益通过A/D转换器103之后,在自动增益控制器111对接收信号的数字值求积分,从而测量正确的信号功率(ST11)。
作为第三阶段,在第二阶段经过一段时间之后,通过接收来自突发脉冲检测器109的第二同步检测信号S109W(ypulse)(ST12),根据在不失真的情况下通过A/D转换器103的接收信号的数字积分值,计算增益(ST13),将增益控制信号Vagc设置为所计算的值CV2(ST14),并且通过D/A转换器104将自动增益控制放大器101的增益设置为所计算的值CV2(第三增益)并使之最优化(ST15)。
此时根据以下公式计算控制增益CG2:
CG2(dB)=VI(dBv)-Vref2(dBv) …(7)
其中,VI表示在放大增益控制器111积分的并且通过A/D转换器103之后的接收信号功率值,Vref2表示第二基准信号功率值以及在增益控制之后接收信号功率的最佳值。
按照这样的方式,将经过最优化的增益值固定,直到此后数据信号结束并且开始下一个突发脉冲检测(ST16)为止。
然后,当输入来自定时控制器110的第三同步检测信号S110(cpulse)时,操作程序转移到前述的步骤ST1的处理。
注意,从开始进行突发脉冲检测,将复位信号给到接收信号功率监视器102,将峰值检测电路1021复位,此后对最大峰值进行观测。
通过上述操作过程,可以按照最佳增益值实现高速并且准确的电平采集。
图24示出了图1的放大增益控制器111具体结构的例子的电路图。
如图24所示,放大增益控制器111具有初始增益表11101、RSSI调节表11102、乘法器11103和11104、加法器11105到11108、延迟48个时钟周期的延迟单元11109、延迟单元11110、对数转换器11111、状态机电路11112、增益选择电路11113以及控制增益调节表11114。
放大增益控制器111使用基于同步检测的定时脉冲的状态机结构,即触发器信号rxwndw、来自突发脉冲检测器109的第一同步检测信号xpulse和第二同步检测信号ypulse以及来自定时控制器110的第三同步检测信号cpulse,并且按照状态0到3来控制将被输出到自动增益控制放大器101的不同的增益agc。
图25A到25H示出了说明图24的放大增益控制器的操作的时序图。
图25A示出了输入信号S106(sy_re,sy_im);图25B示出了触发器信号rxwndw;图25C示出了第一同步检测信号xpulse;图25D示出了第二同步检测信号ypulse;图25E示出了第三同步检测信号cpulse;图25F示出了状态;图25G示出了增益控制信号Vagc;并且图25H示出了从自动增益控制放大器101输出的接收信号RX。
以下,将结合图25A到图25H描述在每一状态中,在图24的自动增益控制器中的操作。
状态0(初始模式,rxwndw等待模式)
根据标志信号Station(站)ID,从初始增益表11101中选择一个合适的增益。在本实施例中,设置初始增益表11101,以便获得最大增益。
然后,如图25B、25F和25G所示,在触发信号rxwndw上升时,使该触发信号rxwndw通过增益选择电路11113并且作为增益控制信号Vagc从控制增益调节表11114输出,然后,操作程序转移到状态1。
状态1(xpulse等待模式)
如图25F和25G所示,输出由初始F增益表11101确定的初始增益(最大增益),作为增益控制信号Vagc。
当通过A/D转换器105接收到场强信号RSSI时,按照公式(8),在加法器11108计算基于接收信号功率的RSSI增益gain_rssi。然后,如图25C、25F和25G所示,在输入第一同步检测信号xpulse时,将增益选择电路11113选择的增益从初始增益切换到由加法器11108得到的RSSI增益gain_rssi,并且从控制增益调节表11114输出,作为增益控制信号Vagc,然后,操作程序转移到状态2。
gain_rssi=rssiref-rssi+40 …(8)
其中,由于在RSSI的基准值中按照8位确定位的宽度,因此rssiref为预先减去40的值,并且在计算增益时通过加上40来校正。
状态2(vpulse等待模式)
如图25F和25G所示,将RSSI增益gain_rssi输出作为增益控制信号Vagc。
通过在乘法器11103将输入信号sy_re平方,在乘法器11104将输入信号sy_im平方,在加法器11105将它们相加,找到输入的接收信号的幅值。此外,通过加法器11106、延迟单元11109和延迟单元11110找到数字积分值,并且在对数转换器11111中按照公式(9)计算接收信号的电平adssi。
adssi=4×10log(re2+im2) …(9)
然后,通过利用接收信号电平adssi和增益控制之后的接收信号功率的最佳值adssiref以及现在选择的RSSI增益gain_rssi,按照公式(10)计算adssi增益gain_rssi。然后,如图25D、25F和25G所示,在输入第二同步检测信号ypulse时,将增益选择电路11113选择的增益从RSSI增益gain_rssi切换到由加法器11108得到的adssi增益gain_rssi,并且从控制增益调节表11114输出,作为增益控制电压信号Vagc,然后,操作程序转移到状态3。
gain_adssi=adssiref-adssi+gain_rssi …(10)
状态3(cpuse等待模式)
如图25F和25G所示,将adssi增益gain_rssi作为增益控制信号Vagc输出。
然后,如图25E和25F所示,在输入第三同步检测信号cpulse时,操作程序转移到状态0。
注意,增益控制电压信号Vagc保持adssi增益gain_rssi。
随后,将说明通过图1的结构进行的操作。
首先,在开始进行突发脉冲检测时,放大增益控制器111将增益信号Vagc设置为最大值并且利用触发信号rxwndw的触发将其输出。由D/A转换器104将这个增益控制信号Vagc转换为模拟信号并且将其提供给自动增益控制放大器101。
自动增益控制放大器101接收这个模拟的增益控制信号Vagc,并且将增益设置为最大的第一增益。
在这种情况下,进入了等待输入接收信号RS的状态。
在这样的情况下,首先,将在接收信号RS头部的前同步信号输入到自动增益控制放大器101。
自动增益控制放大器101用最大增益对接收信号RS的前同步信号的前一半的示意性的X部分进行放大,并且将结果作为信号RX输出到A/D转换器103。
与此同时,将接收信号RS的前同步信号输入到接收信号功率监视器102。接收信号功率监视器102对接收信号RS的功率进行监测,测量峰值电压,根据与输入的接收信号电平相对应的值,将结果转换为电压信号的场强信号RSSI,并且将结果输出到A/D转换器105。
通过A/D转换器105,将这个接收信号功率信号的场强信号RSSI作为数字信号RSSID输入到放大增益控制器111。
A/D转换器103将接收信号RS的前同步信号部分从模拟信号转换为数字信号,并且将结果作为信号RXD提供给接收信号处理单元106。
此时,A/D转换器103的输出信号停止失真,但它不是数据信号,因此,不会引起接收信号的质量下降。
接收信号处理单元106将输入的数字接收信号RXD转换为基带信号bb_re(实部)和bb_im(虚部),并且将基带信号的采样频率变换为低频。
然后,此时,由于突发脉冲检测器109还没有提供误差检测频率Δf,因此不对频率偏移进行校正,然后生成信号S106(sy_re,sy_im)并将其输出到OFDM解调器107、延迟单元108以及突发脉冲检测器109。
延迟单元108将接收信号处理单元106的输出信号S106延迟,即,为了进行突发脉冲检测,按照突发脉冲周期的大小将信号sy_re和sy_im延迟,并且将结果作为信号S108输出到突发脉冲检测器109。
突发脉冲检测器109在来自接收信号处理单元106的信号S106(sy_re,sy_im)和来自延迟单元108的延迟信号S108之间执行自相关和互相关。
然后,根据自相关的结果,它检测周期由通信系统确定的突发脉冲信号,首先生成说明检测到前同步信号的前一半X部分的第一同步检测信号S109W(xpulse),并且将其输出到放大增益控制器111。
注意,即使前同步信号失真,由于突发脉冲检测器109使用自相关电路,因此可以在不降低检测速率的情况下进行突发脉冲检测。
而且,突发脉冲检测器109根据自相关的结果,由接收信号的实部和虚部之间的相位差计算误差频率,生成误差检测信号Δf,并且将其输出到接收信号处理单元106。
放大增益控制器111接收来自突发脉冲检测器109的突发脉冲同步检测信号S109W(xpulse),根据数字的场强信号RSSID的电平计算增益,并且将所计算的值CV1设置为增益控制信号Vagc。
在D/A转换器104,将这个增益控制信号Vagc转换为模拟信号,并且提供给自动增益控制放大器101。
自动增益控制放大器101接收模拟的增益控制信号Vagc,并且按照所计算的值将该增益设置为第二增益。
注意,此时自动增益控制放大器101的增益包括在接收信号的功率峰值的计算步骤中的模拟信号处理,并且包括微小的变化,因此是粗略的增益控制。
自动增益控制放大器101根据接收信号电平,以第二增益对接收信号RS的前同步信号的剩余的X部分和后一半的Y部分进行放大,并且将结果作为信号RX输出到A/D转换器103。
A/D转换器103将接收信号RS的前同步信号部分从模拟信号转换为数字信号,并且将结果作为信号RXD提供给接收信号处理单元106。
此时,已经用基于不使A/D转换器103失真的适当值的增益将A/D转换器103的输入信号放大,因此,在A/D转换器103的输出信号中不出现失真。
接收信号处理单元106将输入的数字接收信号RXD转换为基带信号bb_re(实部)和bb_im(虚部),并且将基带信号的采样频率变换为低频。
然后,接收信号处理单元106根据来自突发脉冲检测器109的误差检测频率Δf,对频率偏移进行校正,生成信号S106(sy_re,sy_im),并且该信号输出到OFDM解调器107、延迟单元108和突发脉冲检测器109。
延迟单元108将接收信号处理单元106的输出信号S106延迟,即,为了进行突发脉冲检测,按照突发脉冲周期的大小将信号sy_re和sy_im延迟,并且将结果作为信号S108输出到突发脉冲检测器109。
突发脉冲检测器109执行在来自接收信号处理单元106的信号S106(sy_re,sy_im)与来自延迟单元108的延迟信号S108之间的自相关和互相关。
然后,根据自相关的结果,它检测其周期由通信系统确定的突发脉冲信号,生成说明检测到前同步信号的后一半Y部分的同步检测信号S109W(ypulse),并且将其输出到放大增益控制器111。
此外,突发脉冲检测器109根据自相关的结果,由接收信号的实部和虚部之间的相位差计算误差频率,生成误差检测频率信号Δf,并且将其输出到接收信号处理单元106。
放大增益控制器111接收具有基于接收信号功率的增益的并且在不失真的情况下通过A/D转换器103的信号S106,对接收信号的数字值进行积分,并且测量正确的信号功率。
此外,放大增益控制器111接收来自突发脉冲检测器109的第二同步检测信号S109W(ypulse),根据在不失真的情况下通过A/D转换器103的接收信号S106的数字积分值,计算增益,并且将所计算的值CV2设置为增益控制信号Vagc。
在D/A转换器104将这个增益控制信号Vagc转换为模拟信号并且将其提供给自动增益控制放大器101。
自动增益控制放大器101接收模拟的增益控制信号Vagc,并且将该增益设置为作为最佳计算值的第三增益。
根据接收信号的电平,自动增益控制放大器101用第三增益对接收信号RS的前同步信号的剩余的Y部分以及C16之后的基准C64进行放大,并且将结果作为信号RX输出到A/D转换器103。
A/D转换器103将接收信号RS的数据部分和基准C64从模拟信号转换为数字信号,并且将结果作为信号RXD提供给接收信号处理单元106。
此时,由于已经用基于不使A/D转换器103失真的最佳值的增益将A/D转换器103的输入信号放大,因此,在A/D转换器103的输出信号中不出现失真。
接收信号处理单元106将输入的数字接收信号RXD转换为基带信号bb_re(实部)和bb_im(虚部),并且将基带信号的采样频率变换为低频。
然后,根据来自突发脉冲检测器109的误差检测频率Δf,对频率偏移进行校正,生成信号S106(sy_re,sy_im),并且该信号输出到OFDM解调器107、延迟单元108和突发脉冲检测器109。
延迟单元108将接收信号处理单元106的输出信号S106延迟,即,为了进行突发脉冲检测,按照突发脉冲周期的大小将信号sy_re和sy_im延迟,并且将结果作为信号S108输出到突发脉冲检测器109。
突发脉冲检测器109执行在来自接收信号处理单元106的信号S106(sy_re,sy_im)和来自延迟单元108的延迟信号S108之间的自相关,并且执行在后半个前同步的前半个C区的互相关。
而且根据该自相关结果,突发脉冲检测器109通过检测窗口电路10921产生用于该定时控制器110的峰值位置搜索电路11001的峰值检测的检测窗口DW,并且将其设置在该定时控制器110的峰值位置搜索电路11001中。
然后,把该互相关结果的互相关功率提供到定时控制器110。
峰值位置搜索电路11001寻找在此检测窗口DW中的该互相关结果的互相关功率值CCP的最大值以及在该时间的最大值所在位置。
注意,其中能够在该检测窗口DW的末端获得的仅是指示检测峰值在该检测检测窗口DW中所在位置的峰值信息。
随后,位置/定时转换电路11002把通过该峰值位置搜索电路11001获得的位置信息转换为该时间轴上的一个定时,并且预置数据,用于计数一个符号的定时计数器11003利用该预置数据能够在该定时计数器11603中根据该转换的数据而产生(输出)一个优化FFT定时信号TFFT。
该曾经预置的定时计数器11003继续周期地计数一个符号的周期,并且在每一符号的恒定的定时连续输出该FFT定时信号TFFT。
随后,在从该峰值定时算起的一个预定时间之后,第三同步检测信号S110(cpulse)被输出到放大增益控制器111,并且在预置数据被递减计数时,该FFT定时信号TFFT被输出到OFDM解调器107。
接收该第三同步检测信号S110(cpulse)的放大增益控制器111返回到初始模式,即触发信号rxwndw等待模式的等待模式。
随后,直到该数据信号被终止之后,该优化增益值是固定不变的,在此之后开始下一个突发脉冲检测。
OFDM解调器107通过快速离散傅立叶变换、与从定时控制器110提供的FFT定时信号TFFT同步地、处理该接收信号处理单元106的输出信号S106,即信号sy_re和sy_rim,以便解调该OFDM信号。
如上阐述,根据本发明的第一实施例,使用附加在接收信号(数据包)头部的同步训练信号(突发脉冲信号),突发脉冲检测器109和放大增益控制器111执行AGC控制和频偏校正,随后提供用于互相关检测的一个检测窗口周期,利用定时控制器110在该检测窗口DW中执行该互相关的峰值检测,并且在计数器11003中装入对应于该峰值位置的数据以便计数在该窗口的末端(后边缘)中的OFDM符号部分,从而使优化FFT定时的设置与信道的条件无关。
而且,用于检测的窗口宽度能够根据条件改变,所以该宽度能够根据接收条件设置,使得有可能高效率地设置对应于该信道的优化FFT定时。
而且,通过采用提供用于该互相关值的下限并且当相关值小于该下限值时就认为没有检测到峰值的一种构形,如果在此状态下有0继续被输入时,将有可能防止峰值出现在该窗口的头部或后边缘。
而且,当以递减计数器构成该计数器并且在递减计数到0之后改变该计数器的装入值时,将使得即使针对把一种再同步基准符号插入在数据符号之间的一种数据包来说,也能容易地实现FFT定时的优化。
而且,根据本发明的第一实施例:提供放大增益控制器111,用于输出增益控制信号到该自动增益控制放大器101,用于当收到指示突发脉冲检测的开始的触发信号之时以最大值放大、并根据由接收信号功率监视器102检测的接收信号功率值计算第二增益、输出增益控制信号到该自动增益控制放大器101以便利用第二增益进行放大、当收到该突发脉冲检测器109的第一突发脉冲同步检测信号之时,接收以第二增益放大的数字接收信号并且将其积分以便获得该接收信号功率值、以及根据该获得的接收信号功率值计算第三增益并且输出增益控制信号到自动增益控制放大器101,以便当收到该突发脉冲检测器109的第二突发脉冲同步检测信号之时利用该第三增益进行放大,本发明的第一实施例能够获得如下效果。
有可能进行高速和精确电平采集。结果是,能够在例如无线LAN的突发脉冲同步型通信系统中的高性能接收质量的优点。
而且,当能够分两阶段执行对于前同步信号的突发脉冲检测时,通过在第一突发脉冲检测之时执行粗略增益控制以及在随后突发脉冲检测之时执行精确增益控制,能够执行对于第一突发脉冲检测的定时是错误的情况下的恢复。
而且,有可能指定要被数字积分的信号的模式,以执行更正确的电平采集。
而且,即使在第一突发脉冲检测是错误的情况中,也有可能判断是否能够执行该第二突发脉冲检测,并且能够避免以该错误定时的电平采集。
注意当不执行第二突发脉冲检测时,即使在该第一突发脉冲检测以后经过了一个恒定的时间,通过复位该电平采集并且返回到电平采集的第一阶段,也能以高概率地检测随后到达的突发脉冲信号。
而且,当支持同步传输模式并且针对该数据信号中的每一恒定周期插入基准信号时,通过精确地调节用于每一基准信号的电平采集,得到在多径环境下能够更正确地实现电平采集的优点。
第二实施例
图26是应用了根据本发明的FFT定时产生电路的突发脉冲同步解调装置的第二实施例的结构的框图。而且,图27是根据本发明第二实施例的图26的突发脉冲检测器和定时控制器的具体结构实例的电路图。
该第二实施例与上面说明的第一实施例的不同在于,帧同步功能被加到该突发脉冲检测器和该定时控制器。
具体地说,在第二实施例中,通过计算帧同步数据(已经知道)和输入数据的互相关、仅针对在检测窗口中并且超过检测阈值的值的峰值进行检测、并且在同步建立之后根据由接收侧(移动站一侧)的基准时钟计数的帧周期设置检测窗口、以及由此构成高适应性和稳定性的突发脉冲同步系统,实现该接收信号的更优化的解调定时。
在第二实施例中,除了图14的结构之外,定时控制器110A带有一个帧同步电路11004。
下面将按顺序说明图26和图27的第二实施例的帧同步系统的基础原理以及新加部件的具体结构与功能。
为实现本帧同步系统具有这种操作条件,必要的是:
A)发送方(基站侧)的帧周期在接收方(移动站侧)被忠实地再生,并且
B)实现较高的基站帧周期变化的适应性。
要满足条件A)需要获得在许多帧上的帧同步定时中的偏移平均值。
在每一帧能够实际检测的偏移是以1个时钟周期为单位,但是如果把多个偏移合并并且获得其平均,则发送方(基站侧)的同步就能够以低于小数的精确度再生。
但是,据此条件B),即在该基站一侧的帧周期改变的适应性是不可能的。这是因为,即使有大偏移输入到该平均电路,该大偏移也不能直接反映在该平均结果中。
因此,如果获得超过阈值的相关值,其峰值定时被直接用于校正该帧计数器本身。
如果每帧的帧周期的改变量小于半个检测窗口宽度,则只要能够检测相关性,适应性是可能的。
图28是图27的帧同步电路构形的实例框图。
如图28所示,帧同步电路11004具有峰值检测电路201、同步判定电路202、帧周期计数器203、平均值电路204、和作为校正值设置电路的加法器205。
峰值检测电路201接收由突发脉冲检测器109A的互相关绝对值计算电路10916形成的该互相关功率CCP作为输入,仅对于在以该帧周期计数器203设置的预期定时为中心的检测窗口DW中并且超过阈值th cc的值执行峰值检测,并且把该预期定时和该峰值检测位置之间的偏移作为信号S106输出到平均值电路204。
而且,当检测在该检测窗口DW中的一个峰值时,当该峰值没有超过该阈值th_cc时(当低于该阈值时),峰值检测电路204判断没有检测到相关性并且不把指示偏移量的信号S201输出到平均值电路204。
而且,当第一个帧同步被捕入时,该峰值检测电路201以始终打开的检测窗口的状态检测相关峰值并且开始控制,认为该检测阈值th_cc首先超过的时间是要检测的同步。
同步判定电路202接收峰值检测电路201的输出信号S201a并且判断是否检测到同步。当检测到同步时,其设置帧周期计数器203,例如由峰值检测电路201的输出信号201a设置到该同步检测的预期定时的计数(例如0)。
帧周期计数器203是利用本地基准时钟计数帧周期的计数器,使用该设置的计数值作为操作周期,并且产生该检测窗口DW的窗口定时,以便根据这操作周期指令该峰值检测电路201。
注意,在同步建立以后,该检测窗口的设置是根据由接收方(移动站一侧)的基准时钟计数的帧周期。
而且,该帧周期计数器203通过作为信号S205的该加法器205的输出以一个校正值加载,并且校正该计数值。
随后,帧周期计数器203把信号S203输出到定时计数器11003A,以便根据该校正的计数由该预期定时细调该FFT定时信号TFFT的输出定时。
平均电路204对于来自峰值检测电路201的作为信号S201输入的帧同步的峰值检测结果和来自帧周期计数器203的同步检测的预期定时之间的偏移进行平均,并且把该结果输出到加法器205作为校正值S204。
平均电路204包括一个累加电路,使用该输出中的高位(整数部分)的确定范围作为第一校正值ADJ1,累加通过由累加电路针对每一帧减去包括符号的高位而获得的低位(十进制小数部分)部分,把第二校正值ADJ2的校正值,例如±1,加到对应于传送(carry)周期的第一校正值ADJ1,并且把该结果输出到加法器205作为校正值S204。
图29是表示图28的平均电路204的构形的实例电路图。
如图29所示,平均值电路204具有延迟单元2041和2042、加法器2043、2044、和2045、放大器2046和2047、绝对值计算电路2048、选择器2049和2050、以及数控振荡器(NCO)2051。
延迟单元2041和2042、加法器2043和2044以及放大器2046和2047形成一集成电路。
图29的平均电路204是这样一种情况,其中偏移值是带有符号的8比特并且平均值电路204的输出是带有符号的17比特。
同时根据该集成电路的直接(direct)和积分增益设置,如果认为7个高比特作为″整数″部分,则结果是一个最大值为9比特的位移。这相当于大约500次的平均。
然后,通过把低比特部分输入到数控振荡器(NCO)2051中,把低于小数点的偏移加到一起。当达到相当于一个时钟周期时,则其被加在加法器2045加到上述整数部分,形成校正数据S204。
在上述实例中,由此结构,发送方(基站)和接收方(移动站)之间的基准时钟误差能够以一个时钟周期的大约1/1000的精确度进行校正。
这意味着即使连续几百帧不能执行帧同步相关性检测的传输条件中也照常保持帧同步。传输条件恢复以后,能够马上切换到该发送/接收操作。
图30是表示图29的数控振荡器(NCO)的构形的一个实例的电路图。
如图30所示,该数控振荡器2051具有加法器20511、触发器(FF)20512和20513、以及上溢检测电路20514。
即该数控振荡器2051由具有与输入比特宽度相同的比特宽度的集成电路组成。
图31A和图31B是表示累加低比特的状态示意图。
图31A表示输入ncoin大于0的情况,而图31B表示输入ncoin小于0的情况。
当给出一个符号并且11比特输入ncom大于0的情况,则输入ncoin是″010(十六进制)″和″100(十六进制)″,而当输入的ncoin小于0时,则输入ncoin是″101(十六进制)″和″011(十六进制)″。
随后,在上溢和穿过零点时,输出一个进位作为第二校正值ADJ2(±1)。
图32是表示图30的数控振荡器的上溢检测的状态的示意图。
如图32所示,在缺省情况下的第二校正值ADJ2是0。
在″010″情况下,输入ncoin[10]是0,触发器20512的输出nco[10]是1,并且触发器20513的输出ovf是0。在此情况中的nco状态变成ncoin>0和nco上溢,所以第二校正值ADJ2变为+1。
在″011″情况下,输入端ncoin[10]是1,触发器20512的输出nco[10]是1,并且触发器20513的输出ovf是0。在此情况中的nco状态是ncoin<0和nco穿过零点,所以第二校正值ADJ2变为-1。
在″100″情况下,输入ncoin[10]是0,触发器20512的输出nco[10]是0,并且触发器20513的输出ovf是1。在此情况中的nco状态是ncoin>0和nco穿过零点,所以第二校正值ADJ2变为+1。
在″101″情况下,输入端ncoin[10]是1,触发器20512的输出nco[10]是0,并且触发器20513的输出ovf是1。在此情况中的nco状态是ncoin<0和nco下溢,所以第二校正值ADJ2变为-1。
加法器205把平均电路204的校正值加到一个基准周期,并且按照帧周期计数器203的帧周期的校正值设置其结果作为其计数。
随后参照图33A到33D、图34A到34D和图35A到35D说明图28的帧同步电路11004的操作。
图33A到图33D和图34A到图34D是表示根据第二实施例的帧同步的操作定时实例的时序图。
注意,图33A表示检测窗口DTW,图33B表示互相关功率CCP,图33C表示指示偏移的信号S201,图33D表示帧周期计数器203的计数值CNT。
类似地,图34A表示检测窗口DTW,图34B表示互相关功率CCP,图34C表示指示偏移的信号S201,图34D表示帧周期计数器203的计数值CNT。
而且,图35A到图35D是表示根据本发明第二实施例的帧同步初始捕入之时的操作定时的一个实例的时序图。
图35A示出检测窗口DTW,图35B示出互相关功率CCP,图35C示出一个连续同步数目CSN,图35D示出同步标志FLG。
首先参照图33A到33D说明帧同步的操作。
在此情况中,如图33A和图33D所示,检测窗口DTW设置为7个时钟周期的宽度,以计数值100为中心。
在本实例中,如图33B和图33D所示,实际互相关功率(相关值)CCP的峰值不是在计数值100获得,而是在以该峰值检测电路201从100移位2个时钟周期的98处获得。
这意味着由该基站的基准时钟计数的帧周期比由该移动站一侧的基准时钟计数的帧周期要长。即,移动站侧的晶体振荡频率高。
在此情况中,如果以下一帧实现帧计数器的值为+2,则在下一帧中的同一个位置98处理想地获得一个相关峰值。
偏移+2作为信号S201输入到平均电路204。该校正值从0开始沿着接收帧的数量增加的方向接近+2。
由此,在预期定时的计数值100处能够获得相关性值的峰值检测。
随后参照图34A到34D说明帧同步的操作。在检测窗口中的相关值不超过该门限值情况中的操作被示出。
当例如接收条件暂时恶化时出现此状态。
在此情况中,检测窗口DTW中的相关峰值不一定重要。
根据这种峰值检测定时对帧周期计数器控制变成帧同步偏移的原因。
为此原因,如果相关性值不超过阈值,则该帧周期计数器203的计数值不被校正并且没有数据输入到平均电路204。
随后,参照图35A到图35D说明在同步的初始捕入之时的操作。
当捕入第一个帧同步时,在检测窗口始终打开的的状态检测该互相关值的峰值,并且认为首先超过该阈值的时间是同步检测的时间。在本实例中,同步判定电路20利用三个连续的同步检测判断同步被建立。
如果相关值的峰值能够在下一检测中的此定时被检测到,则获得帧同步,而如果不能在同一个定时连续地检测到相关性,则认为该第一检测是一个错误的检测,并且如图35C所示,返回到该初始相关检测等待模式。
根据该第二实施例,除了上面说明的第一实施例的效果之外,在信道状态不稳定的场合的无线通信中,一旦建立了帧同步就能够维持一个相对长的周期。
而且,当基站的帧周期必须与另一系统适应时,比如在Wireless 1394系统中,具有的优点是,能够实现本来互相矛盾的同步精度的性能和适应性。
结果是,有可能与信道状态无关地设置一个优化的FFT定时。
注意,在上述说明的第二实施例中,作为一个实例解释了使用一个阈值作为峰值检测的阈值的情况,但是可以进行各种修改,例如在平均电路中使用多个阈值来控制计数器的设置以及偏移的装入。
还可能有更好的控制,例如当该相关值峰值大于第一阈值时,使用第一阈值和小于第一阈值的第二阈值来设置计数器或装入偏移,而当其小于第二阈值时不设置计数器但是装入偏移。
工业实用性
由于根据本发明的解调定时产生电路及解调装置能够与信道状态无关地设置优化FFT定时,因而能够根据条件改变该检测窗口的宽度,能够根据接收条件设置该窗口宽度,并且能够高效设置对应于信道的优化FFT定时,能够被用于接收由例如OFDM调制方法调制的并且具有加到调制数据包信号的前同步信号值的一个无线电信号的无线通信系统等。
而且,由于本发明的解调定时产生电路和解调装置能够连续地很长期地保持曾经建立的帧同步,所以能够被用于信道状态不稳定的一个无线通信系统。
而且,由于本发明的解调定时产生电路和解调装置能够实现本来矛盾的同步精度性能和适应性,因而能够被用于其中基站的帧周期必须与其它系统适应的无线通信系统,例如被用于Wireless 1394系统。
Claims (13)
1.用于产生对接收信号起动解调的定时信号的解调定时产生电路,该接收信号具有加到数据符号的头部部分的帧同步信号,其中的突发脉冲部分用作同步训练信号,该电路包括:
突发脉冲检测器,用于执行在该帧同步信号的该突发脉冲部分中的相关操作;
峰值检测电路,用于通过该突发脉冲检测单元执行相关功率的峰值检测,检测在围绕预期定时为中心设置的检测窗口中的并且超过检测阈值的峰值,并且输出指示该预期定时和峰值检测位置之间的偏移的信号;
帧周期计数器,用于通过基准时钟计数帧周期,其计数器使用设置的计数作为操作周期,根据该操作周期产生用于指令该峰值检测电路的检测窗口的窗口定时,并且以根据基于该设置计数的预期定时的定时来指令输出该定时信号;
平均值电路,用于平均在该峰值检测电路的帧同步的峰值检测的结果和该帧周期计数器的同步检测的预期定时之间的偏移,并且输出该平均结果作为校正值;以及
校正值设置电路,用于把该平均值电路的校正值校正的周期作为计数值设置到该帧周期计数器。
2.按照权利要求1的解调定时产生电路,其中当该峰值检测电路在该检测窗口中执行峰值检测并且在其峰值不超过检测阈值时,则判断没有检测到相关性并且不把指示偏移的信号输出到该平均值电路。
3.按照权利要求1的解调定时产生电路,其中当第一个帧同步被捕入时,该峰值检测电路检测在其中检测窗口始终被打开的状态中的相关的峰值,并且认为在峰值首先超出阈值的点检测到同步。
4.按照权利要求3的解调定时产生电路,还包括:
同步判定电路,用于判定在接收峰值检测电路的输出信号时是否检测到同步,并且在检测到同步的情况中通过该峰值检测电路的输出信号设置该帧周期计数器的同步检测的预期定时的计数值。
5.按照权利要求1的解调定时产生电路,其中该平均值电路包括积分电路,使用在输出中的高比特即整数部分的确定范围作为第一校正值,由累加电路累加通过每一帧减去该高比特获得的包括符号的低比特即小数部分,把一个第二校正值加到对应于传送周期的第一校正值,并且把该结果作为校正值输出到该校正值设置电路。
6.按照权利要求1的解调定时产生电路,其中该该突发脉冲检测器对该接收信号的突发脉冲部分的后半部分的基准信号部分执行互相关操作。
7.用于产生对接收信号起动解调的定时信号的解调装置,该接收信号具有加到数据符号的头部部分的帧同步信号,其中的突发脉冲部分用作同步训练信号,该解调装置包括:
突发脉冲检测器,用于执行在该帧同步信号的该突发脉冲部分中的相关操作;
峰值检测电路,用于通过该突发脉冲检测单元而执行相关功率的峰值检测,检测仅在围绕预期定时为中心设置的检测窗口中的并且超过检测阈值的峰值,并且输出指示该预期定时和峰值检测位置之间的偏移的信号;
帧周期计数器,用于通过基准时钟计数帧周期,其计数器使用设置的计数作为操作周期,根据该操作周期产生用于指令该峰值检测电路的检测窗口的窗口定时,并且以根据基于该设置计数的预期定时的定时来指令该定时信号的输出;
平均值电路,用于平均在该峰值检测电路的帧同步的峰值检测的结果和该帧周期计数器的同步检测的预期定时之间的偏移,并且输出该平均结果作为校正值;
校正值设置电路,用于把通过该平均值电路的校正值校正的周期作为计数值设置到该帧周期计数器;以及
解调单元,用于对该接收信号执行傅立叶变换,并且在根据从该帧周期计数器输出的指令而接收定时信号时解调该接收信号。
8.按照权利要求7的解调装置,其中当该峰值检测电路在该检测窗口中执行峰值检测并且在其峰值不超过检测阈值时,则其判断没有检测到相关性并且不把指示偏移的信号输出到该平均值电路。
9.按照权利要求7的解调装置,其中当第一个帧同步被捕入时,该峰值检测电路检测在其中检测窗口始终被打开的状态中的相关的峰值并且认为在峰值首先超出阈值的点检测到同步。
10.按照权利要求9的解调装置,还包括:同步判定电路,用于判定在接收一个峰值检测电路的输出信号时是否检测到同步,并且在检测到同步的情况中通过该峰值检测电路的输出信号,设置该帧周期计数器的同步检测的预期定时的计数值。
11.按照权利要求7的解调装置,其中该平均值电路包括积分电路,使用在输出中的高比特即整数部分的确定范围作为第一校正值,由累加电路累加通过每一帧减去该高比特获得的包括符号的低比特即小数部分,把一个第二校正值加到对应于其传送周期的第一校正值,并且把该结果作为校正值输出到该校正值设置电路。
12.按照权利要求7的解调装置,其中该该突发脉冲检测器对该接收信号的突发脉冲部分的后半部分的基准信号部分执行互相关操作。
13.按照权利要求7的解调装置,其中根据正交频分多路复用方法调制该接收信号。
Applications Claiming Priority (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP182548/2001 | 2001-06-15 | ||
JP2001182548 | 2001-06-15 | ||
JP182548/01 | 2001-06-15 | ||
JP50819/2002 | 2002-02-27 | ||
JP2002050819A JP3636145B2 (ja) | 2001-06-15 | 2002-02-27 | 復調タイミング生成回路および復調装置 |
JP50819/02 | 2002-02-27 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1465152A CN1465152A (zh) | 2003-12-31 |
CN1255963C true CN1255963C (zh) | 2006-05-10 |
Family
ID=26617061
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB028025911A Expired - Fee Related CN1255963C (zh) | 2001-06-15 | 2002-06-14 | 解调定时产生电路及解调装置 |
Country Status (5)
Country | Link |
---|---|
US (1) | US7336738B2 (zh) |
EP (1) | EP1396953A4 (zh) |
JP (1) | JP3636145B2 (zh) |
CN (1) | CN1255963C (zh) |
WO (1) | WO2002103947A1 (zh) |
Families Citing this family (74)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1282257A1 (en) * | 2001-08-02 | 2003-02-05 | Mitsubishi Electric Information Technology Centre Europe B.V. | Method and apparatus for detecting data sequences |
JP2003092561A (ja) * | 2001-09-18 | 2003-03-28 | Sony Corp | 受信装置及び受信方法 |
JP3880358B2 (ja) * | 2001-10-04 | 2007-02-14 | シャープ株式会社 | Ofdm復調回路及びこれを用いたofdm受信装置 |
US7227886B2 (en) * | 2002-07-29 | 2007-06-05 | Thomson Licensing | Synchronization strategy and architecture for spread-spectrum receivers |
US7631029B2 (en) * | 2002-09-26 | 2009-12-08 | Infineon Technologies Ag | Device and method for detecting a useful signal in a receiver |
US7415059B2 (en) * | 2002-11-14 | 2008-08-19 | Edgewater Computer Systems, Inc. | Method and system for fast timing recovery for preamble based transmission systems |
KR100470401B1 (ko) * | 2002-12-24 | 2005-02-05 | 한국전자통신연구원 | 그룹화 최유도 검출을 이용한 무선 통신 시스템 및 방법 |
JP4407126B2 (ja) * | 2003-01-09 | 2010-02-03 | ソニー株式会社 | 無線通信システム、無線通信装置及び無線通信方法、並びにコンピュータ・プログラム |
JP4461095B2 (ja) * | 2003-03-10 | 2010-05-12 | パナソニック株式会社 | Ofdm信号の送信方法、送信装置及び受信装置 |
US8743837B2 (en) | 2003-04-10 | 2014-06-03 | Qualcomm Incorporated | Modified preamble structure for IEEE 802.11A extensions to allow for coexistence and interoperability between 802.11A devices and higher data rate, MIMO or otherwise extended devices |
US7916803B2 (en) | 2003-04-10 | 2011-03-29 | Qualcomm Incorporated | Modified preamble structure for IEEE 802.11a extensions to allow for coexistence and interoperability between 802.11a devices and higher data rate, MIMO or otherwise extended devices |
WO2004109475A2 (en) * | 2003-06-05 | 2004-12-16 | Meshnetworks, Inc. | System and method for determining synchronization point in ofdm modems for accurate time of flight measurement |
US7751520B1 (en) * | 2003-09-17 | 2010-07-06 | Atheros Communications, Inc. | Packet detection, synchronization, and frequency offset estimation |
KR100582906B1 (ko) | 2003-12-27 | 2006-05-23 | 한국전자통신연구원 | 무선 랜 시스템을 위한 프리앰블 구성 방법 및 프레임동기 검출 방법 |
WO2005069190A1 (en) * | 2003-12-29 | 2005-07-28 | Nokia Corporation | Apparatus, and associated method, for detecting packets |
US8724447B2 (en) | 2004-01-28 | 2014-05-13 | Qualcomm Incorporated | Timing estimation in an OFDM receiver |
US8433005B2 (en) | 2004-01-28 | 2013-04-30 | Qualcomm Incorporated | Frame synchronization and initial symbol timing acquisition system and method |
BRPI0507161A (pt) * | 2004-01-28 | 2007-06-26 | Qualcomm Inc | estimação de temporização em um receptor ofdm |
US7720106B2 (en) | 2004-03-31 | 2010-05-18 | Fujitsu Limited | Circuit for synchronizing symbols of OFDM signal |
US7274757B1 (en) * | 2004-04-05 | 2007-09-25 | Advanced Micro Devices, Inc. | Autocorrelation threshold generation based on median filtering for symbol boundary detection in an OFDM receiver |
DE112005000779B4 (de) * | 2004-04-07 | 2020-11-12 | Symeo Gmbh | Verfahren zur Synchronisation von Takteinrichtungen |
JP2005303691A (ja) * | 2004-04-13 | 2005-10-27 | Oki Electric Ind Co Ltd | 同期検出装置および同期検出方法 |
US20050265219A1 (en) * | 2004-05-11 | 2005-12-01 | Texas Instruments Incorporated | Orthogonal frequency division multiplex (OFDM) packet detect unit, method of detecting an OFDM packet and OFDM receiver employing the same |
EP1751890B1 (en) | 2004-05-27 | 2017-03-01 | QUALCOMM Incorporated | Modified preamble structure for ieee 802.11a extensions to allow for coexistence and interoperability between 802.11a devices and higher data rate, mimo or otherwise extended devices |
US7346116B2 (en) * | 2004-07-01 | 2008-03-18 | Zarbana Digital Fund Llc | Systems and methods for rapid signal detection and identification |
WO2006023559A2 (en) * | 2004-08-16 | 2006-03-02 | Wionics Research | Packet detection in time/frequency hopped wireless communication systems |
US7539241B1 (en) * | 2004-10-22 | 2009-05-26 | Xilinx, Inc. | Packet detector for a communication system |
KR100608540B1 (ko) | 2004-11-29 | 2006-08-03 | 한국전자통신연구원 | 직교 주파수 분할 다중화 시스템에서의 자동 이득 조정장치 |
KR100749446B1 (ko) | 2004-11-30 | 2007-08-14 | 한국전자통신연구원 | 직교주파수 분할다중화 시스템에서 초기 동기 이전의 자동이득조절 방법 및 장치 |
JP4523454B2 (ja) * | 2005-02-28 | 2010-08-11 | 三菱電機株式会社 | 復調タイミング生成回路及び復調装置 |
US7602852B2 (en) | 2005-04-21 | 2009-10-13 | Telefonaktiebolaget L M Ericsson (Publ) | Initial parameter estimation in OFDM systems |
JP4472585B2 (ja) * | 2005-06-14 | 2010-06-02 | オリンパス株式会社 | 送信装置および被検体内情報取得システム |
US7590184B2 (en) | 2005-10-11 | 2009-09-15 | Freescale Semiconductor, Inc. | Blind preamble detection for an orthogonal frequency division multiplexed sample stream |
US7561361B1 (en) * | 2005-10-31 | 2009-07-14 | Marvell International Ltd. | Dynamic synchronization of timing signals |
US8121228B2 (en) * | 2005-11-04 | 2012-02-21 | Freescale Semiconductor, Inc. | Detecting a data frame |
US7623599B2 (en) * | 2005-11-21 | 2009-11-24 | Freescale Semiconductor, Inc. | Blind bandwidth detection for a sample stream |
US7675844B2 (en) | 2006-02-24 | 2010-03-09 | Freescale Semiconductor, Inc. | Synchronization for OFDM signals |
US7809097B2 (en) * | 2006-03-16 | 2010-10-05 | Renesas Electronics Corporation | Frame timing synchronization for orthogonal frequency division multiplexing (OFDM) |
EP2017993A4 (en) * | 2006-04-26 | 2011-12-28 | Panasonic Corp | DEVICE AND METHOD FOR SIGNAL DETECTION |
JP4904929B2 (ja) * | 2006-05-31 | 2012-03-28 | 富士通セミコンダクター株式会社 | Ofdm受信機、妨害波判別方法、窓制御装置、及び窓制御方法 |
US20080025197A1 (en) * | 2006-07-28 | 2008-01-31 | Mccoy James W | Estimating frequency error of a sample stream |
KR100888365B1 (ko) * | 2006-12-08 | 2009-03-12 | 한국전자통신연구원 | 초광대역 수신신호의 전압이득 제어 장치 및 그 방법과, 그를 이용한 초광대역 수신 장치 |
US7881418B2 (en) | 2006-12-14 | 2011-02-01 | Nec Corporation | Device, method and program for detecting communication frame base point through blind processing |
KR100827369B1 (ko) | 2007-03-07 | 2008-05-06 | 한국전자통신연구원 | 동기 획득 방법 및 장치 |
KR100928585B1 (ko) * | 2007-12-14 | 2009-11-24 | 한국전자통신연구원 | 자동 이득 제어 장치, 신호 수신 장치 및 신호 수신 방법 |
WO2009091364A1 (en) | 2008-01-16 | 2009-07-23 | Thomson Licensing | Automatic gain control with state machine controller feedback |
JP5031633B2 (ja) * | 2008-01-28 | 2012-09-19 | 京セラ株式会社 | 無線通信方法、無線通信システム、基地局 |
JP5031600B2 (ja) * | 2008-01-28 | 2012-09-19 | 京セラ株式会社 | 無線通信方法、無線通信システム、基地局、移動局 |
US7965799B2 (en) * | 2008-02-25 | 2011-06-21 | Xilinx, Inc. | Block boundary detection for a wireless communication system |
JP5031632B2 (ja) * | 2008-03-26 | 2012-09-19 | 京セラ株式会社 | 無線通信方法、無線通信システム、基地局、移動局 |
EP2120336B1 (en) * | 2008-05-14 | 2010-07-14 | Telefonaktiebolaget L M Ericsson (Publ) | Technique for controlling a gain of a receiver |
JP4572968B2 (ja) * | 2008-08-06 | 2010-11-04 | ソニー株式会社 | パケット検出装置及びパケット検出方法、無線通信装置及び無線通信方法、並びにコンピューター・プログラム |
JP4735680B2 (ja) | 2008-08-12 | 2011-07-27 | ソニー株式会社 | 同期回路及び同期方法 |
JP4666031B2 (ja) | 2008-09-09 | 2011-04-06 | ソニー株式会社 | 同期回路並びに無線通信装置 |
CN105141402A (zh) | 2009-02-08 | 2015-12-09 | Lg电子株式会社 | 在无线移动通信系统中发送终端解调的参考信号的方法以及实现该方法的装置 |
JP2011003970A (ja) * | 2009-06-16 | 2011-01-06 | Fujitsu Ltd | 受信装置、基地局装置及び同期タイミング検出方法 |
KR101283807B1 (ko) * | 2009-12-15 | 2013-07-08 | 한국전자통신연구원 | 다중 반송파 시스템 및 다중 반송파 수신 방법 |
JP5331763B2 (ja) * | 2010-08-20 | 2013-10-30 | パナソニック株式会社 | ネットワーク管理装置、基地局装置及びネットワーク管理方法 |
JP5410478B2 (ja) * | 2011-07-07 | 2014-02-05 | クゥアルコム・インコーポレイテッド | 1またはそれ以上の受信器を備えた無線通信システムにおける統合パケット検出 |
US8768275B2 (en) * | 2011-11-10 | 2014-07-01 | National Instruments Corporation | Spectral averaging |
CN104040922B (zh) * | 2012-01-27 | 2016-12-14 | 日本电信电话株式会社 | 无线装置以及训练信号发送方法 |
KR101924830B1 (ko) * | 2012-06-19 | 2019-02-27 | 삼성전자주식회사 | 무선 통신 네트워크에서 단말의 동기화 방법 및 장치 |
TWI498907B (zh) * | 2013-01-07 | 2015-09-01 | Phison Electronics Corp | 連接器的控制方法、連接器與記憶體儲存裝置 |
JP5429913B2 (ja) * | 2013-01-25 | 2014-02-26 | トムソン ライセンシング | ステートマシン・コントローラのフィードバックを用いた自動利得制御 |
CN105337620A (zh) * | 2014-08-13 | 2016-02-17 | 上海华虹集成电路有限责任公司 | 解码卡片发送的106k类型a信号的解码电路 |
WO2016071962A1 (ja) | 2014-11-04 | 2016-05-12 | 三菱電機株式会社 | 通信システム、信号伝達方法、及び空調機 |
US9520910B1 (en) * | 2015-09-24 | 2016-12-13 | Nxp B.V. | Receiver component and method for enhancing a detection range of a time-tracking process in a receiver |
CN107425953B (zh) * | 2017-05-26 | 2019-02-19 | 北京理工大学 | 同步装置、同步方法及使用该同步装置的高速接收机 |
US10469187B2 (en) * | 2017-08-16 | 2019-11-05 | Keysight Technologies, Inc. | Systems and methods for detecting passive inter-modulation (PIM) interference in cellular networks |
DE102017220828A1 (de) * | 2017-11-22 | 2019-05-23 | Robert Bosch Gmbh | Verfahren und System zur Unterdrückung eines Störsignals bei der Detektion eines Chirp-Signals |
TWI658700B (zh) * | 2018-07-16 | 2019-05-01 | 創意電子股份有限公司 | 積體電路、多通道傳輸裝置及其信號傳輸方法 |
JP7251189B2 (ja) * | 2019-02-13 | 2023-04-04 | 沖電気工業株式会社 | 測距装置及び測距システム |
US10715169B1 (en) * | 2019-05-21 | 2020-07-14 | Ciena Corporation | Coarse-fine gain-tracking loop and method of operating |
US11757535B2 (en) * | 2020-06-23 | 2023-09-12 | Infinera Corporation | Data synchronization in optical networks and devices |
Family Cites Families (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4393458A (en) * | 1980-02-06 | 1983-07-12 | Sperry Corporation | Data recovery method and apparatus using variable window |
US4884227A (en) * | 1987-12-11 | 1989-11-28 | Toyota Jidosha Kabushiki Kaisha | Speed detecting apparatus for a vehicle |
JP3192047B2 (ja) * | 1994-06-03 | 2001-07-23 | キヤノン株式会社 | スペクトラム拡散受信機 |
US5717713A (en) * | 1994-11-18 | 1998-02-10 | Stanford Telecommunications, Inc. | Technique to permit rapid acquisition and alert channel signalling for base station-to-user link of an orthogonal CDMA (OCDMA) communication system |
US5579335A (en) * | 1995-09-27 | 1996-11-26 | Echelon Corporation | Split band processing for spread spectrum communications |
FI101438B1 (fi) * | 1996-05-21 | 1998-06-15 | Nokia Mobile Phones Ltd | Signaalin haku eräässä satelliittipuhelinjärjestelmässä |
JP3504080B2 (ja) | 1996-09-24 | 2004-03-08 | 株式会社東芝 | バースト信号受信装置 |
US5920278A (en) * | 1997-05-28 | 1999-07-06 | Gregory D. Gibbons | Method and apparatus for identifying, locating, tracking, or communicating with remote objects |
JPH1188455A (ja) | 1997-09-03 | 1999-03-30 | Hitachi Ltd | フレーム同期方式 |
JP2968954B2 (ja) * | 1998-01-08 | 1999-11-02 | 日本電信電話株式会社 | Ofdm復調器用自動利得制御回路および自動利得制御方法 |
JP2000138647A (ja) | 1998-10-30 | 2000-05-16 | Hitachi Denshi Ltd | ディジタル伝送装置 |
JP3606761B2 (ja) | 1998-11-26 | 2005-01-05 | 松下電器産業株式会社 | Ofdm受信装置 |
DE60016074T2 (de) | 1999-03-30 | 2005-11-24 | Nec Corp. | OFDM-Demodulator |
JP3339490B2 (ja) | 1999-03-30 | 2002-10-28 | 日本電気株式会社 | Ofdm復調装置 |
EP1505787B1 (en) | 1999-04-23 | 2006-10-18 | Sony Deutschland GmbH | Synchronization preamble in an OFDM system |
JP2001109738A (ja) * | 1999-10-13 | 2001-04-20 | Toyota Motor Corp | ピーク時刻検出装置およびピーク時刻検出方法 |
JP4329192B2 (ja) * | 1999-11-19 | 2009-09-09 | ソニー株式会社 | 無線通信装置、無線通信システムおよびその方法 |
JP4193311B2 (ja) | 1999-11-26 | 2008-12-10 | ソニー株式会社 | 通信システム及びその受信装置 |
JP2001217802A (ja) | 2000-01-31 | 2001-08-10 | Kyocera Corp | Ofdm信号復調用シンボルタイミング検出回路 |
JP4399981B2 (ja) | 2000-12-28 | 2010-01-20 | 株式会社富士通ゼネラル | Ofdm受信装置のタイミング検出方法及び装置 |
DE60128784T2 (de) * | 2001-02-26 | 2008-02-07 | Juniper Networks, Inc., Sunnyvale | Verfahren und Vorrichtung zur effizienten und genauen Grobzeitsynchronisierung in Pulsdemodulatoren |
US7062282B2 (en) * | 2002-07-19 | 2006-06-13 | Mediatek, Inc. | Method and apparatus for frequency synchronization in a digital transmission system |
-
2002
- 2002-02-27 JP JP2002050819A patent/JP3636145B2/ja not_active Expired - Fee Related
- 2002-06-14 US US10/344,429 patent/US7336738B2/en not_active Expired - Fee Related
- 2002-06-14 EP EP02736095A patent/EP1396953A4/en not_active Withdrawn
- 2002-06-14 CN CNB028025911A patent/CN1255963C/zh not_active Expired - Fee Related
- 2002-06-14 WO PCT/JP2002/005940 patent/WO2002103947A1/ja active Application Filing
Also Published As
Publication number | Publication date |
---|---|
CN1465152A (zh) | 2003-12-31 |
US7336738B2 (en) | 2008-02-26 |
EP1396953A1 (en) | 2004-03-10 |
JP3636145B2 (ja) | 2005-04-06 |
JP2003069546A (ja) | 2003-03-07 |
US20040052319A1 (en) | 2004-03-18 |
EP1396953A4 (en) | 2007-05-02 |
WO2002103947A1 (fr) | 2002-12-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN1255963C (zh) | 解调定时产生电路及解调装置 | |
CN1465151A (zh) | 自动增益控制电路及其方法以及利用它们的解调装置 | |
CN1306740C (zh) | 无线电发送设备和无线电发送方法 | |
CN1278527C (zh) | 无线局域网设备 | |
CN1297088C (zh) | 接收装置 | |
CN1155209C (zh) | 定时再生装置及解调器 | |
CN1726639A (zh) | 无线电波接收设备、无线电波时钟以及转发器 | |
CN1270445C (zh) | 信道估计装置和方法以及解调装置和方法 | |
CN1198404C (zh) | 无线基站装置 | |
CN1288862C (zh) | 正交频分复用通信装置和正交频分复用通信方法 | |
CN1692588A (zh) | Ofdm解调器 | |
CN1957557A (zh) | 信号检测装置、信号检测电路、信号检测方法、程序 | |
CN1572080A (zh) | 正交频分多路复用通信方法与正交频分多路复用通信装置 | |
CN101076004A (zh) | 无线通信装置 | |
CN1175151A (zh) | 同步装置 | |
CN1641376A (zh) | 用于检测距离的设备和用于检测物体的设备 | |
CN1568592A (zh) | 发送装置、接收装置以及射频通信方法 | |
CN1123491A (zh) | 接收机、自动控制器、控制信号器、接收功率控制器和通信方法 | |
CN1685682A (zh) | 在ofdm通信系统中生成前置码序列的设备和方法 | |
CN1906499A (zh) | 利用高时间分辨率任意改变发射和接收之间的延迟时间的小尺寸低功耗短程雷达及其控制方法 | |
CN1611026A (zh) | 在ofdm通信系统中生成前置码序列的设备和方法 | |
CN1488209A (zh) | 多径干扰消除设备和多径干扰消除方法 | |
CN1695335A (zh) | 发射机 | |
CN1489327A (zh) | 无线信号接收设备和无线信号接收方法 | |
CN1820420A (zh) | 无线通信系统和在其中使用的无线数字接收器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
C17 | Cessation of patent right | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20060510 |