JP2003069546A - 復調タイミング生成回路および復調装置 - Google Patents
復調タイミング生成回路および復調装置Info
- Publication number
- JP2003069546A JP2003069546A JP2002050819A JP2002050819A JP2003069546A JP 2003069546 A JP2003069546 A JP 2003069546A JP 2002050819 A JP2002050819 A JP 2002050819A JP 2002050819 A JP2002050819 A JP 2002050819A JP 2003069546 A JP2003069546 A JP 2003069546A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- detection
- timing
- peak
- burst
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/26—Systems using multi-frequency codes
- H04L27/2601—Multicarrier modulation systems
- H04L27/2647—Arrangements specific to the receiver only
- H04L27/2655—Synchronisation arrangements
- H04L27/2662—Symbol synchronisation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/26—Systems using multi-frequency codes
- H04L27/2601—Multicarrier modulation systems
- H04L27/2647—Arrangements specific to the receiver only
- H04L27/2655—Synchronisation arrangements
- H04L27/2656—Frame synchronisation, e.g. packet synchronisation, time division duplex [TDD] switching point detection or subframe synchronisation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/26—Systems using multi-frequency codes
- H04L27/2601—Multicarrier modulation systems
- H04L27/2647—Arrangements specific to the receiver only
- H04L27/2655—Synchronisation arrangements
- H04L27/2668—Details of algorithms
- H04L27/2673—Details of algorithms characterised by synchronisation parameters
- H04L27/2675—Pilot or known symbols
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Mobile Radio Communication Systems (AREA)
Abstract
(57)【要約】
【課題】様々な受信状況下にあっても、受信データを復
調するためのタイミングを高精度で正確に生成できる復
調タイミング生成回路およびそれを用いた復調装置を提
供する。 【解決手段】バースト検出部１０９および増幅利得制御
部１１１により受信信号（パケット）の先頭に付加され
ている同期用のトレーニング信号（バースト信号）を用
いてＡＧＣ制御と周波数オフセット補正を行い、引き続
いて相互相関検出用の検出ウィンドウ期間を設けて、タ
イミング制御部１１０で検出ウィンドウＤＷ内で相互相
関のピーク検出を行い、ウィンドウの最後部（後方端）
においてＯＦＤＭシンボル区間をカウントするカウンタ
１１００３にピーク位置に対応したデータをロードす
る。これにより伝送路の状況によらずに、最適なＦＦＴ
タイミングを設定することが可能となる。
調するためのタイミングを高精度で正確に生成できる復
調タイミング生成回路およびそれを用いた復調装置を提
供する。 【解決手段】バースト検出部１０９および増幅利得制御
部１１１により受信信号（パケット）の先頭に付加され
ている同期用のトレーニング信号（バースト信号）を用
いてＡＧＣ制御と周波数オフセット補正を行い、引き続
いて相互相関検出用の検出ウィンドウ期間を設けて、タ
イミング制御部１１０で検出ウィンドウＤＷ内で相互相
関のピーク検出を行い、ウィンドウの最後部（後方端）
においてＯＦＤＭシンボル区間をカウントするカウンタ
１１００３にピーク位置に対応したデータをロードす
る。これにより伝送路の状況によらずに、最適なＦＦＴ
タイミングを設定することが可能となる。
Description
【０００１】
【発明の属する技術分野】本発明は、無線通信システム
の受信機等に適用される復調タイミング生成回路および
復調装置に係り、特に、たとえば直交周波数分割多重
（ＯＦＤＭ：Orthogonal Frequency Division Multiple
xing）変調方式で変調され、この変調パケット信号の先
頭にプリアンブル信号を含むバースト信号が付加された
無線信号を受信する無線通信システム等に適用される復
調タイミング生成回路および復調装置に関するものであ
る。
の受信機等に適用される復調タイミング生成回路および
復調装置に係り、特に、たとえば直交周波数分割多重
（ＯＦＤＭ：Orthogonal Frequency Division Multiple
xing）変調方式で変調され、この変調パケット信号の先
頭にプリアンブル信号を含むバースト信号が付加された
無線信号を受信する無線通信システム等に適用される復
調タイミング生成回路および復調装置に関するものであ
る。
【０００２】
【従来の技術】ＯＦＤＭ変調方式は、一次変調（ＱＰＳ
Ｋ，１６ＡＳＡＭ等）を行った送信信号シンボルを、２
のｎ乗個まとめて逆フーリエ変換することで、周波数軸
上にそれぞれ直交する２のｎ乗本のサブキャリアを構成
する変調方式である。
Ｋ，１６ＡＳＡＭ等）を行った送信信号シンボルを、２
のｎ乗個まとめて逆フーリエ変換することで、周波数軸
上にそれぞれ直交する２のｎ乗本のサブキャリアを構成
する変調方式である。
【０００３】このようなＯＦＤＭ変調方式を採用した無
線通信システムでは、送信側では、送信データをシリア
ル・パラレル変換し、逆高速離散フーリエ変換（ＩＦＦ
Ｔ）を行うことで直交する多数のサブキャリアの一括変
調を行う。送信側では、このようにＩＦＦＴ処理された
フレーム構造を有する変調信号の先頭にプリアンブル信
号と呼ばれる同期用トレーニング信号であるバースト信
号を付加して送信している。そして、受信側では、この
プリアンブル信号を用いて自動利得制御（ＡＧＣ：Auto
matic Gain Control）、周波数オフセット補正、ＦＦＴ
（Fast Fourier Transform：高速離散フーリエ変換）タ
イミング生成などが行われ、生成されたＦＦＴタイミン
グに基づいてＦＦＴ演算が行われる。
線通信システムでは、送信側では、送信データをシリア
ル・パラレル変換し、逆高速離散フーリエ変換（ＩＦＦ
Ｔ）を行うことで直交する多数のサブキャリアの一括変
調を行う。送信側では、このようにＩＦＦＴ処理された
フレーム構造を有する変調信号の先頭にプリアンブル信
号と呼ばれる同期用トレーニング信号であるバースト信
号を付加して送信している。そして、受信側では、この
プリアンブル信号を用いて自動利得制御（ＡＧＣ：Auto
matic Gain Control）、周波数オフセット補正、ＦＦＴ
（Fast Fourier Transform：高速離散フーリエ変換）タ
イミング生成などが行われ、生成されたＦＦＴタイミン
グに基づいてＦＦＴ演算が行われる。
【０００４】なお、無線通信システムの受信装置におい
ては、受信信号レベルをＡ／Ｄコンバータのダイナミッ
クレンジ内に調整する必要があることから、受信信号レ
ベルをＡ／Ｄコンバータのダイナミックレンジ内に調整
するための回路として、ＡＧＣ回路が搭載されている。
ＡＧＣ回路は、バースト信号の期間内にタイミング同期
をとる一方、バースト信号の受信レベルに基づいて増幅
利得の制御を行う。
ては、受信信号レベルをＡ／Ｄコンバータのダイナミッ
クレンジ内に調整する必要があることから、受信信号レ
ベルをＡ／Ｄコンバータのダイナミックレンジ内に調整
するための回路として、ＡＧＣ回路が搭載されている。
ＡＧＣ回路は、バースト信号の期間内にタイミング同期
をとる一方、バースト信号の受信レベルに基づいて増幅
利得の制御を行う。
【０００５】また、ＯＦＤＭ変調方式を採用した無線通
信システムの受信装置においては、受信シンボルに対し
てＦＦＴ処理を行うタイミングを最適化することが必要
である。ＦＦＴタイミングのずれは、シンボル間干渉
（ＩＳＩ）やシンボルの回転につながり、受信性能の劣
化につながるからである。
信システムの受信装置においては、受信シンボルに対し
てＦＦＴ処理を行うタイミングを最適化することが必要
である。ＦＦＴタイミングのずれは、シンボル間干渉
（ＩＳＩ）やシンボルの回転につながり、受信性能の劣
化につながるからである。
【０００６】このＦＦＴタイミングは、上述した送信デ
ータの先頭に付加されたプリアンブルと呼ばれるバース
ト信号（トレーニング信号）を利用して設定される。従
来は、このプリアンブル部で自己相関または相互相関回
路を用い、相関結果があるしきい値を越えた時点を基準
にＦＦＴタイミングを設定していた。
ータの先頭に付加されたプリアンブルと呼ばれるバース
ト信号（トレーニング信号）を利用して設定される。従
来は、このプリアンブル部で自己相関または相互相関回
路を用い、相関結果があるしきい値を越えた時点を基準
にＦＦＴタイミングを設定していた。
【０００７】
【発明が解決しようとする課題】ところで、自己相関
は、プリアンブル部に含まれる繰り返し信号間の相関を
求めるものである。一方、相互相関は、あらかじめ既知
のデータ列と入力のデータ列の相関を取るものである。
一般的に自己相関は反射やフェーディングに強い反面、
プリアンブル以外のデータや雑音でも相関を示してしま
うという弱点がある。一方、相互相関は雑音や無関係な
データに対して相関を検出しないが、大きな受信周波数
のずれ、反射やフェーディングなどで受信波形が変化す
ると、相関のピークが小さくなる傾向がある。
は、プリアンブル部に含まれる繰り返し信号間の相関を
求めるものである。一方、相互相関は、あらかじめ既知
のデータ列と入力のデータ列の相関を取るものである。
一般的に自己相関は反射やフェーディングに強い反面、
プリアンブル以外のデータや雑音でも相関を示してしま
うという弱点がある。一方、相互相関は雑音や無関係な
データに対して相関を検出しないが、大きな受信周波数
のずれ、反射やフェーディングなどで受信波形が変化す
ると、相関のピークが小さくなる傾向がある。
【０００８】このように、自己相関や相互相関は伝送路
での反射やＳ／Ｎなどの影響を受けるため、上述したＦ
ＦＴタイミングの生成にしきい値を用いる方法では、様
々な伝送条件で共通に使える低めのしきい値を設定しな
ければならず、正確なタイミングを検出することが困難
であるという不利益があった。
での反射やＳ／Ｎなどの影響を受けるため、上述したＦ
ＦＴタイミングの生成にしきい値を用いる方法では、様
々な伝送条件で共通に使える低めのしきい値を設定しな
ければならず、正確なタイミングを検出することが困難
であるという不利益があった。
【０００９】また、近年標準化された５ＧＨｚ帯を使用
するワイヤレスＬＡＮシステムのうち、Ｗｉｒｅｌｅｓ
ｓ１３９４やＨｉｐｅｒＬＡＮ／２では、時間分割多重
（ＴＤＭＡ：Time Division Multiple Access ）が採用
されている。
するワイヤレスＬＡＮシステムのうち、Ｗｉｒｅｌｅｓ
ｓ１３９４やＨｉｐｅｒＬＡＮ／２では、時間分割多重
（ＴＤＭＡ：Time Division Multiple Access ）が採用
されている。
【００１０】ＴＤＭＡ無線通信システムでは、フレーム
同期は最も基本的な項目であるが、以下のような課題が
ある。
同期は最も基本的な項目であるが、以下のような課題が
ある。
【００１１】１）無線通信では、上述したフェーディン
グの発生等、伝送路の状態の影響で毎フレーム同期検出
できるとは限らない。
グの発生等、伝送路の状態の影響で毎フレーム同期検出
できるとは限らない。
【００１２】２）上記の５ＧＨｚ帯のシステムでは、シ
ステムを安価にするため、温度補償付の高精度な水晶発
振器ＴＣＸＯではなくクリスタルの使用を前提としてい
る。このため、基地局と移動局の基準周波数のずれは最
大４０ｐｐｍになる。これは、１０万クロックで４クロ
ック分ずれることを意味する。フレーム周期にもよる
が、このずれをうまく補正しないと簡単にフレーム同期
が外れてしまう。
ステムを安価にするため、温度補償付の高精度な水晶発
振器ＴＣＸＯではなくクリスタルの使用を前提としてい
る。このため、基地局と移動局の基準周波数のずれは最
大４０ｐｐｍになる。これは、１０万クロックで４クロ
ック分ずれることを意味する。フレーム周期にもよる
が、このずれをうまく補正しないと簡単にフレーム同期
が外れてしまう。
【００１３】３）フレーム同期が外れると、再度同期が
取れるまで通常数フレーム以上かかることから、その
間、大量のデータの送受信が途絶える。ベストエフォー
トシステムでは再送すればよいが、ある程度ＱｏＳ（Ｑ
ｕａｌｉｔｙ ｏｆ Ｓｅｒｖｉｃｅ）を保証したい場
合には、致命的な問題となる。
取れるまで通常数フレーム以上かかることから、その
間、大量のデータの送受信が途絶える。ベストエフォー
トシステムでは再送すればよいが、ある程度ＱｏＳ（Ｑ
ｕａｌｉｔｙ ｏｆ Ｓｅｒｖｉｃｅ）を保証したい場
合には、致命的な問題となる。
【００１４】４）Ｗｉｒｅｌｅｓｓ１３９４システムで
は、Ｗｉｒｅ１３９４システムとの接続により、さらに
大きなばらつき（１００ｐｐｍ）をもったシステムに同
期する必要があり、追従性のよいフレーム同期システム
が必要である。
は、Ｗｉｒｅ１３９４システムとの接続により、さらに
大きなばらつき（１００ｐｐｍ）をもったシステムに同
期する必要があり、追従性のよいフレーム同期システム
が必要である。
【００１５】本発明の第１の目的は、様々な受信状況下
にあっても、受信データを復調するためのタイミングを
高精度で正確に生成できる復調タイミング生成回路およ
びそれを用いた復調装置を提供することにある。
にあっても、受信データを復調するためのタイミングを
高精度で正確に生成できる復調タイミング生成回路およ
びそれを用いた復調装置を提供することにある。
【００１６】本発明の第２の目的は、伝送路の状態が安
定でない状況下において、一度確立したフレーム同期を
安定に保ち続けることができ、データの送受信が途絶え
ることを防止でき、追従性と安定度の高い復調タイミン
グ生成回路およびそれを用いた復調装置を提供すること
にある。
定でない状況下において、一度確立したフレーム同期を
安定に保ち続けることができ、データの送受信が途絶え
ることを防止でき、追従性と安定度の高い復調タイミン
グ生成回路およびそれを用いた復調装置を提供すること
にある。
【００１７】
【課題を解決するための手段】上記目的を達成するた
め、本発明の第１の観点は、データシンボルの先頭部に
同期用トレーニング信号としてのバースト部が付加され
た受信信号の復調を開始するためのタイミング信号を生
成する復調タイミング生成回路であって、上記受信信号
の上記バースト部における相関演算を行うバースト検出
部と、上記相関演算結果に基づいて検出ウィンドウを設
定し、当該検出ウィンドウ期間内における相関電力のピ
ークおよび当該ピーク位置を検出するピーク位置検出部
と、上記ピーク位置検出部で検出されたピーク位置から
所定時間経過後に、上記タイミング信号を出力する出力
部とを有する。
め、本発明の第１の観点は、データシンボルの先頭部に
同期用トレーニング信号としてのバースト部が付加され
た受信信号の復調を開始するためのタイミング信号を生
成する復調タイミング生成回路であって、上記受信信号
の上記バースト部における相関演算を行うバースト検出
部と、上記相関演算結果に基づいて検出ウィンドウを設
定し、当該検出ウィンドウ期間内における相関電力のピ
ークおよび当該ピーク位置を検出するピーク位置検出部
と、上記ピーク位置検出部で検出されたピーク位置から
所定時間経過後に、上記タイミング信号を出力する出力
部とを有する。
【００１８】また、本発明の第１の観点では、上記相関
結果のピーク検出のためのウィンドウ幅は可変であり、
受信状況に応じた幅に設定される。
結果のピーク検出のためのウィンドウ幅は可変であり、
受信状況に応じた幅に設定される。
【００１９】また、本発明の第１の観点では、上記ピー
ク位置検出部は、検出する相関値に下限を設け、相関値
が当該下限よりも小さい場合には、ピーク検出とみなさ
ない。
ク位置検出部は、検出する相関値に下限を設け、相関値
が当該下限よりも小さい場合には、ピーク検出とみなさ
ない。
【００２０】また、本発明の第１の観点では、上記バー
スト検出部は、相互相関演算を行い、上記ピーク位置検
出部は、相互相関電力のピークおよび当該ピーク位置を
検出する。
スト検出部は、相互相関演算を行い、上記ピーク位置検
出部は、相互相関電力のピークおよび当該ピーク位置を
検出する。
【００２１】また、本発明の第１の観点では、上記バー
スト検出部は、自己相関演算および相互相関演算を行
い、上記ピーク位置検出部は、自己相関演算結果に基づ
いて検出ウィンドウを設定し、当該検出ウィンドウ期間
内における相互相関電力のピークおよび当該ピーク位置
を検出する。
スト検出部は、自己相関演算および相互相関演算を行
い、上記ピーク位置検出部は、自己相関演算結果に基づ
いて検出ウィンドウを設定し、当該検出ウィンドウ期間
内における相互相関電力のピークおよび当該ピーク位置
を検出する。
【００２２】本発明の第２の観点は、データシンボルの
先頭部に同期用トレーニング信号としてのバースト部が
付加された受信信号の復調を開始するためのタイミング
信号を生成する復調タイミング生成回路であって、上記
受信信号の上記バースト部における相関演算を行うバー
スト検出部と、上記相関演算結果に基づいて検出ウィン
ドウを設定し、当該検出ウィンドウ期間内における相関
電力のピークおよび当該ピーク位置を検出するピーク位
置検出部と、上記シンボル区間をカウントするカウンタ
であって、プリセットされたタイミングデータ値をカウ
ントすると上記タイミング信号を出力するカウンタと、
上記ピーク位置検出部で検出されたピーク位置に対応し
たタイミングデータを上記カウンタにプリセットする位
置タイミング変換部とを有する。
先頭部に同期用トレーニング信号としてのバースト部が
付加された受信信号の復調を開始するためのタイミング
信号を生成する復調タイミング生成回路であって、上記
受信信号の上記バースト部における相関演算を行うバー
スト検出部と、上記相関演算結果に基づいて検出ウィン
ドウを設定し、当該検出ウィンドウ期間内における相関
電力のピークおよび当該ピーク位置を検出するピーク位
置検出部と、上記シンボル区間をカウントするカウンタ
であって、プリセットされたタイミングデータ値をカウ
ントすると上記タイミング信号を出力するカウンタと、
上記ピーク位置検出部で検出されたピーク位置に対応し
たタイミングデータを上記カウンタにプリセットする位
置タイミング変換部とを有する。
【００２３】また、本発明の第２の観点では、上記位置
タイミング変換部は、検出ウィンドウの後方端とピーク
位置の相対的な関係に基づいたタイミングデータを生成
し、上記カウンタにプリセットする。
タイミング変換部は、検出ウィンドウの後方端とピーク
位置の相対的な関係に基づいたタイミングデータを生成
し、上記カウンタにプリセットする。
【００２４】また、本発明の第２の観点では、上記ピー
ク位置検出部は、ピーク検出を、以前の出力の最大値と
今回の相関入力の大小比較により行い、最大値が得られ
たウィンドウ内のタイミングを記憶することで、検出ウ
ィンドウの最後部でピーク位置を確定させる。
ク位置検出部は、ピーク検出を、以前の出力の最大値と
今回の相関入力の大小比較により行い、最大値が得られ
たウィンドウ内のタイミングを記憶することで、検出ウ
ィンドウの最後部でピーク位置を確定させる。
【００２５】また、本発明の第２の観点では、上記カウ
ンタは、一度プリセットされると、循環的に１シンボル
をカウントし、毎シンボル毎に一定のタイミングで上記
タイミング信号を出力する。
ンタは、一度プリセットされると、循環的に１シンボル
をカウントし、毎シンボル毎に一定のタイミングで上記
タイミング信号を出力する。
【００２６】また、本発明の第２の観点では、上記カウ
ンタはダウンカウンタであり、上記位置タイミング変換
部は、上記カウンタが０までカウントダウンした後のロ
ードデータ値を変更する。
ンタはダウンカウンタであり、上記位置タイミング変換
部は、上記カウンタが０までカウントダウンした後のロ
ードデータ値を変更する。
【００２７】また、本発明の第２の観点では、上記相関
結果のピーク検出のためのウィンドウ幅は可変であり、
受信状況に応じた幅に設定される。
結果のピーク検出のためのウィンドウ幅は可変であり、
受信状況に応じた幅に設定される。
【００２８】また、本発明の第２の観点では、上記ピー
ク位置検出部は、検出する相関値に下限を設け、相関値
が当該下限よりも小さい場合には、ピーク検出とみなさ
ない。
ク位置検出部は、検出する相関値に下限を設け、相関値
が当該下限よりも小さい場合には、ピーク検出とみなさ
ない。
【００２９】また、本発明の第２の観点では、上記バー
スト検出部は、相互相関演算を行い、上記ピーク位置検
出部は、相互相関電力のピークおよび当該ピーク位置を
検出する。
スト検出部は、相互相関演算を行い、上記ピーク位置検
出部は、相互相関電力のピークおよび当該ピーク位置を
検出する。
【００３０】また、本発明の第２の観点では、上記バー
スト検出部は、自己相関演算および相互相関演算を行
い、上記ピーク位置検出部は、自己相関演算結果に基づ
いて検出ウィンドウを設定し、当該検出ウィンドウ期間
内における相互相関電力のピークおよび当該ピーク位置
を検出する。
スト検出部は、自己相関演算および相互相関演算を行
い、上記ピーク位置検出部は、自己相関演算結果に基づ
いて検出ウィンドウを設定し、当該検出ウィンドウ期間
内における相互相関電力のピークおよび当該ピーク位置
を検出する。
【００３１】本発明の第３の観点は、データシンボルの
先頭部に少なくともプリアンブル信号および当該プリア
ンブル信号に後続するリファレンス信号を含むバースト
部が付加された受信信号の復調を開始するためのタイミ
ング信号を生成する復調タイミング生成回路であって、
上記受信信号の上記バースト部の前半部であるプリアン
ブル信号部分で自己相関演算を行い、後半部であるリフ
ァレンス信号部分で相互相関演算を行うバースト検出部
と、上記自己相関演算結果に基づいて検出ウィンドウを
設定し、当該検出ウィンドウ期間内における上記相互相
関電力のピークおよび当該ピーク位置を検出するピーク
位置検出部と、上記ピーク位置検出部で検出されたピー
ク位置から所定時間経過後に、上記タイミング信号を出
力する出力部とを有する。
先頭部に少なくともプリアンブル信号および当該プリア
ンブル信号に後続するリファレンス信号を含むバースト
部が付加された受信信号の復調を開始するためのタイミ
ング信号を生成する復調タイミング生成回路であって、
上記受信信号の上記バースト部の前半部であるプリアン
ブル信号部分で自己相関演算を行い、後半部であるリフ
ァレンス信号部分で相互相関演算を行うバースト検出部
と、上記自己相関演算結果に基づいて検出ウィンドウを
設定し、当該検出ウィンドウ期間内における上記相互相
関電力のピークおよび当該ピーク位置を検出するピーク
位置検出部と、上記ピーク位置検出部で検出されたピー
ク位置から所定時間経過後に、上記タイミング信号を出
力する出力部とを有する。
【００３２】また、本発明の第３の観点では、上記相互
相関結果のピーク検出のためのウィンドウ幅は可変であ
り、受信状況に応じた幅に設定される。
相関結果のピーク検出のためのウィンドウ幅は可変であ
り、受信状況に応じた幅に設定される。
【００３３】また、本発明の第３の観点では、上記ピー
ク位置検出部は、検出する相互相関値に下限を設け、相
互相関値が当該下限よりも小さい場合には、ピーク検出
とみなさない。
ク位置検出部は、検出する相互相関値に下限を設け、相
互相関値が当該下限よりも小さい場合には、ピーク検出
とみなさない。
【００３４】本発明の第４の観点は、データシンボルの
先頭部に少なくともプリアンブル信号および当該プリア
ンブル信号に後続するリファレンス信号を含むバースト
部が付加された受信信号の復調を開始するためのタイミ
ング信号を生成する復調タイミング生成回路であって、
上記受信信号の上記バースト部の前半部であるプリアン
ブル信号部分で自己相関演算を行い、後半部であるリフ
ァレンス信号部分で相互相関演算を行うバースト検出部
と、上記自己相関演算結果に基づいて検出ウィンドウを
設定し、当該検出ウィンドウ期間内における上記相互相
関電力のピークおよび当該ピーク位置を検出するピーク
位置検出部と、上記シンボル区間をカウントするカウン
タであって、プリセットされたタイミングデータ値をカ
ウントすると上記タイミング信号を出力するカウンタ
と、上記ピーク位置検出部で検出されたピーク位置に対
応したタイミングデータを上記カウンタにプリセットす
る位置タイミング変換部とを有する。
先頭部に少なくともプリアンブル信号および当該プリア
ンブル信号に後続するリファレンス信号を含むバースト
部が付加された受信信号の復調を開始するためのタイミ
ング信号を生成する復調タイミング生成回路であって、
上記受信信号の上記バースト部の前半部であるプリアン
ブル信号部分で自己相関演算を行い、後半部であるリフ
ァレンス信号部分で相互相関演算を行うバースト検出部
と、上記自己相関演算結果に基づいて検出ウィンドウを
設定し、当該検出ウィンドウ期間内における上記相互相
関電力のピークおよび当該ピーク位置を検出するピーク
位置検出部と、上記シンボル区間をカウントするカウン
タであって、プリセットされたタイミングデータ値をカ
ウントすると上記タイミング信号を出力するカウンタ
と、上記ピーク位置検出部で検出されたピーク位置に対
応したタイミングデータを上記カウンタにプリセットす
る位置タイミング変換部とを有する。
【００３５】また、本発明の第４の観点では、上記位置
タイミング変換部は、検出ウィンドウの後方端とピーク
位置の相対的な関係に基づいたタイミングデータを生成
し、上記カウンタにプリセットする。
タイミング変換部は、検出ウィンドウの後方端とピーク
位置の相対的な関係に基づいたタイミングデータを生成
し、上記カウンタにプリセットする。
【００３６】また、本発明の第４の観点では、上記ピー
ク位置検出部は、ピーク検出を、以前の出力の最大値と
今回の相互相関入力の大小比較により行い、最大値が得
られたウィンドウ内のタイミングを記憶することで、検
出ウィンドウの最後部でピーク位置を確定させる。
ク位置検出部は、ピーク検出を、以前の出力の最大値と
今回の相互相関入力の大小比較により行い、最大値が得
られたウィンドウ内のタイミングを記憶することで、検
出ウィンドウの最後部でピーク位置を確定させる。
【００３７】また、本発明の第４の観点では、上記カウ
ンタは、一度プリセットされると、循環的に１シンボル
をカウントし、毎シンボル毎に一定のタイミングで上記
タイミング信号を出力する。
ンタは、一度プリセットされると、循環的に１シンボル
をカウントし、毎シンボル毎に一定のタイミングで上記
タイミング信号を出力する。
【００３８】また、本発明の第４の観点では、上記カウ
ンタはダウンカウンタであり、上記位置タイミング変換
部は、上記カウンタが０までカウントダウンした後のロ
ードデータ値を変更する。
ンタはダウンカウンタであり、上記位置タイミング変換
部は、上記カウンタが０までカウントダウンした後のロ
ードデータ値を変更する。
【００３９】また、本発明の第４の観点では、上記相互
相関結果のピーク検出のためのウィンドウ幅は可変であ
り、受信状況に応じた幅に設定される。
相関結果のピーク検出のためのウィンドウ幅は可変であ
り、受信状況に応じた幅に設定される。
【００４０】また、本発明の第４の観点では、上記ピー
ク位置検出部は、検出する相互相関値に下限を設け、相
関値が当該下限よりも小さい場合には、ピーク検出とみ
なさない。
ク位置検出部は、検出する相互相関値に下限を設け、相
関値が当該下限よりも小さい場合には、ピーク検出とみ
なさない。
【００４１】本発明の第５の観点は、データシンボルの
先頭部に同期用トレーニング信号としてのバースト部が
付加されたフレーム同期信号を有する受信信号の復調を
開始するためのタイミング信号を生成する復調タイミン
グ生成回路であって、上記フレーム同期信号の上記バー
スト部における相関演算を行うバースト検出部と、期待
タイミングを中心として設定した検出ウィンドウ内で、
かつ検出しきい値を超えたものにつき上記バースト検出
部による相関電力のピーク検出を行い、期待タイミング
とピーク検出位置とのずれ量を示す信号を出力するピー
ク検出回路と、基準クロックによってフレーム周期をカ
ウントするカウンタであって、セットされるカウント値
を動作周期とし、この動作周期に基づいて、上記ピーク
検出回路に指示する検出ウィンドウの窓タイミングを生
成し、セットされたカウント値に基づく期待タイミング
に応じたタイミングで上記タイミング信号を出力するよ
うに指示するフレーム周期カウンタと、上記ピーク検出
回路によるフレーム同期のピーク検出結果とフレーム周
期カウンタによる同期検出の期待タイミングのずれを平
均化し、その結果を補正値として出力する平均化回路
と、上記平均化回路による補正値をもって補正した周期
を上記カウント値として上記フレーム周期カウンタにセ
ットする補正値セット回路とを有する。
先頭部に同期用トレーニング信号としてのバースト部が
付加されたフレーム同期信号を有する受信信号の復調を
開始するためのタイミング信号を生成する復調タイミン
グ生成回路であって、上記フレーム同期信号の上記バー
スト部における相関演算を行うバースト検出部と、期待
タイミングを中心として設定した検出ウィンドウ内で、
かつ検出しきい値を超えたものにつき上記バースト検出
部による相関電力のピーク検出を行い、期待タイミング
とピーク検出位置とのずれ量を示す信号を出力するピー
ク検出回路と、基準クロックによってフレーム周期をカ
ウントするカウンタであって、セットされるカウント値
を動作周期とし、この動作周期に基づいて、上記ピーク
検出回路に指示する検出ウィンドウの窓タイミングを生
成し、セットされたカウント値に基づく期待タイミング
に応じたタイミングで上記タイミング信号を出力するよ
うに指示するフレーム周期カウンタと、上記ピーク検出
回路によるフレーム同期のピーク検出結果とフレーム周
期カウンタによる同期検出の期待タイミングのずれを平
均化し、その結果を補正値として出力する平均化回路
と、上記平均化回路による補正値をもって補正した周期
を上記カウント値として上記フレーム周期カウンタにセ
ットする補正値セット回路とを有する。
【００４２】本発明の第５の観点では、上記ピーク検出
回路は、検出ウィンドウ内でピーク検出を行った場合
に、そのピーク値が検出しきい値を超えていない場合に
は相関は未検出と判定してずれ量を示す信号を平均化回
路に出力しない。
回路は、検出ウィンドウ内でピーク検出を行った場合
に、そのピーク値が検出しきい値を超えていない場合に
は相関は未検出と判定してずれ量を示す信号を平均化回
路に出力しない。
【００４３】本発明の第５の観点では、上記ピーク検出
回路は、最初にフレーム同期を引き込む場合には、検出
ウィンドウを常に開けた状態で相関ピーク検出を行い、
最初に検出しきい値を超えた時点を同期検出とみなす。
回路は、最初にフレーム同期を引き込む場合には、検出
ウィンドウを常に開けた状態で相関ピーク検出を行い、
最初に検出しきい値を超えた時点を同期検出とみなす。
【００４４】本発明の第５の観点では、ピーク検出回路
の出力信号を受けて同期検出が行われたか否かを判定
し、同期検出が行われた場合に、ピーク検出回路の出力
信号によりフレーム周期カウンタの同期検出の期待タイ
ミングのカウント値としてセットさせる同期判定回路を
有する。
の出力信号を受けて同期検出が行われたか否かを判定
し、同期検出が行われた場合に、ピーク検出回路の出力
信号によりフレーム周期カウンタの同期検出の期待タイ
ミングのカウント値としてセットさせる同期判定回路を
有する。
【００４５】本発明の第５の観点では、上記平均化回路
は、積分回路を含み、出力のうちある範囲の上位ビット
（整数部）を第１の補正値として、この上位ビットを差
し引いた下位ビット（小数部）部分は符号を含めて積算
回路によって毎フレームごとに積算し、そのキャリィ周
期に対応して第１の補正値に対してさらに第２の補正値
を加えて上記補正値として補正値セットに出力する。
は、積分回路を含み、出力のうちある範囲の上位ビット
（整数部）を第１の補正値として、この上位ビットを差
し引いた下位ビット（小数部）部分は符号を含めて積算
回路によって毎フレームごとに積算し、そのキャリィ周
期に対応して第１の補正値に対してさらに第２の補正値
を加えて上記補正値として補正値セットに出力する。
【００４６】好適には、上記バースト検出部は、上記受
信信号の上記バースト部の後半部であるリファレンス信
号部分で相互相関演算を行う。
信信号の上記バースト部の後半部であるリファレンス信
号部分で相互相関演算を行う。
【００４７】本発明の第６の観点は、データシンボルの
先頭部に同期用トレーニング信号としてのバースト部が
付加された受信信号を復調する復調装置であって、上記
受信信号の上記バースト部における相関演算を行うバー
スト検出部と、上記相関演算結果に基づいて検出ウィン
ドウを設定し、当該検出ウィンドウ期間内における相関
電力のピークおよび当該ピーク位置を検出するピーク位
置検出部と、上記ピーク位置検出部で検出されたピーク
位置から所定時間経過後に、タイミング信号を出力する
出力部と、上記出力部から出力されたタイミング信号を
受けて上記受信信号を離散フーリエ変換して復調する復
調部とを有する。
先頭部に同期用トレーニング信号としてのバースト部が
付加された受信信号を復調する復調装置であって、上記
受信信号の上記バースト部における相関演算を行うバー
スト検出部と、上記相関演算結果に基づいて検出ウィン
ドウを設定し、当該検出ウィンドウ期間内における相関
電力のピークおよび当該ピーク位置を検出するピーク位
置検出部と、上記ピーク位置検出部で検出されたピーク
位置から所定時間経過後に、タイミング信号を出力する
出力部と、上記出力部から出力されたタイミング信号を
受けて上記受信信号を離散フーリエ変換して復調する復
調部とを有する。
【００４８】本発明の第７の観点は、データシンボルの
先頭部に同期用トレーニング信号としてのバースト部が
付加された受信信号を復調する復調装置であって、上記
受信信号の上記バースト部における相関演算を行うバー
スト検出部と、上記相関演算結果に基づいて検出ウィン
ドウを設定し、当該検出ウィンドウ期間内における相関
電力のピークおよび当該ピーク位置を検出するピーク位
置検出部と、上記シンボル区間をカウントするカウンタ
であって、プリセットされたタイミングデータ値をカウ
ントするとタイミング信号を出力するカウンタと、上記
ピーク位置検出部で検出されたピーク位置に対応したタ
イミングデータを上記カウンタにプリセットする位置タ
イミング変換部と、上記カウンタから出力されたタイミ
ング信号を受けて上記受信信号を離散フーリエ変換して
復調する復調部とを有する。
先頭部に同期用トレーニング信号としてのバースト部が
付加された受信信号を復調する復調装置であって、上記
受信信号の上記バースト部における相関演算を行うバー
スト検出部と、上記相関演算結果に基づいて検出ウィン
ドウを設定し、当該検出ウィンドウ期間内における相関
電力のピークおよび当該ピーク位置を検出するピーク位
置検出部と、上記シンボル区間をカウントするカウンタ
であって、プリセットされたタイミングデータ値をカウ
ントするとタイミング信号を出力するカウンタと、上記
ピーク位置検出部で検出されたピーク位置に対応したタ
イミングデータを上記カウンタにプリセットする位置タ
イミング変換部と、上記カウンタから出力されたタイミ
ング信号を受けて上記受信信号を離散フーリエ変換して
復調する復調部とを有する。
【００４９】本発明の第８の観点は、データシンボルの
先頭部に少なくともプリアンブル信号および当該プリア
ンブル信号に後続するリファレンス信号を含むバースト
部が付加された受信信号を復調する復調装置であって、
上記受信信号の上記バースト部の前半部であるプリアン
ブル信号部分で自己相関演算を行い、後半部であるリフ
ァレンス信号部分で相互相関演算を行うバースト検出部
と、上記自己相関演算結果に基づいて検出ウィンドウを
設定し、当該検出ウィンドウ期間内における上記相互相
関電力のピークおよび当該ピーク位置を検出するピーク
位置検出部と、上記ピーク位置検出部で検出されたピー
ク位置から所定時間経過後に、タイミング信号を出力す
る出力部と、上記出力部から出力されたタイミング信号
を受けて上記受信信号を離散フーリエ変換して復調する
復調部とを有する。
先頭部に少なくともプリアンブル信号および当該プリア
ンブル信号に後続するリファレンス信号を含むバースト
部が付加された受信信号を復調する復調装置であって、
上記受信信号の上記バースト部の前半部であるプリアン
ブル信号部分で自己相関演算を行い、後半部であるリフ
ァレンス信号部分で相互相関演算を行うバースト検出部
と、上記自己相関演算結果に基づいて検出ウィンドウを
設定し、当該検出ウィンドウ期間内における上記相互相
関電力のピークおよび当該ピーク位置を検出するピーク
位置検出部と、上記ピーク位置検出部で検出されたピー
ク位置から所定時間経過後に、タイミング信号を出力す
る出力部と、上記出力部から出力されたタイミング信号
を受けて上記受信信号を離散フーリエ変換して復調する
復調部とを有する。
【００５０】本発明の第９の観点は、データシンボルの
先頭部に少なくともプリアンブル信号および当該プリア
ンブル信号に後続するリファレンス信号を含むバースト
部が付加された受信信号を復調する復調装置であって、
上記受信信号の上記バースト部の前半部であるプリアン
ブル信号部分で自己相関演算を行い、後半部であるリフ
ァレンス信号部分で相互相関演算を行うバースト検出部
と、上記自己相関演算結果に基づいて検出ウィンドウを
設定し、当該検出ウィンドウ期間内における上記相互相
関電力のピークおよび当該ピーク位置を検出するピーク
位置検出部と、上記シンボル区間をカウントするカウン
タであって、プリセットされたタイミングデータ値をカ
ウントするとタイミング信号を出力するカウンタと、上
記ピーク位置検出部で検出されたピーク位置に対応した
タイミングデータを上記カウンタにプリセットする位置
タイミング変換部と、上記カウンタから出力されたタイ
ミング信号を受けて上記受信信号を離散フーリエ変換し
て復調する復調部とを有する。
先頭部に少なくともプリアンブル信号および当該プリア
ンブル信号に後続するリファレンス信号を含むバースト
部が付加された受信信号を復調する復調装置であって、
上記受信信号の上記バースト部の前半部であるプリアン
ブル信号部分で自己相関演算を行い、後半部であるリフ
ァレンス信号部分で相互相関演算を行うバースト検出部
と、上記自己相関演算結果に基づいて検出ウィンドウを
設定し、当該検出ウィンドウ期間内における上記相互相
関電力のピークおよび当該ピーク位置を検出するピーク
位置検出部と、上記シンボル区間をカウントするカウン
タであって、プリセットされたタイミングデータ値をカ
ウントするとタイミング信号を出力するカウンタと、上
記ピーク位置検出部で検出されたピーク位置に対応した
タイミングデータを上記カウンタにプリセットする位置
タイミング変換部と、上記カウンタから出力されたタイ
ミング信号を受けて上記受信信号を離散フーリエ変換し
て復調する復調部とを有する。
【００５１】また、本発明では、入力した受信信号レベ
ルを利得制御信号に応じた利得をもって増幅し上記バー
スト検出部および復調部に出力する自動利得制御増幅部
を有し、上記バースト検出部は、増幅された受信信号の
相関演算に基づいてバースト検出を行いバースト同期検
出信号を出力し、上記バースト検出部によるバースト同
期検出信号を受けて受信信号電力値に応じた利得をもっ
て増幅するように上記利得制御信号を上記自動利得制御
増幅部に出力する増幅利得制御部をさらに含む。
ルを利得制御信号に応じた利得をもって増幅し上記バー
スト検出部および復調部に出力する自動利得制御増幅部
を有し、上記バースト検出部は、増幅された受信信号の
相関演算に基づいてバースト検出を行いバースト同期検
出信号を出力し、上記バースト検出部によるバースト同
期検出信号を受けて受信信号電力値に応じた利得をもっ
て増幅するように上記利得制御信号を上記自動利得制御
増幅部に出力する増幅利得制御部をさらに含む。
【００５２】また、本発明では、上記受信信号は、直交
周波数分割多重変調方式に基づいて変調されている。
周波数分割多重変調方式に基づいて変調されている。
【００５３】本発明の第１０の観点は、データシンボル
の先頭部に同期用トレーニング信号としてのバースト部
が付加されたフレーム同期信号を有する受信信号の復調
を開始するためのタイミング信号を生成する復調装置で
あって、上記フレーム同期信号の上記バースト部におけ
る相関演算を行うバースト検出部と、期待タイミングを
中心として設定した検出ウィンドウ内で、かつ検出しき
い値を超えたものにつき上記バースト検出部による相関
電力のピーク検出を行い、期待タイミングとピーク検出
位置とのずれ量を示す信号を出力するピーク検出回路
と、基準クロックによってフレーム周期をカウントする
カウンタであって、セットされるカウント値を動作周期
とし、この動作周期に基づいて、上記ピーク検出回路に
指示する検出ウィンドウの窓タイミングを生成し、セッ
トされたカウント値に基づく期待タイミングに応じたタ
イミングで上記タイミング信号を出力するように指示す
るフレーム周期カウンタと、上記ピーク検出回路による
フレーム同期のピーク検出結果とフレーム周期カウンタ
による同期検出の期待タイミングのずれを平均化し、そ
の結果を補正値として出力する平均化回路と、上記平均
化回路による補正値をもって補正した周期を上記カウン
ト値として上記フレーム周期カウンタにセットする補正
値セット回路と、上記フレーム周期カウンタカウンタか
ら出力された指示の応じたタイミング信号を受けて上記
受信信号を離散フーリエ変換して復調する復調部とを有
する。
の先頭部に同期用トレーニング信号としてのバースト部
が付加されたフレーム同期信号を有する受信信号の復調
を開始するためのタイミング信号を生成する復調装置で
あって、上記フレーム同期信号の上記バースト部におけ
る相関演算を行うバースト検出部と、期待タイミングを
中心として設定した検出ウィンドウ内で、かつ検出しき
い値を超えたものにつき上記バースト検出部による相関
電力のピーク検出を行い、期待タイミングとピーク検出
位置とのずれ量を示す信号を出力するピーク検出回路
と、基準クロックによってフレーム周期をカウントする
カウンタであって、セットされるカウント値を動作周期
とし、この動作周期に基づいて、上記ピーク検出回路に
指示する検出ウィンドウの窓タイミングを生成し、セッ
トされたカウント値に基づく期待タイミングに応じたタ
イミングで上記タイミング信号を出力するように指示す
るフレーム周期カウンタと、上記ピーク検出回路による
フレーム同期のピーク検出結果とフレーム周期カウンタ
による同期検出の期待タイミングのずれを平均化し、そ
の結果を補正値として出力する平均化回路と、上記平均
化回路による補正値をもって補正した周期を上記カウン
ト値として上記フレーム周期カウンタにセットする補正
値セット回路と、上記フレーム周期カウンタカウンタか
ら出力された指示の応じたタイミング信号を受けて上記
受信信号を離散フーリエ変換して復調する復調部とを有
する。
【００５４】本発明によれば、増幅利得制御部より利得
制御信号が自動利得制御増幅部に出力されて、自動利得
制御増幅部の増幅利得が所定の利得に設定される。この
状態において、受信信号の入力待ち状態となる。このよ
うな状態において、まず、受信信号が自動利得制御増幅
部に入力される。そして、バースト検出部において、通
信システムの定めた周期のバースト信号の検出が行わ
れ、まず、自己相関演算に基づいてプリアンブル信号が
検出され、検出したことを示すバースト同期検出信号が
生成されて、増幅利得制御部に出力される。
制御信号が自動利得制御増幅部に出力されて、自動利得
制御増幅部の増幅利得が所定の利得に設定される。この
状態において、受信信号の入力待ち状態となる。このよ
うな状態において、まず、受信信号が自動利得制御増幅
部に入力される。そして、バースト検出部において、通
信システムの定めた周期のバースト信号の検出が行わ
れ、まず、自己相関演算に基づいてプリアンブル信号が
検出され、検出したことを示すバースト同期検出信号が
生成されて、増幅利得制御部に出力される。
【００５５】増幅利得制御部では、バースト検出部によ
るバースト同期検出信号を受けて、受信信号電力値に基
づいて利得が計算されて、利得制御信号が計算値に設定
される。この利得制御信号は、自動利得制御増幅部に供
給される。自動利得制御増幅部では、利得制御信号を受
けて、利得が計算値である第２の利得に設定される。自
動利得制御増幅部では、たとえば受信信号のプリアンブ
ル信号およびリファレンス区間が受信信号レベルに応じ
た利得をもって増幅される。バースト検出部では、増幅
された受信信号の相関（自己相関および相互相関）演算
が行われる。このとき、バースト信号の後半部のリファ
レンス信号で相互相関がとられる。また、バースト検出
部においては、自己相関結果に基づいて、ピーク位置検
出部のピーク検出を行うための検出ウィンドウが生成さ
れ、ピーク位置検出部に設定される。そして、相互相関
結果である相互相関電力がピーク位置検出部に供給され
る。
るバースト同期検出信号を受けて、受信信号電力値に基
づいて利得が計算されて、利得制御信号が計算値に設定
される。この利得制御信号は、自動利得制御増幅部に供
給される。自動利得制御増幅部では、利得制御信号を受
けて、利得が計算値である第２の利得に設定される。自
動利得制御増幅部では、たとえば受信信号のプリアンブ
ル信号およびリファレンス区間が受信信号レベルに応じ
た利得をもって増幅される。バースト検出部では、増幅
された受信信号の相関（自己相関および相互相関）演算
が行われる。このとき、バースト信号の後半部のリファ
レンス信号で相互相関がとられる。また、バースト検出
部においては、自己相関結果に基づいて、ピーク位置検
出部のピーク検出を行うための検出ウィンドウが生成さ
れ、ピーク位置検出部に設定される。そして、相互相関
結果である相互相関電力がピーク位置検出部に供給され
る。
【００５６】ピーク位置検出部では、この検出ウィンド
ウ内の相互相関結果である相互相関電力値の最大値とそ
の時の位置が求められる。ただし、ここでは、検出ウィ
ンドウの最後のところで検出ウィンドウ内でのピークが
どこだったかを示す位置情報しか得られない。次いで、
位置タイミング変換部において、ピーク位置検出部によ
り得られた位置情報が時間軸上のタイミングに変換さ
れ、変換データに基づいて１シンボルをカウントするカ
ウンタが最適なタイミング信号を発生（出力）し得るデ
ータが、カウンタにプリセットされる。一度プリセット
されたカウンタは、循環的に１シンボルの期間をカウン
トしつづけ、毎シンボルごとに一定のタイミングでタイ
ミング信号を出し続ける。そして、プリセットデータが
たとえばダウンカウントされた時点でＦＦＴタイミング
信号が復調部に出力される。復調部では、タイミング信
号に同期して高速離散フーリエ変換され、ＯＦＤＭ信号
が復調される。
ウ内の相互相関結果である相互相関電力値の最大値とそ
の時の位置が求められる。ただし、ここでは、検出ウィ
ンドウの最後のところで検出ウィンドウ内でのピークが
どこだったかを示す位置情報しか得られない。次いで、
位置タイミング変換部において、ピーク位置検出部によ
り得られた位置情報が時間軸上のタイミングに変換さ
れ、変換データに基づいて１シンボルをカウントするカ
ウンタが最適なタイミング信号を発生（出力）し得るデ
ータが、カウンタにプリセットされる。一度プリセット
されたカウンタは、循環的に１シンボルの期間をカウン
トしつづけ、毎シンボルごとに一定のタイミングでタイ
ミング信号を出し続ける。そして、プリセットデータが
たとえばダウンカウントされた時点でＦＦＴタイミング
信号が復調部に出力される。復調部では、タイミング信
号に同期して高速離散フーリエ変換され、ＯＦＤＭ信号
が復調される。
【００５７】また、本発明によれば、たとえばフレーム
同期検出を同期パターンの相互相関を使って求める際
に、相関値が一定レベル以下の時は相関値のピーク検出
結果が無視され、一定以上の相関値であれば、そのタイ
ミングを使用してフレーム同期用のカウンタが直接リタ
イミングされると共に平均化されて、フレーム周期カウ
ンタが補正される。これにより、追従性と安定度の高い
同期が得られる。
同期検出を同期パターンの相互相関を使って求める際
に、相関値が一定レベル以下の時は相関値のピーク検出
結果が無視され、一定以上の相関値であれば、そのタイ
ミングを使用してフレーム同期用のカウンタが直接リタ
イミングされると共に平均化されて、フレーム周期カウ
ンタが補正される。これにより、追従性と安定度の高い
同期が得られる。
【００５８】
【発明の実施の形態】以下、本発明の好適な実施の形態
を、図面に関連付けて説明する。
を、図面に関連付けて説明する。
【００５９】第１実施形態
図１は、本発明に係るＦＦＴタイミング生成回路を適用
したバースト同期復調装置の第１の実施形態を示すブロ
ック構成図である。
したバースト同期復調装置の第１の実施形態を示すブロ
ック構成図である。
【００６０】本バースト同期復調装置１０は、図１に示
すように、自動利得制御増幅部（ＡＧＣＡＭＰ）１０
１、受信信号電力観測部（ＰＯＷ）１０２、Ａ／Ｄコン
バータ（ＡＤＣ）１０３、ディジタル／アナログ（Ｄ／
Ａ）コンバータ（ＤＡＣ）１０４、Ａ／Ｄコンバータ
（ＡＤＣ）１０５、受信信号処理部（ＲＸＰＲＣ）１０
６、ＯＦＤＭ復調部（ＤＥＭＯＤ）１０７、遅延部（Ｄ
ＬＹ）１０８、バースト検出部（ＢＤＴ）１０９、タイ
ミング制御部（ＴＭＧ）１１０、および増幅利得制御部
（ＡＧＣＴＬ）１１１を主構成要素として有している。
すように、自動利得制御増幅部（ＡＧＣＡＭＰ）１０
１、受信信号電力観測部（ＰＯＷ）１０２、Ａ／Ｄコン
バータ（ＡＤＣ）１０３、ディジタル／アナログ（Ｄ／
Ａ）コンバータ（ＤＡＣ）１０４、Ａ／Ｄコンバータ
（ＡＤＣ）１０５、受信信号処理部（ＲＸＰＲＣ）１０
６、ＯＦＤＭ復調部（ＤＥＭＯＤ）１０７、遅延部（Ｄ
ＬＹ）１０８、バースト検出部（ＢＤＴ）１０９、タイ
ミング制御部（ＴＭＧ）１１０、および増幅利得制御部
（ＡＧＣＴＬ）１１１を主構成要素として有している。
【００６１】以下、本実施形態において採用するバース
ト同期通信システムの自動利得制御システム、送信（受
信）信号、ＦＦＴタイミングの最適化の概要、および図
１のバースト同期復調装置１０の各構成要素の具体的な
構成および機能について、順を追って説明する。
ト同期通信システムの自動利得制御システム、送信（受
信）信号、ＦＦＴタイミングの最適化の概要、および図
１のバースト同期復調装置１０の各構成要素の具体的な
構成および機能について、順を追って説明する。
【００６２】まず、５ＧＨｚ帯無線ＬＡＮシステムのバ
ースト同期復調装置の自動利得制御システムについて説
明する。
ースト同期復調装置の自動利得制御システムについて説
明する。
【００６３】５ＧＨｚ帯無線ＬＡＮシステムは、広帯域
にわたって優れた通信性能を実現するため、ＯＦＤＭ変
調方式が採用されている。ＯＦＤＭ変調方式は、ゴース
トおよびマルチパスに対する強度が大きい反面、回路の
ノンリニアリティ（非線形性）に対する強度が弱い。こ
のため、Ａ／Ｄコンバータ等の歪が生じると、受信信号
品質の著しい劣化を招いてしまう。このため、５ＧＨｚ
帯無線ＬＡＮシステムでは、フレーム構造を有する変調
信号の先頭にプリアンブル信号と呼ばれる１０〜２０μ
秒のバースト信号を挿入し、この区間内でタイミング同
期をとる一方、Ａ／Ｄコンバータ１０３に入力される信
号の電圧振幅を歪みの生じない信号許容範囲内にレベル
補足する必要がある。
にわたって優れた通信性能を実現するため、ＯＦＤＭ変
調方式が採用されている。ＯＦＤＭ変調方式は、ゴース
トおよびマルチパスに対する強度が大きい反面、回路の
ノンリニアリティ（非線形性）に対する強度が弱い。こ
のため、Ａ／Ｄコンバータ等の歪が生じると、受信信号
品質の著しい劣化を招いてしまう。このため、５ＧＨｚ
帯無線ＬＡＮシステムでは、フレーム構造を有する変調
信号の先頭にプリアンブル信号と呼ばれる１０〜２０μ
秒のバースト信号を挿入し、この区間内でタイミング同
期をとる一方、Ａ／Ｄコンバータ１０３に入力される信
号の電圧振幅を歪みの生じない信号許容範囲内にレベル
補足する必要がある。
【００６４】また、プリアンブル信号の後半の数μ秒に
は、リファレンス信号と呼ばれる伝送路の周波数特性を
観測し、プリアンブル信号に続くデータ信号（実際の通
信データ）を補正するための基準信号が入っている。リ
ファレンス信号とデータ信号では、Ａ／Ｄコンバータ１
０３から出力されたディジタル信号のレベルを変動する
ことは許されず、自動利得制御増幅部１０１の利得を一
定に保つ必要がある。したがって、５ＧＨｚ帯無線ＬＡ
Ｎシステムでは、１０μ秒の時間で、歪みの生じない信
号許容範囲内にレベル補足する高速かつ高性能の自動利
得増幅方式が必要となる。本実施形態では、後述するよ
うに、上記のプリアンブル区間内で行う高速かつ高性能
なレベル補足を実現するため、３段階のレベル補足を行
う。
は、リファレンス信号と呼ばれる伝送路の周波数特性を
観測し、プリアンブル信号に続くデータ信号（実際の通
信データ）を補正するための基準信号が入っている。リ
ファレンス信号とデータ信号では、Ａ／Ｄコンバータ１
０３から出力されたディジタル信号のレベルを変動する
ことは許されず、自動利得制御増幅部１０１の利得を一
定に保つ必要がある。したがって、５ＧＨｚ帯無線ＬＡ
Ｎシステムでは、１０μ秒の時間で、歪みの生じない信
号許容範囲内にレベル補足する高速かつ高性能の自動利
得増幅方式が必要となる。本実施形態では、後述するよ
うに、上記のプリアンブル区間内で行う高速かつ高性能
なレベル補足を実現するため、３段階のレベル補足を行
う。
【００６５】５ＧＨｚ帯無線ＬＡＮシステムとしては、
代表的なものに次の３つのシステムがある。 ＩＥＥＥ ８０２. １１ａ、 ＢＲＡＮ、 Ｗｉｒｅｌｅｓｓ １３９４。
代表的なものに次の３つのシステムがある。 ＩＥＥＥ ８０２. １１ａ、 ＢＲＡＮ、 Ｗｉｒｅｌｅｓｓ １３９４。
【００６６】図２はＩＥＥＥ８０２. １１ａシステムの
代表的なプリアンブル信号を示す図、図３はＢＲＡＮシ
ステムの代表的なプリアンブル信号を示す図、図４はＷ
ｉｒｅｌｅｓｓ１３９４システムの代表的なプリアンブ
ル信号を示す図である。
代表的なプリアンブル信号を示す図、図３はＢＲＡＮシ
ステムの代表的なプリアンブル信号を示す図、図４はＷ
ｉｒｅｌｅｓｓ１３９４システムの代表的なプリアンブ
ル信号を示す図である。
【００６７】図２〜図４に示す各システムのプリアンブ
ル信号において、Ａ１６、Ｂ１６等は、パターンの識別
とバースト周期を表し、ＩＡ１６は、Ａ１６の位相反転
したパターンを表している。また、Ｃ６４はリファレン
ス信号を表しており、Ｃ１６およびＣ３２はこのガード
インターバル部を示している。
ル信号において、Ａ１６、Ｂ１６等は、パターンの識別
とバースト周期を表し、ＩＡ１６は、Ａ１６の位相反転
したパターンを表している。また、Ｃ６４はリファレン
ス信号を表しており、Ｃ１６およびＣ３２はこのガード
インターバル部を示している。
【００６８】ＩＥＥＥ８０２. １１ａでは、パターンＢ
１６が１０回繰り返されているのに対して、ＢＲＡＮで
は最初の５周期が異なる（Ａ１６，ＩＡ１６，Ａ１６，
ＩＡ１６，ＩＡ１６）。また、Ｗｉｒｅｌｅｓｓ１３９
４では１０周期全てが異なるパターンとなっている。具
体的には、Ａ１６，ＩＡ１６，Ａ１６，ＩＡ１６，Ａ１
６，Ａ１６，ＩＡ１６，Ａ１６，ＩＡ１６，ＩＡ１６の
パターンとなっている。
１６が１０回繰り返されているのに対して、ＢＲＡＮで
は最初の５周期が異なる（Ａ１６，ＩＡ１６，Ａ１６，
ＩＡ１６，ＩＡ１６）。また、Ｗｉｒｅｌｅｓｓ１３９
４では１０周期全てが異なるパターンとなっている。具
体的には、Ａ１６，ＩＡ１６，Ａ１６，ＩＡ１６，Ａ１
６，Ａ１６，ＩＡ１６，Ａ１６，ＩＡ１６，ＩＡ１６の
パターンとなっている。
【００６９】また、Ｗｉｒｅｌｅｓｓ１３９４システム
では、同期転送モードをサポートしているため、映像信
号などの連続した信号を通信することができる。しかし
ながら、長期間におよぶデータ信号を通信しているとマ
ルチパス環境下では受信信号先頭のプリアンブル信号で
のリファレンス信号の受信時の伝送特性から伝送特性が
変化していってしまい、受信性能が劣化している。この
ため、一定期間以上のデータ信号区間には、図５に示す
ように、リファレンス信号ＲＥＦを挿入している。これ
により、このリファレンス信号ごとに伝送特性を測定し
直し、受信性能の劣化を防いでいる。
では、同期転送モードをサポートしているため、映像信
号などの連続した信号を通信することができる。しかし
ながら、長期間におよぶデータ信号を通信しているとマ
ルチパス環境下では受信信号先頭のプリアンブル信号で
のリファレンス信号の受信時の伝送特性から伝送特性が
変化していってしまい、受信性能が劣化している。この
ため、一定期間以上のデータ信号区間には、図５に示す
ように、リファレンス信号ＲＥＦを挿入している。これ
により、このリファレンス信号ごとに伝送特性を測定し
直し、受信性能の劣化を防いでいる。
【００７０】また、図６は、Ｗｉｒｅｌｅｓｓ１３９４
システムにおけるフレーム構造を示す図である。Ｗｉｒ
ｅｌｅｓｓ１３９４システムでは、基地局やハブ（Ｈｕ
ｂ）となる局を基準として４ｍ秒（ｍｓ）を１フレーム
として定義している。Ｗｉｒｅｌｅｓｓ１３９４システ
ムのようにＴＤＭＡシステムの多くはこのようにフレー
ム構造を採用しており、図６に示すように、フレーム内
を幾つかの領域に分けて使用している。
システムにおけるフレーム構造を示す図である。Ｗｉｒ
ｅｌｅｓｓ１３９４システムでは、基地局やハブ（Ｈｕ
ｂ）となる局を基準として４ｍ秒（ｍｓ）を１フレーム
として定義している。Ｗｉｒｅｌｅｓｓ１３９４システ
ムのようにＴＤＭＡシステムの多くはこのようにフレー
ム構造を採用しており、図６に示すように、フレーム内
を幾つかの領域に分けて使用している。
【００７１】具体的には、１フレームには、図６に示す
ように、フレームの先頭側から「フレーム・スタート・
パケットＦＳＰ(Frame Start Packet)」、サイクル・リ
ポート・パケットＳＲＰ(Cycle Report Packet) 」、
「ステーション・シンク・パケットＳＳＰ(Station Syn
c Packet) 」、「アイソクロナス・パケット・エリアＩ
ＰＣ(Isochronous Packet Area) 」、「アシンクロナス
・パケット・エリアＡＰＣ(Asynchronous Packet Are
a)」、および「ギャップ（ｇａｐ）」の各領域に区分け
されている。そして、プリアンブル信号は、先頭のフレ
ーム・スタート・パケットＦＳＰに配置される。
ように、フレームの先頭側から「フレーム・スタート・
パケットＦＳＰ(Frame Start Packet)」、サイクル・リ
ポート・パケットＳＲＰ(Cycle Report Packet) 」、
「ステーション・シンク・パケットＳＳＰ(Station Syn
c Packet) 」、「アイソクロナス・パケット・エリアＩ
ＰＣ(Isochronous Packet Area) 」、「アシンクロナス
・パケット・エリアＡＰＣ(Asynchronous Packet Are
a)」、および「ギャップ（ｇａｐ）」の各領域に区分け
されている。そして、プリアンブル信号は、先頭のフレ
ーム・スタート・パケットＦＳＰに配置される。
【００７２】上記のようなバースト信号に対しては、受
信レベルの最適化（ＡＧＣ）、受信周波数ずれの補正、
同期の検出を短時間に行う必要がある。本実施形態で
は、後述するように、受信開始の時点（バースト検出開
始時）は自動利得制御増幅部１０１の利得レベルは最大
にして待ち受けを行っており、信号を検出すると一定期
間の入力信号の大きさ（受信信号電力）を計測し、その
結果に基づいて前段の自動利得制御増幅部１０１の利得
レベルを調整する。次に、受信周波数ずれの検出と補正
が行われる。周波数ずれの検出は自己相関を用いて行
う。相関器の出力は繰り返し周期での位相回転に相当す
ることを利用する。同期の検出は、自己相関または相互
相関を用いて行う。検出された同期タイミングをもとに
ＯＦＤＭデータシンボルに対するＦＦＴタイミングを決
定する。
信レベルの最適化（ＡＧＣ）、受信周波数ずれの補正、
同期の検出を短時間に行う必要がある。本実施形態で
は、後述するように、受信開始の時点（バースト検出開
始時）は自動利得制御増幅部１０１の利得レベルは最大
にして待ち受けを行っており、信号を検出すると一定期
間の入力信号の大きさ（受信信号電力）を計測し、その
結果に基づいて前段の自動利得制御増幅部１０１の利得
レベルを調整する。次に、受信周波数ずれの検出と補正
が行われる。周波数ずれの検出は自己相関を用いて行
う。相関器の出力は繰り返し周期での位相回転に相当す
ることを利用する。同期の検出は、自己相関または相互
相関を用いて行う。検出された同期タイミングをもとに
ＯＦＤＭデータシンボルに対するＦＦＴタイミングを決
定する。
【００７３】ＯＦＤＭデータシンボルＳＹＢＬでは、図
７（Ａ），（Ｂ）に示すように、データ部の前にそのデ
ータの最後の部分を繰り返すガードインターバルＧＩを
付加する手法（Cyclic Extension法）が用いられる。こ
れはマルチパスなどによるシンボル間干渉を最小限に抑
えるためである。この例では、３．２μｓのデータ部分
に０．４μｓガードインターバルが付加され、１シンボ
ルの長さは３．６μｓとなっている。
７（Ａ），（Ｂ）に示すように、データ部の前にそのデ
ータの最後の部分を繰り返すガードインターバルＧＩを
付加する手法（Cyclic Extension法）が用いられる。こ
れはマルチパスなどによるシンボル間干渉を最小限に抑
えるためである。この例では、３．２μｓのデータ部分
に０．４μｓガードインターバルが付加され、１シンボ
ルの長さは３．６μｓとなっている。
【００７４】図８（Ａ）〜（Ｄ）は、このような場合の
ＦＦＴへのデータ取り込みタイミングについての例を示
す図である。図８（Ｂ）の例は、ＦＦＴへのデータの取
り込みのタイミングが早すぎる場合である。この例で
は、マルチパスによる遅延波が存在する場合、１つ前の
シンボルのデータがＦＦＴ範囲内にかぶり（重なり）、
シンボル間干渉による劣化が生じる可能性がある。一
方、図８（Ｃ）の例は、ＦＦＴへのデータの取り込みの
タイミングが遅すぎる場合である。この例のように、シ
ンボルの最後方をＦＦＴに取り込む設定にすると、ＦＦ
Ｔタイミングが何らかの原因で後方にずれた場合、やは
りシンボル間干渉による劣化につながってしまう。そこ
で、通常は図８（Ｄ）に示すようなタイミングに設定す
る。
ＦＦＴへのデータ取り込みタイミングについての例を示
す図である。図８（Ｂ）の例は、ＦＦＴへのデータの取
り込みのタイミングが早すぎる場合である。この例で
は、マルチパスによる遅延波が存在する場合、１つ前の
シンボルのデータがＦＦＴ範囲内にかぶり（重なり）、
シンボル間干渉による劣化が生じる可能性がある。一
方、図８（Ｃ）の例は、ＦＦＴへのデータの取り込みの
タイミングが遅すぎる場合である。この例のように、シ
ンボルの最後方をＦＦＴに取り込む設定にすると、ＦＦ
Ｔタイミングが何らかの原因で後方にずれた場合、やは
りシンボル間干渉による劣化につながってしまう。そこ
で、通常は図８（Ｄ）に示すようなタイミングに設定す
る。
【００７５】以上からわかるように、ＦＦＴタイミング
を最適に設定することは、ＯＦＤＭを用いた無線通信シ
ステムの受信装置においては重要である。本発明に係る
ＦＦＴタイミングの設定方法の概要を以下に述べる。
を最適に設定することは、ＯＦＤＭを用いた無線通信シ
ステムの受信装置においては重要である。本発明に係る
ＦＦＴタイミングの設定方法の概要を以下に述べる。
【００７６】まず、プリアンブルの前半部を検出し、Ａ
ＧＣおよび周波数ずれの補正を行う。ここで、後半部分
で相互相関をとるための検出ウィンドウを生成する。こ
のウィンドウの設定には、たとえばプリアンブル前半部
の自己相関検出結果を使うことができる。自己相関検出
で十分な同期タイミング捕捉はできないことから、この
ウィンドウは十分なマージンを見込んで設定する。
ＧＣおよび周波数ずれの補正を行う。ここで、後半部分
で相互相関をとるための検出ウィンドウを生成する。こ
のウィンドウの設定には、たとえばプリアンブル前半部
の自己相関検出結果を使うことができる。自己相関検出
で十分な同期タイミング捕捉はできないことから、この
ウィンドウは十分なマージンを見込んで設定する。
【００７７】このウィンドウ内で相互相関出力のピーク
サーチを行う。ピークサーチは、それまでの出力の最大
値と今回の入力の大小比較により行う。最大値が得られ
たウィンドウ内のタイミングを記憶しておくことで、ウ
ィンドウの最後でピーク位置が確定する。相互相関のピ
ークは、入力信号と期待値信号が時間軸上で一致した時
に得られるので、これをもとにＦＦＴタイミングを生成
すれば、最適な動作を行うことができる。ただし、この
方法では、ウィンドウの最後のところでウィンドウ内で
のピークがどこだったかを示す位置情報しか得られな
い。そこで次のような方法でこれを時間軸上のタイミン
グに変換する。
サーチを行う。ピークサーチは、それまでの出力の最大
値と今回の入力の大小比較により行う。最大値が得られ
たウィンドウ内のタイミングを記憶しておくことで、ウ
ィンドウの最後でピーク位置が確定する。相互相関のピ
ークは、入力信号と期待値信号が時間軸上で一致した時
に得られるので、これをもとにＦＦＴタイミングを生成
すれば、最適な動作を行うことができる。ただし、この
方法では、ウィンドウの最後のところでウィンドウ内で
のピークがどこだったかを示す位置情報しか得られな
い。そこで次のような方法でこれを時間軸上のタイミン
グに変換する。
【００７８】まず、１シンボルをカウントするカウンタ
を用意する。このカウンタがある値になったときにＦＦ
Ｔタイミング信号ＴＦＦＴを発生するものとする。相互
相関のピーク位置と最適なＦＦＴタイミングの関係はあ
らかじめ分かっているので、検出ウィンドウの後方端
（エッジ）とピーク位置の相対的な関係がわかれば、１
シンボルカウンタの値を検出ウィンドウの後方エッジに
おいて最適にプリセットすることができる。一度プリセ
ットされたカウンタは、循環的に１シンボルの期間をカ
ウントしつづけ、毎シンボルごとに一定のタイミングで
ＦＦＴタイミングを出し続ける。
を用意する。このカウンタがある値になったときにＦＦ
Ｔタイミング信号ＴＦＦＴを発生するものとする。相互
相関のピーク位置と最適なＦＦＴタイミングの関係はあ
らかじめ分かっているので、検出ウィンドウの後方端
（エッジ）とピーク位置の相対的な関係がわかれば、１
シンボルカウンタの値を検出ウィンドウの後方エッジに
おいて最適にプリセットすることができる。一度プリセ
ットされたカウンタは、循環的に１シンボルの期間をカ
ウントしつづけ、毎シンボルごとに一定のタイミングで
ＦＦＴタイミングを出し続ける。
【００７９】以上のように変調信号の先頭にプリアンブ
ル信号と呼ばれる１０〜２０μ秒の信号を含むバースト
信号部が挿入されて受信信号を最適なＦＦＴタイミング
で復調する復調装置の各構成要素は、以下のような構成
および機能を有する。
ル信号と呼ばれる１０〜２０μ秒の信号を含むバースト
信号部が挿入されて受信信号を最適なＦＦＴタイミング
で復調する復調装置の各構成要素は、以下のような構成
および機能を有する。
【００８０】自動利得制御増幅部１０１は、図示しない
アンテナで受信された受信信号ＲＳをＤＡＣ１０４を介
して供給される増幅利得制御部１１１による利得制御信
号Ｖagc のレベルに基づいて自動利得制御し、所望レベ
ルの信号ＲＸとしてＡ／Ｄコンバータ１０３に出力す
る。なお、自動利得制御増幅部１０１では、増幅利得制
御部１１１による利得制御信号Ｖagc により自動利得制
御を行う場合と制御利得を固定する場合に制御される。
アンテナで受信された受信信号ＲＳをＤＡＣ１０４を介
して供給される増幅利得制御部１１１による利得制御信
号Ｖagc のレベルに基づいて自動利得制御し、所望レベ
ルの信号ＲＸとしてＡ／Ｄコンバータ１０３に出力す
る。なお、自動利得制御増幅部１０１では、増幅利得制
御部１１１による利得制御信号Ｖagc により自動利得制
御を行う場合と制御利得を固定する場合に制御される。
【００８１】図９は、自動利得制御増幅部１０１の具体
的な構成を示す回路図である。自動利得制御増幅部１０
１は、図９に示すように、利得制御増幅器（ＧＣＡ）１
０１１、局部発振器１０１２、乗算器１０１３、増幅器
１０１４、および帯域幅が数十ＭＨｚの帯域通過フィル
タ（ＢＰＦ）１０１５を有する。これらの構成要素のう
ち局部発振器１０１２および乗算器１０１３により周波
数変換回路が構成されている。局部発振器１０１２は、
たとえばキャリア周波数ｆCWの信号ｅ〔ｊ２πｆCWｔ〕
を乗算器１０１３に出力する。ただし、〔 〕はｅのべ
き乗を示している。
的な構成を示す回路図である。自動利得制御増幅部１０
１は、図９に示すように、利得制御増幅器（ＧＣＡ）１
０１１、局部発振器１０１２、乗算器１０１３、増幅器
１０１４、および帯域幅が数十ＭＨｚの帯域通過フィル
タ（ＢＰＦ）１０１５を有する。これらの構成要素のう
ち局部発振器１０１２および乗算器１０１３により周波
数変換回路が構成されている。局部発振器１０１２は、
たとえばキャリア周波数ｆCWの信号ｅ〔ｊ２πｆCWｔ〕
を乗算器１０１３に出力する。ただし、〔 〕はｅのべ
き乗を示している。
【００８２】図９の自動利得制御増幅部１０１では、受
信信号（ＩＦ入力信号）ＲＳは、利得制御増幅器１０１
１により利得制御信号Ｖagc により定まる利得をもって
増幅し、局部発振器１０１２および乗算器１０１３から
なる周波数変換回路により周波数変換した後、ＢＰＦ１
０１５で帯域制限して、出力信号（ＩＦ出力）ＲＸを得
る。
信信号（ＩＦ入力信号）ＲＳは、利得制御増幅器１０１
１により利得制御信号Ｖagc により定まる利得をもって
増幅し、局部発振器１０１２および乗算器１０１３から
なる周波数変換回路により周波数変換した後、ＢＰＦ１
０１５で帯域制限して、出力信号（ＩＦ出力）ＲＸを得
る。
【００８３】また、図１０は、図９の利得制御増幅器１
０１１の利得制御特性を示す図である。図１０におい
て、横軸が利得制御信号Ｖagc を、縦軸が利得をそれぞ
れ示している。この例では、図１０に示すように、利得
制御増幅器１０１１は、利得制御信号Ｖagc が０Ｖ〜１
Ｖの範囲で利得は０〜８０ｄＢまでリニア（線形）に変
化している。すなわち、この例では、制御利得範囲は８
０ｄＢである。
０１１の利得制御特性を示す図である。図１０におい
て、横軸が利得制御信号Ｖagc を、縦軸が利得をそれぞ
れ示している。この例では、図１０に示すように、利得
制御増幅器１０１１は、利得制御信号Ｖagc が０Ｖ〜１
Ｖの範囲で利得は０〜８０ｄＢまでリニア（線形）に変
化している。すなわち、この例では、制御利得範囲は８
０ｄＢである。
【００８４】受信信号電力観測部１０２は、図９に示す
ように尖頭値検波回路としてのピーク検出回路(Peak De
t)１０２１を含み、受信信号ＲＳのピーク電圧を測定
し、入力される受信信号レベルに応じた値をとる電圧信
号である電界強度信号ＲＳＳＩに変換してＡ／Ｄコンバ
ータ１０５に出力する。ここでは、急激な信号変化に対
応するため、平均値ではなく尖頭値を検波する。なお、
バースト検出開始時にリセット信号を与え、ピーク検出
回路(Peak Det)１０２１をリセットし、それ以降の最大
ピーク値を観測するようにする。
ように尖頭値検波回路としてのピーク検出回路(Peak De
t)１０２１を含み、受信信号ＲＳのピーク電圧を測定
し、入力される受信信号レベルに応じた値をとる電圧信
号である電界強度信号ＲＳＳＩに変換してＡ／Ｄコンバ
ータ１０５に出力する。ここでは、急激な信号変化に対
応するため、平均値ではなく尖頭値を検波する。なお、
バースト検出開始時にリセット信号を与え、ピーク検出
回路(Peak Det)１０２１をリセットし、それ以降の最大
ピーク値を観測するようにする。
【００８５】図１１は、受信信号の入力レベルに対する
受信信号電力観測部１０２の出力特性を示す図である。
図１１において、横軸が入力レベルを、縦軸が電界強度
信号ＲＳＳＩの電圧をそれぞれ示している。この例で
は、図１１に示すように、入力レベルがが−７０ｄＢｖ
〜−２０ｄＢｖの範囲で電界強度信号ＲＳＳＩの電圧は
０Ｖ〜２Ｖまでリニア（線形）に変化している。
受信信号電力観測部１０２の出力特性を示す図である。
図１１において、横軸が入力レベルを、縦軸が電界強度
信号ＲＳＳＩの電圧をそれぞれ示している。この例で
は、図１１に示すように、入力レベルがが−７０ｄＢｖ
〜−２０ｄＢｖの範囲で電界強度信号ＲＳＳＩの電圧は
０Ｖ〜２Ｖまでリニア（線形）に変化している。
【００８６】Ａ／Ｄコンバータ１０３は、自動利得制御
増幅部１０１から出力されたアナログ受信信号ＲＸをデ
ィジタル信号に変換し、ディジタル受信信号ＲＸＤとし
て受信信号処理部１０６に出力する。
増幅部１０１から出力されたアナログ受信信号ＲＸをデ
ィジタル信号に変換し、ディジタル受信信号ＲＸＤとし
て受信信号処理部１０６に出力する。
【００８７】Ｄ／Ａコンバータ１０４は、増幅利得制御
部１１１で発生される利得制御信号Ｖagc をディジタル
信号からアナログ信号に変換して自動制御利得増幅部１
０１に出力する。
部１１１で発生される利得制御信号Ｖagc をディジタル
信号からアナログ信号に変換して自動制御利得増幅部１
０１に出力する。
【００８８】Ａ／Ｄコンバータ１０５は、受信信号電力
観測部１０２から出力された電界強度信号ＲＳＳＩをア
ナログ信号からディジタル信号ＲＳＳＩＤに変換して増
幅利得制御部１１１に出力する。
観測部１０２から出力された電界強度信号ＲＳＳＩをア
ナログ信号からディジタル信号ＲＳＳＩＤに変換して増
幅利得制御部１１１に出力する。
【００８９】受信信号処理部１０６は、ディジタル受信
信号ＲＸＤをベースバンド信号ｂｂ ｒｅ（実部）および
ｂｂ ｉｍ（虚部）に変換し、ベースバンド信号のサン
プリング周波数を低い周波数に変換し（ダウンサンプリ
ングを行い）、バースト検出部１０９による誤差検出周
波数Δｆに基づいて複素乗算を行って周波数オフセット
の補正を行って、信号Ｓ１０６（ｓｙ ｒｅおよびｓｙ
ｉｍ）を生成し、ＯＦＤＭ復調部１０７、遅延部１０
８、およびバースト検出部１０９に出力する。
信号ＲＸＤをベースバンド信号ｂｂ ｒｅ（実部）および
ｂｂ ｉｍ（虚部）に変換し、ベースバンド信号のサン
プリング周波数を低い周波数に変換し（ダウンサンプリ
ングを行い）、バースト検出部１０９による誤差検出周
波数Δｆに基づいて複素乗算を行って周波数オフセット
の補正を行って、信号Ｓ１０６（ｓｙ ｒｅおよびｓｙ
ｉｍ）を生成し、ＯＦＤＭ復調部１０７、遅延部１０
８、およびバースト検出部１０９に出力する。
【００９０】図１２は、図１の受信信号処理部１０６の
具体的な構成例を示す回路図である。本受信信号処理部
１０６は、図１２に示すように、ベースバンド変換回路
１０６１、ディジタルローパスフィルタ（ＬＰＦ）１０
６２，１０６３、ダウンコンバート回路１０６４，１０
６５、および周波数オフセット補正回路１０６６により
構成されている。
具体的な構成例を示す回路図である。本受信信号処理部
１０６は、図１２に示すように、ベースバンド変換回路
１０６１、ディジタルローパスフィルタ（ＬＰＦ）１０
６２，１０６３、ダウンコンバート回路１０６４，１０
６５、および周波数オフセット補正回路１０６６により
構成されている。
【００９１】ベースバンド変換回路１０６１は、局部発
振器１０６１１および乗算器１０６１２，１０６１３に
より構成されている。ベースバンド変換回路１０６１で
は、受信信号ＲＸＤ（ｉｆ）に乗算器１０６１２，１０
６１３においてキャリア周波数ｆCWを乗算することで、
式（１）に示すように、入力受信信号ＲＸＤ（ｉｆ）が
ベースバンド信号ｂｂ ｒｅ，ｂｂ ｉｍに変換され、そ
れぞれＬＰＦ１０６２、１０６３に供給される。
振器１０６１１および乗算器１０６１２，１０６１３に
より構成されている。ベースバンド変換回路１０６１で
は、受信信号ＲＸＤ（ｉｆ）に乗算器１０６１２，１０
６１３においてキャリア周波数ｆCWを乗算することで、
式（１）に示すように、入力受信信号ＲＸＤ（ｉｆ）が
ベースバンド信号ｂｂ ｒｅ，ｂｂ ｉｍに変換され、そ
れぞれＬＰＦ１０６２、１０６３に供給される。
【００９２】
【数１】
ｂｂ ｒｅ＝ｉｆ×ｃｏｓ( ２πｆCWｔ)
ｂｂ ｉｍ＝ｉｆ×ｓｉｎ( ２πｆCWｔ) …（１）
【００９３】ＬＰＦ１０６２および１０６３は、たとえ
ば直線位相ＦＩＲ（Finite ImpulseResponse: 有限イン
パルス応答）のトランスバーサル型回路構成を有する。
ば直線位相ＦＩＲ（Finite ImpulseResponse: 有限イン
パルス応答）のトランスバーサル型回路構成を有する。
【００９４】ＬＰＦ１０６２は、ベースバンド信号ｂｂ
ｒｅの入力ラインに対して縦続接続されシフトレジス
タを構成する（ｎ−１）個の遅延器１ｒｅ−１〜１ｒｅ
−n-1 と、入力されたベースバンド信号ｂｂ ｒｅおよ
び各遅延器１ｒｅ−１〜１ｒｅ−n-1 の出力信号に対し
てそれぞれフィルタ係数ｈ（０）〜ｈ（ｎ−１）を乗算
するｎ個の乗算器２ｒｅ−１〜２ｒｅ−ｎと、ｎ個の乗
算器２ｒｅ−１〜２ｒｅ−ｎの出力信号を加算してダウ
ンコンバート回路１０６４に出力する加算器３ｒｅによ
り構成されている。
ｒｅの入力ラインに対して縦続接続されシフトレジス
タを構成する（ｎ−１）個の遅延器１ｒｅ−１〜１ｒｅ
−n-1 と、入力されたベースバンド信号ｂｂ ｒｅおよ
び各遅延器１ｒｅ−１〜１ｒｅ−n-1 の出力信号に対し
てそれぞれフィルタ係数ｈ（０）〜ｈ（ｎ−１）を乗算
するｎ個の乗算器２ｒｅ−１〜２ｒｅ−ｎと、ｎ個の乗
算器２ｒｅ−１〜２ｒｅ−ｎの出力信号を加算してダウ
ンコンバート回路１０６４に出力する加算器３ｒｅによ
り構成されている。
【００９５】ＬＰＦ１０６３は、ベースバンド信号ｂｂ
ｉｍの入力ラインに対して縦続接続されシフトレジス
タを構成する（ｎ−１）個の遅延器１ｉｍ−１〜１ｉｍ
−n-1 と、入力されたベースバンド信号ｂｂ ｉｍおよ
び各遅延器１ｉｍ−１〜１ｉｍ−n-1 の出力信号に対し
てそれぞれフィルタ係数ｈ（０）〜ｈ（ｎ−１）を乗算
するｎ個の乗算器２ｉｍ−１〜２ｉｍ−ｎと、ｎ個の乗
算器２ｉｍ−１〜２ｉｍ−ｎの出力信号を加算してダウ
ンコンバート回路１０６５に出力する加算器３ｉｍによ
り構成されている。
ｉｍの入力ラインに対して縦続接続されシフトレジス
タを構成する（ｎ−１）個の遅延器１ｉｍ−１〜１ｉｍ
−n-1 と、入力されたベースバンド信号ｂｂ ｉｍおよ
び各遅延器１ｉｍ−１〜１ｉｍ−n-1 の出力信号に対し
てそれぞれフィルタ係数ｈ（０）〜ｈ（ｎ−１）を乗算
するｎ個の乗算器２ｉｍ−１〜２ｉｍ−ｎと、ｎ個の乗
算器２ｉｍ−１〜２ｉｍ−ｎの出力信号を加算してダウ
ンコンバート回路１０６５に出力する加算器３ｉｍによ
り構成されている。
【００９６】これらＬＰＦ１０６２，１０６３、および
ダウンコンバート回路１０６４，１０６５によりベース
バンド信号ｂｂ ｒｅ，ｂｂ ｉｍのサンプリング周波
数を、たとえば１００ＭＨｚから２５ＭＨｚの信号ｄｃ
ｒｅ，ｄｃ ｉｍに変換する。このときＬＰＦ１０６
２，１０６３は、ベースバンド信号ｂｂ ｒｅ，ｂｂ ｉ
ｍの帯域を制限して隣接キャリアが折り返らないように
している。また、ダウンコンバート回路１０６４，１０
６５におけるダウンサンプリングのタイミングは、信号
Ｅｎの供給を受けてクロックを間引いている。
ダウンコンバート回路１０６４，１０６５によりベース
バンド信号ｂｂ ｒｅ，ｂｂ ｉｍのサンプリング周波
数を、たとえば１００ＭＨｚから２５ＭＨｚの信号ｄｃ
ｒｅ，ｄｃ ｉｍに変換する。このときＬＰＦ１０６
２，１０６３は、ベースバンド信号ｂｂ ｒｅ，ｂｂ ｉ
ｍの帯域を制限して隣接キャリアが折り返らないように
している。また、ダウンコンバート回路１０６４，１０
６５におけるダウンサンプリングのタイミングは、信号
Ｅｎの供給を受けてクロックを間引いている。
【００９７】周波数オフセット補正回路１０６６は、局
部発振器１０６６１、乗算器１０６６２〜１０６６５、
および加算器１０６６６，１０６６７により構成されて
いる。
部発振器１０６６１、乗算器１０６６２〜１０６６５、
および加算器１０６６６，１０６６７により構成されて
いる。
【００９８】周波数オフセット補正回路１０６６は、バ
ースト検出部１０９より与えられる誤差検出周波数Δｆ
を局部発振器１０６６１の発振出力に反映させ、この発
振出力と信号ｄｃ ｒｅとを乗算器１０６６２，１０６
６５で複素乗算し、発振出力と信号ｄｃ ｉｍとを乗算
器１０６６３，１０６６４で複素乗算し、加算器１０６
６６で乗算器１０６６２と乗算器１０６６３の出力を加
算し、加算器１０６６７で乗算器１０６６４と乗算器１
０６６５の出力を加算することにより、下記式（２），
（３）に示すような、信号ｓｙ ｒｅおよびｓｙ ｉｍ
を生成し、ＯＦＤＭ復調部１０７、遅延部１０８、およ
びバースト検出部１０９に出力する。
ースト検出部１０９より与えられる誤差検出周波数Δｆ
を局部発振器１０６６１の発振出力に反映させ、この発
振出力と信号ｄｃ ｒｅとを乗算器１０６６２，１０６
６５で複素乗算し、発振出力と信号ｄｃ ｉｍとを乗算
器１０６６３，１０６６４で複素乗算し、加算器１０６
６６で乗算器１０６６２と乗算器１０６６３の出力を加
算し、加算器１０６６７で乗算器１０６６４と乗算器１
０６６５の出力を加算することにより、下記式（２），
（３）に示すような、信号ｓｙ ｒｅおよびｓｙ ｉｍ
を生成し、ＯＦＤＭ復調部１０７、遅延部１０８、およ
びバースト検出部１０９に出力する。
【００９９】
【数２】
ｓｙ ｒｅ＝ｄｃ ｒｅ×ｃｏｓ( ２πｆCWｔ)
＋ｄｃ ｉｍ×ｓｉｎ( ２πｆCWｔ) …（２）
【０１００】
【数３】
ｓｙ ｉｍ＝ｄｃ ｉｍ×ｃｏｓ( ２πｆCWｔ)
−ｄｃ ｒｅ×ｓｉｎ( ２πｆCWｔ) …（３）
【０１０１】ＯＦＤＭ復調部１０７は、受信信号処理部
１０６の出力信号Ｓ１０６、すなわち信号ｓｙ ｒｅお
よびｓｙ ｉｍを、図１および図１３に示すように、タ
イミング制御部１１０により供給されるＦＦＴタイミン
グ信号ＴＦＦＴに同期してＦＦＴ処理部１０７１におい
て高速離散フーリエ変換してＯＦＤＭ信号を復調し、次
段の処理回路に出力する。
１０６の出力信号Ｓ１０６、すなわち信号ｓｙ ｒｅお
よびｓｙ ｉｍを、図１および図１３に示すように、タ
イミング制御部１１０により供給されるＦＦＴタイミン
グ信号ＴＦＦＴに同期してＦＦＴ処理部１０７１におい
て高速離散フーリエ変換してＯＦＤＭ信号を復調し、次
段の処理回路に出力する。
【０１０２】遅延部１０８は、受信信号処理部１０６の
出力信号Ｓ１０６、すなわち信号ｓｙ ｒｅおよびｓｙ
ｉｍを、バースト検出のためにバースト周期分遅延さ
せ、信号Ｓ１０８としてバースト検出部１０９に出力す
る。なお、ＩＥＥＥ８０２. １１ａシステムのバースト
検出では、遅延部１０８の遅延量を１６クロックとし
て、１６クロック周期のバーストを検出する。ＢＲＡＮ
システムのバースト検出では、遅延部１０８の遅延量を
３２クロックとして前半５周期分のバースト検出を行
い、遅延部１０８の遅延量を１６クロック遅延とするこ
とで後半５周期分のバースト検出を行えるが、遅延量の
異なる遅延手段を２つ必要とする。Ｗｉｒｅｌｅｓｓ１
３９４システムのバースト検出では、遅延部１０８の遅
延量を３２クロックとすることで前半５周期分のバース
トを検出できる他、同じ遅延量で後半の５周期分のバー
スト検出も行うことができる。
出力信号Ｓ１０６、すなわち信号ｓｙ ｒｅおよびｓｙ
ｉｍを、バースト検出のためにバースト周期分遅延さ
せ、信号Ｓ１０８としてバースト検出部１０９に出力す
る。なお、ＩＥＥＥ８０２. １１ａシステムのバースト
検出では、遅延部１０８の遅延量を１６クロックとし
て、１６クロック周期のバーストを検出する。ＢＲＡＮ
システムのバースト検出では、遅延部１０８の遅延量を
３２クロックとして前半５周期分のバースト検出を行
い、遅延部１０８の遅延量を１６クロック遅延とするこ
とで後半５周期分のバースト検出を行えるが、遅延量の
異なる遅延手段を２つ必要とする。Ｗｉｒｅｌｅｓｓ１
３９４システムのバースト検出では、遅延部１０８の遅
延量を３２クロックとすることで前半５周期分のバース
トを検出できる他、同じ遅延量で後半の５周期分のバー
スト検出も行うことができる。
【０１０３】バースト検出部１０９は、受信信号処理部
１０６による信号Ｓ１０６（ｓｙ ｒｅおよびｓｙ ｉ
ｍ）と遅延部１０８による遅延信号Ｓ１０８との相関を
とり、通信システムの定めた周期のバースト信号を検出
し、パケットおよびフレーム構造に関するパラメータを
検出し、タイミング制御部１１０によるタイミング信号
ＴＭＮＧ（Ｘ，Ｙ，Ｃ）に同期して同期タイミング窓信
号としての第１および第２の同期検出信号Ｓ１０９Ｗ
（ｘｐｕｌｓｅ，ｙｐｕｌｓｅ）を生成し、増幅利得制
御部１１１に出力する。また、バースト検出部１０９
は、相互相関結果のピーク値を検出するための同期タイ
ミング窓信号Ｓ１０９Ｃをタイミング制御部１１０に出
力する。また、バースト検出部１０９は、相関結果に基
づいて受信信号の実部と虚部の位相差から誤差周波数を
算出して誤差検出周波数Δｆを生成し、受信信号処理部
１０６に出力する。
１０６による信号Ｓ１０６（ｓｙ ｒｅおよびｓｙ ｉ
ｍ）と遅延部１０８による遅延信号Ｓ１０８との相関を
とり、通信システムの定めた周期のバースト信号を検出
し、パケットおよびフレーム構造に関するパラメータを
検出し、タイミング制御部１１０によるタイミング信号
ＴＭＮＧ（Ｘ，Ｙ，Ｃ）に同期して同期タイミング窓信
号としての第１および第２の同期検出信号Ｓ１０９Ｗ
（ｘｐｕｌｓｅ，ｙｐｕｌｓｅ）を生成し、増幅利得制
御部１１１に出力する。また、バースト検出部１０９
は、相互相関結果のピーク値を検出するための同期タイ
ミング窓信号Ｓ１０９Ｃをタイミング制御部１１０に出
力する。また、バースト検出部１０９は、相関結果に基
づいて受信信号の実部と虚部の位相差から誤差周波数を
算出して誤差検出周波数Δｆを生成し、受信信号処理部
１０６に出力する。
【０１０４】タイミング制御部１１０は、トリガ信号ｒ
ｘｗｎｄｗをトリガとしてバースト検出部１０９による
第１および第２の同期検出信号Ｓ１０９Ｗ（ｘｐｕｌｓ
ｅ，ｙｐｕｌｓｅ）を生成するためのタイミング信号Ｔ
ＭＮＧ（Ｘ，Ｙ）をバースト検出部１０９に出力する。
また、タイミング制御部１１０は、バースト検出部１０
９による相互相関結果からピークタイミングを観測し、
このピークタイミングから所定時間後に第３の同期検出
信号Ｓ１１０（ｃｐｕｌｓｅ）を増幅利得制御部１１１
に出力し、ＦＦＴタイミング信号ＴＦＦＴをＯＦＤＭ復
調部１０７に出力する。
ｘｗｎｄｗをトリガとしてバースト検出部１０９による
第１および第２の同期検出信号Ｓ１０９Ｗ（ｘｐｕｌｓ
ｅ，ｙｐｕｌｓｅ）を生成するためのタイミング信号Ｔ
ＭＮＧ（Ｘ，Ｙ）をバースト検出部１０９に出力する。
また、タイミング制御部１１０は、バースト検出部１０
９による相互相関結果からピークタイミングを観測し、
このピークタイミングから所定時間後に第３の同期検出
信号Ｓ１１０（ｃｐｕｌｓｅ）を増幅利得制御部１１１
に出力し、ＦＦＴタイミング信号ＴＦＦＴをＯＦＤＭ復
調部１０７に出力する。
【０１０５】図１４は、図１のバースト検出部１０９お
よびタイミング制御部１１０の具体的な構成例を示す回
路図である。
よびタイミング制御部１１０の具体的な構成例を示す回
路図である。
【０１０６】バースト検出部１０９は、自己相関回路１
０９０１、相互相関回路１０９０２、係数テーブル１０
９０３、遅延量が３２クロック分に設定された遅延部１
０９０４，１０９０５、遅延量が４８クロック分に設定
された遅延部１０９０６〜１０９０８、移動平均回路１
０９０９〜１０９１３、絶対値計算回路１０９１４〜１
０９１６、しきい値回路１０９１７、比較回路１０９１
８、タイミング窓Ｘ回路１０９１９、タイミング窓Ｙ回
路１０９２０、検出窓回路１０９２１、周波数誤差検出
回路１０９２２、およびラッチ回路１０９２３を有して
いる。また、タイミング制御部１１０は、ピーク位置サ
ーチ（検出）回路（ＰＰＳ）１１００１、位置／タイミ
ング変換回路１１００２（ＰＴＴＣ）およびタイミング
カウンタ１１００３を有している。
０９０１、相互相関回路１０９０２、係数テーブル１０
９０３、遅延量が３２クロック分に設定された遅延部１
０９０４，１０９０５、遅延量が４８クロック分に設定
された遅延部１０９０６〜１０９０８、移動平均回路１
０９０９〜１０９１３、絶対値計算回路１０９１４〜１
０９１６、しきい値回路１０９１７、比較回路１０９１
８、タイミング窓Ｘ回路１０９１９、タイミング窓Ｙ回
路１０９２０、検出窓回路１０９２１、周波数誤差検出
回路１０９２２、およびラッチ回路１０９２３を有して
いる。また、タイミング制御部１１０は、ピーク位置サ
ーチ（検出）回路（ＰＰＳ）１１００１、位置／タイミ
ング変換回路１１００２（ＰＴＴＣ）およびタイミング
カウンタ１１００３を有している。
【０１０７】受信信号処理回路１０６から供給された信
号ｓｙ ｒｅおよびｓｙ ｉｍは、自己相関回路１０９
０１、相互相関回路１０９０２、および絶対値計算回路
１０９１６に入力される。また、信号ｓｙ ｒｅは遅延
部１０８ｒｅで１６クロック分だけ遅延されて自己相関
回路１０９０１に入力される。同様に、信号ｓｙ ｉｍ
は遅延部１０８ｉｍで１６クロック分だけ遅延されて自
己相関回路１０９０１に入力される。
号ｓｙ ｒｅおよびｓｙ ｉｍは、自己相関回路１０９
０１、相互相関回路１０９０２、および絶対値計算回路
１０９１６に入力される。また、信号ｓｙ ｒｅは遅延
部１０８ｒｅで１６クロック分だけ遅延されて自己相関
回路１０９０１に入力される。同様に、信号ｓｙ ｉｍ
は遅延部１０８ｉｍで１６クロック分だけ遅延されて自
己相関回路１０９０１に入力される。
【０１０８】図１５は、自己相関回路の構成例を示す回
路図である。自己相関回路１０９０１は、図１５に示す
ように、乗算器１１〜１４、および加算器１５，１６に
より構成されている。
路図である。自己相関回路１０９０１は、図１５に示す
ように、乗算器１１〜１４、および加算器１５，１６に
より構成されている。
【０１０９】自己相関回路１０９０１は、受信信号の先
頭に付加されたプリアンブル信号の前半のＸ区間および
Ｙ区間が１６クロックの周期関数であることを利用し
て、入力信号ｓｙ ｒｅおよびｓｙ ｉｍと１６クロッ
クの遅延部１０８ｒｅ，１０８ｉｍの出力ｓｙ ｒｅ*
およびｓｙ ｉｍ* とを共役複素乗算して自己相関出力
ａｃｒｅおよびａｃｉｍを得、遅延部１０９０４〜１０
９０７および移動平均回路１０９０９〜１０９１２に出
力する。
頭に付加されたプリアンブル信号の前半のＸ区間および
Ｙ区間が１６クロックの周期関数であることを利用し
て、入力信号ｓｙ ｒｅおよびｓｙ ｉｍと１６クロッ
クの遅延部１０８ｒｅ，１０８ｉｍの出力ｓｙ ｒｅ*
およびｓｙ ｉｍ* とを共役複素乗算して自己相関出力
ａｃｒｅおよびａｃｉｍを得、遅延部１０９０４〜１０
９０７および移動平均回路１０９０９〜１０９１２に出
力する。
【０１１０】具体的には、入力信号ｓｙ ｒｅと遅延信
号ｓｙ ｒｅ* とを乗算器１１で複素乗算し、入力信号
ｓｙ ｒｅと遅延信号ｓｙ ｉｍ* とを乗算器１２で複
素乗算し、入力信号ｓｙ ｉｍと遅延信号ｓｙ ｒｅ*
とを乗算器１３で複素乗算し、入力信号ｓｙ ｉｍと遅
延信号ｓｙ ｉｍ* とを乗算器１４で複素乗算し、加算
器１５で乗算器１１の出力と乗算器１４の出力とを加算
することにより自己相関出力信号ａｃｒｅを得、加算器
１６で乗算器１２の出力と乗算器１３の出力とを加算す
ることにより自己相関出力信号ａｃｉｍを得る。
号ｓｙ ｒｅ* とを乗算器１１で複素乗算し、入力信号
ｓｙ ｒｅと遅延信号ｓｙ ｉｍ* とを乗算器１２で複
素乗算し、入力信号ｓｙ ｉｍと遅延信号ｓｙ ｒｅ*
とを乗算器１３で複素乗算し、入力信号ｓｙ ｉｍと遅
延信号ｓｙ ｉｍ* とを乗算器１４で複素乗算し、加算
器１５で乗算器１１の出力と乗算器１４の出力とを加算
することにより自己相関出力信号ａｃｒｅを得、加算器
１６で乗算器１２の出力と乗算器１３の出力とを加算す
ることにより自己相関出力信号ａｃｉｍを得る。
【０１１１】相互相関回路１０９０２は、図１６に示す
ように、信号ｓｙ ｒｅの入力ラインに対して縦続接続
されシフトレジスタを構成する（ｍ−１）個の遅延器２
１ｒｅ−１〜２１ｒｅ−m-1 と、入力された信号ｓｙ
ｒｅおよび各遅延器２１ｒｅ−１〜２１ｒｅ−m-1 の出
力信号に対してそれぞれ係数テーブル１０９０３に設定
されている係数を乗算するｍ個の乗算器２２ｒｅ−１〜
２２ｒｅ−ｍと、ｍ個の乗算器２２ｒｅ−１〜２２ｒｅ
−ｍの出力信号を加算して相互相関出力信号ｃｃ ｒｅ
を絶対値計算回路１０９１６に出力する加算器２３ｒｅ
とを有している。さらに相互相関回路１０９０２は、図
１６に示すように、信号ｓｙ ｉｍの入力ラインに対し
て縦続接続されシフトレジスタを構成する（ｍ−１）個
の遅延器２１ｉｍ−１〜２１ｉｍ−m-1 と、入力された
信号ｓｙ ｉｍおよび各遅延器２１ｉｍ−１〜２１ｉｍ
−m-1 の出力信号に対してそれぞれ係数テーブル１０９
０３に設定されている係数を乗算するｍ個の乗算器２２
ｉｍ−１〜２２ｉｍ−ｍと、ｍ個の乗算器２２ｉｍ−１
〜２２ｉｍ−ｍの出力信号を加算して相互相関出力信号
ｃｃ ｉｍを絶対値計算回路１０９１６に出力する加算
器２３ｉｍとを有している。
ように、信号ｓｙ ｒｅの入力ラインに対して縦続接続
されシフトレジスタを構成する（ｍ−１）個の遅延器２
１ｒｅ−１〜２１ｒｅ−m-1 と、入力された信号ｓｙ
ｒｅおよび各遅延器２１ｒｅ−１〜２１ｒｅ−m-1 の出
力信号に対してそれぞれ係数テーブル１０９０３に設定
されている係数を乗算するｍ個の乗算器２２ｒｅ−１〜
２２ｒｅ−ｍと、ｍ個の乗算器２２ｒｅ−１〜２２ｒｅ
−ｍの出力信号を加算して相互相関出力信号ｃｃ ｒｅ
を絶対値計算回路１０９１６に出力する加算器２３ｒｅ
とを有している。さらに相互相関回路１０９０２は、図
１６に示すように、信号ｓｙ ｉｍの入力ラインに対し
て縦続接続されシフトレジスタを構成する（ｍ−１）個
の遅延器２１ｉｍ−１〜２１ｉｍ−m-1 と、入力された
信号ｓｙ ｉｍおよび各遅延器２１ｉｍ−１〜２１ｉｍ
−m-1 の出力信号に対してそれぞれ係数テーブル１０９
０３に設定されている係数を乗算するｍ個の乗算器２２
ｉｍ−１〜２２ｉｍ−ｍと、ｍ個の乗算器２２ｉｍ−１
〜２２ｉｍ−ｍの出力信号を加算して相互相関出力信号
ｃｃ ｉｍを絶対値計算回路１０９１６に出力する加算
器２３ｉｍとを有している。
【０１１２】相互相関回路１０９０２は、入力信号ｓｙ
ｒｅおよびｓｙ ｉｍをシフトレジスタに順次書き込
んでおき、各タップの値を係数テーブル１０９０３の値
と各乗算器２２ｒｅ−１〜２２ｒｅ−ｍ、２２ｉｍ−１
〜２２ｉｍ−ｍで乗算して相互相関出力ｃｃ ｒｅおよ
びｃｃ ｉｍを得る。なお、本実施形態では、たとえば
シフトレジスタのタップ数を３２とし、係数テーブルは
プリアンブル信号の後半のＣ６４区間の前３２クロック
のデータ値を格納している。
ｒｅおよびｓｙ ｉｍをシフトレジスタに順次書き込
んでおき、各タップの値を係数テーブル１０９０３の値
と各乗算器２２ｒｅ−１〜２２ｒｅ−ｍ、２２ｉｍ−１
〜２２ｉｍ−ｍで乗算して相互相関出力ｃｃ ｒｅおよ
びｃｃ ｉｍを得る。なお、本実施形態では、たとえば
シフトレジスタのタップ数を３２とし、係数テーブルは
プリアンブル信号の後半のＣ６４区間の前３２クロック
のデータ値を格納している。
【０１１３】自己相関回路１０９０１の出力信号ａｃｒ
ｅは、移動平均回路１０９１１に直接および遅延部１０
９０６を介して４８クロック分遅延されて入力され、平
均化されて（積分されて）、絶対値計算回路１０９１５
に入力される。同様に、自己相関回路１０９０１の出力
信号ａｃｉｍは、移動平均回路１０９１２に直接および
遅延部１０９０７を介して４８クロック分遅延されて入
力され、平均化されて（積分されて）、絶対値計算回路
１０９１５に入力される。そして、絶対値計算回路１０
９１５で実部ｒｅと虚部ｉｍを２乗して絶対値（ｒｅ2
＋ｉｍ2 ）を計算することにより、自己相関電力ＡＣＰ
が得られ、比較回路１０９１８に出力される。
ｅは、移動平均回路１０９１１に直接および遅延部１０
９０６を介して４８クロック分遅延されて入力され、平
均化されて（積分されて）、絶対値計算回路１０９１５
に入力される。同様に、自己相関回路１０９０１の出力
信号ａｃｉｍは、移動平均回路１０９１２に直接および
遅延部１０９０７を介して４８クロック分遅延されて入
力され、平均化されて（積分されて）、絶対値計算回路
１０９１５に入力される。そして、絶対値計算回路１０
９１５で実部ｒｅと虚部ｉｍを２乗して絶対値（ｒｅ2
＋ｉｍ2 ）を計算することにより、自己相関電力ＡＣＰ
が得られ、比較回路１０９１８に出力される。
【０１１４】また、自己相関回路１０９０１の出力信号
ａｃｒｅは、移動平均回路１０９０９に直接および遅延
部１０９０４を介して３２クロック分遅延されて入力さ
れ、平均化されて（積分されて）、周波数誤差検出回路
１０９２２に入力される。同様に、自己相関回路１０９
０１の出力信号ａｃｉｍは、移動平均回路１０９１０に
直接および遅延部１０９０５を介して３２クロック分遅
延されて入力され、平均化されて（積分されて）、周波
数誤差検出回路１０９２２に入力される。
ａｃｒｅは、移動平均回路１０９０９に直接および遅延
部１０９０４を介して３２クロック分遅延されて入力さ
れ、平均化されて（積分されて）、周波数誤差検出回路
１０９２２に入力される。同様に、自己相関回路１０９
０１の出力信号ａｃｉｍは、移動平均回路１０９１０に
直接および遅延部１０９０５を介して３２クロック分遅
延されて入力され、平均化されて（積分されて）、周波
数誤差検出回路１０９２２に入力される。
【０１１５】相互相関回路１０９０２の出力信号ｃｃ
ｒｅおよびｃｃ ｉｍは、絶対値計算回路１０９１６で
実部ｒｅと虚部ｉｍを２乗して絶対値（ｒｅ2 ＋ｉｍ
2 ）を計算することにより、相互相関電力ＣＣＰが得ら
れ、タイミング制御部１１０のピーク位置サーチ回路１
１００１に出力される。
ｒｅおよびｃｃ ｉｍは、絶対値計算回路１０９１６で
実部ｒｅと虚部ｉｍを２乗して絶対値（ｒｅ2 ＋ｉｍ
2 ）を計算することにより、相互相関電力ＣＣＰが得ら
れ、タイミング制御部１１０のピーク位置サーチ回路１
１００１に出力される。
【０１１６】また、入力信号ｓｙ ｒｅおよびｓｙ ｉ
ｍは、絶対値計算回路１０９１４で実部ｒｅと虚部ｉｍ
を２乗して絶対値（ｒｅ2 ＋ｉｍ2 ）が計算され、さら
に、移動平均回路１０９１３に直接および遅延部１０９
０８を介して４８クロック分遅延されて入力され、平均
化されて（積分されて）、しきい値回路１０９１７に入
力される。
ｍは、絶対値計算回路１０９１４で実部ｒｅと虚部ｉｍ
を２乗して絶対値（ｒｅ2 ＋ｉｍ2 ）が計算され、さら
に、移動平均回路１０９１３に直接および遅延部１０９
０８を介して４８クロック分遅延されて入力され、平均
化されて（積分されて）、しきい値回路１０９１７に入
力される。
【０１１７】しきい値回路１０９１７は、自己相関のし
きい値ｔｈ ａｃが規定され、これに応じた信号が比較
回路１０９１８に供給される。
きい値ｔｈ ａｃが規定され、これに応じた信号が比較
回路１０９１８に供給される。
【０１１８】比較回路１０９１８では、自己相関電力Ａ
ＣＰと自己相関しきい値ｔｈ ａｃとが比較され、その
結果がタイミング窓Ｘ回路１０９１９、タイミング窓Ｙ
回路１０９２０、および検出窓回路１０９２１に出力さ
れる。これにより、タイミング窓Ｘ回路１０９１９から
は、比較回路１０９１８の比較結果にタイミング窓を掛
けて、第１の同期検出信号ｘｐｕｌｓｅが増幅利得制御
部１１１に出力される。そして、タイミング窓Ｙ回路１
０９２４からは、比較回路１０９１８の比較結果にタイ
ミング窓を掛けて、第２の同期検出信号ｙｐｕｌｓｅが
増幅利得制御部１１１に出力される。
ＣＰと自己相関しきい値ｔｈ ａｃとが比較され、その
結果がタイミング窓Ｘ回路１０９１９、タイミング窓Ｙ
回路１０９２０、および検出窓回路１０９２１に出力さ
れる。これにより、タイミング窓Ｘ回路１０９１９から
は、比較回路１０９１８の比較結果にタイミング窓を掛
けて、第１の同期検出信号ｘｐｕｌｓｅが増幅利得制御
部１１１に出力される。そして、タイミング窓Ｙ回路１
０９２４からは、比較回路１０９１８の比較結果にタイ
ミング窓を掛けて、第２の同期検出信号ｙｐｕｌｓｅが
増幅利得制御部１１１に出力される。
【０１１９】検出窓回路１０９２１は、タイミング制御
部１１０のピーク位置サーチ回路１１００１のピーク検
出を行うための検出ウィンドウＤＷを生成し、信号Ｓ１
０９Ｃとしてピーク位置サーチ回路１１００１に設定す
る。本実施形態では、プリアンブル後半のＣ領域の前半
で相互相関検出が行われる。ピーク検出位置の理論値
は、Ｃ領域先頭から４８サンプル目に設定されている。
検出ウィンドウは後半Ｙ領域での自己相関結果があるし
きい値を越えた時点を基準に設定する。しきい値を使用
するため、受信状況などにより、この基準の信頼度は高
くない。そこで、本実施形態においては、検出ウィンド
ウＤＷは、基準から所定のサンプル数の時点を中心に前
後１０クロック程度の範囲で設定する。この範囲は可変
とすることも可能である。
部１１０のピーク位置サーチ回路１１００１のピーク検
出を行うための検出ウィンドウＤＷを生成し、信号Ｓ１
０９Ｃとしてピーク位置サーチ回路１１００１に設定す
る。本実施形態では、プリアンブル後半のＣ領域の前半
で相互相関検出が行われる。ピーク検出位置の理論値
は、Ｃ領域先頭から４８サンプル目に設定されている。
検出ウィンドウは後半Ｙ領域での自己相関結果があるし
きい値を越えた時点を基準に設定する。しきい値を使用
するため、受信状況などにより、この基準の信頼度は高
くない。そこで、本実施形態においては、検出ウィンド
ウＤＷは、基準から所定のサンプル数の時点を中心に前
後１０クロック程度の範囲で設定する。この範囲は可変
とすることも可能である。
【０１２０】ピーク位置サーチ回路１１００１は、この
検出ウィンドウＤＷ内の相互相関結果である相互相関電
力値ＣＣＰの最大値とその時の位置を求める。前述した
ように、ピークサーチは、それまでの出力の最大値と今
回の入力の大小比較により行う。最大値が得られた検出
ウィンドウＤＷ内のタイミングを記憶しておくことで、
検出ウィンドウＤＷの最後でピーク位置が確定する。相
互相関のピークは、入力信号と期待値信号が時間軸上で
一致した時に得られるので、これをもとにＦＦＴタイミ
ングを生成すれば、最適な動作を行うことができる。ピ
ーク位置から最適なＦＦＴタイミングまでは３２サンプ
ル（クロック）である。
検出ウィンドウＤＷ内の相互相関結果である相互相関電
力値ＣＣＰの最大値とその時の位置を求める。前述した
ように、ピークサーチは、それまでの出力の最大値と今
回の入力の大小比較により行う。最大値が得られた検出
ウィンドウＤＷ内のタイミングを記憶しておくことで、
検出ウィンドウＤＷの最後でピーク位置が確定する。相
互相関のピークは、入力信号と期待値信号が時間軸上で
一致した時に得られるので、これをもとにＦＦＴタイミ
ングを生成すれば、最適な動作を行うことができる。ピ
ーク位置から最適なＦＦＴタイミングまでは３２サンプ
ル（クロック）である。
【０１２１】ただし、ここでは、検出ウィンドウＤＷの
最後のところで検出ウィンドウＤＷ内でのピークがどこ
だったかを示す位置情報しか得られない。そこで、位置
／タイミング変換回路（ＰＴＴＣ）１１００２は、以下
の手順で、ピーク位置サーチ回路１１００１により得ら
れた位置情報を時間軸上のタイミングに変換し、変換デ
ータに基づいて１シンボルをカウントするタイミングカ
ウンタ１１００３が最適なＦＦＴタイミング信号ＴＦＦ
Ｔを発生（出力）し得るデータを、タイミングカウンタ
１１００３にプリセットする。
最後のところで検出ウィンドウＤＷ内でのピークがどこ
だったかを示す位置情報しか得られない。そこで、位置
／タイミング変換回路（ＰＴＴＣ）１１００２は、以下
の手順で、ピーク位置サーチ回路１１００１により得ら
れた位置情報を時間軸上のタイミングに変換し、変換デ
ータに基づいて１シンボルをカウントするタイミングカ
ウンタ１１００３が最適なＦＦＴタイミング信号ＴＦＦ
Ｔを発生（出力）し得るデータを、タイミングカウンタ
１１００３にプリセットする。
【０１２２】位置／タイミング変換回路１１００２は、
相互相関のピーク位置と最適なＦＦＴタイミングの関係
はあらかじめ分かっているので、検出ウィンドウＤＷの
後方端（エッジ）とピーク位置の相対的な関係がわかれ
ば、１シンボルカウンタの値を検出ウィンドウＤＷの後
方エッジにおいて最適に、タイミングカウンタ１１００
３をプリセットすることができる。一度プリセットされ
たカウンタ１１００３は、循環的に１シンボルの期間を
カウントしつづけ、毎シンボルごとに一定のタイミング
でＦＦＴタイミングＴＦＦＴを出し続ける。
相互相関のピーク位置と最適なＦＦＴタイミングの関係
はあらかじめ分かっているので、検出ウィンドウＤＷの
後方端（エッジ）とピーク位置の相対的な関係がわかれ
ば、１シンボルカウンタの値を検出ウィンドウＤＷの後
方エッジにおいて最適に、タイミングカウンタ１１００
３をプリセットすることができる。一度プリセットされ
たカウンタ１１００３は、循環的に１シンボルの期間を
カウントしつづけ、毎シンボルごとに一定のタイミング
でＦＦＴタイミングＴＦＦＴを出し続ける。
【０１２３】ここで、位置／タイミング変換回路１１０
０２がカウンタ１１００３にプリセットするデータにつ
いて、図１７（Ａ）〜（Ｄ）に関連付けて説明する。
０２がカウンタ１１００３にプリセットするデータにつ
いて、図１７（Ａ）〜（Ｄ）に関連付けて説明する。
【０１２４】図１７（Ａ）〜（Ｄ）は、相互相関ピーク
位置とカウンタへのロードデータとの関係を示す図であ
る。図１７（Ａ）に示すＤＷは検出ウィンドウ、図１７
（Ｂ）〜（Ｄ）に示すＣＣＰは相互相関電力、ＣＣはタ
イミングカウンタのカウンタ値を示している。図１７
（Ａ）〜（Ｄ）の例は、検出ウィンドウＤＷのウィンド
ウ幅ＷＷが９サンプルに設定された場合である。タイミ
ングカウンタ１１００３はたとえば減算カウンタにより
構成され、ロードされるデータ値ＤＴは、次式に基づい
て設定される。
位置とカウンタへのロードデータとの関係を示す図であ
る。図１７（Ａ）に示すＤＷは検出ウィンドウ、図１７
（Ｂ）〜（Ｄ）に示すＣＣＰは相互相関電力、ＣＣはタ
イミングカウンタのカウンタ値を示している。図１７
（Ａ）〜（Ｄ）の例は、検出ウィンドウＤＷのウィンド
ウ幅ＷＷが９サンプルに設定された場合である。タイミ
ングカウンタ１１００３はたとえば減算カウンタにより
構成され、ロードされるデータ値ＤＴは、次式に基づい
て設定される。
【０１２５】
【数４】
ＤＴ＝３２−（ＷＷ−α） …（４）
【０１２６】図１７（Ｂ）の例は、検出ウィンドウの前
方端から３サンプル目にピークが検出された場合であ
る。この場合、ウィンドウの後方端で３２−（９−２）
＝２５をカウンタ１１００３にロードする。
方端から３サンプル目にピークが検出された場合であ
る。この場合、ウィンドウの後方端で３２−（９−２）
＝２５をカウンタ１１００３にロードする。
【０１２７】図１７（Ｃ）の例は、検出ウィンドウの前
方端から５サンプル目にピークが検出された場合であ
る。この場合、ウィンドウの後方端で３２−（９−４）
＝２７をカウンタ１１００３にロードする。
方端から５サンプル目にピークが検出された場合であ
る。この場合、ウィンドウの後方端で３２−（９−４）
＝２７をカウンタ１１００３にロードする。
【０１２８】図１７（Ｄ）の例は、検出ウィンドウの前
方端から９サンプル目にピークが検出された場合であ
る。この場合、ウィンドウの後方端で３２−（９−８）
＝３１をカウンタ１１００３にロードする。
方端から９サンプル目にピークが検出された場合であ
る。この場合、ウィンドウの後方端で３２−（９−８）
＝３１をカウンタ１１００３にロードする。
【０１２９】なお、上記（４）式におけるαは、図１７
（Ａ）の例では検出ウィンドウの前方端からピークが検
出されるまでのサンプル数から１を減じた値に設定して
いるが、サンプル数をそのまま減じるようにすることも
可能である。
（Ａ）の例では検出ウィンドウの前方端からピークが検
出されるまでのサンプル数から１を減じた値に設定して
いるが、サンプル数をそのまま減じるようにすることも
可能である。
【０１３０】たとえば、検出ウィンドウＤＷの半値幅を
１０サンプルとし、検出ウィンドウＤＷの前方端から７
サンプル目にピークが検出されたとすると、ウィンドウ
の後方端で３２−（２０−７）＝１９をロードする。ピ
ークが１５サンプル目の場合は、３２−（２０−１５）
＝２７をロードする。このようにすることで、ピークの
位置情報を実際のタイミング情報に変換することができ
る。なお、検出ウィンドウ幅ＷＷは基準位置に対して前
後対称に設定することも可能である。
１０サンプルとし、検出ウィンドウＤＷの前方端から７
サンプル目にピークが検出されたとすると、ウィンドウ
の後方端で３２−（２０−７）＝１９をロードする。ピ
ークが１５サンプル目の場合は、３２−（２０−１５）
＝２７をロードする。このようにすることで、ピークの
位置情報を実際のタイミング情報に変換することができ
る。なお、検出ウィンドウ幅ＷＷは基準位置に対して前
後対称に設定することも可能である。
【０１３１】なお、相互相関値に下限を設け、相関値が
下限値以下の場合には、ピーク検出とみなさないように
構成することも可能である。たとえば、０がずっと入力
される場合、そのままだとピークがウィンドウ先頭また
は後端にあったことになってしまうことを防ぐことがで
きる。このような場合はピーク未検出とする。
下限値以下の場合には、ピーク検出とみなさないように
構成することも可能である。たとえば、０がずっと入力
される場合、そのままだとピークがウィンドウ先頭また
は後端にあったことになってしまうことを防ぐことがで
きる。このような場合はピーク未検出とする。
【０１３２】また、カウンタをダウンカウンタで構成し
た場合、０までカウントダウンした後のロード値を変更
することで、データシンボルの間に再同期用のリファレ
ンスシンボルが挿入されたパケットに対しても、ＦＦＴ
タイミングの最適化が行える。Ｗｉｒｅｌｅｓｓ１３９
４システムの場合、プリアンブル後半のＣ領域は、図４
に示すように、１６サンプルのガードインターバルＣ１
６と６４サンプルのリファレンスデータＣ６４が連続２
個繰り返す形式となっている。そこで、ピーク検出補正
後、カウンタが０に戻った後、６３をロードする。一
方、通常のデータシンボルの領域では、７１をロードす
る。
た場合、０までカウントダウンした後のロード値を変更
することで、データシンボルの間に再同期用のリファレ
ンスシンボルが挿入されたパケットに対しても、ＦＦＴ
タイミングの最適化が行える。Ｗｉｒｅｌｅｓｓ１３９
４システムの場合、プリアンブル後半のＣ領域は、図４
に示すように、１６サンプルのガードインターバルＣ１
６と６４サンプルのリファレンスデータＣ６４が連続２
個繰り返す形式となっている。そこで、ピーク検出補正
後、カウンタが０に戻った後、６３をロードする。一
方、通常のデータシンボルの領域では、７１をロードす
る。
【０１３３】また、データシンボル中のリファレンスシ
ンボルへの対応として、リファレンスシンボル位置を計
算し、Ｃ領域と同様に１シンボルカウンタの調整を行
う。また、リファレンスシンボルとの境界では、１シン
ボルカウンタへは８０をロードする。
ンボルへの対応として、リファレンスシンボル位置を計
算し、Ｃ領域と同様に１シンボルカウンタの調整を行
う。また、リファレンスシンボルとの境界では、１シン
ボルカウンタへは８０をロードする。
【０１３４】図１８（Ａ）〜（Ｄ）は、タイミングカウ
ンタ（シンボルカウンタ）の動作タイミングを示す図で
ある。なお、図１８（Ｄ）はカウンタ値ＴＣＶを示して
おり、、で示すタイミングが検出ウィンドウＤＷの
後方端でデータロードが行われるタイミングである。
ンタ（シンボルカウンタ）の動作タイミングを示す図で
ある。なお、図１８（Ｄ）はカウンタ値ＴＣＶを示して
おり、、で示すタイミングが検出ウィンドウＤＷの
後方端でデータロードが行われるタイミングである。
【０１３５】また、タイミング制御部１１０では、ピー
ク位置サーチ回路１１００１により相互相関電力ＣＣＰ
のピークタイミングを受けて、タイミングカウンタ１１
００３では、ピークタイミングから一定時間後に第３の
同期検出信号ｃｐｕｌｓｅが増幅利得制御部１１１に出
力される。
ク位置サーチ回路１１００１により相互相関電力ＣＣＰ
のピークタイミングを受けて、タイミングカウンタ１１
００３では、ピークタイミングから一定時間後に第３の
同期検出信号ｃｐｕｌｓｅが増幅利得制御部１１１に出
力される。
【０１３６】図１９（Ａ）〜（Ｇ）は、バースト検出部
の自己相関処理から同期検出信号ｘｐｕｌｓｅおよびｙ
ｐｕｌｓｅを出力するまでのタイミングチャートを示す
図である。図１９（Ａ）は入力信号Ｓ１０６（ｓｙ ｒ
ｅ，ｓｙ ｉｍ）のプリアンブルおよびリファレンスの
部分を示し、図１９（Ｂ）は遅延部１０８により信号Ｓ
１０６を遅延した遅延信号Ｓ１０８を示し、図１９
（Ｃ）は自己相関電力ＡＣＰを示し、図１９（Ｄ）はタ
イミング窓Ｘを示し、図１９（Ｅ）はタイミング窓Ｙを
示し、図１９（Ｆ）は第１の同期検出信号ｘｐｕｌｓｅ
を示し、図１９（Ｇ）が第２の同期検出信号ｙｐｕｌｓ
ｅを示している。
の自己相関処理から同期検出信号ｘｐｕｌｓｅおよびｙ
ｐｕｌｓｅを出力するまでのタイミングチャートを示す
図である。図１９（Ａ）は入力信号Ｓ１０６（ｓｙ ｒ
ｅ，ｓｙ ｉｍ）のプリアンブルおよびリファレンスの
部分を示し、図１９（Ｂ）は遅延部１０８により信号Ｓ
１０６を遅延した遅延信号Ｓ１０８を示し、図１９
（Ｃ）は自己相関電力ＡＣＰを示し、図１９（Ｄ）はタ
イミング窓Ｘを示し、図１９（Ｅ）はタイミング窓Ｙを
示し、図１９（Ｆ）は第１の同期検出信号ｘｐｕｌｓｅ
を示し、図１９（Ｇ）が第２の同期検出信号ｙｐｕｌｓ
ｅを示している。
【０１３７】Ｗｉｒｅｌｅｓｓ１３９４のプリアンブル
信号は、図１９（Ａ）および（Ｂ）に示すように、１６
クロック周期のＸ区間およびＹ区間がそれぞれ５周期あ
り、図１９（Ｃ）に示すように、各ＸおよびＹ区間にて
自己相関電力ＡＣＰが上昇する。したがって、図１９
（Ａ），（Ｂ），（Ｄ）に示すように、前半のＸ区間に
タイミング窓Ｘを掛け、図１９（Ａ），（Ｂ），（Ｅ）
に示すように、後半のＹ区間にタイミング窓Ｙを掛ける
ことで、図１９（Ｆ），（Ｇ）に示すように、各区間の
到来を検出して第１の同期検出信号ｘｐｕｌｓｅおよび
第２の同期検出信号ｙｐｕｌｓｅを出力できる。
信号は、図１９（Ａ）および（Ｂ）に示すように、１６
クロック周期のＸ区間およびＹ区間がそれぞれ５周期あ
り、図１９（Ｃ）に示すように、各ＸおよびＹ区間にて
自己相関電力ＡＣＰが上昇する。したがって、図１９
（Ａ），（Ｂ），（Ｄ）に示すように、前半のＸ区間に
タイミング窓Ｘを掛け、図１９（Ａ），（Ｂ），（Ｅ）
に示すように、後半のＹ区間にタイミング窓Ｙを掛ける
ことで、図１９（Ｆ），（Ｇ）に示すように、各区間の
到来を検出して第１の同期検出信号ｘｐｕｌｓｅおよび
第２の同期検出信号ｙｐｕｌｓｅを出力できる。
【０１３８】図２０（Ａ）〜（Ｇ）は、バースト検出部
の相互相関処理から第３の同期検出信号ｃｐｕｌｓｅお
よびＦＦＴタイミング信号ＴＦＦＴを出力するまでのタ
イミングチャートを示す図である。図２０（Ａ）は入力
信号Ｓ１０６（ｓｙ ｒｅ，ｓｙ ｉｍ）を示し、図２
０（Ｂ）は自己相関電力ＡＣＰを示し、図２０（Ｃ）は
相互相関電力ＣＣＰを示し、図２０（Ｄ）は検出ウィン
ドウＤＷを示し、図２０（Ｅ）はカウンタへのロードデ
ータＤＴを示し、図２０（Ｆ）は第３の同期検出信号ｃ
ｐｕｌｓｅを示し、図２０（Ｇ）がＦＦＴタイミング信
号ＴＦＦＴを示している。
の相互相関処理から第３の同期検出信号ｃｐｕｌｓｅお
よびＦＦＴタイミング信号ＴＦＦＴを出力するまでのタ
イミングチャートを示す図である。図２０（Ａ）は入力
信号Ｓ１０６（ｓｙ ｒｅ，ｓｙ ｉｍ）を示し、図２
０（Ｂ）は自己相関電力ＡＣＰを示し、図２０（Ｃ）は
相互相関電力ＣＣＰを示し、図２０（Ｄ）は検出ウィン
ドウＤＷを示し、図２０（Ｅ）はカウンタへのロードデ
ータＤＴを示し、図２０（Ｆ）は第３の同期検出信号ｃ
ｐｕｌｓｅを示し、図２０（Ｇ）がＦＦＴタイミング信
号ＴＦＦＴを示している。
【０１３９】本実施形態では、相互相関の係数テーブル
１０９０３として、Ｃ６４区間の前３２クロック分のデ
ータ値を用いるので、図２０（Ｃ）に示すように、Ｃ６
４区間の３２クロック目に相互相関電力ＣＣＰが最大と
なる。図２０（Ｄ）に示すように、相互相関電力ＣＣＰ
が最大となるタイミングの前後に検出ウィンドウＤＷを
設定しておくことで、より正確なピーク検出ができる。
そして、図２０（Ｅ）に示すように、検出ウィンドウＤ
Ｗの後方端のタイミングで位置／タイミング変換回路１
１００２が、最適なＦＦＴタイミング信号ＴＦＦＴを発
生（出力）し得るデータを、タイミングカウンタ１１０
０３にプリセットする。また、検出したピークタイミン
グより３２クロック後に、図２０（Ｆ）および（Ｇ）に
示すように、第３の同期検出信号ｃｐｕｌｓｅおよびＦ
ＦＴタイミング信号ＴＦＦＴを出力する。その後、図２
０（Ｇ）に示すように、ＦＦＴタイミング信号ＴＦＦＴ
を６４クロック後に出力し、その後は７２クロック周期
で繰り返し出力する。
１０９０３として、Ｃ６４区間の前３２クロック分のデ
ータ値を用いるので、図２０（Ｃ）に示すように、Ｃ６
４区間の３２クロック目に相互相関電力ＣＣＰが最大と
なる。図２０（Ｄ）に示すように、相互相関電力ＣＣＰ
が最大となるタイミングの前後に検出ウィンドウＤＷを
設定しておくことで、より正確なピーク検出ができる。
そして、図２０（Ｅ）に示すように、検出ウィンドウＤ
Ｗの後方端のタイミングで位置／タイミング変換回路１
１００２が、最適なＦＦＴタイミング信号ＴＦＦＴを発
生（出力）し得るデータを、タイミングカウンタ１１０
０３にプリセットする。また、検出したピークタイミン
グより３２クロック後に、図２０（Ｆ）および（Ｇ）に
示すように、第３の同期検出信号ｃｐｕｌｓｅおよびＦ
ＦＴタイミング信号ＴＦＦＴを出力する。その後、図２
０（Ｇ）に示すように、ＦＦＴタイミング信号ＴＦＦＴ
を６４クロック後に出力し、その後は７２クロック周期
で繰り返し出力する。
【０１４０】周波数誤差検出回路１０９２２では、自己
相関出力信号の実部と虚部から位相差を求め、ここから
次式（５）に示すように、誤差周波数Δｆを算出する。
相関出力信号の実部と虚部から位相差を求め、ここから
次式（５）に示すように、誤差周波数Δｆを算出する。
【０１４１】
【数５】
Δｆ＝ｔａｎ-1（ａｃｉｍ／ａｃｒｅ）×（１／３２）×２０×１０6 （Ｈｚ）
…（５）
【０１４２】増幅利得制御部１１１は、受信信号処理部
１０６からの自動利得制御増幅部１０１による利得制御
後のディジタル受信信号Ｓ１０６、Ａ／Ｄコンバータ１
０５による受信信号電力観測部１０２の受信信号ＲＳの
ピークレベルを示すディジタル電界強度信号ＲＳＳＩ
Ｄ、バースト検出部１０９からの同期タイミング窓信号
としての第１および第２の同期検出信号Ｓ１０９Ｗ（ｘ
ｐｕｌｓｅ，ｙｐｕｌｓｅ）、並びにタイミング制御部
１１０による第３の同期検出信号Ｓ１１０（ｃｐｕｌｓ
ｅ）に基づいて、以下に詳述するように、同期バースト
検出タイミングに合わせて、自動利得制御増幅部１０１
の利得を制御するための制御利得電圧Ｖagc を変化させ
て利得制御を行って受信信号が最適な信号レベルとなる
よう制御して、利得制御信号Ｖagc をＤ／Ａコンバータ
１０４を介して自動利得制御増幅部１０１に出力する。
１０６からの自動利得制御増幅部１０１による利得制御
後のディジタル受信信号Ｓ１０６、Ａ／Ｄコンバータ１
０５による受信信号電力観測部１０２の受信信号ＲＳの
ピークレベルを示すディジタル電界強度信号ＲＳＳＩ
Ｄ、バースト検出部１０９からの同期タイミング窓信号
としての第１および第２の同期検出信号Ｓ１０９Ｗ（ｘ
ｐｕｌｓｅ，ｙｐｕｌｓｅ）、並びにタイミング制御部
１１０による第３の同期検出信号Ｓ１１０（ｃｐｕｌｓ
ｅ）に基づいて、以下に詳述するように、同期バースト
検出タイミングに合わせて、自動利得制御増幅部１０１
の利得を制御するための制御利得電圧Ｖagc を変化させ
て利得制御を行って受信信号が最適な信号レベルとなる
よう制御して、利得制御信号Ｖagc をＤ／Ａコンバータ
１０４を介して自動利得制御増幅部１０１に出力する。
【０１４３】以下、増幅利得制御部１１１の利得制御動
作について、図２１、図２２、および図２３のフローチ
ャートに関連付けて詳述する。本実施形態では、受信信
号のプリアンブル区間内で、高速かつ高性能なレベル補
足を実現するため、３段階のレベル補足を行う。
作について、図２１、図２２、および図２３のフローチ
ャートに関連付けて詳述する。本実施形態では、受信信
号のプリアンブル区間内で、高速かつ高性能なレベル補
足を実現するため、３段階のレベル補足を行う。
【０１４４】第１段階として、バースト検出開始時（Ｓ
Ｔ１）には、増幅利得制御部１１１より利得制御信号Ｖ
agc を最大値で出力し（ＳＴ２）、自動利得制御増幅部
１０１の利得を最大（第１の利得）に設定し（ＳＴ
３）、遅延部１０８とバースト検出部１０９の組み合わ
せによりバースト検出を行う。このとき、Ａ／Ｄコンバ
ータ１０３の出力信号は歪んでしまうが、データ信号で
は無いので受信信号品質の劣化は招かない。また、プリ
アンブル信号が歪んでいても、バースト検出部１０９に
自己相関回路１０９０１を用いていることから、検出率
を低下させることなくバースト検出が可能である。
Ｔ１）には、増幅利得制御部１１１より利得制御信号Ｖ
agc を最大値で出力し（ＳＴ２）、自動利得制御増幅部
１０１の利得を最大（第１の利得）に設定し（ＳＴ
３）、遅延部１０８とバースト検出部１０９の組み合わ
せによりバースト検出を行う。このとき、Ａ／Ｄコンバ
ータ１０３の出力信号は歪んでしまうが、データ信号で
は無いので受信信号品質の劣化は招かない。また、プリ
アンブル信号が歪んでいても、バースト検出部１０９に
自己相関回路１０９０１を用いていることから、検出率
を低下させることなくバースト検出が可能である。
【０１４５】このようにして、受信信号ＲＳの先頭のプ
リアンブル信号の到来を待つ（ＳＴ４）。これと並行し
て、受信信号電力観測部１０２にて受信信号電力を観測
し、受信信号電力信号である電界強度信号ＲＳＳＩをＡ
／Ｄコンバータ１０５を介してディジタル信号ＲＳＳＩ
Ｄとして入力する（ＳＴ５）。ここでは、前述したよう
に、急激な信号変化に対応するため、平均値ではなく尖
頭値（ピーク値）を検波する。なお、バースト検出開始
時にリセット信号を与え、尖頭値検波回路をリセット
し、それ以降の最大尖頭値を観測する。
リアンブル信号の到来を待つ（ＳＴ４）。これと並行し
て、受信信号電力観測部１０２にて受信信号電力を観測
し、受信信号電力信号である電界強度信号ＲＳＳＩをＡ
／Ｄコンバータ１０５を介してディジタル信号ＲＳＳＩ
Ｄとして入力する（ＳＴ５）。ここでは、前述したよう
に、急激な信号変化に対応するため、平均値ではなく尖
頭値（ピーク値）を検波する。なお、バースト検出開始
時にリセット信号を与え、尖頭値検波回路をリセット
し、それ以降の最大尖頭値を観測する。
【０１４６】第２段階として、バースト検出時（ＳＴ
６）には、バースト検出部１０９による第１の同期検出
信号Ｓ１０９Ｗ（ｘｐｕｌｓｅ）を受けて（ＳＴ７）、
ディジタル電界強度信号ＲＳＳＩＤのレベルに基づいて
利得を計算し（ＳＴ８）、利得制御信号Ｖagc を計算値
ＣＶ１に設定し（ＳＴ９）、Ｄ／Ａコンバータ１０４を
介して自動利得制御増幅部１０１の利得を計算値ＣＶ１
（第２の利得）に設定する（ＳＴ１０）。
６）には、バースト検出部１０９による第１の同期検出
信号Ｓ１０９Ｗ（ｘｐｕｌｓｅ）を受けて（ＳＴ７）、
ディジタル電界強度信号ＲＳＳＩＤのレベルに基づいて
利得を計算し（ＳＴ８）、利得制御信号Ｖagc を計算値
ＣＶ１に設定し（ＳＴ９）、Ｄ／Ａコンバータ１０４を
介して自動利得制御増幅部１０１の利得を計算値ＣＶ１
（第２の利得）に設定する（ＳＴ１０）。
【０１４７】このときの制御利得ＣＧ１は、次式に基づ
いて計算される。
いて計算される。
【０１４８】
【数６】
ＣＧ１〔ｄＢ〕＝ＶＲＳＳＩ〔ｄＢｖ〕−Ｖref1〔ｄＢｖ〕 …（６）
【０１４９】ここでＶＲＳＳＩは受信信号電力観測部１
０２で観測された受信信号電力値を、Ｖref1はＡ／Ｄコ
ンバータ１０３を歪ませない適切な値である第１の基準
信号電力値をそれぞれ示している。
０２で観測された受信信号電力値を、Ｖref1はＡ／Ｄコ
ンバータ１０３を歪ませない適切な値である第１の基準
信号電力値をそれぞれ示している。
【０１５０】ただし、このときに自動利得制御増幅部１
０１の利得は、受信信号電力の尖頭値の算出過程にアナ
ログ信号処理を含んでおり、若干のバラツキが含まれて
おり、荒い利得制御となる。このため、この利得でＡ／
Ｄコンバータ１０３を無歪みで通した後に、増幅利得制
御部１１１にて受信信号のディジタル値を積分して正確
な信号電力を測定しておく（ＳＴ１１）。
０１の利得は、受信信号電力の尖頭値の算出過程にアナ
ログ信号処理を含んでおり、若干のバラツキが含まれて
おり、荒い利得制御となる。このため、この利得でＡ／
Ｄコンバータ１０３を無歪みで通した後に、増幅利得制
御部１１１にて受信信号のディジタル値を積分して正確
な信号電力を測定しておく（ＳＴ１１）。
【０１５１】第３段階として、第２段階にてある程度時
間が経過した後、バースト検出部１０９による第２の同
期検出信号Ｓ１０９Ｗ（ｙｐｕｌｓｅ）を受けて（ＳＴ
１２）、Ａ／Ｄコンバータ１０３を無歪みで通した受信
信号Ｓ１０６のディジタル積分値に基づいて利得を計算
し（ＳＴ１３）、利得制御信号Ｖagc を計算値ＣＶ２に
設定し（ＳＴ１４）、Ｄ／Ａコンバータ１０４を介して
自動利得制御増幅部１０１の利得を計算値ＣＶ２（第３
の利得）に設定し、最適化する（ＳＴ１５）。
間が経過した後、バースト検出部１０９による第２の同
期検出信号Ｓ１０９Ｗ（ｙｐｕｌｓｅ）を受けて（ＳＴ
１２）、Ａ／Ｄコンバータ１０３を無歪みで通した受信
信号Ｓ１０６のディジタル積分値に基づいて利得を計算
し（ＳＴ１３）、利得制御信号Ｖagc を計算値ＣＶ２に
設定し（ＳＴ１４）、Ｄ／Ａコンバータ１０４を介して
自動利得制御増幅部１０１の利得を計算値ＣＶ２（第３
の利得）に設定し、最適化する（ＳＴ１５）。
【０１５２】このときの制御利得ＣＧ２は、次式に基づ
いて計算される。
いて計算される。
【０１５３】
【数７】
ＣＧ２〔ｄＢ〕＝ＶＩ〔ｄＢｖ〕−Ｖref2〔ｄＢｖ〕 …（７）
【０１５４】ここでＶＩは増幅利得制御部１１１にて積
分したＡ／Ｄコンバータ１０３を通過後の受信信号電力
値を、Ｖref2は第２の基準信号電力値で、利得制御後の
受信信号電力の最適値をそれぞれ示している。
分したＡ／Ｄコンバータ１０３を通過後の受信信号電力
値を、Ｖref2は第２の基準信号電力値で、利得制御後の
受信信号電力の最適値をそれぞれ示している。
【０１５５】こうして、最適化された利得値はその後デ
ータ信号が終了し、次のバースト検出開始まで固定する
（ＳＴ１６）。
ータ信号が終了し、次のバースト検出開始まで固定する
（ＳＴ１６）。
【０１５６】そして、タイミング制御部１１０による第
３の同期検出信号Ｓ１１０（ｃｐｕｌｓｅ）が入力され
ると、上記ステップＳＴ１の処理に移行する。なお、バ
ースト検出を開始することになるため、受信信号電力観
測部１０２にリセット信号を与え、ピーク検出回路１０
２１をリセットし、それ以降の最大ピーク値を観測す
る。
３の同期検出信号Ｓ１１０（ｃｐｕｌｓｅ）が入力され
ると、上記ステップＳＴ１の処理に移行する。なお、バ
ースト検出を開始することになるため、受信信号電力観
測部１０２にリセット信号を与え、ピーク検出回路１０
２１をリセットし、それ以降の最大ピーク値を観測す
る。
【０１５７】以上により、最適な利得値への高速かつ正
確なレベル補足が実現できる。
確なレベル補足が実現できる。
【０１５８】図２４は、図１の増幅利得制御部１１１の
具体的な構成例を示す回路図である。
具体的な構成例を示す回路図である。
【０１５９】増幅利得制御部１１１は、図２４に示すよ
うに、初期利得テーブル１１１０１、ＲＳＳＩ調整テー
ブル１１１０２、乗算器１１１０３，１１１０４、加算
器１１１０５〜１１１０８、遅延量が４８クロック分の
遅延部１１１０９、遅延器１１１１０、対数変換部１１
１１１、ステートマシーン回路１１１１２、利得選択回
路１１１１３、および制御利得調整テーブル１１１１４
を有している。
うに、初期利得テーブル１１１０１、ＲＳＳＩ調整テー
ブル１１１０２、乗算器１１１０３，１１１０４、加算
器１１１０５〜１１１０８、遅延量が４８クロック分の
遅延部１１１０９、遅延器１１１１０、対数変換部１１
１１１、ステートマシーン回路１１１１２、利得選択回
路１１１１３、および制御利得調整テーブル１１１１４
を有している。
【０１６０】この増幅利得制御部１１１は、同期検出の
タイミングパルス、すなわちトリガ信号ｒｘｗｎｄｗ、
バースト検出部１０９による第１の同期検出信号ｘｐｕ
ｌｓｅおよび第２の同期検出信号ｙｐｕｌｓｅ、並びに
タイミング制御部１１０による第３の同期検出信号ｃｐ
ｕｌｓｅに基づくステートマシン構成をとっており、各
ステート０〜３において異なる自動利得制御増幅部１０
１のゲインａｇｃが出力されるように制御している。
タイミングパルス、すなわちトリガ信号ｒｘｗｎｄｗ、
バースト検出部１０９による第１の同期検出信号ｘｐｕ
ｌｓｅおよび第２の同期検出信号ｙｐｕｌｓｅ、並びに
タイミング制御部１１０による第３の同期検出信号ｃｐ
ｕｌｓｅに基づくステートマシン構成をとっており、各
ステート０〜３において異なる自動利得制御増幅部１０
１のゲインａｇｃが出力されるように制御している。
【０１６１】図２５（Ａ）〜（Ｈ）は、図２３の増幅利
得制御部の動作を説明するためのタイミングチャートを
示す図である。図２５（Ａ）は入力信号Ｓ１０６（ｓｙ
ｒｅ，ｓｙ ｉｍ）を示し、図２５（Ｂ）はトリガ信
号ｒｘｗｎｄｗを示し、図２５（Ｃ）は第１の同期検出
信号ｘｐｕｌｓｅを示し、図２５（Ｄ）は第２の同期検
出信号ｙｐｕｌｓｅを示し、図２５（Ｅ）は第３の同期
検出信号ｃｐｕｌｓｅを示し、図２５（Ｆ）はステート
を示し、図２５（Ｇ）は利得制御信号Ｖagc を示し、図
２５（Ｈ）は自動利得制御増幅部１０１から出力される
受信信号ＲＸを示している。
得制御部の動作を説明するためのタイミングチャートを
示す図である。図２５（Ａ）は入力信号Ｓ１０６（ｓｙ
ｒｅ，ｓｙ ｉｍ）を示し、図２５（Ｂ）はトリガ信
号ｒｘｗｎｄｗを示し、図２５（Ｃ）は第１の同期検出
信号ｘｐｕｌｓｅを示し、図２５（Ｄ）は第２の同期検
出信号ｙｐｕｌｓｅを示し、図２５（Ｅ）は第３の同期
検出信号ｃｐｕｌｓｅを示し、図２５（Ｆ）はステート
を示し、図２５（Ｇ）は利得制御信号Ｖagc を示し、図
２５（Ｈ）は自動利得制御増幅部１０１から出力される
受信信号ＲＸを示している。
【０１６２】以下、図２４の増幅利得制御部における各
ステートにおける動作を図２５（Ａ）〜（Ｈ）に関連付
けて説明する。
ステートにおける動作を図２５（Ａ）〜（Ｈ）に関連付
けて説明する。
【０１６３】ステート０（初期モード、rxwndw待ち受け
モード） フラグ信号StationID に基づき初期利得テーブル１１１
０１から適切な利得を選択する。本実施形態では、最大
利得となるように初期利得テーブル１１１０１が設定さ
れている。そして、図２５（Ｂ），（Ｆ），（Ｇ）に示
すように、トリガ信号ｒｘｗｎｄｗの立ち上がりタイミ
ングでこれを利得選択回路１１１１３を通し、制御利得
調整テーブル１１１１４から利得制御信号Ｖagc として
出力し、ステート１に移行する。
モード） フラグ信号StationID に基づき初期利得テーブル１１１
０１から適切な利得を選択する。本実施形態では、最大
利得となるように初期利得テーブル１１１０１が設定さ
れている。そして、図２５（Ｂ），（Ｆ），（Ｇ）に示
すように、トリガ信号ｒｘｗｎｄｗの立ち上がりタイミ
ングでこれを利得選択回路１１１１３を通し、制御利得
調整テーブル１１１１４から利得制御信号Ｖagc として
出力し、ステート１に移行する。
【０１６４】ステート１（ｘｐｕｌｓｅ待ち受けモー
ド） 図２５（Ｆ），（Ｇ）に示すように、利得制御信号Ｖag
c として、初期利得テーブル１１１０１で定まる初期利
得（最大利得）を出力する。Ａ／Ｄコンバータ１０５を
介して電界強度信号ＲＳＳＩを受けて受信信号電力に基
づくＲＳＳＩ利得gain rssiを加算器１１１０８におい
て式（８）のように算出する。そして、図２５（Ｃ），
（Ｆ），（Ｇ）に示すように、第１の同期検出信号ｘｐ
ｕｌｓｅの入力タイミングで、利得選択回路１１１１３
の選択利得を初期利得から加算器１１１０８によるＲＳ
ＳＩ利得gain rssiに切り替えて、制御利得調整テーブ
ル１１１１４から利得制御信号Ｖagc として出力し、ス
テート２に移行する。
ド） 図２５（Ｆ），（Ｇ）に示すように、利得制御信号Ｖag
c として、初期利得テーブル１１１０１で定まる初期利
得（最大利得）を出力する。Ａ／Ｄコンバータ１０５を
介して電界強度信号ＲＳＳＩを受けて受信信号電力に基
づくＲＳＳＩ利得gain rssiを加算器１１１０８におい
て式（８）のように算出する。そして、図２５（Ｃ），
（Ｆ），（Ｇ）に示すように、第１の同期検出信号ｘｐ
ｕｌｓｅの入力タイミングで、利得選択回路１１１１３
の選択利得を初期利得から加算器１１１０８によるＲＳ
ＳＩ利得gain rssiに切り替えて、制御利得調整テーブ
ル１１１１４から利得制御信号Ｖagc として出力し、ス
テート２に移行する。
【０１６５】
【数８】
gain rssi = rssiref - rssi + ４０ …（８）
【０１６６】ここで、rssiref はＲＳＳＩ基準値でビッ
ト幅を８ビットにする関係上あらかじめ４０減算した値
としており、ゲイン計算時に４０を加算して補正してい
る。
ト幅を８ビットにする関係上あらかじめ４０減算した値
としており、ゲイン計算時に４０を加算して補正してい
る。
【０１６７】ステート２（ｙｐｕｌｓｅ待ち受けモー
ド） 図２５（Ｆ），（Ｇ）に示すように、利得制御信号Ｖag
c として、ＲＳＳＩ利得gain rssiを出力する。乗算器
１１１０３で入力信号ｓｙ ｒｅを二乗し、乗算器１１
１０４で入力信号ｓｙ ｉｍを二乗し、これらを加算器
１１１０５で加算することにより入力受信信号の振幅を
求め、さらに、加算器１１１０６、遅延部１１１０９、
および遅延器１１１１０を通してディジタル積分値を求
め、対数変換部１１１１１において受信信号レベルａｄ
ｓｓｉを式（９）のように算出する。
ド） 図２５（Ｆ），（Ｇ）に示すように、利得制御信号Ｖag
c として、ＲＳＳＩ利得gain rssiを出力する。乗算器
１１１０３で入力信号ｓｙ ｒｅを二乗し、乗算器１１
１０４で入力信号ｓｙ ｉｍを二乗し、これらを加算器
１１１０５で加算することにより入力受信信号の振幅を
求め、さらに、加算器１１１０６、遅延部１１１０９、
および遅延器１１１１０を通してディジタル積分値を求
め、対数変換部１１１１１において受信信号レベルａｄ
ｓｓｉを式（９）のように算出する。
【０１６８】
【数９】
ａｄｓｓｉ＝４×１０ｌｏｇ（log(ｒｅ2 ＋ｉｍ2 ） …（９）
【０１６９】そして、受信信号レベルａｄｓｓｉと利得
制御後の受信信号電力の最適値adssiref、および今選択
しているＲＳＳＩ利得gain rssiを用いて、ａｄｓｓｉ
利得gain rssiを式（１０）のように算出する。そし
て、図２５（Ｄ），（Ｆ），（Ｇ）に示すように、第２
の同期検出信号ｙｐｕｌｓｅの入力タイミングで、利得
選択回路１１１１３の選択利得をＲＳＳＩ利得gain rs
siから加算器１１１０７によるａｄｓｓｉ利得gain rs
siに切り替えて、制御利得調整テーブル１１１１４から
利得制御電圧信号Ｖagc として出力し、ステート３に移
行する。
制御後の受信信号電力の最適値adssiref、および今選択
しているＲＳＳＩ利得gain rssiを用いて、ａｄｓｓｉ
利得gain rssiを式（１０）のように算出する。そし
て、図２５（Ｄ），（Ｆ），（Ｇ）に示すように、第２
の同期検出信号ｙｐｕｌｓｅの入力タイミングで、利得
選択回路１１１１３の選択利得をＲＳＳＩ利得gain rs
siから加算器１１１０７によるａｄｓｓｉ利得gain rs
siに切り替えて、制御利得調整テーブル１１１１４から
利得制御電圧信号Ｖagc として出力し、ステート３に移
行する。
【０１７０】0
【数１０】
gain adssi = adssiref - adssi + gain rssi …（１０）
【０１７１】ステート３（ｃｐｕｌｓｅ待ち受けモー
ド） 図２５（Ｆ），（Ｇ）に示すように、利得制御信号Ｖag
c として、ａｄｓｓｉ利得gain rssiを出力する。そし
て、図２５（Ｅ），（Ｆ）に示すように、第３の同期検
出信号ｃｐｕｌｓｅの入力タイミングでステート０に移
行する。ただし，利得制御電圧信号Ｖagc は、ａｄｓｓ
ｉ利得gain rssiを保持する。
ド） 図２５（Ｆ），（Ｇ）に示すように、利得制御信号Ｖag
c として、ａｄｓｓｉ利得gain rssiを出力する。そし
て、図２５（Ｅ），（Ｆ）に示すように、第３の同期検
出信号ｃｐｕｌｓｅの入力タイミングでステート０に移
行する。ただし，利得制御電圧信号Ｖagc は、ａｄｓｓ
ｉ利得gain rssiを保持する。
【０１７２】次に、図１の構成による動作を説明する。
【０１７３】まず、バースト検出を開始するに際して、
増幅利得制御部１１１よりトリガ信号rxwndwをトリガと
して利得制御信号Ｖagc が最大値に設定されて出力され
る。この利得制御信号Ｖagc は、Ｄ／Ａコンバータ１０
４でアナログ信号に変換されて自動利得制御増幅部１０
１に供給される。自動利得制御増幅部１０１では、アナ
ログ信号である利得制御信号Ｖagc を受けて、利得が最
大の第１の利得に設定される。この状態において、受信
信号ＲＳの入力待ち状態となる。
増幅利得制御部１１１よりトリガ信号rxwndwをトリガと
して利得制御信号Ｖagc が最大値に設定されて出力され
る。この利得制御信号Ｖagc は、Ｄ／Ａコンバータ１０
４でアナログ信号に変換されて自動利得制御増幅部１０
１に供給される。自動利得制御増幅部１０１では、アナ
ログ信号である利得制御信号Ｖagc を受けて、利得が最
大の第１の利得に設定される。この状態において、受信
信号ＲＳの入力待ち状態となる。
【０１７４】このような状態において、まず、受信信号
ＲＳの先頭のプリアンブル信号が自動利得制御増幅部１
０１に入力される。自動利得制御増幅部１０１では、受
信信号ＲＳのプリアンブル信号の前半の略Ｘ区間が最大
利得をもって増幅され、信号ＲＸとしてＡ／Ｄコンバー
タ１０３に出力される。これと並行して、受信信号ＲＳ
のプリアンブル信号が受信信号電力観測部１０２に入力
される。受信信号電力観測部１０２において、受信信号
ＲＳの電力が観測されてピーク電圧が測定され、入力さ
れる受信信号レベルに応じた値をとる電圧信号である電
界強度信号ＲＳＳＩに変換されてＡ／Ｄコンバータ１０
５に出力される。この受信信号電力信号である電界強度
信号ＲＳＳＩは、Ａ／Ｄコンバータ１０５を介してディ
ジタル信号ＲＳＳＩＤとして増幅利得制御部１１１に入
力される。
ＲＳの先頭のプリアンブル信号が自動利得制御増幅部１
０１に入力される。自動利得制御増幅部１０１では、受
信信号ＲＳのプリアンブル信号の前半の略Ｘ区間が最大
利得をもって増幅され、信号ＲＸとしてＡ／Ｄコンバー
タ１０３に出力される。これと並行して、受信信号ＲＳ
のプリアンブル信号が受信信号電力観測部１０２に入力
される。受信信号電力観測部１０２において、受信信号
ＲＳの電力が観測されてピーク電圧が測定され、入力さ
れる受信信号レベルに応じた値をとる電圧信号である電
界強度信号ＲＳＳＩに変換されてＡ／Ｄコンバータ１０
５に出力される。この受信信号電力信号である電界強度
信号ＲＳＳＩは、Ａ／Ｄコンバータ１０５を介してディ
ジタル信号ＲＳＳＩＤとして増幅利得制御部１１１に入
力される。
【０１７５】Ａ／Ｄコンバータ１０３では、受信信号Ｒ
Ｓのプリアンブル信号部分がアナログ信号からディジタ
ル信号に変換され信号ＲＸＤとして受信信号処理部１０
６に供給される。このとき、Ａ／Ｄコンバータ１０３の
出力信号は歪んでしまうが、データ信号では無いので受
信信号品質の劣化は招かない。
Ｓのプリアンブル信号部分がアナログ信号からディジタ
ル信号に変換され信号ＲＸＤとして受信信号処理部１０
６に供給される。このとき、Ａ／Ｄコンバータ１０３の
出力信号は歪んでしまうが、データ信号では無いので受
信信号品質の劣化は招かない。
【０１７６】受信信号処理部１０６においては、入力し
たディジタル受信信号ＲＸＤがベースバンド信号ｂｂ
ｒｅ（実部）およびｂｂ ｉｍ（虚部）に変換され、ベ
ースバンド信号のサンプリング周波数が低い周波数に変
換される。そして、このときはバースト検出部１０９に
よる誤差検出周波数Δｆが供給されていないことから、
周波数オフセットの補正は行われず、信号Ｓ１０６（ｓ
ｙ ｒｅおよびｓｙ ｉｍ）が生成され、ＯＦＤＭ復調部
１０７、遅延部１０８、およびバースト検出部１０９に
出力される。
たディジタル受信信号ＲＸＤがベースバンド信号ｂｂ
ｒｅ（実部）およびｂｂ ｉｍ（虚部）に変換され、ベ
ースバンド信号のサンプリング周波数が低い周波数に変
換される。そして、このときはバースト検出部１０９に
よる誤差検出周波数Δｆが供給されていないことから、
周波数オフセットの補正は行われず、信号Ｓ１０６（ｓ
ｙ ｒｅおよびｓｙ ｉｍ）が生成され、ＯＦＤＭ復調部
１０７、遅延部１０８、およびバースト検出部１０９に
出力される。
【０１７７】遅延部１０８では、受信信号処理部１０６
の出力信号Ｓ１０６、すなわち信号ｓｙ ｒｅおよびｓ
ｙ ｉｍが、バースト検出のためにバースト周期分遅延
されて、信号Ｓ１０８としてバースト検出部１０９に出
力される。バースト検出部１０９では、受信信号処理部
１０６による信号Ｓ１０６（ｓｙ ｒｅおよびｓｙ ｉ
ｍ）と遅延部１０８による遅延信号Ｓ１０８との自己相
関および相互相関がとられる。そして、自己相関結果に
基づいて、通信システムの定めた周期のバースト信号の
検出が行われ、まず、プリアンブル信号の前半Ｘ区間を
検出したことを示す第１の同期検出信号Ｓ１０９Ｗ（ｘ
ｐｕｌｓｅ）が生成されて、増幅利得制御部１１１に出
力される。なお、プリアンブル信号が歪んでいても、バ
ースト検出部１０９に自己相関回路を用いていることか
ら、検出率を低下させることなくバースト検出が可能で
ある。
の出力信号Ｓ１０６、すなわち信号ｓｙ ｒｅおよびｓ
ｙ ｉｍが、バースト検出のためにバースト周期分遅延
されて、信号Ｓ１０８としてバースト検出部１０９に出
力される。バースト検出部１０９では、受信信号処理部
１０６による信号Ｓ１０６（ｓｙ ｒｅおよびｓｙ ｉ
ｍ）と遅延部１０８による遅延信号Ｓ１０８との自己相
関および相互相関がとられる。そして、自己相関結果に
基づいて、通信システムの定めた周期のバースト信号の
検出が行われ、まず、プリアンブル信号の前半Ｘ区間を
検出したことを示す第１の同期検出信号Ｓ１０９Ｗ（ｘ
ｐｕｌｓｅ）が生成されて、増幅利得制御部１１１に出
力される。なお、プリアンブル信号が歪んでいても、バ
ースト検出部１０９に自己相関回路を用いていることか
ら、検出率を低下させることなくバースト検出が可能で
ある。
【０１７８】また、バースト検出部１０９では、自己相
関結果に基づいて受信信号の実部と虚部の位相差から誤
差周波数が算出され誤差検出周波数Δｆが生成されて、
受信信号処理部１０６に出力される。
関結果に基づいて受信信号の実部と虚部の位相差から誤
差周波数が算出され誤差検出周波数Δｆが生成されて、
受信信号処理部１０６に出力される。
【０１７９】増幅利得制御部１１１では、バースト検出
部１０９によるバースト同期検出信号Ｓ１０９Ｗ（ｘｐ
ｕｌｓｅ）を受けて、ディジタル電界強度信号ＲＳＳＩ
Ｄのレベルに基づいて利得が計算されて、利得制御信号
Ｖagc が計算値ＣＶ１に設定される。この利得制御信号
Ｖagc は、Ｄ／Ａコンバータ１０４でアナログ信号に変
換されて自動利得制御増幅部１０１に供給される。自動
利得制御増幅部１０１では、アナログ信号である利得制
御信号Ｖagc を受けて、利得が計算値の第２の利得に設
定される。ただし、このときに自動利得制御増幅部１０
１の利得は、受信信号電力の尖頭値の算出過程にアナロ
グ信号処理を含んでおり、若干のバラツキが含まれてお
り、荒い利得制御となっている。
部１０９によるバースト同期検出信号Ｓ１０９Ｗ（ｘｐ
ｕｌｓｅ）を受けて、ディジタル電界強度信号ＲＳＳＩ
Ｄのレベルに基づいて利得が計算されて、利得制御信号
Ｖagc が計算値ＣＶ１に設定される。この利得制御信号
Ｖagc は、Ｄ／Ａコンバータ１０４でアナログ信号に変
換されて自動利得制御増幅部１０１に供給される。自動
利得制御増幅部１０１では、アナログ信号である利得制
御信号Ｖagc を受けて、利得が計算値の第２の利得に設
定される。ただし、このときに自動利得制御増幅部１０
１の利得は、受信信号電力の尖頭値の算出過程にアナロ
グ信号処理を含んでおり、若干のバラツキが含まれてお
り、荒い利得制御となっている。
【０１８０】自動利得制御増幅部１０１では、受信信号
ＲＳのプリアンブル信号の残りのＸ区間および後半のＹ
区間が受信信号レベルに応じた第２の利得をもって増幅
され、信号ＲＸとしてＡ／Ｄコンバータ１０３に出力さ
れる。Ａ／Ｄコンバータ１０３では、受信信号ＲＳのプ
リアンブル信号部分がアナログ信号からディジタル信号
に変換され信号ＲＸＤとして受信信号処理部１０６に供
給される。このとき、Ａ／Ｄコンバータ１０３の入力信
号はＡ／Ｄコンバータ１０３を歪ませない適切な値に基
づいた利得で増幅されていることから、Ａ／Ｄコンバー
タ１０３の出力信号には歪みが発生しない。
ＲＳのプリアンブル信号の残りのＸ区間および後半のＹ
区間が受信信号レベルに応じた第２の利得をもって増幅
され、信号ＲＸとしてＡ／Ｄコンバータ１０３に出力さ
れる。Ａ／Ｄコンバータ１０３では、受信信号ＲＳのプ
リアンブル信号部分がアナログ信号からディジタル信号
に変換され信号ＲＸＤとして受信信号処理部１０６に供
給される。このとき、Ａ／Ｄコンバータ１０３の入力信
号はＡ／Ｄコンバータ１０３を歪ませない適切な値に基
づいた利得で増幅されていることから、Ａ／Ｄコンバー
タ１０３の出力信号には歪みが発生しない。
【０１８１】受信信号処理部１０６においては、入力し
たディジタル受信信号ＲＸＤがベースバンド信号ｂｂ
ｒｅ（実部）およびｂｂ ｉｍ（虚部）に変換され、ベ
ースバンド信号のサンプリング周波数が低い周波数に変
換される。そして、受信信号処理部１０６では、バース
ト検出部１０９による誤差検出周波数Δｆに基づいて周
波数オフセットの補正が行われて、信号Ｓ１０６（ｓｙ
ｒｅおよびｓｙ ｉｍ）が生成され、ＯＦＤＭ復調部１
０７、遅延部１０８、およびバースト検出部１０９に出
力される。
たディジタル受信信号ＲＸＤがベースバンド信号ｂｂ
ｒｅ（実部）およびｂｂ ｉｍ（虚部）に変換され、ベ
ースバンド信号のサンプリング周波数が低い周波数に変
換される。そして、受信信号処理部１０６では、バース
ト検出部１０９による誤差検出周波数Δｆに基づいて周
波数オフセットの補正が行われて、信号Ｓ１０６（ｓｙ
ｒｅおよびｓｙ ｉｍ）が生成され、ＯＦＤＭ復調部１
０７、遅延部１０８、およびバースト検出部１０９に出
力される。
【０１８２】遅延部１０８では、受信信号処理部１０６
の出力信号Ｓ１０６、すなわち信号ｓｙ ｒｅおよびｓ
ｙ ｉｍが、バースト検出のためにバースト周期分遅延
されて、信号Ｓ１０８としてバースト検出部１０９に出
力される。バースト検出部１０９では、受信信号処理部
１０６による信号Ｓ１０６（ｓｙ ｒｅおよびｓｙ ｉ
ｍ）と遅延部１０８による遅延信号Ｓ１０８との自己相
関および相互相関がとられる。そして、自己相関結果に
基づいて、通信システムの定めた周期のバースト信号の
検出が行われ、プリアンブル信号の後半Ｙ区間を検出し
たことを示す同期検出信号Ｓ１０９Ｗ（ｙｐｕｌｓｅ）
が生成されて、増幅利得制御部１１１に出力される。
の出力信号Ｓ１０６、すなわち信号ｓｙ ｒｅおよびｓ
ｙ ｉｍが、バースト検出のためにバースト周期分遅延
されて、信号Ｓ１０８としてバースト検出部１０９に出
力される。バースト検出部１０９では、受信信号処理部
１０６による信号Ｓ１０６（ｓｙ ｒｅおよびｓｙ ｉ
ｍ）と遅延部１０８による遅延信号Ｓ１０８との自己相
関および相互相関がとられる。そして、自己相関結果に
基づいて、通信システムの定めた周期のバースト信号の
検出が行われ、プリアンブル信号の後半Ｙ区間を検出し
たことを示す同期検出信号Ｓ１０９Ｗ（ｙｐｕｌｓｅ）
が生成されて、増幅利得制御部１１１に出力される。
【０１８３】また、バースト検出部１０９では、自己相
関結果に基づいて受信信号の実部と虚部の位相差から誤
差周波数が算出され誤差検出周波数Δｆが生成されて、
受信信号処理部１０６に出力される。
関結果に基づいて受信信号の実部と虚部の位相差から誤
差周波数が算出され誤差検出周波数Δｆが生成されて、
受信信号処理部１０６に出力される。
【０１８４】増幅利得制御部１１１においては、受信信
号電力に基づく利得でＡ／Ｄコンバータ１０３を無歪み
で通した信号Ｓ１０６を受けて、受信信号のディジタル
値が積分されて正確な信号電力が測定される。また、増
幅利得制御部１１１では、バースト検出部１０９による
第２の同期検出信号Ｓ１０９Ｗ（ｙｐｕｌｓｅ）を受け
て、Ａ／Ｄコンバータ１０３を無歪みで通した受信信号
Ｓ１０６のディジタル積分値に基づいて利得が計算され
て、利得制御信号Ｖagc が計算値ＣＶ２に設定される。
号電力に基づく利得でＡ／Ｄコンバータ１０３を無歪み
で通した信号Ｓ１０６を受けて、受信信号のディジタル
値が積分されて正確な信号電力が測定される。また、増
幅利得制御部１１１では、バースト検出部１０９による
第２の同期検出信号Ｓ１０９Ｗ（ｙｐｕｌｓｅ）を受け
て、Ａ／Ｄコンバータ１０３を無歪みで通した受信信号
Ｓ１０６のディジタル積分値に基づいて利得が計算され
て、利得制御信号Ｖagc が計算値ＣＶ２に設定される。
【０１８５】この利得制御信号Ｖagc は、Ｄ／Ａコンバ
ータ１０４でアナログ信号に変換されて自動利得制御増
幅部１０１に供給される。自動利得制御増幅部１０１で
は、アナログ信号である利得制御信号Ｖagc を受けて、
利得が最適な計算値の第３の利得に設定される。
ータ１０４でアナログ信号に変換されて自動利得制御増
幅部１０１に供給される。自動利得制御増幅部１０１で
は、アナログ信号である利得制御信号Ｖagc を受けて、
利得が最適な計算値の第３の利得に設定される。
【０１８６】自動利得制御増幅部１０１では、受信信号
ＲＳのプリアンブル信号の残りのＹ区間およびＣ１６以
降のリファレンスＣ６４やデータが受信信号レベルに応
じた第３の利得をもって増幅され、信号ＲＸとしてＡ／
Ｄコンバータ１０３に出力される。Ａ／Ｄコンバータ１
０３では、受信信号ＲＳのリファレンスＣ６４やデータ
部分がアナログ信号からディジタル信号に変換され信号
ＲＸＤとして受信信号処理部１０６に供給される。この
とき、Ａ／Ｄコンバータ１０３の入力信号はＡ／Ｄコン
バータ１０３を歪ませない最適な値に基づいた利得で増
幅されていることから、Ａ／Ｄコンバータ１０３の出力
信号には歪みが発生しない。
ＲＳのプリアンブル信号の残りのＹ区間およびＣ１６以
降のリファレンスＣ６４やデータが受信信号レベルに応
じた第３の利得をもって増幅され、信号ＲＸとしてＡ／
Ｄコンバータ１０３に出力される。Ａ／Ｄコンバータ１
０３では、受信信号ＲＳのリファレンスＣ６４やデータ
部分がアナログ信号からディジタル信号に変換され信号
ＲＸＤとして受信信号処理部１０６に供給される。この
とき、Ａ／Ｄコンバータ１０３の入力信号はＡ／Ｄコン
バータ１０３を歪ませない最適な値に基づいた利得で増
幅されていることから、Ａ／Ｄコンバータ１０３の出力
信号には歪みが発生しない。
【０１８７】受信信号処理部１０６においては、入力し
たディジタル受信信号ＲＸＤがベースバンド信号ｂｂ
ｒｅ（実部）およびｂｂ ｉｍ（虚部）に変換され、ベ
ースバンド信号のサンプリング周波数が低い周波数に変
換される。そして、バースト検出部１０９による誤差検
出周波数Δｆに基づいて周波数オフセットの補正が行わ
れて、信号Ｓ１０６（ｓｙ ｒｅおよびｓｙ ｉｍ）が
生成され、ＯＦＤＭ復調部１０７、遅延部１０８、およ
びバースト検出部１０９に出力される。
たディジタル受信信号ＲＸＤがベースバンド信号ｂｂ
ｒｅ（実部）およびｂｂ ｉｍ（虚部）に変換され、ベ
ースバンド信号のサンプリング周波数が低い周波数に変
換される。そして、バースト検出部１０９による誤差検
出周波数Δｆに基づいて周波数オフセットの補正が行わ
れて、信号Ｓ１０６（ｓｙ ｒｅおよびｓｙ ｉｍ）が
生成され、ＯＦＤＭ復調部１０７、遅延部１０８、およ
びバースト検出部１０９に出力される。
【０１８８】遅延部１０８では、受信信号処理部１０６
の出力信号Ｓ１０６、すなわち信号ｓｙ ｒｅおよびｓ
ｙ ｉｍが、バースト検出のためにバースト周期分遅延
されて、信号Ｓ１０８としてバースト検出部１０９に出
力される。バースト検出部１０９では、受信信号処理部
１０６による信号Ｓ１０６（ｓｙ ｒｅおよびｓｙ ｉ
ｍ）と遅延部１０８による遅延信号Ｓ１０８との自己相
関がとられ、またプリアンブル後半のＣ領域の前半で相
互相関がとられる。また、バースト検出部１０９におい
ては、自己相関結果に基づいて検出窓回路１０９２１に
よりタイミング制御部１１０のピーク位置サーチ回路１
１００１のピーク検出を行うための検出ウィンドウＤＷ
が生成され、タイミング制御部１１０のピーク位置サー
チ回路１１００１に設定される。そして、相互相関結果
である相互相関電力がタイミング制御部１１０に供給さ
れる。
の出力信号Ｓ１０６、すなわち信号ｓｙ ｒｅおよびｓ
ｙ ｉｍが、バースト検出のためにバースト周期分遅延
されて、信号Ｓ１０８としてバースト検出部１０９に出
力される。バースト検出部１０９では、受信信号処理部
１０６による信号Ｓ１０６（ｓｙ ｒｅおよびｓｙ ｉ
ｍ）と遅延部１０８による遅延信号Ｓ１０８との自己相
関がとられ、またプリアンブル後半のＣ領域の前半で相
互相関がとられる。また、バースト検出部１０９におい
ては、自己相関結果に基づいて検出窓回路１０９２１に
よりタイミング制御部１１０のピーク位置サーチ回路１
１００１のピーク検出を行うための検出ウィンドウＤＷ
が生成され、タイミング制御部１１０のピーク位置サー
チ回路１１００１に設定される。そして、相互相関結果
である相互相関電力がタイミング制御部１１０に供給さ
れる。
【０１８９】ピーク位置サーチ回路１１００１では、こ
の検出ウィンドウＤＷ内の相互相関結果である相互相関
電力値ＣＣＰの最大値とその時の位置が求められる。た
だし、ここでは、検出ウィンドウＤＷの最後のところで
検出ウィンドウＤＷ内でのピークがどこだったかを示す
位置情報しか得られない。次いで、位置／タイミング変
換回路１１００２において、ピーク位置サーチ回路１１
００１により得られた位置情報が時間軸上のタイミング
に変換され、変換データに基づいて１シンボルをカウン
トするタイミングカウンタ１１００３が最適なＦＦＴタ
イミング信号ＴＦＦＴを発生（出力）し得るデータが、
タイミングカウンタ１１００３にプリセットされる。一
度プリセットされたカウンタ１１００３は、循環的に１
シンボルの期間をカウントしつづけ、毎シンボルごとに
一定のタイミングでＦＦＴタイミング信号ＴＦＦＴを出
し続ける。そして、ピークタイミングから所定時間後に
第３の同期検出信号Ｓ１１０（ｃｐｕｌｓｅ）が増幅利
得制御部１１１に出力され、プリセットデータがダウン
カウントされた時点でＦＦＴタイミング信号ＴＦＦＴが
ＯＦＤＭ復調部１０７に出力される。
の検出ウィンドウＤＷ内の相互相関結果である相互相関
電力値ＣＣＰの最大値とその時の位置が求められる。た
だし、ここでは、検出ウィンドウＤＷの最後のところで
検出ウィンドウＤＷ内でのピークがどこだったかを示す
位置情報しか得られない。次いで、位置／タイミング変
換回路１１００２において、ピーク位置サーチ回路１１
００１により得られた位置情報が時間軸上のタイミング
に変換され、変換データに基づいて１シンボルをカウン
トするタイミングカウンタ１１００３が最適なＦＦＴタ
イミング信号ＴＦＦＴを発生（出力）し得るデータが、
タイミングカウンタ１１００３にプリセットされる。一
度プリセットされたカウンタ１１００３は、循環的に１
シンボルの期間をカウントしつづけ、毎シンボルごとに
一定のタイミングでＦＦＴタイミング信号ＴＦＦＴを出
し続ける。そして、ピークタイミングから所定時間後に
第３の同期検出信号Ｓ１１０（ｃｐｕｌｓｅ）が増幅利
得制御部１１１に出力され、プリセットデータがダウン
カウントされた時点でＦＦＴタイミング信号ＴＦＦＴが
ＯＦＤＭ復調部１０７に出力される。
【０１９０】第３の同期検出信号Ｓ１１０（ｃｐｕｌｓ
ｅ）を受けた増幅利得制御部１１１では、初期モード、
すなわちトリガ信号ｒｘｗｎｄｗの待ち受けモードに戻
る。以降、最適化された利得値はその後データ信号が終
了し、次のバースト検出開始まで固定される。
ｅ）を受けた増幅利得制御部１１１では、初期モード、
すなわちトリガ信号ｒｘｗｎｄｗの待ち受けモードに戻
る。以降、最適化された利得値はその後データ信号が終
了し、次のバースト検出開始まで固定される。
【０１９１】ＯＦＤＭ復調部１０７では、受信信号処理
部１０６の出力信号Ｓ１０６、すなわち信号ｓｙ ｒｅ
およびｓｙ ｉｍがタイミング制御部１１０により供給
されるＦＦＴタイミング信号ＴＦＦＴに同期して高速離
散フーリエ変換されＯＦＤＭ信号が復調される。
部１０６の出力信号Ｓ１０６、すなわち信号ｓｙ ｒｅ
およびｓｙ ｉｍがタイミング制御部１１０により供給
されるＦＦＴタイミング信号ＴＦＦＴに同期して高速離
散フーリエ変換されＯＦＤＭ信号が復調される。
【０１９２】以上説明したように、本第１の実施形態に
よれば、バースト検出部１０９および増幅利得制御部１
１１により受信信号（パケット）の先頭に付加されてい
る同期用のトレーニング信号（バースト信号）を用いて
ＡＧＣ制御と周波数オフセット補正を行い、引き続いて
相互相関検出用の検出ウィンドウ期間を設けて、タイミ
ング制御部１１０で検出ウィンドウＤＷ内で相互相関の
ピーク検出を行い、ウィンドウの最後部（後方端）にお
いてＯＦＤＭシンボル区間をカウントするカウンタ１１
００３にピーク位置に対応したデータをロードするの
で、伝送路の状況によらずに、最適なＦＦＴタイミング
を設定することが可能となる。
よれば、バースト検出部１０９および増幅利得制御部１
１１により受信信号（パケット）の先頭に付加されてい
る同期用のトレーニング信号（バースト信号）を用いて
ＡＧＣ制御と周波数オフセット補正を行い、引き続いて
相互相関検出用の検出ウィンドウ期間を設けて、タイミ
ング制御部１１０で検出ウィンドウＤＷ内で相互相関の
ピーク検出を行い、ウィンドウの最後部（後方端）にお
いてＯＦＤＭシンボル区間をカウントするカウンタ１１
００３にピーク位置に対応したデータをロードするの
で、伝送路の状況によらずに、最適なＦＦＴタイミング
を設定することが可能となる。
【０１９３】また、検出用のウィンドウ幅を状況に応じ
て可変とすることができ、これにより受信状況に応じて
その幅を設定することができ、効率良く伝送路に応じた
最適なＦＦＴタイミングを設定することが可能となる。
て可変とすることができ、これにより受信状況に応じて
その幅を設定することができ、効率良く伝送路に応じた
最適なＦＦＴタイミングを設定することが可能となる。
【０１９４】また、相互相関値に下限を設け、相関値が
下限値以下の場合には、ピーク検出とみなさないように
構成することにより、たとえば、０がずっと入力される
場合、そのままだとピークがウィンドウ先頭または後端
にあったことになってしまうことを防ぐことができる。
下限値以下の場合には、ピーク検出とみなさないように
構成することにより、たとえば、０がずっと入力される
場合、そのままだとピークがウィンドウ先頭または後端
にあったことになってしまうことを防ぐことができる。
【０１９５】また、カウンタをダウンカウンタで構成
し、０までカウントダウンした後のロード値を変更する
ことにより、データシンボルの間に再同期用のリファレ
ンスシンボルが挿入されたパケットに対しても、簡単に
ＦＦＴタイミングの最適化が行える。
し、０までカウントダウンした後のロード値を変更する
ことにより、データシンボルの間に再同期用のリファレ
ンスシンボルが挿入されたパケットに対しても、簡単に
ＦＦＴタイミングの最適化が行える。
【０１９６】また、本第１の実施形態によれば、バース
ト検出開始を示すトリガ信号を受けると、最大値をもっ
て増幅するように利得制御信号を自動利得制御増幅部１
０１に出力し、バースト検出部１０９により第１のバー
スト同期検出信号を受けると、受信信号電力観測部１０
２で検出された受信信号電力値に基づいて第２の利得を
計算し、当該第２の利得をもって増幅するように利得制
御信号を自動利得制御増幅部１０１に出力し、第２の利
得で増幅されたディジタル受信信号を受けて積分し受信
信号電力値を求め、バースト検出部１０９により第２の
バースト同期検出信号を受けると、求めた受信信号電力
値に基づいて第３の利得を計算し、当該第３の利得をも
って増幅するように利得制御信号を自動利得制御増幅部
１０１に出力する増幅利得制御部１１１を設けたので、
以下の効果を得ることできる。
ト検出開始を示すトリガ信号を受けると、最大値をもっ
て増幅するように利得制御信号を自動利得制御増幅部１
０１に出力し、バースト検出部１０９により第１のバー
スト同期検出信号を受けると、受信信号電力観測部１０
２で検出された受信信号電力値に基づいて第２の利得を
計算し、当該第２の利得をもって増幅するように利得制
御信号を自動利得制御増幅部１０１に出力し、第２の利
得で増幅されたディジタル受信信号を受けて積分し受信
信号電力値を求め、バースト検出部１０９により第２の
バースト同期検出信号を受けると、求めた受信信号電力
値に基づいて第３の利得を計算し、当該第３の利得をも
って増幅するように利得制御信号を自動利得制御増幅部
１０１に出力する増幅利得制御部１１１を設けたので、
以下の効果を得ることできる。
【０１９７】高速かつ正確なレベル補足を行うことが可
能となる。その結果、無線ＬＡＮ等のバースト同期型通
信システムにおいて、高性能な受信品質を実現できる利
点がある。
能となる。その結果、無線ＬＡＮ等のバースト同期型通
信システムにおいて、高性能な受信品質を実現できる利
点がある。
【０１９８】また、プリアンブル信号が２段階に分けて
バースト検出できる場合には、最初のバースト検出時に
荒い利得制御を、次のバースト検出時に精密な利得制御
を行うことで、最初のバースト検出のタイミングが誤っ
た場合のリカバリーを行うことができる。また、ディジ
タル積分される信号のパターンを特定でき、より正確な
レベル補足ができる。また、最初のバースト検出が誤り
であった場合でも、２回目のバースト検出ができるか否
かで判別ができ、誤ったタイミングでのレベル補足を回
避できる。
バースト検出できる場合には、最初のバースト検出時に
荒い利得制御を、次のバースト検出時に精密な利得制御
を行うことで、最初のバースト検出のタイミングが誤っ
た場合のリカバリーを行うことができる。また、ディジ
タル積分される信号のパターンを特定でき、より正確な
レベル補足ができる。また、最初のバースト検出が誤り
であった場合でも、２回目のバースト検出ができるか否
かで判別ができ、誤ったタイミングでのレベル補足を回
避できる。
【０１９９】なお、１回目のバースト検出の後、一定時
間たっても２回目のバースト検出がなされなかった場合
には、レベル補足をリセットして、レベル補足の第１段
階に戻るようにすることで、次に来るバースト信号をよ
り高確率で検出可能とすることができる。
間たっても２回目のバースト検出がなされなかった場合
には、レベル補足をリセットして、レベル補足の第１段
階に戻るようにすることで、次に来るバースト信号をよ
り高確率で検出可能とすることができる。
【０２００】また、同期転送モードをサポートしてい
て、データ信号中に一定期間ごとにリファレンス信号を
挿入してある場合には、リファレンス信号ごとにレベル
補足の微調整を行うことで、マルチパス環境下でのレベ
ル補足をより正確に実現することができる利点がある。
て、データ信号中に一定期間ごとにリファレンス信号を
挿入してある場合には、リファレンス信号ごとにレベル
補足の微調整を行うことで、マルチパス環境下でのレベ
ル補足をより正確に実現することができる利点がある。
【０２０１】第２実施形態
図２６は、本発明に係るＦＦＴタイミング生成回路を適
用したバースト同期復調装置の第２の一実施形態を示す
ブロック構成図である。また、図２７は、本第２の実施
形態に係る図２６のバースト検出部およびタイミング制
御部の具体的な構成例を示す回路図である。
用したバースト同期復調装置の第２の一実施形態を示す
ブロック構成図である。また、図２７は、本第２の実施
形態に係る図２６のバースト検出部およびタイミング制
御部の具体的な構成例を示す回路図である。
【０２０２】本第２の実施形態が上述した第１の実施形
態と異なる点は、バースト検出部およびタイミング制御
部にフレーム同期機能を追加したことにある。具体的に
は、本第２の実施形態では、フレーム同期用のデータ
（既知）と入力データの相互相関を計算し、検出ウィン
ドウ内でかつ検出しきい値を超えたものにつきピーク検
出を行い、同期が確立した後は、受信側（移動局側）の
基準クロックで数えたフレーム周期に基づいて検出ウィ
ンドウを設定し、追従性と安定度の高いバースト同期シ
ステムを構成することにより、受信信号の復調タイミン
グのさらなる適正化を実現している。本第２の実施形態
では、図１４の構成に加えて、タイミング制御部１１０
Ａに、フレーム同期回路１１００４を設けている。
態と異なる点は、バースト検出部およびタイミング制御
部にフレーム同期機能を追加したことにある。具体的に
は、本第２の実施形態では、フレーム同期用のデータ
（既知）と入力データの相互相関を計算し、検出ウィン
ドウ内でかつ検出しきい値を超えたものにつきピーク検
出を行い、同期が確立した後は、受信側（移動局側）の
基準クロックで数えたフレーム周期に基づいて検出ウィ
ンドウを設定し、追従性と安定度の高いバースト同期シ
ステムを構成することにより、受信信号の復調タイミン
グのさらなる適正化を実現している。本第２の実施形態
では、図１４の構成に加えて、タイミング制御部１１０
Ａに、フレーム同期回路１１００４を設けている。
【０２０３】以下、本第２の実施形態のフレーム同期シ
ステムの基本原理、および図２６および図２７の新たに
追加された部分の具体的な構成および機能についてを順
を追って説明する。
ステムの基本原理、および図２６および図２７の新たに
追加された部分の具体的な構成および機能についてを順
を追って説明する。
【０２０４】このような動作条件を備えたフレーム同期
システムを実現するには、 Ａ）送信側（基地局側）のフレーム周期を受信側（移動
局側）で忠実に再現する、 Ｂ）かつ、基地局のフレーム周期の変化に対する追従性
を高くするということが必要である。
システムを実現するには、 Ａ）送信側（基地局側）のフレーム周期を受信側（移動
局側）で忠実に再現する、 Ｂ）かつ、基地局のフレーム周期の変化に対する追従性
を高くするということが必要である。
【０２０５】Ａ）の条件を満たすには、フレーム同期タ
イミングのずれを多くのフレームにわたって平均化する
ことが必要である。実際に各フレームで検出できるずれ
は、１クロック単位であるが、これを多数集めて平均化
すると少数点以下の精度で送信側（基地局側）の周期を
再現できる。しかし、このままだと、Ｂ）の条件、すな
わち基地局側のフレーム周期が変化した場合に追従する
ことができない。これは平均化回路に大きなずれ量が入
力しても、平均結果にすぐに反映されないからである。
そこで、しきい値を超える相関値が得られた場合、その
ピークタイミングを使ってフレームカウンタ自体を直接
補正する。１フレーム当たりのフレーム周期の変化量が
検出ウィンドウ幅の半分以下であれば、相関検出できて
いる限り追従することが可能である。
イミングのずれを多くのフレームにわたって平均化する
ことが必要である。実際に各フレームで検出できるずれ
は、１クロック単位であるが、これを多数集めて平均化
すると少数点以下の精度で送信側（基地局側）の周期を
再現できる。しかし、このままだと、Ｂ）の条件、すな
わち基地局側のフレーム周期が変化した場合に追従する
ことができない。これは平均化回路に大きなずれ量が入
力しても、平均結果にすぐに反映されないからである。
そこで、しきい値を超える相関値が得られた場合、その
ピークタイミングを使ってフレームカウンタ自体を直接
補正する。１フレーム当たりのフレーム周期の変化量が
検出ウィンドウ幅の半分以下であれば、相関検出できて
いる限り追従することが可能である。
【０２０６】図２８は、図２７のフレーム同期回路の構
成例を示すブロック図である。このフレーム同期回路１
１００４は、図２８に示すように、ピーク検出回路２０
１、同期判定回路２０２、フレーム周期カウンタ２０
３、平均化回路２０４、および補正値セット回路として
の加算器２０５を有している。
成例を示すブロック図である。このフレーム同期回路１
１００４は、図２８に示すように、ピーク検出回路２０
１、同期判定回路２０２、フレーム周期カウンタ２０
３、平均化回路２０４、および補正値セット回路として
の加算器２０５を有している。
【０２０７】ピーク検出回路２０１は、バースト検出部
１０９Ａの相互相関用絶対値計算回路１０９１６により
形成された相互相関電力ＣＣＰを入力し、フレーム周期
カウンタ２０３により設定される期待タイミングを中心
として設定した検出ウィンドウＤＴＷ内で、かつ検出し
きい値ｔｈ ｃｃを超えたものにつきピーク検出を行
い、期待タイミングとピーク検出位置とのずれを信号Ｓ
２０１として平均化回路２０４に出力する。また、ピー
ク検出回路２０１は、検出ウィンドウＤＴＷ内でピーク
検出を行った場合に、そのピーク値が検出しきい値ｔｈ
ｃｃを超えていない場合（小さい場合）には相関は未
検出と判定してずれ量を示す信号Ｓ２０１を平均化回路
２０４に出力しない。また、ピーク検出回路２０１は、
最初にフレーム同期を引き込む場合には、検出ウィンド
ウを常に開けた状態で相関ピーク検出を行い、最初に検
出しきい値ｔｈ ｃｃを超えた時点を同期検出とみなし
て制御を開始する。
１０９Ａの相互相関用絶対値計算回路１０９１６により
形成された相互相関電力ＣＣＰを入力し、フレーム周期
カウンタ２０３により設定される期待タイミングを中心
として設定した検出ウィンドウＤＴＷ内で、かつ検出し
きい値ｔｈ ｃｃを超えたものにつきピーク検出を行
い、期待タイミングとピーク検出位置とのずれを信号Ｓ
２０１として平均化回路２０４に出力する。また、ピー
ク検出回路２０１は、検出ウィンドウＤＴＷ内でピーク
検出を行った場合に、そのピーク値が検出しきい値ｔｈ
ｃｃを超えていない場合（小さい場合）には相関は未
検出と判定してずれ量を示す信号Ｓ２０１を平均化回路
２０４に出力しない。また、ピーク検出回路２０１は、
最初にフレーム同期を引き込む場合には、検出ウィンド
ウを常に開けた状態で相関ピーク検出を行い、最初に検
出しきい値ｔｈ ｃｃを超えた時点を同期検出とみなし
て制御を開始する。
【０２０８】同期判定回路２０２は、ピーク検出回路２
０１の出力信号Ｓ２０１ａを受けて同期検出が行われた
か否かを判定し、同期検出が行われた場合に、ピーク検
出回路２０１の出力信号Ｓ２０１ａによりフレーム周期
カウンタ２０３の、たとえば同期検出の期待タイミング
のカウント値（たとえば０）としてセットさせる。
０１の出力信号Ｓ２０１ａを受けて同期検出が行われた
か否かを判定し、同期検出が行われた場合に、ピーク検
出回路２０１の出力信号Ｓ２０１ａによりフレーム周期
カウンタ２０３の、たとえば同期検出の期待タイミング
のカウント値（たとえば０）としてセットさせる。
【０２０９】フレーム周期カウンタ２０３は、自局の基
準クロックによってフレーム周期をカウントするカウン
タで、セットされるカウント値を動作周期とし、この動
作周期に基づいて、ピーク検出回路２０１に指示する検
出ウィンドウＤＴＷの窓タイミングを生成する。なお、
同期が確立した後、受信側（移動局側）の基準クロック
で数えたフレーム周期に基づいて検出ウィンドウが設定
される。また、フレーム周期カウンタ２０３は、加算器
２０５の出力により補正値が信号Ｓ２０５としてロード
されてカウント値が補正される。そして、フレーム周期
カウンタ２０３は、補正されたカウント値に基づく期待
タイミングでＦＦＴタイミング信号ＴＦＦＴの出力タイ
ミングを微調整するように信号Ｓ２０３をタイミングカ
ウンタ１１００３Ａに出力する。
準クロックによってフレーム周期をカウントするカウン
タで、セットされるカウント値を動作周期とし、この動
作周期に基づいて、ピーク検出回路２０１に指示する検
出ウィンドウＤＴＷの窓タイミングを生成する。なお、
同期が確立した後、受信側（移動局側）の基準クロック
で数えたフレーム周期に基づいて検出ウィンドウが設定
される。また、フレーム周期カウンタ２０３は、加算器
２０５の出力により補正値が信号Ｓ２０５としてロード
されてカウント値が補正される。そして、フレーム周期
カウンタ２０３は、補正されたカウント値に基づく期待
タイミングでＦＦＴタイミング信号ＴＦＦＴの出力タイ
ミングを微調整するように信号Ｓ２０３をタイミングカ
ウンタ１１００３Ａに出力する。
【０２１０】平均化回路２０４は、ピーク検出回路２０
１により信号Ｓ２０１として入力されたフレーム同期の
ピーク検出結果とフレーム周期カウンタ２０３による同
期検出の期待タイミングのずれを平均化し、その結果を
補正値Ｓ２０４として加算器２０５に出力する。平均化
回路２０４は、積分回路を含み、出力のうちある範囲の
上位ビット（整数部）を第１の補正値ＡＤＪ１として、
この上位ビットを差し引いた下位ビット（小数部）部分
は符号を含めて積算回路によって毎フレームごとに積算
し、そのキャリィ周期に対応して第１の補正値ＡＤＪ１
に対してさらに第２の補正値ＡＤＪ２、たとえば±１の
補正を加え、補正値Ｓ２０４として加算器２０５に出力
する。
１により信号Ｓ２０１として入力されたフレーム同期の
ピーク検出結果とフレーム周期カウンタ２０３による同
期検出の期待タイミングのずれを平均化し、その結果を
補正値Ｓ２０４として加算器２０５に出力する。平均化
回路２０４は、積分回路を含み、出力のうちある範囲の
上位ビット（整数部）を第１の補正値ＡＤＪ１として、
この上位ビットを差し引いた下位ビット（小数部）部分
は符号を含めて積算回路によって毎フレームごとに積算
し、そのキャリィ周期に対応して第１の補正値ＡＤＪ１
に対してさらに第２の補正値ＡＤＪ２、たとえば±１の
補正を加え、補正値Ｓ２０４として加算器２０５に出力
する。
【０２１１】図２９は、図２８の平均化回路２０４の構
成例を示す回路図である。この平均化回路２０４は、図
２９に示すように、遅延部２０４１，２０４２、加算器
２０４３，２０４４，２０４５、増幅器２０４６，２０
４７、絶対値計算回路２０４８、セレクタ２０４９，２
０５０、および数値制御発振器（ＮＣＯ）２０５１を有
している。そして、遅延部２０４１，２０４２、加算器
２０４３，２０４４、および増幅器２０４６，２０４７
により積分回路が構成されている。
成例を示す回路図である。この平均化回路２０４は、図
２９に示すように、遅延部２０４１，２０４２、加算器
２０４３，２０４４，２０４５、増幅器２０４６，２０
４７、絶対値計算回路２０４８、セレクタ２０４９，２
０５０、および数値制御発振器（ＮＣＯ）２０５１を有
している。そして、遅延部２０４１，２０４２、加算器
２０４３，２０４４、および増幅器２０４６，２０４７
により積分回路が構成されている。
【０２１２】図２９の平均化回路２０４は、ずれの値を
符号付８ビット、平均化回路２０４の出力を符号付１７
ビットとした場合である。積分回路の直接および積分の
ゲイン設定にもよるが、上位７ビットを「整数」部分と
みなすと、最大９ビットシフトになるので５００回程度
の平均に相当する。そして、下位ビットの部分を数値制
御発振器（ＮＣＯ）２０５１に入力することで、少数点
以下のずれを足し合わせて、１クロック相当分になった
ところで、前述の整数部分とを加算器２０４５で合わせ
て補正データＳ２０４とする。
符号付８ビット、平均化回路２０４の出力を符号付１７
ビットとした場合である。積分回路の直接および積分の
ゲイン設定にもよるが、上位７ビットを「整数」部分と
みなすと、最大９ビットシフトになるので５００回程度
の平均に相当する。そして、下位ビットの部分を数値制
御発振器（ＮＣＯ）２０５１に入力することで、少数点
以下のずれを足し合わせて、１クロック相当分になった
ところで、前述の整数部分とを加算器２０４５で合わせ
て補正データＳ２０４とする。
【０２１３】この構成により、上記の例では送信側（基
地局）と受信側（移動局）の基準クロック誤差を約１０
００分の１クロックの精度で補正できる。これは数百フ
レーム連続でフレーム同期の相関検出ができない伝送状
況が続いてもフレーム同期は保ったままであることを意
味する。伝送状況が回復後、直ちに送受信動作に移るこ
とができる。
地局）と受信側（移動局）の基準クロック誤差を約１０
００分の１クロックの精度で補正できる。これは数百フ
レーム連続でフレーム同期の相関検出ができない伝送状
況が続いてもフレーム同期は保ったままであることを意
味する。伝送状況が回復後、直ちに送受信動作に移るこ
とができる。
【０２１４】図３０は、図２９の数値制御発振器（ＮＣ
Ｏ）の構成例を示す回路図である。この数値制御発振器
２０５１は、図３０に示すように、加算器２０５１１、
フリップフロップ（ＦＦ）２０５１２，２０５１３、オ
ーバーフロー検出回路２０５１４を有している。すなわ
ち、数値制御発振器２０５１は、入力ビット幅と同じビ
ット幅の積分回路で構成されている。
Ｏ）の構成例を示す回路図である。この数値制御発振器
２０５１は、図３０に示すように、加算器２０５１１、
フリップフロップ（ＦＦ）２０５１２，２０５１３、オ
ーバーフロー検出回路２０５１４を有している。すなわ
ち、数値制御発振器２０５１は、入力ビット幅と同じビ
ット幅の積分回路で構成されている。
【０２１５】図３１（Ａ），（Ｂ）は、下位ビットの積
算の様子を示す図である。図３１（Ａ）は入力ｎｃｏｉ
ｎが０より大きい場合、図３１（Ｂ）は入力ｎｃｏｉｎ
が０より小さい場合をぞれぞれ示している。符号を付け
て１１ビットの入力ｎｃｏｉｎが０より大きい場合、入
力ｎｃｏｉｎは「０１０（１６進数）」、「１００（１
６進数）」の場合であり、入力ｎｃｏｉｎが０より小さ
い場合、入力ｎｃｏｉｎは「１０１（１６進数）」、
「０１１（１６進数）」の場合である。そして、オーバ
ーフロー、ゼロクロス時にキャリィを第２の補正値ＡＤ
Ｊ２（±１）として出力する。
算の様子を示す図である。図３１（Ａ）は入力ｎｃｏｉ
ｎが０より大きい場合、図３１（Ｂ）は入力ｎｃｏｉｎ
が０より小さい場合をぞれぞれ示している。符号を付け
て１１ビットの入力ｎｃｏｉｎが０より大きい場合、入
力ｎｃｏｉｎは「０１０（１６進数）」、「１００（１
６進数）」の場合であり、入力ｎｃｏｉｎが０より小さ
い場合、入力ｎｃｏｉｎは「１０１（１６進数）」、
「０１１（１６進数）」の場合である。そして、オーバ
ーフロー、ゼロクロス時にキャリィを第２の補正値ＡＤ
Ｊ２（±１）として出力する。
【０２１６】図３２は、図３０の数値制御発振器のオー
バーフロー検出の状態を示す図である。図３２に示すよ
うに、ディフォルトの場合、第２の補正値ＡＤＪ２は０
である。
バーフロー検出の状態を示す図である。図３２に示すよ
うに、ディフォルトの場合、第２の補正値ＡＤＪ２は０
である。
【０２１７】「０１０」の場合、入力ｎｃｏｉｎ〔１
０〕が０、フリップフロップ２０５１２の出力ｎｃｏ
〔１０〕が１、フリップフロップ２０５１３の出力ｏｖ
ｆが０である。この場合のｎｃｏステータスは、ｎｃｏ
ｉｎ＞０、かつ、ｎｃｏオーバーフローであり、第２の
補正値ＡＤＪ２は＋１となる。
０〕が０、フリップフロップ２０５１２の出力ｎｃｏ
〔１０〕が１、フリップフロップ２０５１３の出力ｏｖ
ｆが０である。この場合のｎｃｏステータスは、ｎｃｏ
ｉｎ＞０、かつ、ｎｃｏオーバーフローであり、第２の
補正値ＡＤＪ２は＋１となる。
【０２１８】「０１１」の場合、入力ｎｃｏｉｎ〔１
０〕が１、フリップフロップ２０５１２の出力ｎｃｏ
〔１０〕が１、フリップフロップ２０５１３の出力ｏｖ
ｆが０である。この場合のｎｃｏステータスは、ｎｃｏ
ｉｎ＜０、かつ、ｎｃｏゼロクロスであり、第２の補正
値ＡＤＪ２は−１となる。
０〕が１、フリップフロップ２０５１２の出力ｎｃｏ
〔１０〕が１、フリップフロップ２０５１３の出力ｏｖ
ｆが０である。この場合のｎｃｏステータスは、ｎｃｏ
ｉｎ＜０、かつ、ｎｃｏゼロクロスであり、第２の補正
値ＡＤＪ２は−１となる。
【０２１９】「１００」の場合、入力ｎｃｏｉｎ〔１
０〕が０、フリップフロップ２０５１２の出力ｎｃｏ
〔１０〕が０、フリップフロップ２０５１３の出力ｏｖ
ｆが１である。この場合のｎｃｏステータスは、ｎｃｏ
ｉｎ＞０、かつ、ｎｃｏゼロクロスであり、第２の補正
値ＡＤＪ２は−１となる。
０〕が０、フリップフロップ２０５１２の出力ｎｃｏ
〔１０〕が０、フリップフロップ２０５１３の出力ｏｖ
ｆが１である。この場合のｎｃｏステータスは、ｎｃｏ
ｉｎ＞０、かつ、ｎｃｏゼロクロスであり、第２の補正
値ＡＤＪ２は−１となる。
【０２２０】「１０１」の場合、入力ｎｃｏｉｎ〔１
０〕が１、フリップフロップ２０５１２の出力ｎｃｏ
〔１０〕が０、フリップフロップ２０５１３の出力ｏｖ
ｆが１である。この場合のｎｃｏステータスは、ｎｃｏ
ｉｎ＜０、かつ、ｎｃｏアンダーフローであり、第２の
補正値ＡＤＪ２は−１となる。
０〕が１、フリップフロップ２０５１２の出力ｎｃｏ
〔１０〕が０、フリップフロップ２０５１３の出力ｏｖ
ｆが１である。この場合のｎｃｏステータスは、ｎｃｏ
ｉｎ＜０、かつ、ｎｃｏアンダーフローであり、第２の
補正値ＡＤＪ２は−１となる。
【０２２１】加算器２０５は、平均化回路２０４による
補正値を基準の周期に加算し、フレーム周期の補正値と
してフレーム周期カウンタ２０３のカウント値としてセ
ットする。
補正値を基準の周期に加算し、フレーム周期の補正値と
してフレーム周期カウンタ２０３のカウント値としてセ
ットする。
【０２２２】次に、図２８のフレーム同期回路１１００
４の動作を、図３３（Ａ）〜（Ｄ）、図３４（Ａ）〜
（Ｄ）、および図３５（Ａ）〜（Ｄ）に関連付けて説明
する。
４の動作を、図３３（Ａ）〜（Ｄ）、図３４（Ａ）〜
（Ｄ）、および図３５（Ａ）〜（Ｄ）に関連付けて説明
する。
【０２２３】図３３（Ａ）〜（Ｄ）、図３４（Ａ）〜
（Ｄ）は、本第２の実施形態に係るフレーム同期の動作
タイミング例を示すタイミングチャートである。なお、
図３３（Ａ）は検出ウィンドウＤＴＷ、図３３（Ｂ）は
相互相関電力ＣＣＰ、図３３（Ｃ）はずれを示す信号Ｓ
２０１、図３３（Ｄ）はフレーム周期カウンタ２０３の
カウント値ＣＮＴをそれぞれ示している。同様に、図３
４（Ａ）は検出ウィンドウＤＴＷ、図３４（Ｂ）は相互
相関電力ＣＣＰ、図３４（Ｃ）はずれを示す信号Ｓ２０
１、図３４（Ｄ）はフレーム周期カウンタ２０３のカウ
ント値ＣＮＴをそれぞれ示している。
（Ｄ）は、本第２の実施形態に係るフレーム同期の動作
タイミング例を示すタイミングチャートである。なお、
図３３（Ａ）は検出ウィンドウＤＴＷ、図３３（Ｂ）は
相互相関電力ＣＣＰ、図３３（Ｃ）はずれを示す信号Ｓ
２０１、図３３（Ｄ）はフレーム周期カウンタ２０３の
カウント値ＣＮＴをそれぞれ示している。同様に、図３
４（Ａ）は検出ウィンドウＤＴＷ、図３４（Ｂ）は相互
相関電力ＣＣＰ、図３４（Ｃ）はずれを示す信号Ｓ２０
１、図３４（Ｄ）はフレーム周期カウンタ２０３のカウ
ント値ＣＮＴをそれぞれ示している。
【０２２４】また、図３５（Ａ）〜（Ｄ）は、本第２の
実施形態に係るフレーム同期の初期引き込み時の動作タ
イミング例を示すタイミングチャートである。図３５
（Ａ）は検出ウィンドウＤＴＷ、図３５（Ｂ）は相互相
関電力ＣＣＰ、図３５（Ｃ）は連続同期数ＣＳＮ、図３
５（Ｄ）は同期フラグＦＬＧをそれぞれ示している。
実施形態に係るフレーム同期の初期引き込み時の動作タ
イミング例を示すタイミングチャートである。図３５
（Ａ）は検出ウィンドウＤＴＷ、図３５（Ｂ）は相互相
関電力ＣＣＰ、図３５（Ｃ）は連続同期数ＣＳＮ、図３
５（Ｄ）は同期フラグＦＬＧをそれぞれ示している。
【０２２５】まず、図３３（Ａ）〜（Ｄ）に関連付けて
フレーム同期の動作について説明する。
フレーム同期の動作について説明する。
【０２２６】この場合、検出ウィンドウＤＴＷは、図３
３（Ａ），（Ｄ）に示すように、カウンタ値１００を中
心に幅７クロックで設定されている。この例では、実際
の相互相関電力（相関値）ＣＣＰのピークは、ピーク検
出回路２０１で、図３３（Ｂ），（Ｄ）に示すように、
カウンタ値１００ではなく２クロックずれた９８で得ら
れている。これは基地局の基準クロックでカウントした
フレーム周期の方が移動局側の基準クロックでカウント
したフレーム周期より長いことを意味する。すなわち、
移動局側のクリスタルの発振周波数が高い。このような
場合には、フレームカウンタの値を＋２してやれば、次
回のフレームでは理想的には相関ピークは同じ位置９８
で得られる。このずれ量＋２は、信号Ｓ２０１として平
均化回路２０４に入力されており、受信フレーム数の増
加につれて補正値出力は０から＋２に近づいていく。こ
れにより、相関値のピーク検出は期待タイミングのカウ
ンタ値１００で得られるようになる。
３（Ａ），（Ｄ）に示すように、カウンタ値１００を中
心に幅７クロックで設定されている。この例では、実際
の相互相関電力（相関値）ＣＣＰのピークは、ピーク検
出回路２０１で、図３３（Ｂ），（Ｄ）に示すように、
カウンタ値１００ではなく２クロックずれた９８で得ら
れている。これは基地局の基準クロックでカウントした
フレーム周期の方が移動局側の基準クロックでカウント
したフレーム周期より長いことを意味する。すなわち、
移動局側のクリスタルの発振周波数が高い。このような
場合には、フレームカウンタの値を＋２してやれば、次
回のフレームでは理想的には相関ピークは同じ位置９８
で得られる。このずれ量＋２は、信号Ｓ２０１として平
均化回路２０４に入力されており、受信フレーム数の増
加につれて補正値出力は０から＋２に近づいていく。こ
れにより、相関値のピーク検出は期待タイミングのカウ
ンタ値１００で得られるようになる。
【０２２７】次に、図３４（Ａ）〜（Ｄ）に関連付けて
フレーム同期の動作について説明する。これは、検出ウ
ィンドウ内で相関値がしきい値を超えなかった場合の動
作が示してある。
フレーム同期の動作について説明する。これは、検出ウ
ィンドウ内で相関値がしきい値を超えなかった場合の動
作が示してある。
【０２２８】この状態は、たとえば受信状況が一時的に
悪化した場合などに生じる。このような場合、検出ウィ
ンドウＤＴＷ内での相関ピークは必ずしも意味のあるも
のではない。そのようなピーク検出タイミングに基づい
てフレーム周期カウンタを制御するとフレーム同期はず
れの原因となる。そのため、相関値がしきい値を超えな
い場合には、フレーム周期カウンタ２０３のカウント値
の修正および平均化回路２０４へのデータ入力は行わな
い。
悪化した場合などに生じる。このような場合、検出ウィ
ンドウＤＴＷ内での相関ピークは必ずしも意味のあるも
のではない。そのようなピーク検出タイミングに基づい
てフレーム周期カウンタを制御するとフレーム同期はず
れの原因となる。そのため、相関値がしきい値を超えな
い場合には、フレーム周期カウンタ２０３のカウント値
の修正および平均化回路２０４へのデータ入力は行わな
い。
【０２２９】次に、図３５（Ａ）〜（Ｄ）に関連付けて
初期引き込み時の動作を説明する。
初期引き込み時の動作を説明する。
【０２３０】最初にフレーム同期を引き込む場合には、
検出ウィンドウを常に開けた状態で相互相関値のピーク
検出を行い、最初にしきい値を超えた時点を同期検出と
みなして制御を開始する。この例では、連続３回の同期
検出で、同期確立と同期判定回路２０により判定され
る。次回以降そのタイミングで相関値のピーク検出がで
きればフレーム同期がとれた状態であり、連続して同じ
タイミングで相関検出できなければ、最初の検出は誤検
出とみなされ、図３５（Ｃ）に示すように、初期の相関
検出待ち状態に戻る。
検出ウィンドウを常に開けた状態で相互相関値のピーク
検出を行い、最初にしきい値を超えた時点を同期検出と
みなして制御を開始する。この例では、連続３回の同期
検出で、同期確立と同期判定回路２０により判定され
る。次回以降そのタイミングで相関値のピーク検出がで
きればフレーム同期がとれた状態であり、連続して同じ
タイミングで相関検出できなければ、最初の検出は誤検
出とみなされ、図３５（Ｃ）に示すように、初期の相関
検出待ち状態に戻る。
【０２３１】本第２の実施形態によれば、上述した第１
の実施形態の効果に加えて、伝送路の状態が安定でない
無線通信において、一度確立したフレーム同期を比較的
長い間保ち続けることができる。また、Ｗｉｒｅｌｅｓ
ｓ１３９４のように基地局のフレーム周期が他のシステ
ムに追従しなければならないような場合について、同期
の精度と追従性という本来相反する性能を両立させるこ
とができるという利点がある。その結果、伝送路の状況
によらずに、最適なＦＦＴタイミングを設定することが
可能となる。
の実施形態の効果に加えて、伝送路の状態が安定でない
無線通信において、一度確立したフレーム同期を比較的
長い間保ち続けることができる。また、Ｗｉｒｅｌｅｓ
ｓ１３９４のように基地局のフレーム周期が他のシステ
ムに追従しなければならないような場合について、同期
の精度と追従性という本来相反する性能を両立させるこ
とができるという利点がある。その結果、伝送路の状況
によらずに、最適なＦＦＴタイミングを設定することが
可能となる。
【０２３２】なお、上述した第２の実施形態では、ピー
ク検出用のしきい値として一つのしきい値を用いた場合
を例に説明したが、複数のしきい値を用いてカウンタの
セットやずれの平均化回路への取り込み制御を行う等、
種々の態様が可能である。たとえば第１のしきい値と、
この第１のしきい値より低い第２のしきい値を用い、相
関値のピークが第１のしきい値より大きい場合には、カ
ウンタのセットおよびずれの取り込みを行い、第２のし
きい値より小さい場合には、カウンタのセットは行わな
いが、ずれの取り込みは行うようにする等のより細かな
制御を行うようにすることも可能である。
ク検出用のしきい値として一つのしきい値を用いた場合
を例に説明したが、複数のしきい値を用いてカウンタの
セットやずれの平均化回路への取り込み制御を行う等、
種々の態様が可能である。たとえば第１のしきい値と、
この第１のしきい値より低い第２のしきい値を用い、相
関値のピークが第１のしきい値より大きい場合には、カ
ウンタのセットおよびずれの取り込みを行い、第２のし
きい値より小さい場合には、カウンタのセットは行わな
いが、ずれの取り込みは行うようにする等のより細かな
制御を行うようにすることも可能である。
【０２３３】
【発明の効果】以上説明したように、本発明によれば、
伝送路の状況によらずに、最適なＦＦＴタイミングを設
定することが可能となる。
伝送路の状況によらずに、最適なＦＦＴタイミングを設
定することが可能となる。
【０２３４】また、検出用のウィンドウ幅を状況に応じ
て可変とすることができ、これにより受信状況に応じて
その幅を設定することができ、効率良く伝送路に応じた
最適なＦＦＴタイミングを設定することが可能となる。
て可変とすることができ、これにより受信状況に応じて
その幅を設定することができ、効率良く伝送路に応じた
最適なＦＦＴタイミングを設定することが可能となる。
【０２３５】また、相互相関値に下限を設け、相関値が
下限値以下の場合には、ピーク検出とみなさないように
構成することにより、たとえば、０がずっと入力される
場合、そのままだとピークがウィンドウ先頭または後端
にあったことになってしまうことを防ぐことができる。
下限値以下の場合には、ピーク検出とみなさないように
構成することにより、たとえば、０がずっと入力される
場合、そのままだとピークがウィンドウ先頭または後端
にあったことになってしまうことを防ぐことができる。
【０２３６】また、カウンタをダウンカウンタで構成
し、０までカウントダウンした後のロード値を変更する
ことにより、データシンボルの間に再同期用のリファレ
ンスシンボルが挿入されたパケットに対しても、簡単に
ＦＦＴタイミングの最適化が行える。
し、０までカウントダウンした後のロード値を変更する
ことにより、データシンボルの間に再同期用のリファレ
ンスシンボルが挿入されたパケットに対しても、簡単に
ＦＦＴタイミングの最適化が行える。
【０２３７】また、本発明によれば、伝送路の状態が安
定でない無線通信において、一度確立したフレーム同期
を比較的長い間保ち続けることができる。また、Ｗｉｒ
ｅｌｅｓｓ１３９４のように基地局のフレーム周期が他
のシステムに追従しなければならないような場合につい
て、同期の精度と追従性という本来相反する性能を両立
させることができる。
定でない無線通信において、一度確立したフレーム同期
を比較的長い間保ち続けることができる。また、Ｗｉｒ
ｅｌｅｓｓ１３９４のように基地局のフレーム周期が他
のシステムに追従しなければならないような場合につい
て、同期の精度と追従性という本来相反する性能を両立
させることができる。
【図１】本発明に係るＦＦＴタイミング生成回路を適用
したバースト同期復調装置の一実施形態を示すブロック
構成図である。
したバースト同期復調装置の一実施形態を示すブロック
構成図である。
【図２】ＩＥＥＥ８０２. １１ａシステムの代表的なプ
リアンブル信号を含むバースト信号部を示す図である。
リアンブル信号を含むバースト信号部を示す図である。
【図３】ＢＲＡＮシステムの代表的なプリアンブル信号
を含むバースト信号部を示す図である。
を含むバースト信号部を示す図である。
【図４】Ｗｉｒｅｌｅｓｓ１３９４システムの代表的な
プリアンブル信号を含むバースト信号部を示す図であ
る。
プリアンブル信号を含むバースト信号部を示す図であ
る。
【図５】Ｗｉｒｅｌｅｓｓ１３９４システムにおいて一
定期間以上のデータ信号区間にリファレンス信号ＲＥＦ
を挿入している信号形態を示す図である。
定期間以上のデータ信号区間にリファレンス信号ＲＥＦ
を挿入している信号形態を示す図である。
【図６】Ｗｉｒｅｌｅｓｓ１３９４システムにおけるフ
レーム構造を示す図である。
レーム構造を示す図である。
【図７】（Ａ）および（Ｂ）は、ＯＦＤＭデータシンボ
ルにおいてデータ部の前にそのデータの最後の部分を繰
り返すガードインターバルを付加する手法（Cyclic Ext
ension法）を説明するための図である。
ルにおいてデータ部の前にそのデータの最後の部分を繰
り返すガードインターバルを付加する手法（Cyclic Ext
ension法）を説明するための図である。
【図８】（Ａ）〜（Ｄ）は、ＦＦＴへのデータ取り込み
タイミングについての例を示す図である。
タイミングについての例を示す図である。
【図９】図１の自動利得制御増幅部の具体的な構成を示
す回路図である。
す回路図である。
【図１０】図９の利得制御増幅器の利得制御特性例を示
す図である。
す図である。
【図１１】受信信号の入力レベルに対する受信信号電力
観測部の出力特性を示す図である。
観測部の出力特性を示す図である。
【図１２】図１の受信信号処理部の具体的な構成例を示
す回路図である。
す回路図である。
【図１３】図１のＯＦＤＭ復調部の構成を説明するため
の図である。
の図である。
【図１４】図１のバースト検出部およびタイミング制御
部の具体的な構成例を示す回路図である。
部の具体的な構成例を示す回路図である。
【図１５】図１４の自己相関回路の構成例を示す回路図
である。
である。
【図１６】図１４の相互相関回路の構成例を示す回路図
である。
である。
【図１７】（Ａ）〜（Ｄ）は、相互相関ピーク位置とカ
ウンタへのロードデータとの関係を示す図である。
ウンタへのロードデータとの関係を示す図である。
【図１８】（Ａ）〜（Ｄ）は、タイミングカウンタ（シ
ンボルカウンタ）の動作タイミングを示す図である。
ンボルカウンタ）の動作タイミングを示す図である。
【図１９】（Ａ）〜（Ｇ）は、バースト検出部の自己相
関処理から同期検出信号ｘｐｕｌｓｅおよびｙｐｕｌｓ
ｅを出力するまでのタイミングチャートを示す図であ
る。
関処理から同期検出信号ｘｐｕｌｓｅおよびｙｐｕｌｓ
ｅを出力するまでのタイミングチャートを示す図であ
る。
【図２０】（Ａ）〜（Ｇ）は、バースト検出部の相互相
関処理から同期検出信号ｃｐｕｌｓｅおよびＦＦＴタイ
ミング信号ＴＦＦＴを出力するまでのタイミングチャー
トを示す図である。
関処理から同期検出信号ｃｐｕｌｓｅおよびＦＦＴタイ
ミング信号ＴＦＦＴを出力するまでのタイミングチャー
トを示す図である。
【図２１】本発明に係る増幅利得制御部における利得制
御動作の第１段階を説明するためのフローチャートであ
る。
御動作の第１段階を説明するためのフローチャートであ
る。
【図２２】本発明に係る増幅利得制御部における利得制
御動作の第２段階を説明するためのフローチャートであ
る。
御動作の第２段階を説明するためのフローチャートであ
る。
【図２３】本発明に係る増幅利得制御部における利得制
御動作の第３段階を説明するためのフローチャートであ
る。
御動作の第３段階を説明するためのフローチャートであ
る。
【図２４】図１の増幅利得制御部の具体的な構成例を示
す回路図である。
す回路図である。
【図２５】図２４の増幅利得制御部の動作を説明するた
めのタイミングチャートを示す図である。
めのタイミングチャートを示す図である。
【図２６】本発明に係るＦＦＴタイミング生成回路を適
用したバースト同期復調装置の第２の実施形態を示すブ
ロック構成図である。
用したバースト同期復調装置の第２の実施形態を示すブ
ロック構成図である。
【図２７】本第２の実施形態に係る図２６のバースト検
出部およびタイミング制御部の具体的な構成例を示す回
路図である。
出部およびタイミング制御部の具体的な構成例を示す回
路図である。
【図２８】図２７のフレーム同期回路の構成例を示すブ
ロック図である。
ロック図である。
【図２９】図２８の平均化回路の構成例を示す回路図で
ある。
ある。
【図３０】図２９の数値制御発振器（ＮＣＯ）の構成例
を示す回路図である。
を示す回路図である。
【図３１】（Ａ），（Ｂ）は、図２９の数値制御発振器
（ＮＣＯ）の下位ビットの積算の様子を示す図である。
（ＮＣＯ）の下位ビットの積算の様子を示す図である。
【図３２】図３０の数値制御発振器のオーバーフロー検
出の状態を示す図である。
出の状態を示す図である。
【図３３】（Ａ）〜（Ｄ）は、本第２の実施形態に係る
フレーム同期の動作タイミング例を示すタイミングチャ
ートである。
フレーム同期の動作タイミング例を示すタイミングチャ
ートである。
【図３４】（Ａ）〜（Ｄ）は、本第２の実施形態に係る
フレーム同期の動作タイミング例を示すタイミングチャ
ートである。
フレーム同期の動作タイミング例を示すタイミングチャ
ートである。
【図３５】（Ａ）〜（Ｄ）は、本第２の実施形態に係る
フレーム同期の初期引き込み時の動作タイミング例を示
すタイミングチャートである。
フレーム同期の初期引き込み時の動作タイミング例を示
すタイミングチャートである。
１０、１０Ａ…バースト同期復調装置、１０１…自動利
得制御増幅部（ＡＧＣＡＭＰ）、１０２…受信信号電力
観測部、１０３…Ａ／Ｄコンバータ（ＡＤＣ）、１０４
…ディジタル／アナログ（Ｄ／Ａ）コンバータ（ＤＡ
Ｃ）、１０５…Ａ／Ｄコンバータ（ＡＤＣ）、１０６…
受信信号処理部、１０７…ＯＦＤＭ復調部（ＤＥＭＯ
Ｄ）、１０８…遅延部（ＤＬＹ）、１０９，１０９Ａ…
バースト検出部（ＢＤＴ）、１１０，１１０Ａ…タイミ
ング制御部（ＴＭＧ）、１１１…増幅利得制御部（ＡＧ
ＣＴＬ）、１０７１…ＦＦＴ処理部、２０１…ピーク検
出回路、２０２…同期判定回路、２０３…フレーム周期
カウンタ、２０４…平均化回路、 ２０４１，２０４２
…遅延部、２０４３〜２０４５…加算器、２０４６，２
０４７…増幅器、２０４８…絶対値計算回路、２０４
９，２０５０…セレクタ、２０５１…数値制御発振器
（ＮＣＯ）、２０５１１…加算器、２０５１２，２０５
１３…フリップフロップ（ＦＦ）、２０５１４…オーバ
ーフロー検出回路、２０５…加算器。
得制御増幅部（ＡＧＣＡＭＰ）、１０２…受信信号電力
観測部、１０３…Ａ／Ｄコンバータ（ＡＤＣ）、１０４
…ディジタル／アナログ（Ｄ／Ａ）コンバータ（ＤＡ
Ｃ）、１０５…Ａ／Ｄコンバータ（ＡＤＣ）、１０６…
受信信号処理部、１０７…ＯＦＤＭ復調部（ＤＥＭＯ
Ｄ）、１０８…遅延部（ＤＬＹ）、１０９，１０９Ａ…
バースト検出部（ＢＤＴ）、１１０，１１０Ａ…タイミ
ング制御部（ＴＭＧ）、１１１…増幅利得制御部（ＡＧ
ＣＴＬ）、１０７１…ＦＦＴ処理部、２０１…ピーク検
出回路、２０２…同期判定回路、２０３…フレーム周期
カウンタ、２０４…平均化回路、 ２０４１，２０４２
…遅延部、２０４３〜２０４５…加算器、２０４６，２
０４７…増幅器、２０４８…絶対値計算回路、２０４
９，２０５０…セレクタ、２０５１…数値制御発振器
（ＮＣＯ）、２０５１１…加算器、２０５１２，２０５
１３…フリップフロップ（ＦＦ）、２０５１４…オーバ
ーフロー検出回路、２０５…加算器。
Claims (61)
- 【請求項１】 データシンボルの先頭部に同期用トレー
ニング信号としてのバースト部が付加された受信信号の
復調を開始するためのタイミング信号を生成する復調タ
イミング生成回路であって、 上記受信信号の上記バースト部における相関演算を行う
バースト検出部と、 上記相関演算結果に基づいて検出ウィンドウを設定し、
当該検出ウィンドウ期間内における相関電力のピークお
よび当該ピーク位置を検出するピーク位置検出部と、 上記ピーク位置検出部で検出されたピーク位置から所定
時間経過後に、上記タイミング信号を出力する出力部と
を有する復調タイミング生成回路。 - 【請求項２】 上記相関結果のピーク検出のためのウィ
ンドウ幅は可変であり、受信状況に応じた幅に設定され
る請求項１記載の復調タイミング生成回路。 - 【請求項３】 上記ピーク位置検出部は、検出する相関
値に下限を設け、相関値が当該下限よりも小さい場合に
は、ピーク検出とみなさない請求項１記載の復調タイミ
ング生成回路。 - 【請求項４】 上記バースト検出部は、相互相関演算を
行い、 上記ピーク位置検出部は、相互相関電力のピークおよび
当該ピーク位置を検出する請求項１記載の復調タイミン
グ生成回路。 - 【請求項５】 上記バースト検出部は、自己相関演算お
よび相互相関演算を行い、 上記ピーク位置検出部は、自己相関演算結果に基づいて
検出ウィンドウを設定し、当該検出ウィンドウ期間内に
おける相互相関電力のピークおよび当該ピーク位置を検
出する請求項１記載の復調タイミング生成回路。 - 【請求項６】 データシンボルの先頭部に同期用トレー
ニング信号としてのバースト部が付加された受信信号の
復調を開始するためのタイミング信号を生成する復調タ
イミング生成回路であって、 上記受信信号の上記バースト部における相関演算を行う
バースト検出部と、 上記相関演算結果に基づいて検出ウィンドウを設定し、
当該検出ウィンドウ期間内における相関電力のピークお
よび当該ピーク位置を検出するピーク位置検出部と、 上記シンボル区間をカウントするカウンタであって、プ
リセットされたタイミングデータ値をカウントすると上
記タイミング信号を出力するカウンタと、 上記ピーク位置検出部で検出されたピーク位置に対応し
たタイミングデータを上記カウンタにプリセットする位
置タイミング変換部とを有する復調タイミング生成回
路。 - 【請求項７】 上記位置タイミング変換部は、検出ウィ
ンドウの後方端とピーク位置の相対的な関係に基づいた
タイミングデータを生成し、上記カウンタにプリセット
する請求項６記載の復調タイミング生成回路。 - 【請求項８】 上記ピーク位置検出部は、ピーク検出
を、以前の出力の最大値と今回の相関入力の大小比較に
より行い、最大値が得られたウィンドウ内のタイミング
を記憶することで、検出ウィンドウの最後部でピーク位
置を確定させる請求項６記載の復調タイミング生成回
路。 - 【請求項９】 上記ピーク位置検出部は、ピーク検出
を、以前の出力の最大値と今回の相関入力の大小比較に
より行い、最大値が得られたウィンドウ内のタイミング
を記憶することで、検出ウィンドウの最後部でピーク位
置を確定させる請求項７記載の復調タイミング生成回
路。 - 【請求項１０】 上記カウンタは、一度プリセットされ
ると、循環的に１シンボルをカウントし、毎シンボル毎
に一定のタイミングで上記タイミング信号を出力する請
求項６記載の復調タイミング生成回路。 - 【請求項１１】 上記カウンタは、一度プリセットされ
ると、循環的に１シンボルをカウントし、毎シンボル毎
に一定のタイミングで上記タイミング信号を出力する請
求項７記載の復調タイミング生成回路。 - 【請求項１２】 上記カウンタはダウンカウンタであ
り、 上記位置タイミング変換部は、上記カウンタが０までカ
ウントダウンした後のロードデータ値を変更する請求項
６記載の復調タイミング生成回路。 - 【請求項１３】 上記カウンタはダウンカウンタであ
り、 上記位置タイミング変換部は、上記カウンタが０までカ
ウントダウンした後のロードデータ値を変更する請求項
７記載の復調タイミング生成回路。 - 【請求項１４】 上記相関結果のピーク検出のためのウ
ィンドウ幅は可変であり、受信状況に応じた幅に設定さ
れる請求項６記載の復調タイミング生成回路。 - 【請求項１５】 上記相関結果のピーク検出のためのウ
ィンドウ幅は可変であり、受信状況に応じた幅に設定さ
れる請求項７記載の復調タイミング生成回路。 - 【請求項１６】 上記ピーク位置検出部は、検出する相
関値に下限を設け、相関値が当該下限よりも小さい場合
には、ピーク検出とみなさない請求項６記載の復調タイ
ミング生成回路。 - 【請求項１７】 上記ピーク位置検出部は、検出する相
関値に下限を設け、相関値が当該下限よりも小さい場合
には、ピーク検出とみなさない請求項７記載の復調タイ
ミング生成回路。 - 【請求項１８】 上記バースト検出部は、相互相関演算
を行い、 上記ピーク位置検出部は、相互相関電力のピークおよび
当該ピーク位置を検出する請求項６記載の復調タイミン
グ生成回路。 - 【請求項１９】 上記バースト検出部は、相互相関演算
を行い、 上記ピーク位置検出部は、相互相関電力のピークおよび
当該ピーク位置を検出する請求項７記載の復調タイミン
グ生成回路。 - 【請求項２０】 上記バースト検出部は、自己相関演算
および相互相関演算を行い、 上記ピーク位置検出部は、自己相関演算結果に基づいて
検出ウィンドウを設定し、当該検出ウィンドウ期間内に
おける相互相関電力のピークおよび当該ピーク位置を検
出する請求項６記載の復調タイミング生成回路。 - 【請求項２１】 上記バースト検出部は、自己相関演算
および相互相関演算を行い、 上記ピーク位置検出部は、自己相関演算結果に基づいて
検出ウィンドウを設定し、当該検出ウィンドウ期間内に
おける相互相関電力のピークおよび当該ピーク位置を検
出する請求項７記載の復調タイミング生成回路。 - 【請求項２２】 データシンボルの先頭部に少なくとも
プリアンブル信号および当該プリアンブル信号に後続す
るリファレンス信号を含むバースト部が付加された受信
信号の復調を開始するためのタイミング信号を生成する
復調タイミング生成回路であって、 上記受信信号の上記バースト部の前半部であるプリアン
ブル信号部分で自己相関演算を行い、後半部であるリフ
ァレンス信号部分で相互相関演算を行うバースト検出部
と、 上記自己相関演算結果に基づいて検出ウィンドウを設定
し、当該検出ウィンドウ期間内における上記相互相関電
力のピークおよび当該ピーク位置を検出するピーク位置
検出部と、 上記ピーク位置検出部で検出されたピーク位置から所定
時間経過後に、上記タイミング信号を出力する出力部と
を有する復調タイミング生成回路。 - 【請求項２３】 上記相互相関結果のピーク検出のため
のウィンドウ幅は可変であり、受信状況に応じた幅に設
定される請求項２２記載の復調タイミング生成回路。 - 【請求項２４】 上記ピーク位置検出部は、検出する相
互相関値に下限を設け、相互相関値が当該下限よりも小
さい場合には、ピーク検出とみなさない請求項２２記載
の復調タイミング生成回路。 - 【請求項２５】 データシンボルの先頭部に少なくとも
プリアンブル信号および当該プリアンブル信号に後続す
るリファレンス信号を含むバースト部が付加された受信
信号の復調を開始するためのタイミング信号を生成する
復調タイミング生成回路であって、 上記受信信号の上記バースト部の前半部であるプリアン
ブル信号部分で自己相関演算を行い、後半部であるリフ
ァレンス信号部分で相互相関演算を行うバースト検出部
と、 上記自己相関演算結果に基づいて検出ウィンドウを設定
し、当該検出ウィンドウ期間内における上記相互相関電
力のピークおよび当該ピーク位置を検出するピーク位置
検出部と、 上記シンボル区間をカウントするカウンタであって、プ
リセットされたタイミングデータ値をカウントすると上
記タイミング信号を出力するカウンタと、 上記ピーク位置検出部で検出されたピーク位置に対応し
たタイミングデータを上記カウンタにプリセットする位
置タイミング変換部とを有する復調タイミング生成回
路。 - 【請求項２６】 上記位置タイミング変換部は、検出ウ
ィンドウの後方端とピーク位置の相対的な関係に基づい
たタイミングデータを生成し、上記カウンタにプリセッ
トする請求項２５記載の復調タイミング生成回路。 - 【請求項２７】 上記ピーク位置検出部は、ピーク検出
を、以前の出力の最大値と今回の相互相関入力の大小比
較により行い、最大値が得られたウィンドウ内のタイミ
ングを記憶することで、検出ウィンドウの最後部でピー
ク位置を確定させる請求項２５記載の復調タイミング生
成回路。 - 【請求項２８】 上記ピーク位置検出部は、ピーク検出
を、以前の出力の最大値と今回の相互相関入力の大小比
較により行い、最大値が得られたウィンドウ内のタイミ
ングを記憶することで、検出ウィンドウの最後部でピー
ク位置を確定させる請求項２６記載の復調タイミング生
成回路。 - 【請求項２９】 上記カウンタは、一度プリセットされ
ると、循環的に１シンボルをカウントし、毎シンボル毎
に一定のタイミングで上記タイミング信号を出力する請
求項２５記載の復調タイミング生成回路。 - 【請求項３０】 上記カウンタは、一度プリセットされ
ると、循環的に１シンボルをカウントし、毎シンボル毎
に一定のタイミングで上記タイミング信号を出力する請
求項２６記載の復調タイミング生成回路。 - 【請求項３１】 上記カウンタはダウンカウンタであ
り、 上記位置タイミング変換部は、上記カウンタが０までカ
ウントダウンした後のロードデータ値を変更する請求項
２５記載の復調タイミング生成回路。 - 【請求項３２】 上記カウンタはダウンカウンタであ
り、 上記位置タイミング変換部は、上記カウンタが０までカ
ウントダウンした後のロードデータ値を変更する請求項
２６記載の復調タイミング生成回路。 - 【請求項３３】 上記相互相関結果のピーク検出のため
のウィンドウ幅は可変であり、受信状況に応じた幅に設
定される請求項２５記載の復調タイミング生成回路。 - 【請求項３４】 上記相互相関結果のピーク検出のため
のウィンドウ幅は可変であり、受信状況に応じた幅に設
定される請求項２６記載の復調タイミング生成回路。 - 【請求項３５】 上記ピーク位置検出部は、検出する相
互相関値に下限を設け、相関値が当該下限よりも小さい
場合には、ピーク検出とみなさない請求項２５記載の復
調タイミング生成回路。 - 【請求項３６】 上記ピーク位置検出部は、検出する相
互相関値に下限を設け、相互相関値が当該下限よりも小
さい場合には、ピーク検出とみなさない請求項２６記載
の復調タイミング生成回路。 - 【請求項３７】 データシンボルの先頭部に同期用トレ
ーニング信号としてのバースト部が付加されたフレーム
同期信号を有する受信信号の復調を開始するためのタイ
ミング信号を生成する復調タイミング生成回路であっ
て、 上記フレーム同期信号の上記バースト部における相関演
算を行うバースト検出部と、 期待タイミングを中心として設定した検出ウィンドウ内
で、かつ検出しきい値を超えたものにつき上記バースト
検出部による相関電力のピーク検出を行い、期待タイミ
ングとピーク検出位置とのずれ量を示す信号を出力する
ピーク検出回路と、 基準クロックによってフレーム周期をカウントするカウ
ンタであって、セットされるカウント値を動作周期と
し、この動作周期に基づいて、上記ピーク検出回路に指
示する検出ウィンドウの窓タイミングを生成し、セット
されたカウント値に基づく期待タイミングに応じたタイ
ミングで上記タイミング信号を出力するように指示する
フレーム周期カウンタと、 上記ピーク検出回路によるフレーム同期のピーク検出結
果とフレーム周期カウンタによる同期検出の期待タイミ
ングのずれを平均化し、その結果を補正値として出力す
る平均化回路と、 上記平均化回路による補正値をもって補正した周期を上
記カウント値として上記フレーム周期カウンタにセット
する補正値セット回路とを有する復調タイミング生成回
路。 - 【請求項３８】 上記ピーク検出回路は、検出ウィンド
ウ内でピーク検出を行った場合に、そのピーク値が検出
しきい値を超えていない場合には相関は未検出と判定し
てずれ量を示す信号を平均化回路に出力しない請求項３
７記載の復調タイミング生成回路。 - 【請求項３９】 上記ピーク検出回路は、最初にフレー
ム同期を引き込む場合には、検出ウィンドウを常に開け
た状態で相関ピーク検出を行い、最初に検出しきい値を
超えた時点を同期検出とみなす請求項３７記載の復調タ
イミング生成回路。 - 【請求項４０】 ピーク検出回路の出力信号を受けて同
期検出が行われたか否かを判定し、同期検出が行われた
場合に、ピーク検出回路の出力信号によりフレーム周期
カウンタの同期検出の期待タイミングのカウント値とし
てセットさせる同期判定回路を有する請求項３９記載の
復調タイミング生成回路。 - 【請求項４１】 上記平均化回路は、積分回路を含み、
出力のうちある範囲の上位ビット（整数部）を第１の補
正値として、この上位ビットを差し引いた下位ビット
（小数部）部分は符号を含めて積算回路によって毎フレ
ームごとに積算し、そのキャリィ周期に対応して第１の
補正値に対してさらに第２の補正値を加えて上記補正値
として補正値セットに出力する請求項３７記載の復調タ
イミング生成回路。 - 【請求項４２】 上記バースト検出部は、上記受信信号
の上記バースト部の後半部であるリファレンス信号部分
で相互相関演算を行う請求項３７記載の復調タイミング
生成回路。 - 【請求項４３】 データシンボルの先頭部に同期用トレ
ーニング信号としてのバースト部が付加された受信信号
を復調する復調装置であって、 上記受信信号の上記バースト部における相関演算を行う
バースト検出部と、 上記相関演算結果に基づいて検出ウィンドウを設定し、
当該検出ウィンドウ期間内における相関電力のピークお
よび当該ピーク位置を検出するピーク位置検出部と、 上記ピーク位置検出部で検出されたピーク位置から所定
時間経過後に、タイミング信号を出力する出力部と、 上記出力部から出力されたタイミング信号を受けて上記
受信信号を離散フーリエ変換して復調する復調部とを有
する復調装置。 - 【請求項４４】 入力した受信信号レベルを利得制御信
号に応じた利得をもって増幅し上記バースト検出部およ
び復調部に出力する自動利得制御増幅部を有し、 上記バースト検出部は、増幅された受信信号の相関演算
に基づいてバースト検出を行いバースト同期検出信号を
出力し、 上記バースト検出部によるバースト同期検出信号を受け
て受信信号電力値に応じた利得をもって増幅するように
上記利得制御信号を上記自動利得制御増幅部に出力する
増幅利得制御部をさらに含む請求項４３記載の復調装
置。 - 【請求項４５】 上記受信信号は、直交周波数分割多重
変調方式に基づいて変調されている請求項４３記載の復
調装置。 - 【請求項４６】 データシンボルの先頭部に同期用トレ
ーニング信号としてのバースト部が付加された受信信号
を復調する復調装置であって、 上記受信信号の上記バースト部における相関演算を行う
バースト検出部と、 上記相関演算結果に基づいて検出ウィンドウを設定し、
当該検出ウィンドウ期間内における相関電力のピークお
よび当該ピーク位置を検出するピーク位置検出部と、 上記シンボル区間をカウントするカウンタであって、プ
リセットされたタイミングデータ値をカウントするとタ
イミング信号を出力するカウンタと、 上記ピーク位置検出部で検出されたピーク位置に対応し
たタイミングデータを上記カウンタにプリセットする位
置タイミング変換部と、 上記カウンタから出力されたタイミング信号を受けて上
記受信信号を離散フーリエ変換して復調する復調部とを
有する復調装置。 - 【請求項４７】 入力した受信信号レベルを利得制御信
号に応じた利得をもって増幅し上記バースト検出部およ
び復調部に出力する自動利得制御増幅部を有し、 上記バースト検出部は、増幅された受信信号の相関演算
に基づいてバースト検出を行いバースト同期検出信号を
出力し、 上記バースト検出部によるバースト同期検出信号を受け
て受信信号電力値に応じた利得をもって増幅するように
上記利得制御信号を上記自動利得制御増幅部に出力する
増幅利得制御部をさらに含む請求項４６記載の復調装
置。 - 【請求項４８】 上記受信信号は、直交周波数分割多重
変調方式に基づいて変調されている請求項４６記載の復
調装置。 - 【請求項４９】 データシンボルの先頭部に少なくとも
プリアンブル信号および当該プリアンブル信号に後続す
るリファレンス信号を含むバースト部が付加された受信
信号を復調する復調装置であって、 上記受信信号の上記バースト部の前半部であるプリアン
ブル信号部分で自己相関演算を行い、後半部であるリフ
ァレンス信号部分で相互相関演算を行うバースト検出部
と、 上記自己相関演算結果に基づいて検出ウィンドウを設定
し、当該検出ウィンドウ期間内における上記相互相関電
力のピークおよび当該ピーク位置を検出するピーク位置
検出部と、 上記ピーク位置検出部で検出されたピーク位置から所定
時間経過後に、タイミング信号を出力する出力部と、 上記出力部から出力されたタイミング信号を受けて上記
受信信号を離散フーリエ変換して復調する復調部とを有
する復調装置。 - 【請求項５０】 入力した受信信号レベルを利得制御信
号に応じた利得をもって増幅し上記バースト検出部およ
び復調部に出力する自動利得制御増幅部を有し、 上記バースト検出部は、増幅された受信信号の相関演算
に基づいてバースト検出を行いバースト同期検出信号を
出力し、 上記バースト検出部によるバースト同期検出信号を受け
て受信信号電力値に応じた利得をもって増幅するように
上記利得制御信号を上記自動利得制御増幅部に出力する
増幅利得制御部をさらに含む請求項４９記載の復調装
置。 - 【請求項５１】 上記受信信号は、直交周波数分割多重
変調方式に基づいて変調されている請求項４９記載の復
調装置。 - 【請求項５２】 データシンボルの先頭部に少なくとも
プリアンブル信号および当該プリアンブル信号に後続す
るリファレンス信号を含むバースト部が付加された受信
信号を復調する復調装置であって、 上記受信信号の上記バースト部の前半部であるプリアン
ブル信号部分で自己相関演算を行い、後半部であるリフ
ァレンス信号部分で相互相関演算を行うバースト検出部
と、 上記自己相関演算結果に基づいて検出ウィンドウを設定
し、当該検出ウィンドウ期間内における上記相互相関電
力のピークおよび当該ピーク位置を検出するピーク位置
検出部と、 上記シンボル区間をカウントするカウンタであって、プ
リセットされたタイミングデータ値をカウントするとタ
イミング信号を出力するカウンタと、 上記ピーク位置検出部で検出されたピーク位置に対応し
たタイミングデータを上記カウンタにプリセットする位
置タイミング変換部と、 上記カウンタから出力されたタイミング信号を受けて上
記受信信号を離散フーリエ変換して復調する復調部とを
有する復調装置。 - 【請求項５３】 入力した受信信号レベルを利得制御信
号に応じた利得をもって増幅し上記バースト検出部およ
び復調部に出力する自動利得制御増幅部を有し、 上記バースト検出部は、増幅された受信信号の相関演算
に基づいてバースト検出を行いバースト同期検出信号を
出力し、 上記バースト検出部によるバースト同期検出信号を受け
て受信信号電力値に応じた利得をもって増幅するように
上記利得制御信号を上記自動利得制御増幅部に出力する
増幅利得制御部をさらに含む請求項５２記載の復調装
置。 - 【請求項５４】 上記受信信号は、直交周波数分割多重
変調方式に基づいて変調されている請求項５２記載の復
調装置。 - 【請求項５５】 データシンボルの先頭部に同期用トレ
ーニング信号としてのバースト部が付加されたフレーム
同期信号を有する受信信号の復調を開始するためのタイ
ミング信号を生成する復調装置であって、 上記フレーム同期信号の上記バースト部における相関演
算を行うバースト検出部と、 期待タイミングを中心として設定した検出ウィンドウ内
で、かつ検出しきい値を超えたものにつき上記バースト
検出部による相関電力のピーク検出を行い、期待タイミ
ングとピーク検出位置とのずれ量を示す信号を出力する
ピーク検出回路と、 基準クロックによってフレーム周期をカウントするカウ
ンタであって、セットされるカウント値を動作周期と
し、この動作周期に基づいて、上記ピーク検出回路に指
示する検出ウィンドウの窓タイミングを生成し、セット
されたカウント値に基づく期待タイミングに応じたタイ
ミングで上記タイミング信号を出力するように指示する
フレーム周期カウンタと、 上記ピーク検出回路によるフレーム同期のピーク検出結
果とフレーム周期カウンタによる同期検出の期待タイミ
ングのずれを平均化し、その結果を補正値として出力す
る平均化回路と、 上記平均化回路による補正値をもって補正した周期を上
記カウント値として上記フレーム周期カウンタにセット
する補正値セット回路と、 上記フレーム周期カウンタカウンタから出力された指示
の応じたタイミング信号を受けて上記受信信号を離散フ
ーリエ変換して復調する復調部とを有する復調装置。 - 【請求項５６】 上記ピーク検出回路は、検出ウィンド
ウ内でピーク検出を行った場合に、そのピーク値が検出
しきい値を超えていない場合には相関は未検出と判定し
てずれ量を示す信号を平均化回路に出力しない請求項５
５記載の復調装置。 - 【請求項５７】 上記ピーク検出回路は、最初にフレー
ム同期を引き込む場合には、検出ウィンドウを常に開け
た状態で相関ピーク検出を行い、最初に検出しきい値を
超えた時点を同期検出とみなす請求項５５記載の復調装
置。 - 【請求項５８】 ピーク検出回路の出力信号を受けて同
期検出が行われたか否かを判定し、同期検出が行われた
場合に、ピーク検出回路の出力信号によりフレーム周期
カウンタの同期検出の期待タイミングのカウント値とし
てセットさせる同期判定回路を有する請求項５７記載の
復調装置。 - 【請求項５９】 上記平均化回路は、積分回路を含み、
出力のうちある範囲の上位ビット（整数部）を第１の補
正値として、この上位ビットを差し引いた下位ビット
（小数部）部分は符号を含めて積算回路によって毎フレ
ームごとに積算し、そのキャリィ周期に対応して第１の
補正値に対してさらに第２の補正値を加えて上記補正値
として補正値セットに出力する請求項５５記載の復調装
置。 - 【請求項６０】 上記バースト検出部は、上記受信信号
の上記バースト部の後半部であるリファレンス信号部分
で相互相関演算を行う請求項５５記載の復調装置。 - 【請求項６１】 上記受信信号は、直交周波数分割多重
変調方式に基づいて変調されている請求項５５記載の復
調装置。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002050819A JP3636145B2 (ja) | 2001-06-15 | 2002-02-27 | 復調タイミング生成回路および復調装置 |
| EP02736095A EP1396953A4 (en) | 2001-06-15 | 2002-06-14 | TIME DEMODULATION POSITIONING GENERATION CIRCUIT AND DEMODULATION APPARATUS |
| PCT/JP2002/005940 WO2002103947A1 (fr) | 2001-06-15 | 2002-06-14 | Circuit de generation de positionnement temporel de demodulation et appareil de demodulation |
| US10/344,429 US7336738B2 (en) | 2001-06-15 | 2002-06-14 | Demodulation timing generation circuit and demodulation apparatus |
| CNB028025911A CN1255963C (zh) | 2001-06-15 | 2002-06-14 | 解调定时产生电路及解调装置 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001182548 | 2001-06-15 | ||
| JP2001-182548 | 2001-06-15 | ||
| JP2002050819A JP3636145B2 (ja) | 2001-06-15 | 2002-02-27 | 復調タイミング生成回路および復調装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003069546A true JP2003069546A (ja) | 2003-03-07 |
| JP3636145B2 JP3636145B2 (ja) | 2005-04-06 |
Family
ID=26617061
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002050819A Expired - Fee Related JP3636145B2 (ja) | 2001-06-15 | 2002-02-27 | 復調タイミング生成回路および復調装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US7336738B2 (ja) |
| EP (1) | EP1396953A4 (ja) |
| JP (1) | JP3636145B2 (ja) |
| CN (1) | CN1255963C (ja) |
| WO (1) | WO2002103947A1 (ja) |
Cited By (26)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003092561A (ja) * | 2001-09-18 | 2003-03-28 | Sony Corp | 受信装置及び受信方法 |
| KR100608540B1 (ko) | 2004-11-29 | 2006-08-03 | 한국전자통신연구원 | 직교 주파수 분할 다중화 시스템에서의 자동 이득 조정장치 |
| JP2006238367A (ja) * | 2005-02-28 | 2006-09-07 | Mitsubishi Electric Corp | 復調タイミング生成回路及び復調装置 |
| JP2006526938A (ja) * | 2003-06-05 | 2006-11-24 | メッシュネットワークス インコーポレイテッド | 正確な飛行時間測定のために、ｏｆｄｍモデムにおける同期ポイントを決定するシステムおよび方法 |
| JP2007520167A (ja) * | 2004-01-28 | 2007-07-19 | クゥアルコム・インコーポレイテッド | フレーム同期取得および初期シンボルタイミング捕捉システムおよび方法 |
| JP2007520168A (ja) * | 2004-01-28 | 2007-07-19 | クゥアルコム・インコーポレイテッド | Ｏｆｄｍ受信器におけるタイミング推定 |
| KR100749446B1 (ko) | 2004-11-30 | 2007-08-14 | 한국전자통신연구원 | 직교주파수 분할다중화 시스템에서 초기 동기 이전의 자동이득조절 방법 및 장치 |
| KR100827369B1 (ko) | 2007-03-07 | 2008-05-06 | 한국전자통신연구원 | 동기 획득 방법 및 장치 |
| WO2009096394A1 (ja) * | 2008-01-28 | 2009-08-06 | Kyocera Corporation | 無線通信方法、無線通信システム、基地局、移動局 |
| WO2009096393A1 (ja) * | 2008-01-28 | 2009-08-06 | Kyocera Corporation | 無線通信方法、無線通信システム、基地局 |
| WO2009119768A1 (ja) * | 2008-03-26 | 2009-10-01 | 京セラ株式会社 | 無線通信方法、無線通信システム、基地局、移動局 |
| US7720106B2 (en) | 2004-03-31 | 2010-05-18 | Fujitsu Limited | Circuit for synchronizing symbols of OFDM signal |
| JP2010119113A (ja) * | 2003-03-10 | 2010-05-27 | Panasonic Corp | Ｏｆｄｍ信号の受信装置 |
| US7881418B2 (en) | 2006-12-14 | 2011-02-01 | Nec Corporation | Device, method and program for detecting communication frame base point through blind processing |
| JP2011510558A (ja) * | 2008-01-16 | 2011-03-31 | トムソン ライセンシング | ステートマシン・コントローラのフィードバックを用いた自動利得制御 |
| JP2011259454A (ja) * | 2011-07-07 | 2011-12-22 | Qualcomm Incorporated | １またはそれ以上の受信器を備えた無線通信システムにおける統合パケット検出 |
| US8218427B2 (en) | 2003-12-27 | 2012-07-10 | Electronics And Telecommunications Research Institute | Preamble configuring method in the wireless LAN system, and a method for a frame synchronization |
| US8228894B2 (en) | 2008-08-12 | 2012-07-24 | Sony Corporation | Synchronization circuit, synchronization method, wireless communication apparatus, wireless communication method, and computer program |
| US8306160B2 (en) | 2008-09-09 | 2012-11-06 | Sony Corporation | Synchronization circuit and synchronization method, wireless communication device and wireless communication method, and computer program |
| US8457232B2 (en) | 2004-05-27 | 2013-06-04 | Qualcomm Incorporated | Detecting the number of transmit antennas in wireless communication systems |
| JP2013118673A (ja) * | 2013-01-25 | 2013-06-13 | Thomson Licensing | ステートマシン・コントローラのフィードバックを用いた自動利得制御 |
| US8611457B2 (en) | 2003-04-10 | 2013-12-17 | Qualcomm Incorporated | Modified preamble structure for IEEE 802.11A extensions to allow for coexistence and interoperability between 802.11A devices and higher data rate, MIMO or otherwise extended devices |
| US8724447B2 (en) | 2004-01-28 | 2014-05-13 | Qualcomm Incorporated | Timing estimation in an OFDM receiver |
| US8743837B2 (en) | 2003-04-10 | 2014-06-03 | Qualcomm Incorporated | Modified preamble structure for IEEE 802.11A extensions to allow for coexistence and interoperability between 802.11A devices and higher data rate, MIMO or otherwise extended devices |
| US10254002B2 (en) | 2014-11-04 | 2019-04-09 | Mitsubishi Electric Corporation | Communication system, signal transfer method, and air conditioner |
| JP2020134146A (ja) * | 2019-02-13 | 2020-08-31 | 沖電気工業株式会社 | 測距装置及び測距システム |
Families Citing this family (48)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1282257A1 (en) * | 2001-08-02 | 2003-02-05 | Mitsubishi Electric Information Technology Centre Europe B.V. | Method and apparatus for detecting data sequences |
| JP3880358B2 (ja) * | 2001-10-04 | 2007-02-14 | シャープ株式会社 | Ｏｆｄｍ復調回路及びこれを用いたｏｆｄｍ受信装置 |
| US7227886B2 (en) * | 2002-07-29 | 2007-06-05 | Thomson Licensing | Synchronization strategy and architecture for spread-spectrum receivers |
| US7631029B2 (en) * | 2002-09-26 | 2009-12-08 | Infineon Technologies Ag | Device and method for detecting a useful signal in a receiver |
| US7415059B2 (en) * | 2002-11-14 | 2008-08-19 | Edgewater Computer Systems, Inc. | Method and system for fast timing recovery for preamble based transmission systems |
| KR100470401B1 (ko) * | 2002-12-24 | 2005-02-05 | 한국전자통신연구원 | 그룹화 최유도 검출을 이용한 무선 통신 시스템 및 방법 |
| JP4407126B2 (ja) * | 2003-01-09 | 2010-02-03 | ソニー株式会社 | 無線通信システム、無線通信装置及び無線通信方法、並びにコンピュータ・プログラム |
| US7751520B1 (en) * | 2003-09-17 | 2010-07-06 | Atheros Communications, Inc. | Packet detection, synchronization, and frequency offset estimation |
| WO2005069190A1 (en) * | 2003-12-29 | 2005-07-28 | Nokia Corporation | Apparatus, and associated method, for detecting packets |
| US7274757B1 (en) * | 2004-04-05 | 2007-09-25 | Advanced Micro Devices, Inc. | Autocorrelation threshold generation based on median filtering for symbol boundary detection in an OFDM receiver |
| DE112005003895B4 (de) * | 2004-04-07 | 2024-08-22 | Symeo Gmbh | Verfahren zur Synchronisation von Takteinrichtungen |
| JP2005303691A (ja) * | 2004-04-13 | 2005-10-27 | Oki Electric Ind Co Ltd | 同期検出装置および同期検出方法 |
| US20050265219A1 (en) * | 2004-05-11 | 2005-12-01 | Texas Instruments Incorporated | Orthogonal frequency division multiplex (OFDM) packet detect unit, method of detecting an OFDM packet and OFDM receiver employing the same |
| US7346116B2 (en) * | 2004-07-01 | 2008-03-18 | Zarbana Digital Fund Llc | Systems and methods for rapid signal detection and identification |
| US7804884B2 (en) * | 2004-08-16 | 2010-09-28 | Realtek Semiconductor Corp. | Packet detection in time/frequency hopped wireless communication systems |
| US7539241B1 (en) * | 2004-10-22 | 2009-05-26 | Xilinx, Inc. | Packet detector for a communication system |
| US7602852B2 (en) | 2005-04-21 | 2009-10-13 | Telefonaktiebolaget L M Ericsson (Publ) | Initial parameter estimation in OFDM systems |
| JP4472585B2 (ja) * | 2005-06-14 | 2010-06-02 | オリンパス株式会社 | 送信装置および被検体内情報取得システム |
| US7590184B2 (en) | 2005-10-11 | 2009-09-15 | Freescale Semiconductor, Inc. | Blind preamble detection for an orthogonal frequency division multiplexed sample stream |
| US7561361B1 (en) * | 2005-10-31 | 2009-07-14 | Marvell International Ltd. | Dynamic synchronization of timing signals |
| US8121228B2 (en) * | 2005-11-04 | 2012-02-21 | Freescale Semiconductor, Inc. | Detecting a data frame |
| US7623599B2 (en) * | 2005-11-21 | 2009-11-24 | Freescale Semiconductor, Inc. | Blind bandwidth detection for a sample stream |
| US7675844B2 (en) | 2006-02-24 | 2010-03-09 | Freescale Semiconductor, Inc. | Synchronization for OFDM signals |
| US7809097B2 (en) * | 2006-03-16 | 2010-10-05 | Renesas Electronics Corporation | Frame timing synchronization for orthogonal frequency division multiplexing (OFDM) |
| EP2017993A4 (en) * | 2006-04-26 | 2011-12-28 | Panasonic Corp | DEVICE AND METHOD FOR SIGNAL DETECTION |
| JP4904929B2 (ja) * | 2006-05-31 | 2012-03-28 | 富士通セミコンダクター株式会社 | Ｏｆｄｍ受信機、妨害波判別方法、窓制御装置、及び窓制御方法 |
| US20080025197A1 (en) * | 2006-07-28 | 2008-01-31 | Mccoy James W | Estimating frequency error of a sample stream |
| KR100888365B1 (ko) * | 2006-12-08 | 2009-03-12 | 한국전자통신연구원 | 초광대역 수신신호의 전압이득 제어 장치 및 그 방법과, 그를 이용한 초광대역 수신 장치 |
| KR100928585B1 (ko) * | 2007-12-14 | 2009-11-24 | 한국전자통신연구원 | 자동 이득 제어 장치, 신호 수신 장치 및 신호 수신 방법 |
| US7965799B2 (en) * | 2008-02-25 | 2011-06-21 | Xilinx, Inc. | Block boundary detection for a wireless communication system |
| DE602008001789D1 (de) * | 2008-05-14 | 2010-08-26 | Ericsson Telefon Ab L M | Verfahren zur Steuerung einer Empfängerverstärkung |
| JP4572968B2 (ja) * | 2008-08-06 | 2010-11-04 | ソニー株式会社 | パケット検出装置及びパケット検出方法、無線通信装置及び無線通信方法、並びにコンピューター・プログラム |
| CN105141402A (zh) | 2009-02-08 | 2015-12-09 | Lg电子株式会社 | 在无线移动通信系统中发送终端解调的参考信号的方法以及实现该方法的装置 |
| JP2011003970A (ja) * | 2009-06-16 | 2011-01-06 | Fujitsu Ltd | 受信装置、基地局装置及び同期タイミング検出方法 |
| KR101283807B1 (ko) * | 2009-12-15 | 2013-07-08 | 한국전자통신연구원 | 다중 반송파 시스템 및 다중 반송파 수신 방법 |
| JP5331763B2 (ja) * | 2010-08-20 | 2013-10-30 | パナソニック株式会社 | ネットワーク管理装置、基地局装置及びネットワーク管理方法 |
| US8768275B2 (en) * | 2011-11-10 | 2014-07-01 | National Instruments Corporation | Spectral averaging |
| US9313007B2 (en) * | 2012-01-27 | 2016-04-12 | Nippon Telegraph Telephone Corporation | Wireless apparatus and training signal transmission method |
| KR101924830B1 (ko) * | 2012-06-19 | 2019-02-27 | 삼성전자주식회사 | 무선 통신 네트워크에서 단말의 동기화 방법 및 장치 |
| TWI498907B (zh) * | 2013-01-07 | 2015-09-01 | Phison Electronics Corp | 連接器的控制方法、連接器與記憶體儲存裝置 |
| CN105337620A (zh) * | 2014-08-13 | 2016-02-17 | 上海华虹集成电路有限责任公司 | 解码卡片发送的106k类型a信号的解码电路 |
| US9520910B1 (en) * | 2015-09-24 | 2016-12-13 | Nxp B.V. | Receiver component and method for enhancing a detection range of a time-tracking process in a receiver |
| CN107425953B (zh) * | 2017-05-26 | 2019-02-19 | 北京理工大学 | 同步装置、同步方法及使用该同步装置的高速接收机 |
| US10469187B2 (en) * | 2017-08-16 | 2019-11-05 | Keysight Technologies, Inc. | Systems and methods for detecting passive inter-modulation (PIM) interference in cellular networks |
| DE102017220828A1 (de) * | 2017-11-22 | 2019-05-23 | Robert Bosch Gmbh | Verfahren und System zur Unterdrückung eines Störsignals bei der Detektion eines Chirp-Signals |
| TWI658700B (zh) * | 2018-07-16 | 2019-05-01 | 創意電子股份有限公司 | 積體電路、多通道傳輸裝置及其信號傳輸方法 |
| US10715169B1 (en) * | 2019-05-21 | 2020-07-14 | Ciena Corporation | Coarse-fine gain-tracking loop and method of operating |
| US11606150B2 (en) * | 2020-06-23 | 2023-03-14 | Infinera Corporation | Data synchronization in optical networks and devices |
Family Cites Families (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4393458A (en) * | 1980-02-06 | 1983-07-12 | Sperry Corporation | Data recovery method and apparatus using variable window |
| US4884227A (en) * | 1987-12-11 | 1989-11-28 | Toyota Jidosha Kabushiki Kaisha | Speed detecting apparatus for a vehicle |
| JP3192047B2 (ja) * | 1994-06-03 | 2001-07-23 | キヤノン株式会社 | スペクトラム拡散受信機 |
| US5717713A (en) * | 1994-11-18 | 1998-02-10 | Stanford Telecommunications, Inc. | Technique to permit rapid acquisition and alert channel signalling for base station-to-user link of an orthogonal CDMA (OCDMA) communication system |
| US5579335A (en) * | 1995-09-27 | 1996-11-26 | Echelon Corporation | Split band processing for spread spectrum communications |
| FI101438B (fi) * | 1996-05-21 | 1998-06-15 | Nokia Mobile Phones Ltd | Signaalin haku eräässä satelliittipuhelinjärjestelmässä |
| JP3504080B2 (ja) * | 1996-09-24 | 2004-03-08 | 株式会社東芝 | バースト信号受信装置 |
| US5920278A (en) * | 1997-05-28 | 1999-07-06 | Gregory D. Gibbons | Method and apparatus for identifying, locating, tracking, or communicating with remote objects |
| JPH1188455A (ja) * | 1997-09-03 | 1999-03-30 | Hitachi Ltd | フレーム同期方式 |
| JP2968954B2 (ja) * | 1998-01-08 | 1999-11-02 | 日本電信電話株式会社 | Ｏｆｄｍ復調器用自動利得制御回路および自動利得制御方法 |
| JP2000138647A (ja) * | 1998-10-30 | 2000-05-16 | Hitachi Denshi Ltd | ディジタル伝送装置 |
| JP3606761B2 (ja) | 1998-11-26 | 2005-01-05 | 松下電器産業株式会社 | Ｏｆｄｍ受信装置 |
| JP3339490B2 (ja) * | 1999-03-30 | 2002-10-28 | 日本電気株式会社 | Ｏｆｄｍ復調装置 |
| DE60016074T2 (de) | 1999-03-30 | 2005-11-24 | Nec Corp. | OFDM-Demodulator |
| EP1049302B1 (en) * | 1999-04-23 | 2006-06-28 | Sony Deutschland GmbH | Synchronization preamble in an OFDM system |
| JP2001109738A (ja) * | 1999-10-13 | 2001-04-20 | Toyota Motor Corp | ピーク時刻検出装置およびピーク時刻検出方法 |
| JP4329192B2 (ja) * | 1999-11-19 | 2009-09-09 | ソニー株式会社 | 無線通信装置、無線通信システムおよびその方法 |
| JP4193311B2 (ja) * | 1999-11-26 | 2008-12-10 | ソニー株式会社 | 通信システム及びその受信装置 |
| JP2001217802A (ja) * | 2000-01-31 | 2001-08-10 | Kyocera Corp | Ｏｆｄｍ信号復調用シンボルタイミング検出回路 |
| JP4399981B2 (ja) | 2000-12-28 | 2010-01-20 | 株式会社富士通ゼネラル | Ｏｆｄｍ受信装置のタイミング検出方法及び装置 |
| ATE364271T1 (de) * | 2001-02-26 | 2007-06-15 | Juniper Networks Inc | Verfahren und vorrichtung zur effizienten und genauen grobzeitsynchronisierung in pulsdemodulatoren |
| US7062282B2 (en) * | 2002-07-19 | 2006-06-13 | Mediatek, Inc. | Method and apparatus for frequency synchronization in a digital transmission system |
-
2002
- 2002-02-27 JP JP2002050819A patent/JP3636145B2/ja not_active Expired - Fee Related
- 2002-06-14 WO PCT/JP2002/005940 patent/WO2002103947A1/ja active Application Filing
- 2002-06-14 EP EP02736095A patent/EP1396953A4/en not_active Withdrawn
- 2002-06-14 US US10/344,429 patent/US7336738B2/en not_active Expired - Fee Related
- 2002-06-14 CN CNB028025911A patent/CN1255963C/zh not_active Expired - Fee Related
Cited By (36)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003092561A (ja) * | 2001-09-18 | 2003-03-28 | Sony Corp | 受信装置及び受信方法 |
| JP2010119113A (ja) * | 2003-03-10 | 2010-05-27 | Panasonic Corp | Ｏｆｄｍ信号の受信装置 |
| US8743837B2 (en) | 2003-04-10 | 2014-06-03 | Qualcomm Incorporated | Modified preamble structure for IEEE 802.11A extensions to allow for coexistence and interoperability between 802.11A devices and higher data rate, MIMO or otherwise extended devices |
| US8611457B2 (en) | 2003-04-10 | 2013-12-17 | Qualcomm Incorporated | Modified preamble structure for IEEE 802.11A extensions to allow for coexistence and interoperability between 802.11A devices and higher data rate, MIMO or otherwise extended devices |
| JP2006526938A (ja) * | 2003-06-05 | 2006-11-24 | メッシュネットワークス インコーポレイテッド | 正確な飛行時間測定のために、ｏｆｄｍモデムにおける同期ポイントを決定するシステムおよび方法 |
| US8218427B2 (en) | 2003-12-27 | 2012-07-10 | Electronics And Telecommunications Research Institute | Preamble configuring method in the wireless LAN system, and a method for a frame synchronization |
| US10567207B2 (en) | 2003-12-27 | 2020-02-18 | Electronics And Telecommunications Research Institute | Preamble configuring method in the wireless LAN system, and a method for a frame synchronization |
| US10257011B2 (en) | 2003-12-27 | 2019-04-09 | Electronics And Telecommunications Research Institute | Preamble configuring method in the wireless LAN system, and a method for a frame synchronization |
| US9769002B2 (en) | 2003-12-27 | 2017-09-19 | Electronics And Telecommunications Research Institute | Preamble configuring method in the wireless LAN system, and a method for a frame synchronization |
| JP2007520167A (ja) * | 2004-01-28 | 2007-07-19 | クゥアルコム・インコーポレイテッド | フレーム同期取得および初期シンボルタイミング捕捉システムおよび方法 |
| JP2007520168A (ja) * | 2004-01-28 | 2007-07-19 | クゥアルコム・インコーポレイテッド | Ｏｆｄｍ受信器におけるタイミング推定 |
| US8724447B2 (en) | 2004-01-28 | 2014-05-13 | Qualcomm Incorporated | Timing estimation in an OFDM receiver |
| US8433005B2 (en) | 2004-01-28 | 2013-04-30 | Qualcomm Incorporated | Frame synchronization and initial symbol timing acquisition system and method |
| US7720106B2 (en) | 2004-03-31 | 2010-05-18 | Fujitsu Limited | Circuit for synchronizing symbols of OFDM signal |
| US8457232B2 (en) | 2004-05-27 | 2013-06-04 | Qualcomm Incorporated | Detecting the number of transmit antennas in wireless communication systems |
| KR100608540B1 (ko) | 2004-11-29 | 2006-08-03 | 한국전자통신연구원 | 직교 주파수 분할 다중화 시스템에서의 자동 이득 조정장치 |
| KR100749446B1 (ko) | 2004-11-30 | 2007-08-14 | 한국전자통신연구원 | 직교주파수 분할다중화 시스템에서 초기 동기 이전의 자동이득조절 방법 및 장치 |
| JP2006238367A (ja) * | 2005-02-28 | 2006-09-07 | Mitsubishi Electric Corp | 復調タイミング生成回路及び復調装置 |
| JP4523454B2 (ja) * | 2005-02-28 | 2010-08-11 | 三菱電機株式会社 | 復調タイミング生成回路及び復調装置 |
| US7881418B2 (en) | 2006-12-14 | 2011-02-01 | Nec Corporation | Device, method and program for detecting communication frame base point through blind processing |
| KR100827369B1 (ko) | 2007-03-07 | 2008-05-06 | 한국전자통신연구원 | 동기 획득 방법 및 장치 |
| US8457573B2 (en) | 2008-01-16 | 2013-06-04 | Thomson Licensing | Automatic gain control with state machine controller feedback |
| JP2011510558A (ja) * | 2008-01-16 | 2011-03-31 | トムソン ライセンシング | ステートマシン・コントローラのフィードバックを用いた自動利得制御 |
| US8537946B2 (en) | 2008-01-28 | 2013-09-17 | Kyocera Corporation | Wireless communication method, wireless communication system and base station |
| WO2009096393A1 (ja) * | 2008-01-28 | 2009-08-06 | Kyocera Corporation | 無線通信方法、無線通信システム、基地局 |
| WO2009096394A1 (ja) * | 2008-01-28 | 2009-08-06 | Kyocera Corporation | 無線通信方法、無線通信システム、基地局、移動局 |
| CN101981841A (zh) * | 2008-03-26 | 2011-02-23 | 京瓷株式会社 | 无线通信方法、无线通信系统、基站和移动台 |
| US8340237B2 (en) | 2008-03-26 | 2012-12-25 | Kyocera Corporation | Wireless communication method, wireless communication system, base station and mobile station |
| WO2009119768A1 (ja) * | 2008-03-26 | 2009-10-01 | 京セラ株式会社 | 無線通信方法、無線通信システム、基地局、移動局 |
| US8228894B2 (en) | 2008-08-12 | 2012-07-24 | Sony Corporation | Synchronization circuit, synchronization method, wireless communication apparatus, wireless communication method, and computer program |
| US8306160B2 (en) | 2008-09-09 | 2012-11-06 | Sony Corporation | Synchronization circuit and synchronization method, wireless communication device and wireless communication method, and computer program |
| JP2011259454A (ja) * | 2011-07-07 | 2011-12-22 | Qualcomm Incorporated | １またはそれ以上の受信器を備えた無線通信システムにおける統合パケット検出 |
| JP2013118673A (ja) * | 2013-01-25 | 2013-06-13 | Thomson Licensing | ステートマシン・コントローラのフィードバックを用いた自動利得制御 |
| US10254002B2 (en) | 2014-11-04 | 2019-04-09 | Mitsubishi Electric Corporation | Communication system, signal transfer method, and air conditioner |
| JP2020134146A (ja) * | 2019-02-13 | 2020-08-31 | 沖電気工業株式会社 | 測距装置及び測距システム |
| JP7251189B2 (ja) | 2019-02-13 | 2023-04-04 | 沖電気工業株式会社 | 測距装置及び測距システム |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1465152A (zh) | 2003-12-31 |
| US20040052319A1 (en) | 2004-03-18 |
| EP1396953A1 (en) | 2004-03-10 |
| CN1255963C (zh) | 2006-05-10 |
| US7336738B2 (en) | 2008-02-26 |
| JP3636145B2 (ja) | 2005-04-06 |
| EP1396953A4 (en) | 2007-05-02 |
| WO2002103947A1 (fr) | 2002-12-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3636145B2 (ja) | 復調タイミング生成回路および復調装置 | |
| US7397872B2 (en) | Automatic gain control circuit and method thereof and demodulation apparatus using the same | |
| USRE43670E1 (en) | Single-carrier to multi-carrier wireless architecture | |
| JP2989742B2 (ja) | ディジタル放送システムおよび該ディジタル放送用の送信システムならびに該ディジタル放送用の受信システム | |
| JPH0983590A (ja) | 復調装置 | |
| KR101468514B1 (ko) | 통신 시스템에서의 잔류 주파수 에러를 추정하는 방법 및 장치 | |
| US9124451B2 (en) | Frequency correction circuit, radio receiving apparatus, and frequency correction method | |
| JP3519291B2 (ja) | Ｏｆｄｍ通信装置及び方法 | |
| US7227834B1 (en) | Synchronizing pulse generating method and method of receiving OFDM signal | |
| JP4078883B2 (ja) | 受信装置、および端末装置 | |
| JP2007019985A (ja) | 受信装置 | |
| GB2353681A (en) | OFDM symbol synchronisation | |
| JP3544147B2 (ja) | Ｏｆｄｍ信号受信装置、ｏｆｄｍ信号通信システム及びその通信制御方法 | |
| JP2003018116A (ja) | 周波数オフセット検出回路および復調装置 | |
| JP2003018119A (ja) | 受信装置 | |
| JP2000201131A (ja) | Ｏｆｄｍ通信装置 | |
| CN1750432B (zh) | 天线方向调整方法和ofdm接收装置 | |
| JP3090137B2 (ja) | 直交周波数分割多重復調装置、及び直交周波数分割多重復調におけるシンボルの位相誤差の補正方法 | |
| JP2002232389A (ja) | Ｏｆｄｍ受信装置 | |
| JP2009089061A (ja) | 受信機及び周波数ホッピング同期方法 | |
| JP2001223668A (ja) | 受信タイミング検出回路、周波数オフセット補正回路、受信装置及びその受信方法 | |
| JP4057471B2 (ja) | 搬送波同期回路 | |
| JP2004112847A (ja) | Ｏｆｄｍ信号通信システム | |
| JP3678930B2 (ja) | Ｏｆｄｍ送信装置及びｏｆｄｍ送信方法 | |
| JP4287643B2 (ja) | Ｏｆｄｍ送信装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040907 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041108 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041214 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041227 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080114 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090114 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100114 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |