CN105337620A - 解码卡片发送的106k类型a信号的解码电路 - Google Patents

Abstract

本发明公开了一种解码ISO/IEC？14443协议中卡片发送的106K类型A信号的解码电路。它由一个预处理电路，最佳采样判决电路和一个主解码电路构成。其中预处理电路对输入的信号波形做预处理，然后把预处理后的波形送到最佳采样判决电路与主解码电路，最佳采样判决电路在接收到第一个比特波形时，判决最佳采样起始位置，送给主解码电路。主解码电路以最佳采样起始位置为起点，采样预处理后的波形，然后按比特周期对应的点数分段后，与标准的比特0，比特1，冲突比特和帧尾的波形进行比较，得到最后的解码结果。本发明能够改进读卡器的接收性能。

Description

解码卡片发送的106K类型A信号的解码电路

技术领域

本发明涉及数字通讯领域，特别是涉及一种解码ISO/IEC14443协议中卡片发送的106K类型A信号的解码电路。

背景技术

ISO/IEC14443协议(以下简称“协议”)中卡片发送的106K类型A信号，在去掉13.56M的载波后，得到的是用二进制开关键控(OOK)编码，经过847KHz副载波调制后形成的波形。其中比特1对应波形D(参见图1)，比特0对应波形E(参见图2)。波形D中，副载波信号在前半个比特周期有。波形E中，副载波信号在后半个比特周期有。另外，协议还定义了波形F(参见图3)，波形F中，副载波信号在整个比特周期内都没有。波形F对应的是一个数据帧的帧尾。而波形D除了对应比特1外还对应一个数据帧的帧头。

当两张卡片一个发波形D，一个发波形E时，在读卡器的接收端会形成冲突波形(参见图4)。在冲突波形中，整个比特周期内都有副载波信号。

上述4种波形的副载波波形都是矩形的，但实际发送与接收的电路中，所有器件都是带限的，所以矩形的波形就会变成类似于正弦波的波形，比如D波形就会变成类似图5所示的波形。当然，由于波形F中没有副载波信号，所以不存在波形变形。

由于无线信道以及电路中存在的噪声，实际接收到的信号波形还会叠加上一定程度的噪声。另外，由于接收机解调时普遍存在的180度相位模糊问题，造成解调后信号的高电平可能对应发送端的低电平，而解调后信号的低电平可能对应发送端的高电平的情况。

由于接收端模拟器件的局限性，当接收信号比较弱时，在一个比特周期内各个副载波波形的均值还会有很大的变化。

发明内容

本发明要解决的技术问题是提供一种解码ISO/IEC14443协议中卡片发送的106K类型A信号的解码电路，能够改进读卡器的接收性能。

为解决上述技术问题，本发明的解码ISO/IEC14443协议中卡片发送的106K类型A信号的解码电路，包括：

一预处理电路，对输入的副载波调制信号波形做预处理；输出预处理后的副载波调制信号波形；

一最佳采样判决电路，与所述预处理电路相连接，接收预处理电路输出的信号；在接收第一个比特波形时，判决最佳采样起始位置，输出最佳采样起始位置信号；

一主解码电路；与所述预处理电路和最佳采样判决电路相连接，以最佳采样起始位置信号为起点，采样预处理后的副载波调制信号波形，然后按比特周期对应的点数分段后，分别与ISO/IEC14443协议中规定的比特0，比特1，冲突比特和帧尾波形做相关运算，对计算结果再取绝对值，并且寻找绝对值的最大值，这个最大值所对应的标准波形的编码就是最后的解码结果。

本发明结构简单，实现容易，其中主解码电路通过相关逻辑运算能最大程度地区分各个标准波形，而最佳采样判决电路保证了主解码电路是用最佳的采样点上的值进行计算的。预处理电路更是能显著提高读卡器的接收性能，参见图7所示的预处理前的波形示意图，经过预处理后，输出得到图8所示的预处理后波形，从两个图的对比就可以看出，原先四个副载波倾斜往下的波形，经过预处理后，四个副载波变平了，这样就与图5所示的预期解码波形更加相符，从而能显著提高读卡器的接收性能。由于本质上解码原理是一致的，所以本发明同样也适用于其它用二进制开关键控(OOK)编码的幅度调制波形的解码。

附图说明

下面结合附图与具体实施方式对本发明作进一步详细的说明：

图1～3是ISO/IEC14443协议中卡片发送的类型A信号的D，E，F波形示意图。其中T表示一个比特持续的时间。

图4是当两张卡分别发波形D和波形E时，在读卡器的接收端形成的冲突波形。其中T表示一个比特持续的时间。

图5是经过带限器件后，D波形的示意图。其中T表示一个比特持续的时间。

图6是解码ISO/IEC14443协议中卡片发送的106K类型A信号的解码电路一实施例结构示意图。

图7是预处理前的信号波形示意图。

图8是预处理后的信号波形示意图。

具体实施方式

结合图6所示，所述解码ISO/IEC14443协议中卡片发送的106K类型A信号的解码电路，它的输入是副载波调制信号，它的解码输出有4种取值，分别是0，1，冲突比特和帧尾标志；该解码电路由一个预处理电路，一个最佳采样判决电路和一个主解码电路构成。

所述解码器电路解码的基本原理是把接收到的波形与4个标准波形做相关，哪个标准波形对应的相关值大，那么就判决为这个标准波形对应的码。由于接收机解调时普遍存在的180度相位模糊问题，所以这个相关计算的结果要取绝对值。

为了节省功耗，要求以上相关运算涉及的点的个数尽量少，根据奈奎斯特采样定律，为了有效采样信号，采样频率必须至少是信号频率的2倍。若按副载波频率的2倍采样，那么在图5中，采样到一个副载波周期波形的正负峰值，显然比采样到它的2个中间值，对之后的相关运算来说更有利，也就是更能区分开副载波调制波形是有还是没有。为了能采到每个副载波周期内的正负峰值，就需要寻找最佳采样起始点。

所述解码器电路是在接收帧头波形的阶段，通过最佳采样判决电路，实现上述功能的。由于帧头波形是固定的D波形，那么就把接收信号与D波形做相关，并且取其绝对值，如果绝对值超过阈值1，那么就说明接近最佳采样点了，于是就在此后的P时间段内找此绝对值的最大值，其中阈值I大于0，它根据接收信号的质量调整，P大于1个输入数据周期，小于半个信号比特周期。找到最大值后，那么这个最大值所对应的采样位置就是能采到副载波周期波形的正负峰值的位置。并且由于是与D波形做相关的最大值，那么这个位置也一定是比特周期的边界。最后把这个最大值所对应的位置，作为最佳采样起始位置送到主解码电路。

主解码电路就按照解码的基本原理，以此最佳采样起始位置为起点，采样接收到的信号波形，然后按比特周期分段后，分别与标准的比特0，比特1，冲突比特和帧尾波形做相关运算，计算结果再取绝对值，并且寻找绝对值的最大值，这个最大值所对应的标准波形的编码就是最后的解码结果。

最后，为了避免一个比特周期内各个副载波波形的均值大的变化造成的相关值计算错误，在整个电路的一开始，加入预处理电路，对输入信号做微分运算。这样，类似于常数特性的均值的缓慢变化就在微分后被大幅削弱了，而类似于正弦波的副载波调制信号，因为正弦波的微分是余弦波，所以它被完整的保留了下来。正弦波形和余波形的差别仅仅是一个常数的延迟，所以预处理后的波形与原始接到的波形相差仅仅是一个固定延迟，这对后续解码没有实质影响。

以上通过具体实施方式对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。

Claims (3)

1.一种解码ISO/IEC14443协议中卡片发送的106K类型A信号的解码电路，其特征在于，包括：

一预处理电路，对输入的副载波调制信号波形做预处理；输出预处理后的副载波调制信号波形；

一最佳采样判决电路，与所述预处理电路相连接，接收预处理电路输出的信号；在接收第一个比特波形时，判决最佳采样起始位置，输出最佳采样起始位置信号；

一主解码电路；与所述预处理电路和最佳采样判决电路相连接，以所述最佳采样起始位置信号为起点，采样预处理后的副载波调制信号波形，然后按比特周期对应的点数分段后，分别与ISO/IEC14443协议中规定的比特0，比特1，冲突比特和帧尾波形做相关运算，对计算结果再取绝对值，并且寻找绝对值的最大值，这个最大值所对应的标准波形的编码就是最后的解码结果。

2.如权利要求1中所述的解码电路，其特征在于：所述预处理电路对输入的信号做微分，微分运算的结果作为预处理后的信号波形。

3.如权利要求1中所述的解码电路，其特征在于：所述最佳采样判决电路不断地计算输入的信号波形与ISO/IEC14443协议中规定的帧头波形的相关值的绝对值，当该绝对值大于阈值I时，就在此后的P时间段内，寻找绝对值的最大值所对应的点的位置，这个位置就作为最佳采样起始位置信号输出；其中阈值I是一个大于0的数，P大于1个输入数据周期，小于半个信号比特周期。