TWI498907B - 連接器的控制方法、連接器與記憶體儲存裝置 - Google Patents

連接器的控制方法、連接器與記憶體儲存裝置 Download PDF

Info

Publication number
TWI498907B
TWI498907B TW102100464A TW102100464A TWI498907B TW I498907 B TWI498907 B TW I498907B TW 102100464 A TW102100464 A TW 102100464A TW 102100464 A TW102100464 A TW 102100464A TW I498907 B TWI498907 B TW I498907B
Authority
TW
Taiwan
Prior art keywords
signal
oscillator
clock signal
connector
detection window
Prior art date
Application number
TW102100464A
Other languages
English (en)
Other versions
TW201428753A (zh
Inventor
Chih Ming Chen
Ming Hui Tseng
Original Assignee
Phison Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Phison Electronics Corp filed Critical Phison Electronics Corp
Priority to TW102100464A priority Critical patent/TWI498907B/zh
Priority to US13/787,773 priority patent/US8897093B2/en
Publication of TW201428753A publication Critical patent/TW201428753A/zh
Application granted granted Critical
Publication of TWI498907B publication Critical patent/TWI498907B/zh

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/148—Details of power up or power down circuits, standby circuits or recovery circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/023—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in clock generator or timing circuitry
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/028—Detection or location of defective auxiliary circuits, e.g. defective refresh counters with adaption or trimming of parameters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4076—Timing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
    • G11C5/066—Means for reducing external access-lines for a semiconductor memory clip, e.g. by multiplexing at least address and data signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G11C7/222—Clock generating, synchronizing or distributing circuits within memory device

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Description

連接器的控制方法、連接器與記憶體儲存裝置
本發明是有關於一種連接器的控制方法，且特別是有關於一種包括至少兩個振盪器的連接器，此連接器的控制方法，以及配置有此連接器的記憶體儲存裝置。
數位相機、行動電話與MP3播放器在這幾年來的成長十分迅速，使得消費者對儲存媒體的需求也急速增加。由於可複寫式非揮發性記憶體模組(例如，快閃記憶體)具有資料非揮發性、省電、體積小，以及無機械結構等特性，所以非常適合內建於上述所舉例的各種可攜式多媒體裝置中。
一般來說，可複寫式非揮發性記憶體模組是由一個記憶體控制器來控制，並且記憶體控制器會透過一個連接器耦接至一個主機系統。根據此連接器所符合的標準，通常連接器的操作狀態至少會包括啟動狀態與一個非啟動狀態。在啟動狀態中，主機系統可以存取此可複寫式非揮發性記憶體模組。在非啟動狀態中，記憶體控制器可以關閉其部份的元件或功能，藉此節省功率的消耗。在非啟動狀態中，連接器會持續地接收來自主機系統的訊號，並且判斷此訊號是否為一個喚醒訊號。若連接器接收到來自主機系統的一個喚醒訊號，則連接器會回復至啟動狀態。此連接器會包括一個振盪器，其會提供一個時脈訊號讓連接器 來偵測喚醒訊號。在非啟動狀態中，此振盪器會消耗了大多數的功率。因此，如何在非啟動狀態下進一步節省連接器消耗的功率，為此領域研究人員所關心的議題。
本發明的範例實施例中提出一種連接器的控制方法，以及使用此方法的連接器與記憶體儲存裝置，可以節省連接器消耗的功率。
本發明一範例實施例提出一種連接器的控制方法，包括：取得連接器中第一振盪器所產生的第一時脈訊號；取得連接器中第二振盪器所產生的第二時脈訊號，其中第一振盪器的頻率偏移量小於第二振盪器的頻率偏移量；根據第一時脈訊號與第二時脈訊號校正對應於第二時脈訊號的偵測視窗資訊；關閉第一振盪器；接收一訊號串，此訊號串包括第一訊號；以及根據校正後的偵測視窗資訊與第二時脈訊號產生一偵測視窗並且根據偵測視窗判斷第一訊號是否為突發訊號。
在一範例實施例中，上述根據第一時脈訊號與第二時脈訊號校正對應於第二時脈訊號的偵測視窗資訊的步驟包括：根據第一時脈訊號計數至第一計數值，並且同時根據第二時脈訊號持續更新第二計數值；以及根據第一計數值與第二計數值產生一視窗時脈數。上述根據校正後的偵測視窗資訊與第二時脈訊號產生偵測視窗的步驟包括：將根據第二時脈訊號計數視窗時脈數的時間區間設定為偵測視 窗。
在一範例實施例中，上述的控制方法更包括：根據上述的偵測視窗判斷訊號串是否包括至少部分的預設訊號；以及若訊號串包括至少部分的預設訊號，啟動第一振盪器並且改變連接器的操作狀態從非啟動狀態至啟動狀態。
在一範例實施例中，上述的預設訊號為喚醒訊號或重置訊號。
在一範例實施例中，上述的喚醒訊號包括突發訊號與間隔訊號，重置訊號包括突發訊號與間隔訊號，並且重置訊號中間隔訊號的長度大於喚醒訊號中間隔訊號的長度。
在一範例實施例中，上述的突發訊號、喚醒訊號與重置訊號符合頻外訊號的規範。
在一範例實施例中，上述關閉第一振盪器的步驟包括：接收來自記憶體控制器的一個指令；以及在記憶體控制器進入省電模式以後，根據此指令關閉第一振盪器。
在一範例實施例中，上述判斷第一訊號是否為突發訊號的步驟之前，此控制方法更包括；判斷訊號串的強度等級是否大於一個預設強度；若訊號串的強度等級大於預設強度。
以另外一個角度來說，本發明一範例實施例提出一種連接器，包括：第一振盪器、第二振盪器、電力管理電路與確認電路。第一振盪器是用以提供第一時脈訊號；第二振盪器是用以提供第二時脈訊號。其中第一振盪器的頻率偏移量小於第二振盪器的頻率偏移量。電力管理電路是耦 接至第一振盪器與第二振盪器，用以接收第一時脈訊號與第二時脈訊號，根據第一時脈訊號與第二時脈訊號校正對應於第二時脈訊號的偵測視窗資訊，並且關閉第一振盪器。確認電路是耦接至電力管理電路與第二振盪器，用以接收一訊號串，其包括第一訊號。確認電路也用以根據校正後的偵測視窗資訊與第二時脈訊號產生一個偵測視窗並且根據偵測視窗判斷第一訊號是否為突發訊號。
在一範例實施例中，上述電力管理電路根據第一時脈訊號與第二時脈訊號校正對應於第二時脈訊號的偵測視窗資訊的操作包括：電力管理電路根據第一時脈訊號計數至第一計數值，並且同時根據第二時脈訊號持續更新第二計數值；以及，電力管理電路根據第一計數值與第二計數值產生一個視窗時脈數。上述確認電路根據校正後的偵測視窗資訊與第二時脈訊號產生偵測視窗的操作包括：確認電路將根據第二時脈訊號計數視窗時脈數的時間區間設定為偵測視窗。
在一範例實施例中，上述的連接器更包括狀態控制器，其是耦接至確認電路與電力管理電路。上述的確認電路更用以根據偵測視窗判斷訊號串是否包括至少部分的預設訊號。若訊號串包括至少部分的預設訊號，電力管理電路用以啟動第一振盪器並且狀態控制器用以改變連接器的操作狀態從非啟動狀態至啟動狀態。
在一範例實施例中，上述電力管理電路關閉第一振盪器的操作包括：電力管理電路接收來自一個記憶體控制器 的一個指令；以及在記憶體控制器進入省電模式以後，電力管理電路根據此指令關閉第一振盪器。
在一範例實施例中，上述的連接器更包括一訊號偵測器，其是耦接至確認電路，用以接收訊號串並且判斷訊號串的強度等級是否大於一個預設強度。若訊號串的強度等級大於預設強度，訊號偵測器會傳送訊號串至確認電路。
以另外一個角度來說，本發明一範例實施例提出一種記憶體儲存裝置，包括連接器、可複寫式非揮發性記憶體模組與記憶體控制器。連接器是用以耦接至一個主機系統，並且接收來自主機系統的訊號串，其包括第一訊號。可複寫式非揮發性記憶體模組包括多個實體抹除單元。記憶體控制器是耦接至連接器與可複寫式非揮發性記憶體模組。此連接器包括第一振盪器、第二振盪器、電力管理電路與確認電路。第一振盪器是用以提供第一時脈訊號；第二振盪器是用以提供第二時脈訊號。其中第一振盪器的頻率偏移量小於第二振盪器的頻率偏移量。電力管理電路是耦接至第一振盪器與第二振盪器，用以接收第一時脈訊號與第二時脈訊號，根據第一時脈訊號與第二時脈訊號校正對應於第二時脈訊號的偵測視窗資訊，並且關閉第一振盪器。確認電路是耦接至電力管理電路與第二振盪器，用以接收一訊號串，其包括第一訊號。確認電路也用以根據校正後的偵測視窗資訊與第二時脈訊號產生一個偵測視窗並且根據偵測視窗判斷第一訊號是否為突發訊號。
基於上述，本發明實施例提出的控制方法、連接器與 記憶體儲存裝置，可藉由一個振盪器校正另一個振盪器，使功耗較高的振盪器可以被關閉，藉此降低連接器的功耗。
為讓本發明之上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
一般而言，記憶體儲存裝置(亦稱，記憶體儲存系統)包括可複寫式非揮發性記憶體模組與控制器(亦稱，控制電路)。通常記憶體儲存裝置是與主機系統一起使用，以使主機系統可將資料寫入至記憶體儲存裝置或從記憶體儲存裝置中讀取資料。
圖1A是根據一範例實施例所繪示的主機系統與記憶體儲存裝置。
請參照圖1A，主機系統1000一般包括電腦1100與輸入/輸出(input/output,I/O)裝置1106。電腦1100包括微處理器1102、隨機存取記憶體(random access memory,RAM)1104、系統匯流排1108與資料傳輸介面1110。輸入/輸出裝置1106包括如圖1B的滑鼠1202、鍵盤1204、顯示器1206與印表機1208。必須瞭解的是，圖1B所示的裝置非限制輸入/輸出裝置1106，輸入/輸出裝置1106可更包括其他裝置。
在本發明實施例中，記憶體儲存裝置100是透過資料傳輸介面1110與主機系統1000的其他元件耦接。藉由微處理器1102、隨機存取記憶體1104與輸入/輸出裝置1106的運作可將資料寫入至記憶體儲存裝置100或從記憶體儲 存裝置100中讀取資料。例如，記憶體儲存裝置100可以是如圖1B所示的隨身碟1212、記憶卡1214或固態硬碟(Solid State Drive,SSD)1216等的可複寫式非揮發性記憶體儲存裝置。
一般而言，主機系統1000為可實質地與記憶體儲存裝置100配合以儲存資料的任意系統。雖然在本範例實施例中，主機系統1000是以電腦系統來作說明，然而，在本發明另一範例實施例中主機系統1000可以是數位相機、攝影機、通信裝置、音訊播放器或視訊播放器等系統。例如，在主機系統為數位相機(攝影機)1310時，可複寫式非揮發性記憶體儲存裝置則為其所使用的SD卡1312、MMC卡1314、記憶棒(memory stick)1316、CF卡1318或嵌入式儲存裝置1320(如圖1C所示)。嵌入式儲存裝置1320包括嵌入式多媒體卡(Embedded MMC,eMMC)。值得一提的是，嵌入式多媒體卡是直接耦接於主機系統的基板上。
圖2是繪示圖1A所示的記憶體儲存裝置的概要方塊圖。
請參照圖2，記憶體儲存裝置100包括連接器102、記憶體控制器104與可複寫式非揮發性記憶體模組106。
在本範例實施例中，連接器102是相容於序列先進附件(Serial Advanced Technology Attachment,SATA)標準。然而，必須瞭解的是，本發明不限於此，連接器102亦可以是符合並列先進附件(Parallel Advanced Technology Attachment,PATA)標準、電氣和電子工程師協會(Institute of Electrical and Electronic Engineers,IEEE)1394標準、高速周邊零件連接介面(Peripheral Component Interconnect Express,PCI Express)標準、通用序列匯流排(Universal Serial Bus,USB)標準、安全數位(Secure Digital,SD)介面標準、超高速一代(Ultra High Speed-I，UHS-I)介面標準、超高速二代(Ultra High Speed-II，UHS-II)介面標準、記憶棒(Memory Stick,MS)介面標準、多媒體儲存卡(Multi Media Card,MMC)介面標準、崁入式多媒體儲存卡(Embedded Multimedia Card，eMMC)介面標準、通用快閃記憶體(Universal Flash Storage，UFS)介面標準、小型快閃(Compact Flash,CF)介面標準、整合式驅動電子介面(Integrated Device Electronics,IDE)標準或其他適合的標準。
記憶體控制器104用以執行以硬體型式或韌體型式實作的多個邏輯閘或控制指令，並且根據主機系統1000的指令在可複寫式非揮發性記憶體模組106中進行資料的寫入、讀取與抹除等運作。
可複寫式非揮發性記憶體模組106是耦接至記憶體控制器104，並且用以儲存主機系統1000所寫入之資料。可複寫式非揮發性記憶體模組106具有實體抹除單元304(0)~304(R)。例如，實體抹除單元304(0)~304(R)可屬於同一個記憶體晶粒(die)或者屬於不同的記憶體晶粒。每一實體抹除單元分別具有複數個實體程式化單元，並且屬於同一個實體抹除單元之實體程式化單元可被獨立地寫入 且被同時地抹除。例如，每一實體抹除單元是由128個實體程式化單元所組成。然而，必須瞭解的是，本發明不限於此，每一實體抹除單元是可由64個實體程式化單元、256個實體程式化單元或其他任意個實體程式化單元所組成。
更詳細來說，實體抹除單元為抹除之最小單位。亦即，每一實體抹除單元含有最小數目之一併被抹除之記憶胞。實體程式化單元為程式化的最小單元。即，實體程式化單元為寫入資料的最小單元。每一實體程式化單元通常包括資料位元區與冗餘位元區。資料位元區包含多個實體存取位址用以儲存使用者的資料，而冗餘位元區用以儲存系統的資料(例如，控制資訊與錯誤更正碼)。在本範例實施例中，每一個實體程式化單元的資料位元區中會包含4個實體存取位址，且一個實體存取位址的大小為512位元組(byte,B)。然而，在其他範例實施例中，資料位元區中也可包含8個、16個或數目更多或更少的實體存取位址，本發明並不限制實體存取位址的大小以及個數。例如，實體抹除單元為實體區塊，並且實體程式化單元為實體頁面或實體扇。
在本範例實施例中，可複寫式非揮發性記憶體模組106為多階記憶胞(Multi Level Cell,MLC)NAND型快閃記憶體模組，即一個記憶胞中可儲存至少2個位元資料。然而，本發明不限於此，可複寫式非揮發性記憶體模組106亦可是單階記憶胞(Single Level Cell,SLC)NAND型快閃記憶體模組、複數階記憶胞(Trinary Level Cell,TLC) NAND型快閃記憶體模組、其他快閃記憶體模組或其他具有相同特性的記憶體模組。
圖3是根據一範例實施例所繪示之記憶體控制器的概要方塊圖。
請參照圖3，記憶體控制器104包括記憶體管理電路202、主機介面204與記憶體介面206。
記憶體管理電路202用以控制記憶體控制器104的整體運作。具體來說，記憶體管理電路202具有多個控制指令，並且在記憶體儲存裝置100運作時，此些控制指令會被執行以進行資料的寫入、讀取與抹除等運作。
在本範例實施例中，記憶體管理電路202的控制指令是以韌體型式來實作。例如，記憶體管理電路202具有微處理器單元(未繪示)與唯讀記憶體(未繪示)，並且此些控制指令是被燒錄至此唯讀記憶體中。當記憶體儲存裝置100運作時，此些控制指令會由微處理器單元來執行以進行資料的寫入、讀取與抹除等運作。
在本發明另一範例實施例中，記憶體管理電路202的控制指令亦可以程式碼型式儲存於可複寫式非揮發性記憶體模組106的特定區域(例如，記憶體模組中專用於存放系統資料的系統區)中。此外，記憶體管理電路202具有微處理器單元(未繪示)、唯讀記憶體(未繪示)及隨機存取記憶體(未繪示)。特別是，此唯讀記憶體具有驅動碼，並且當記憶體控制器104被致能時，微處理器單元會先執行此驅動碼段來將儲存於可複寫式非揮發性記憶體模組106中之控 制指令載入至記憶體管理電路202的隨機存取記憶體中。之後，微處理器單元會運轉此些控制指令以進行資料的寫入、讀取與抹除等運作。
此外，在本發明另一範例實施例中，記憶體管理電路202的控制指令亦可以一硬體型式來實作。例如，記憶體管理電路202包括微控制器、記憶體管理單元、記憶體寫入單元、記憶體讀取單元、記憶體抹除單元與資料處理單元。記憶體管理單元、記憶體寫入單元、記憶體讀取單元、記憶體抹除單元與資料處理單元是耦接至微控制器。其中，記憶體管理單元用以管理可複寫式非揮發性記憶體模組106的實體抹除單元；記憶體寫入單元用以對可複寫式非揮發性記憶體模組106下達寫入指令以將資料寫入至可複寫式非揮發性記憶體模組106中；記憶體讀取單元用以對可複寫式非揮發性記憶體模組106下達讀取指令以從可複寫式非揮發性記憶體模組106中讀取資料；記憶體抹除單元用以對可複寫式非揮發性記憶體模組106下達抹除指令以將資料從可複寫式非揮發性記憶體模組106中抹除；而資料處理單元用以處理欲寫入至可複寫式非揮發性記憶體模組106的資料以及從可複寫式非揮發性記憶體模組106中讀取的資料。
主機介面204是耦接至記憶體管理電路202並且用以接收與識別主機系統1000所傳送的指令與資料。也就是說，主機系統1000所傳送的指令與資料會透過主機介面204來傳送至記憶體管理電路202。在本範例實施例中，主 機介面204是相容於SATA標準。然而，必須瞭解的是本發明不限於此，主機介面204亦可以是相容於PCI Express標準、USB標準、SD標準、UHS-I標準、UHS-II標準、MS標準、MMC標準、eMMC標準、UFS標準、CF標準、IDE標準或其他適合的資料傳輸標準。
記憶體介面206是耦接至記憶體管理電路202並且用以存取可複寫式非揮發性記憶體模組106。也就是說，欲寫入至可複寫式非揮發性記憶體模組106的資料會經由記憶體介面206轉換為可複寫式非揮發性記憶體模組106所能接受的格式。
在本發明一範例實施例中，記憶體控制器104還包括緩衝記憶體252、電源管理電路254與錯誤檢查與校正電路256。
緩衝記憶體252是耦接至記憶體管理電路202並且用以暫存來自於主機系統1000的資料與指令或來自於可複寫式非揮發性記憶體模組106的資料。
電源管理電路254是耦接至記憶體管理電路202並且用以控制記憶體儲存裝置100的電源。
錯誤檢查與校正電路256是耦接至記憶體管理電路202並且用以執行錯誤檢查與校正程序以確保資料的正確性。具體來說，當記憶體管理電路202從主機系統1000中接收到寫入指令時，錯誤檢查與校正電路256會為對應此寫入指令的資料產生對應的錯誤檢查與校正碼(Error Checking and Correcting Code,ECC Code)，並且記憶體管 理電路202會將對應此寫入指令的資料與對應的錯誤檢查與校正碼寫入至可複寫式非揮發性記憶體模組106中。之後，當記憶體管理電路202從可複寫式非揮發性記憶體模組106中讀取資料時會同時讀取此資料對應的錯誤檢查與校正碼，並且錯誤檢查與校正電路256會依據此錯誤檢查與校正碼對所讀取的資料執行錯誤檢查與校正程序。
圖4是根據一範例實施例繪示連接器的方塊圖。
請參照圖4，連接器102包括狀態控制器410、訊號偵測器420、確認電路430、第一振盪器440、第二振盪器450與電力管理電路460。
狀態控制器410是用以控制連接器102的操作狀態。當主機系統1000正在存取記憶體儲存裝置100時，連接器102的操作狀態為啟動狀態。反之，若主機系統1000沒有要存取記憶體儲存裝置100，則狀態控制器410可以控制連接器102進入一個非啟動狀態。在非啟動狀態中，記憶體控制器104可以關閉其中部份的電路，藉此節省功率的消耗。另一方面，當連接器102在非啟動狀態時，若主機系統1000傳送一個預設訊號給連接器102，則狀態控制器430會改變連接器102的操作狀態為啟動狀態。例如，若連接器102相容於SATA標準，則連接器102的操作狀態包括啟動(active)狀態及一非啟動狀態，其中非啟動狀態可包含一部分(partial)狀態或一睡眠(slumber)狀態或兩者皆俱；並且預設訊號可以是喚醒訊號或是重置訊號。若主機系統1000傳送了一個喚醒訊號或是重置訊號給連接器 102，則連接器102會從部份狀態或睡眠狀態回復為啟動狀態。一般來說，睡眠狀態的省電效果比部分狀態的省電效果好，但從睡眠狀態回復為啟動狀態所需的時間比從部份狀態回復為啟動狀態的時間長。
訊號偵測器420會接收來自於主機系統1000的訊號串401。訊號串401可包括一或多個訊號。訊號偵測器420是用以偵測訊號串401的強度等級(power level)。在連接器102的操作狀態為非啟動狀態時，若訊號偵測器420偵測到訊號串401中有一個訊號的強度等級高於一個預設強度，則訊號偵測器420會將訊號串401傳送給確認電路430。相反的，若訊號串401中沒有任一訊號的強度等級高於預設強度，則訊號偵測器420並不會將訊號串401傳送給確認電路430。其中，在本範例實施例中，訊號偵測器420可為載波靜噪電路(carrier squelch circuit)、雜訊靜噪電路(noise squelch circuit)或其他類型的訊號偵測電路。
確認電路430是用以判斷訊號串401中是否包括至少部份的預設訊號。在此範例實施例中，訊號串401符合頻外訊號(out-of-band signaling,OOB-signaling)的規範，並且預設訊號為喚醒訊號或是重置訊號。而頻外訊號是一種資料樣式(data pattern)，其中定義了間隔(gap)訊號與突發(burst)訊號。突發訊號的振幅會以一個頻率(例如，1.5G赫茲)上下震動，而間隔訊號的振幅則維持不變。突發訊號與間隔訊號會組成喚醒訊號與重置訊號。確認電路430會偵測訊號串401中的間隔訊號與突發訊號以判斷訊號串401 中是否包括至少部份的喚醒訊號或重置訊號。若確認電路430判斷訊號串401中包括了部份的喚醒訊號或重置訊號，則確認電路430會驅動狀態控制器410使連接器102的操作狀態被改變至啟動狀態。以下會再詳細說明喚醒訊號與重置訊號。
第一振盪器440會提供一個第一時脈訊號；第二振盪器450會提供一個第二時脈訊號。在此範例實施例中，第二振盪器450為電阻電容式振盪器(RC oscillator)，但第二振盪器450亦可為電感電容共鳴器(LC resonator)、環式震盪器(Ring Oscillator)、弛緩振盪器(Relaxation oscillator)、或多諧振盪器(Multivibrator oscillator)，本發明並不在此限。特別的是，第一振盪器440的頻率偏移量會小於第二振盪器450的頻率偏移量(或第一振盪器440的頻率穩定性高於第二振盪器450的頻率穩定性)或第一振盪器440的功耗大於第二振盪器450的功耗。舉例來說，第一振盪器440會提供某一特定頻率的第一時脈訊號，並且第一時脈訊號的頻率並不會偏移此特定頻率超過5個百分點；第二振盪器450是提供另一個特定頻率的第二時脈訊號，但第二時脈訊號可能會偏移此另一特定頻率20個百分點。然而，在另一範例實施例中，第一振盪器440與第二振盪器450可以有不同的頻率偏移量，本發明並不在此限。
第一時脈訊號或第二時脈訊號會被傳送至確認電路430，並且確認電路430會根據第一時脈訊號或第二時脈訊號以偵測訊號串401中的一個突發訊號。
圖5A是根據一範例實施例繪示一個突發訊號的示意圖。
請參照圖5A，在此假設訊號串401中包括了突發訊號510。在頻外訊號的規範中，突發訊號510可以由四個對準(align)訊號520或是四個預定字元組訊號所組成。例如，預定字元組訊號為D24.3特性訊號530。對準訊號520或是D24.3特性訊號530中每一個子訊號的長度是整數個單位區間(unit interval)(例如，單位區間540)。因此，如圖5所示，突發訊號510的長度為160個單位區間。在SATA的規範中，連接器102與主機系統1000之間的傳輸速率可以是1.5G Hz、3G Hz或是6G Hz。在此假設連接器102與主機系統1000之間的傳輸速率是1.5G Hz(但不以此為限)，因此一個單位區間是1/1.5G秒。換言之，突發訊號510的長度約是160＊ 1/1.5G=106.7 nS(nano second)。確認電路430會將第一時脈訊號或第二時脈訊號當作一個參考時脈，並且根據一個偵測視窗資訊來產生偵測視窗550。例如，偵測視窗資訊包括了一個偵測視窗的時脈數，而確認電路430根據第一時脈訊號或第二時脈訊號計數此時脈數的時間區間即是偵測視窗550。偵測視窗550是用來判斷突發訊號510是否為一個符合OOB規範的突發訊號。舉例來說，若確認電路430判斷突發訊號510的長度小於一個第一臨界值或是大於一個第二臨界值，則確認電路430會判斷突發訊號510並不是符合OOB規範的突發訊號。
圖5B是根據一範例實施例繪示喚醒訊號與重置訊號的示意圖。
請參照圖5B，在頻外訊號的規範中，喚醒訊號560(亦被稱為COMWAKE訊號)至少包括6個突發訊號562a~562f與6個間隔訊號564a~564f；而重置訊號570(亦被稱為RESET訊號)也會包括6個突發訊號572a~572f與6個間隔訊號574a~574f。突發訊號562a~562f的長度會等於突發訊號572a~572f的長度，但間隔訊號574a~574f的長度會大於間隔訊號564a~564f的長度。確認電路430會產生長度不同的偵測視窗來判斷訊號串401中的突發訊號與間隔訊號。值得注意的是，若確認電路430判斷訊號串401中包括了部份的預設訊號(例如，4個以上的突發訊號或4個以上的間隔訊號或兩者皆需具有)，確認電路430便會驅動狀態控制器410改變連接器102的操作狀態為啟動狀態。舉例來說，若確認電路430偵側到了突發訊號562a~562d與間隔訊號564a~564d或是偵測到了突發訊號572a~572d與間隔訊號574a~574d，則連接器102的操作狀態都會被改變為啟動狀態。值得說明的是，在本範例實施例中，確認電路430對突發訊號的判定可只要偵測一訊號叢集(signal cluster)之時間長度是否為一預設值，若符合，則可判定其為突發訊號，而無需去分析此訊號叢集是否包括四個對準(align)訊號520或是四個預定字元組訊號。
請參照回圖4與圖5A。在此範例實施例中，當連接器102的控制狀態為非啟動狀態時，電力管理電路460會 關閉第一振盪器440，確認電路430會根據第二時脈訊號偵測突發訊號並且判斷訊號串401中是否包括部份的喚醒訊號或重置訊號。由於第二時脈訊號的頻率偏移量大於第一時脈訊號的頻率偏移量，因此若確認電路430使用第二時脈訊號作為參考時脈，則偵測視窗550的長度可能會有一誤差，使得確認電路430不能準確地判斷突發訊號510的長度是否符合OOB的規範。因此，電力管理電路430會根據第一時脈訊號與第二時脈訊號來校正對應於第二時脈訊號的偵測視窗資訊，並且根據校正後的偵測視窗資訊與第二時脈訊號來產生偵測視窗550。
具體來說，電力管理電路460接收第一振盪器440產生的第一時脈訊號，並且接收第二振盪器450產生的第二時脈訊號。電力管理電路460會根據第一時脈訊號計數(count)至一個第一計數值(例如，4000次，但不以此為限)，同時根據第二時脈訊號持續更新一個第二計數值。由於第一時脈訊號相對地較準確，電力管理電路460可以假設根據第一時脈訊號計數至第一計數值時已經過了一個固定時間。而第二計數值則表示根據第二時脈訊號在此固定時間內計數的次數。舉例來說，第二振盪器450是用以提供頻率為200MHz的第二時脈訊號，上述的固定時間為1 mS，並且在經過此固定時間後第二計數值為220000。因此，電力管理電路460便可以判斷第二時脈訊號有10%的誤差；若校正前偵測視窗550的時脈數為200，則校正後的時脈數為220。換句話說，電力管理電路460會根據第一計數 值與第二計數值產生一個視窗時脈數。並且，電力管理電路460會將根據第二時脈訊號計數此視窗時脈數的一個時間區間設定為偵測視窗550。然而，本發明並不限制此視窗時脈數，即，並不限制偵測視窗550的長度為多少。
在一範例實施例中，電力管理電路460是在開機以後便校正偵測視窗資訊。然而，電力管理電路460也可以在連接器102進入非啟動狀態時校正偵測視窗資訊，本發明並不在此限。此外，在另一範例實施例中，校正偵測視窗資訊的步驟也可以由記憶體控制器104來執行，本發明並不在此限。
在連接器102進入非啟動狀態以後，電力管理電路460會關閉第一振盪器440。由於第一時脈訊號還會提供給其他的電子元件，因此在一範例實施例中，若記憶體控制器104判斷可以關閉第一振盪器440時，記憶體控制器104會傳送一個訊號給電力管理電路460。在記憶體控制器104進入一個省電模式(power down mode)以後，電力管理電路460會根據此訊號關閉第一振盪器440。在省電模式中，記憶體控制器104會關閉其中多數的電路或功能。然而，電力管理電路460也可以在其他時間點關閉第一振盪器440，本發明並不在此限。
在第一振盪器440被關閉以後，確認電路430會根據第二時脈訊號以及校正後的偵測視窗資訊來產生偵測視窗550。確認電路430會根據偵測視窗550判斷訊號串401中的一個訊號是否為符合OOB規範的突發訊號。確認電 路430也會根據偵測視窗550判斷訊號串401中是否包括部份的預設訊號。若確認電路430判斷訊號串401中包括了部份的預設訊號，則確認電路430會傳送一個訊號給狀態控制器410。狀態控制器410在接收到此訊號以後會改變連接器102的操作狀態從非啟動狀態至啟動狀態，並且電力管理電路460會啟動第一振盪器440。在啟動狀態中，確認電路430是根據第一時脈訊號來運作。
在此範例實施例中，連接器102是配置在記憶體儲存裝置100中。然而，在其他範例實施例中，連接器102也可以配置在硬碟、網路設備、光碟機、任意形式的嵌入式系統、或是其他電子裝置，本發明並不在此限。
圖6是根據一範例實施例繪示系統流程的示意圖。
請參照圖6，在步驟S602中，記憶體儲存裝置100會開機或是接收到來自於主機系統1000的一個供應電源。
在步驟S602中，電力管理電路460(或是記憶體控制器104)根據第一時脈訊號與第二時脈訊號校正對應於第二時脈訊號的偵測視窗資訊。
在步驟S606中，連接器102會進入啟動狀態。
在步驟S608中，記憶體控制器104判斷是否要進入非啟動狀態。記憶體控制器104可以根據主機系統1000的指示進入非啟動狀態，也可以由記憶體控制器104本身決定進入非啟動狀態，本發明並不在此限。
在步驟S610，連接器102會進入非啟動狀態。此時電力管理電路460可關掉連接器102中部份的電路，例如鎖 相迴路(phase-locked loops，PLL)。
在步驟S612，訊號偵測器420持續地接收來自主機系統1000的訊號串，並且判斷此訊號串的強度等級(例如振幅)是否高於一個預設強度。
若步驟S612的結果為”是”，在步驟S614中，確認電路430會根據第二時脈訊號判斷上述的訊號串中是否有部份的預設訊號。若步驟S614的結果為”是”，在步驟620中，電力管理電路460會啟動第一振盪器440，並且連接器102會進入啟動狀態(回到步驟S606)。
若步驟S612的結果為”否”或是步驟S614的結果為”否”，在步驟S616中，記憶體控制器104會判斷是否要關閉第一振盪器440。若步驟S616的結果為”否”，則回到步驟S612。
若步驟S616的結果為”是”，則在步驟S618中，電力管理電路460會關閉第一振盪器440。
然而，圖6各步驟已詳細說明如上，在此便不再贅述。
圖7是根據一範例實施例繪示連接器的控制方法的流程圖。
請參照圖7，在步驟S702中，接收第一振盪器所產生的第一時脈訊號。在步驟S704中，接收第二振盪器所產生的第二時脈訊號。在步驟S706中，根據第一時脈訊號與第二時脈訊號校正對應於第二時脈訊號的偵測視窗資訊。在步驟S708中，關閉第一振盪器。在步驟S710中，接收一個訊號串，其包括了一個第一訊號。在步驟S712 中，根據校正後的偵測視窗資訊與第二時脈訊號產生一個偵測視窗並且根據此偵測視窗判斷第一訊號是否為突發訊號。
圖7中的各步驟可以被實作為多個指令，這些指令會儲存在一個記憶體中，並且由一個處理器來執行這些指令。或者，圖7中各步驟可被實作為一或多個電路(例如，電力管理電路460與確認電路430)。然而，本發明並不限制以軟體或是硬體的方式實作圖7中各步驟。另一方面，圖7中各步驟已詳細說明如上，在此便不再贅述。
綜上所述，本發明實施例提出的控制方法、連接器與記憶體儲存裝置，可用第一振盪器來校正由第二振盪器產生的偵測視窗。藉此，第一振盪器可被關閉，並且可根據校正後的偵測視窗資訊產生偵測視窗以偵測部分的預設訊號。如此一來，可以降低連接器的功耗。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，故本發明之保護範圍當視後附之申請專利範圍所界定者為準。
1000‧‧‧主機系統
1100‧‧‧電腦
1102‧‧‧微處理器
1104‧‧‧隨機存取記憶體
1106‧‧‧輸入/輸出裝置
1108‧‧‧系統匯流排
1110‧‧‧資料傳輸介面
1202‧‧‧滑鼠
1204‧‧‧鍵盤
1206‧‧‧顯示器
1208‧‧‧印表機
1212‧‧‧隨身碟
1214‧‧‧記憶卡
1216‧‧‧固態硬碟
1310‧‧‧數位相機
1312‧‧‧SD卡
1314‧‧‧MMC卡
1316‧‧‧記憶棒
1318‧‧‧CF卡
1320‧‧‧嵌入式儲存裝置
100‧‧‧記憶體儲存裝置
102‧‧‧連接器
104‧‧‧記憶體控制器
106‧‧‧可複寫式非揮發性記憶體模組
304(0)~304(R)‧‧‧實體抹除單元
202‧‧‧記憶體管理電路
204‧‧‧主機介面
206‧‧‧記憶體介面
252‧‧‧緩衝記憶體
254‧‧‧電源管理電路
256‧‧‧錯誤檢查與校正電路
401‧‧‧訊號串
410‧‧‧狀態控制器
420‧‧‧訊號偵測器
430‧‧‧確認電路
440‧‧‧第一振盪器
450‧‧‧第二振盪器
460‧‧‧電力管理電路
510、562a~562f、572a~572f‧‧‧突發訊號
520‧‧‧對準訊號
530‧‧‧特性訊號
540‧‧‧單位區間
550‧‧‧偵測視窗
560‧‧‧喚醒訊號
570‧‧‧重置訊號
564a~564f、574a~574f‧‧‧間隔訊號
S602、S604、S606、S608、S610、S612、S614、S616、S618、S620‧‧‧系統流程圖的步驟
S702、S704、S706、S708、S710、S712‧‧‧連接器的控制方法的步驟
圖1A是根據一範例實施例所繪示的主機系統與記憶體儲存裝置。
圖1B是根據一範例實施例所繪示的電腦、輸入/輸出裝置與記憶體儲存裝置的示意圖。
圖1C是根據一範例實施例所繪示的主機系統與記憶體儲存裝置的示意圖。
圖2是繪示圖1A所示的記憶體儲存裝置的概要方塊圖。
圖3是根據一範例實施例所繪示之記憶體控制器的概要方塊圖。
圖4是根據一範例實施例繪示連接器的方塊圖。
圖5A是根據一範例實施例繪示一個突發訊號的示意圖。
圖5B是根據一範例實施例繪示喚醒訊號與重置訊號的示意圖。
圖6是根據一範例實施例繪示系統流程的示意圖。
圖7是根據一範例實施例繪示連接器的控制方法的流程圖。
S702、S704、S706、S708、S710、S712‧‧‧連接器的控制方法的步驟

Claims (24)

  1. 一種連接器的控制方法，包括：取得該連接器中一第一振盪器所產生的一第一時脈訊號；取得該連接器中一第二振盪器所產生的一第二時脈訊號，其中該第一振盪器的一頻率偏移量小於該第二振盪器的一頻率偏移量；根據該第一時脈訊號與該第二時脈訊號校正對應於該第二時脈訊號的一偵測視窗資訊；關閉該第一振盪器；接收一訊號串，其中該訊號串包括一第一訊號；以及根據校正後的該偵測視窗資訊與該第二時脈訊號產生一偵測視窗並且根據該偵測視窗判斷該第一訊號是否為一突發訊號。
  2. 如申請專利範圍第1項所述之控制方法，其中根據該第一時脈訊號與該第二時脈訊號校正對應於該第二時脈訊號的該偵測視窗資訊的步驟包括：根據該第一時脈訊號計數至一第一計數值，並且同時根據該第二時脈訊號持續更新一第二計數值；以及根據該第一計數值與該第二計數值產生一視窗時脈數，其中根據校正後的該偵測視窗資訊與該第二時脈訊號產生該偵測視窗的步驟包括：將根據第二時脈訊號計數該視窗時脈數的一時間區 間設定為該偵測視窗。
  3. 如申請專利範圍第1項所述之控制方法，更包括：根據該偵測視窗判斷該訊號串是否包括至少部分的一預設訊號；以及若該訊號串包括至少部分的該預設訊號，啟動該第一振盪器並且改變該連接器的一操作狀態從一非啟動狀態至一啟動狀態。
  4. 如申請專利範圍第3項所述之控制方法，其中該預設訊號為一喚醒訊號或一重置訊號。
  5. 如申請專利範圍第4項所述之控制方法，其中該喚醒訊號包括該突發訊號與一間隔訊號，該重置訊號包括該突發訊號與一間隔訊號，並且該重置訊號的該間隔訊號的長度大於該喚醒訊號的該間隔訊號的長度。
  6. 如申請專利範圍第5項所述之控制方法，其中該突發訊號、該喚醒訊號與該重置訊號符合頻外訊號的規範。
  7. 如申請專利範圍第1項所述之控制方法，其中關閉該第一振盪器的步驟包括：接收來自一記憶體控制器的一指令；以及在該記憶體控制器進入一省電模式以後，根據該指令關閉該第一振盪器。
  8. 如申請專利範圍第1項所述之控制方法，其中判斷該第一訊號是否為該突發訊號的步驟之前，該控制方法更包括；判斷該訊號串的強度等級是否大於一預設強度； 若該訊號串的強度等級大於該預設強度，根據該偵測視窗判斷該第一訊號是否為該突發訊號。
  9. 一種連接器，包括：一第一振盪器，用以提供一第一時脈訊號；一第二振盪器，用以提供一第二時脈訊號，其中該第一振盪器的一頻率偏移量小於該第二振盪器的一頻率偏移量；一電力管理電路，耦接至該第一振盪器與該第二振盪器，用以接收該第一時脈訊號與該第二時脈訊號，根據該第一時脈訊號與該第二時脈訊號校正對應於該第二時脈訊號的一偵測視窗資訊，並且關閉該第一振盪器；以及一確認電路，耦接至該電力管理電路與該第二振盪器，用以接收一訊號串，其中該訊號串包括一第一訊號，其中，該確認電路用以根據校正後的該偵測視窗資訊與該第二時脈訊號產生一偵測視窗並且根據該偵測視窗判斷該第一訊號是否為一突發訊號。
  10. 如申請專利範圍第9項所述之連接器，其中該電力管理電路根據該第一時脈訊號與該第二時脈訊號校正對應於該第二時脈訊號的該偵測視窗資訊的操作包括：該電力管理電路根據該第一時脈訊號計數至一第一計數值，並且同時根據該第二時脈訊號持續更新一第二計數值；以及該電力管理電路根據該第一計數值與該第二計數值產生一視窗時脈數， 上述該確認電路根據校正後的該偵測視窗資訊與該第二時脈訊號產生該偵測視窗的操作包括：該確認電路將根據第二時脈訊號計數該視窗時脈數的一時間區間設定為該偵測視窗。
  11. 如申請專利範圍第9項所述之連接器，更包括：一狀態控制器，耦接至該確認電路與該電力管理電路，其中該確認電路更用以根據該偵測視窗判斷該訊號串是否包括至少部分的一預設訊號，若該訊號串包括至少部分的該預設訊號，該電力管理電路用以啟動該第一振盪器並且該狀態控制器用以改變該連接器的一操作狀態從一非啟動狀態至一啟動狀態。
  12. 如申請專利範圍第11項所述之連接器，其中該預設訊號為一喚醒訊號或一重置訊號。
  13. 如申請專利範圍第12項所述之連接器，其中該喚醒訊號包括該突發訊號與一間隔訊號，該重置訊號包括該突發訊號與一間隔訊號，並且該重置訊號的該間隔訊號的長度大於該喚醒訊號的該間隔訊號的長度。
  14. 如申請專利範圍第13項所述之連接器，其中該突發訊號、該喚醒訊號與該重置訊號符合頻外訊號的規範。
  15. 如申請專利範圍第9項所述之連接器，其中該電力管理電路關閉該第一振盪器的操作包括：該電力管理電路接收來自一記憶體控制器的一指令；以及 在該記憶體控制器進入一省電模式以後，該電力管理電路根據該指令關閉該第一振盪器。
  16. 如申請專利範圍第9項所述之連接器，更包括：一訊號偵測器，耦接至該確認電路，用以接收該訊號串並且判斷該訊號串的強度等級是否大於一預設強度，若該訊號串的強度等級大於該預設強度，該訊號偵測器傳送該訊號串至該確認電路。
  17. 一種記憶體儲存裝置，包括：一連接器，用以耦接至一主機系統，用以接收來自該主機系統的一訊號串，其中該訊號串包括一第一訊號；一可複寫式非揮發性記憶體模組，包括多個實體抹除單元；以及一記憶體控制器，耦接至該連接器與該可複寫式非揮發性記憶體模組，其中該連接器包括：一第一振盪器，用以提供一第一時脈訊號；一第二振盪器，用以提供一第二時脈訊號，其中該第一振盪器的一頻率偏移量小於該第二振盪器的一頻率偏移量；一電力管理電路，耦接至該第一振盪器與該第二振盪器，用以接收該第一時脈訊號與該第二時脈訊號，根據該第一時脈訊號與該第二時脈訊號校正對應於該第二時脈訊號的一偵測視窗資訊，並且關閉該第一振盪器；以及一確認電路，耦接至該電力管理電路與該第二振盪 器，用以接收該訊號串，根據校正後的該偵測視窗資訊與該第二時脈訊號產生一偵測視窗，並且根據該偵測視窗判斷該第一訊號是否為一突發訊號。
  18. 如申請專利範圍第17項所述之記憶體儲存裝置，其中該電力管理電路根據該第一時脈訊號與該第二時脈訊號校正對應於該第二時脈訊號的該偵測視窗資訊的操作包括：該電力管理電路根據該第一時脈訊號計數至一第一計數值，並且同時根據該第二時脈訊號持續更新一第二計數值；以及該電力管理電路根據該第一計數值與該第二計數值產生一視窗時脈數，上述該確認電路根據校正後的該偵測視窗資訊與該第二時脈訊號產生該偵測視窗的操作包括：該確認電路將根據第二時脈訊號計數該視窗時脈數的一時間區間設定為該偵測視窗。
  19. 如申請專利範圍第17項所述之記憶體儲存裝置，其中該連接器更包括：一狀態控制器，耦接至該確認電路與該電力管理電路，其中該確認電路更用以根據該偵測視窗判斷該訊號串是否包括至少部分的一預設訊號，若該訊號串包括至少部分的該預設訊號，該電力管理電路用以啟動該第一振盪器並且該狀態控制器用以改變該 連接器的一操作狀態從一非啟動狀態至一啟動狀態。
  20. 如申請專利範圍第19項所述之記憶體儲存裝置，其中該預設訊號為一喚醒訊號或一重置訊號。
  21. 如申請專利範圍第20項所述之記憶體儲存裝置，其中該喚醒訊號包括該突發訊號與一間隔訊號，該重置訊號包括該突發訊號與一間隔訊號，並且該重置訊號的該間隔訊號的長度大於該喚醒訊號的該間隔訊號的長度。
  22. 如申請專利範圍第21項所述之記憶體儲存裝置，其中該突發訊號、該喚醒訊號與該重置訊號符合頻外訊號的規範。
  23. 如申請專利範圍第17項所述之記憶體儲存裝置，其中該電力管理電路關閉該第一振盪器的操作包括：該電力管理電路接收來自該記憶體控制器的一指令；以及在該記憶體控制器進入一省電模式以後，該電力管理電路根據該指令關閉該第一振盪器。
  24. 如申請專利範圍第17項所述之記憶體儲存裝置，其中該連接器更包括：一訊號偵測器，耦接至該確認電路，用以接收該訊號串並且判斷該訊號串的強度等級是否大於一預設強度，若該訊號串的強度等級大於該預設強度，該訊號偵測器傳送該訊號串至該確認電路。
TW102100464A 2013-01-07 2013-01-07 連接器的控制方法、連接器與記憶體儲存裝置 TWI498907B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW102100464A TWI498907B (zh) 2013-01-07 2013-01-07 連接器的控制方法、連接器與記憶體儲存裝置
US13/787,773 US8897093B2 (en) 2013-01-07 2013-03-06 Controlling method of connector, connector, and memory storage device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW102100464A TWI498907B (zh) 2013-01-07 2013-01-07 連接器的控制方法、連接器與記憶體儲存裝置

Publications (2)

Publication Number Publication Date
TW201428753A TW201428753A (zh) 2014-07-16
TWI498907B true TWI498907B (zh) 2015-09-01

Family

ID=51060843

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102100464A TWI498907B (zh) 2013-01-07 2013-01-07 連接器的控制方法、連接器與記憶體儲存裝置

Country Status (2)

Country Link
US (1) US8897093B2 (zh)
TW (1) TWI498907B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10936046B2 (en) * 2018-06-11 2021-03-02 Silicon Motion, Inc. Method for performing power saving control in a memory device, associated memory device and memory controller thereof, and associated electronic device
KR20210090774A (ko) 2020-01-10 2021-07-21 삼성전자주식회사 호스트 장치로부터의 레퍼런스 클럭에 기반하여 전력 상태를 변경하도록 구성되는 스토리지 장치 및 그 동작 방법

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6584588B1 (en) * 1997-04-11 2003-06-24 Texas Instruments Incorporated System signalling schemes for processor & memory module
US20040052319A1 (en) * 2001-06-15 2004-03-18 Masataka Wakamatsu Demodulation timing generation circuit and demodulation apparatus
US20070081267A1 (en) * 2005-10-06 2007-04-12 Hitachi Global Storage Technologies Netherlands B.V. Magnetic disk drive with increased storage capacity
US20070140388A1 (en) * 2005-12-20 2007-06-21 Silicon Laboratories, Inc. Method and apparatus for acquiring a frequency burst in a radio communication device
US20100102890A1 (en) * 2008-10-27 2010-04-29 Asic North, Inc. Variable-Loop-Path Ring Oscillator Test Circuit and Systems and Methods Utilizing Same
US20100254202A1 (en) * 2009-04-01 2010-10-07 Noboru Asauchi System having a plurality of memory devices and data transfer method for the same

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6584588B1 (en) * 1997-04-11 2003-06-24 Texas Instruments Incorporated System signalling schemes for processor & memory module
US20040052319A1 (en) * 2001-06-15 2004-03-18 Masataka Wakamatsu Demodulation timing generation circuit and demodulation apparatus
US20070081267A1 (en) * 2005-10-06 2007-04-12 Hitachi Global Storage Technologies Netherlands B.V. Magnetic disk drive with increased storage capacity
US20070140388A1 (en) * 2005-12-20 2007-06-21 Silicon Laboratories, Inc. Method and apparatus for acquiring a frequency burst in a radio communication device
US20100102890A1 (en) * 2008-10-27 2010-04-29 Asic North, Inc. Variable-Loop-Path Ring Oscillator Test Circuit and Systems and Methods Utilizing Same
US20100254202A1 (en) * 2009-04-01 2010-10-07 Noboru Asauchi System having a plurality of memory devices and data transfer method for the same

Also Published As

Publication number Publication date
US20140192608A1 (en) 2014-07-10
TW201428753A (zh) 2014-07-16
US8897093B2 (en) 2014-11-25

Similar Documents

Publication Publication Date Title
TWI467376B (zh) 資料保護方法、記憶體控制器與記憶體儲存裝置
US9424177B2 (en) Clock switching method, memory controller and memory storage apparatus
EP3872641A2 (en) Storage device and method of operating the storage device
TWI467379B (zh) 系統運作方法、記憶體控制器與記憶體儲存裝置
TWI658361B (zh) 記憶體管理方法、記憶體控制電路單元與記憶體儲存裝置
TWI656531B (zh) 平均磨損方法、記憶體控制電路單元與記憶體儲存裝置
TWI607309B (zh) 記憶體管理方法、記憶體控制電路單元與記憶體儲存裝置
TW201327564A (zh) 記憶體儲存裝置、記憶體控制器與控制方法
TWI668569B (zh) 主機記憶體緩衝區配置方法、記憶體儲存裝置與記憶體控制電路單元
TWI526818B (zh) 休眠模式啓動方法、記憶體控制電路單元及儲存裝置
TWI802324B (zh) 異常斷電恢復方法、記憶體控制電路單元以及記憶體儲存裝置
TWI527058B (zh) 記憶體控制方法、記憶體儲存裝置與記憶體控制電路單元
US20220187987A1 (en) Temperature control method and data storage system
TWI498907B (zh) 連接器的控制方法、連接器與記憶體儲存裝置
TWI791257B (zh) 訊號重驅動裝置、資料儲存系統及模式控制方法
TWI436209B (zh) 記憶體管理表處理方法、記憶體控制器與記憶體儲存裝置
TWI512623B (zh) 休眠模式啓動方法、記憶體控制電路單元及儲存裝置
TWI597731B (zh) 記憶體管理方法、記憶體儲存裝置及記憶體控制電路單元
TW202001584A (zh) 記憶體管理方法、記憶體儲存裝置及記憶體控制電路單元
TWI521354B (zh) 連接器的控制方法、連接器與記憶體儲存裝置
TWI554036B (zh) 資料取樣電路模組、資料取樣方法及記憶體儲存裝置
TW201433901A (zh) 參考頻率設定方法、記憶體控制器及記憶體儲存裝置
TWI467578B (zh) 錯誤處理方法、記憶體儲存裝置與記憶體控制電路單元
CN110297595B (zh) 主机存储器缓冲区配置方法、储存装置与控制电路单元
CN103777732A (zh) 连接器的控制方法、连接器与存储器储存装置