CN110297595B - 主机存储器缓冲区配置方法、储存装置与控制电路单元 - Google Patents

主机存储器缓冲区配置方法、储存装置与控制电路单元 Download PDF

Info

Publication number
CN110297595B
CN110297595B CN201810232974.0A CN201810232974A CN110297595B CN 110297595 B CN110297595 B CN 110297595B CN 201810232974 A CN201810232974 A CN 201810232974A CN 110297595 B CN110297595 B CN 110297595B
Authority
CN
China
Prior art keywords
memory
storage device
host
memory storage
buffer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810232974.0A
Other languages
English (en)
Other versions
CN110297595A (zh
Inventor
贺孝淇
邬正男
朱健华
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Phison Electronics Corp
Original Assignee
Phison Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Phison Electronics Corp filed Critical Phison Electronics Corp
Priority to CN201810232974.0A priority Critical patent/CN110297595B/zh
Publication of CN110297595A publication Critical patent/CN110297595A/zh
Application granted granted Critical
Publication of CN110297595B publication Critical patent/CN110297595B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0629—Configuration or reconfiguration of storage systems
    • G06F3/0632—Configuration or reconfiguration of storage systems by initialisation or re-initialisation of storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0656—Data buffering arrangements

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Stored Programmes (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

一种主机存储器缓冲区配置方法、储存装置与控制电路单元，此方法包括：载入存储器储存装置的选项只读存储器的初始化程序至主机系统的缓冲存储器；执行初始化程序，以在主机系统的缓冲存储器中配置连续实体地址给存储器储存装置作为存储器储存装置的主机存储器缓冲区，并在连续实体地址上设定标记并且储存标记。此方法还包括：当接收到对应暂停至存储器模式的重启指令时，重新与连续实体地址建立连接，并且判断在连续实体地址上设定的标记是否相同于所储存的标记；若标记相同，则继续使用连续实体地址作为存储器储存装置的主机存储器缓冲区。

Description

主机存储器缓冲区配置方法、储存装置与控制电路单元
技术领域
本发明涉及一种主机存储器缓冲区配置方法、存储器储存装置与存储器控制电路单元。
背景技术
对于不同功能的存储器储存装置，为了能够完全发挥存储器储存装置提高电子设备性能的作用，目前主机系统已具备为存储器储存装置提供存储器缓冲区(host memorybuffer，HMB)的功能。例如储存空间为1TB的SSD(Solid State Drives)固态硬盘，主机系统例如提供储存空间大小约为1GB作为其主机存储器缓冲区。在分配主机存储器缓冲区时，主机系统驱动主机存储器缓冲区一般有两个时机，驱动加载发现存储器储存装置时以及运行过程中存储器储存装置异常或命令触发重启时。
为了提高电子设备的性能，通常采用在主机系统上增加存储器储存装置，主机系统上设有的驱动层通过选项只读存储器以及SSD固态硬盘的自定义命令，在存储器储存装置驱动加载过程中，主机系统根据存储器储存装置存储器配置参数提供具有连续实体地址的主机存储器缓冲区给存储器储存装置，以便于主机系统通过分配的主机存储器缓冲区能够访问存储器储存装置及存储器储存装置的具体位置。并且，在存储器储存装置重启或移除时将存储器释放回主机系统。
上述过程中主机系统通过驱动层与存储器储存装置通讯，这就需要主机系统的驱动层与存储器储存装置的驱动程序相容，否则无法实现驱动存储器储存装置初始化或给存储器储存装置配置具有连续的实体地址的存储器。然后，通过驱动层的方式配置主机存储器缓冲区，需要主机系统安装有对应的驱动程序，因此若使用者未在主机系统中安装驱动程序会使得主机存储器缓冲区的功能无法被开始，造成使用者的不便。
发明内容
本发明提供一种主机存储器缓冲区配置方法、存储器储存装置与存储器控制电路单元。本发明不需要驱动层与存储器储存装置的驱动程序相容即可实现对主机存储器缓冲区的弹性配置。
本发明提供一种主机存储器缓冲区配置方法，此方法包括：载入存储器储存装置的选项只读存储器的初始化程序至主机系统的缓冲存储器；执行初始化程序，以在主机系统的缓冲存储器中配置连续实体地址给存储器储存装置作为存储器储存装置的主机存储器缓冲区，在连续实体地址上设定标记并且储存标记。
在本发明的一范例实施例中，上述的主机存储器缓冲区配置方法还包括：当接收到对应暂停至存储器模式的重启指令时，重新与连续实体地址建立连接，判断在连续实体地址上设定的标记是否相同于所储存的标记，若在连续实体地址上设定的标记相同于所储存的标记时，则继续使用连续实体地址作为存储器储存装置的主机存储器缓冲区。
在本发明的一范例实施例中，上述的主机存储器缓冲区配置方法还包括：当接收到对应暂停至磁盘模式的重启指令或暖重置指令时，从存储器储存装置的选项只读存储器重新载入初始化程序至主机系统的缓冲存储器；重新执行初始化程序，以在主机系统的缓冲存储器中配置另一连续实体地址给存储器储存装置作为存储器储存装置的主机存储器缓冲区，并在另一连续实体地址上设定另一标记；以及储存另一标记。
在本发明的一范例实施例中，上述的主机存储器缓冲区配置方法还包括：当接收到对应断电状态的重启指令时，重新初始化存储器储存装置，并且重新建立与连续实体地址的连接。
在本发明的一范例实施例中，其中断电状态包括装置电源关闭状态、非易失性存储器子系统重置或功能层重置。
在本发明的一范例实施例中，上述的主机存储器缓冲区配置方法还包括：在存储器储存装置正常关闭后，在作为存储器储存装置的主机存储器缓冲区的连续实体地址上设置对应正常关闭状态的标签。
在本发明的一范例实施例中，上述的主机存储器缓冲区配置方法还包括：在存储器储存装置重新上电后，判断作为存储器储存装置的主机存储器缓冲区的连续实体地址上是否有对应正常关闭状态的标签；以及若作为存储器储存装置的主机存储器缓冲区的连续实体地址上储存有对应正常关闭状态的标签时，识别存储器储存装置处于正常关闭状态后的重启。
本发明提供的一种存储器储存装置，包括连接接口单元、可复写式非易失性存储器模块、选项只读存储器与存储器控制电路单元。连接接口单元用以电性连接至主机系统。选项只读存储器用以储存有初始化程序，其中当主机系统上电时会载入初始化程序至主机系统的缓冲存储器，并执行初始化程序，以在主机系统的缓冲存储器中配置连续实体地址作为主机存储器缓冲区，并且在连续实体地址上设定标记。存储器控制电路单元电性连接至选项只读存储器、连接接口单元与可复写式非易失性存储器模块并用以储存上述标记。
在本发明的一范例实施例中，其中当存储器控制电路单元接收到对应暂停至存储器模式的重启指令时，存储器控制电路单元用以重新与连续实体地址建立连接，并且判断在连续实体地址上设定的标记是否相同于所储存的标记，若在连续实体地址上设定的标记相同于所储存的标记时，则存储器控制电路单元用以继续使用连续实体地址作为存储器储存装置的主机存储器缓冲区。
在本发明的一范例实施例中，其中当存储器控制电路单元接收到暂停至磁盘模式的重启指令或暖重置指令时，存储器控制电路单元还用以从选项只读存储器重新载入初始化程序至主机系统的缓冲存储器并且重新执行初始化程序；存储器控制电路单元还用以重新配置另一连续实体地址给存储器储存装置作为存储器储存装置的主机存储器缓冲区，并在另一连续实体地址上设定另一标记且储存另一标记。
在本发明的一范例实施例中，当存储器控制电路单元接收到对应断电状态的重启指令时，存储器控制电路单元还用以重新初始化存储器储存装置，并且重新建立与连续实体地址的连接。
在本发明的一范例实施例中，其中在存储器储存装置正常关闭后，存储器控制电路单元还用以在作为存储器储存装置的主机存储器缓冲区的连续实体地址上设置对应正常关闭状态的标签。
在本发明的一范例实施例中，其中在存储器储存装置重新上电后，存储器控制电路单元还用以判断作为存储器储存装置的主机存储器缓冲区的连续实体地址上是否有对应正常关闭状态的标签。若作为存储器储存装置的主机存储器缓冲区的连续实体地址上储存有对应正常关闭状态的标签时，存储器控制电路单元还用以识别存储器储存装置处于正常关闭状态后的重启。
本发明提供的一种存储器控制电路单元，包括：主机接口、存储器接口与存储器管理电路。主机接口用以电性连接至主机系统；存储器接口，用以电性连接至可复写式非易失性存储器模块与选项只读存储器。选项只读存储器储存有初始化程序，其中当主机系统上电时会载入初始化程序至主机系统的缓冲存储器，并执行初始化程序，以在主机系统的缓冲存储器中配置连续实体地址作为主机存储器缓冲区，并且在连续实体地址上设定标记。存储器管理电路电性连接至主机接口与存储器接口并用以储存标记。
在本发明的一范例实施例中，其中当存储器管理电路收到对应暂停至存储器模式的重启指令时，存储器管理电路用以重新与连续实体地址建立连接，并且判断在连续实体地址上设定的标记是否相同于所储存的标记。若在连续实体地址上设定的标记相同于所储存的标记时，则存储器管理电路用以继续使用连续实体地址作为存储器储存装置的主机存储器缓冲区。
在本发明的一范例实施例中，其中当存储器管理电路接收到暂停至磁盘模式的重启指令或暖重置指令时，存储器管理电路还用以从选项只读存储器重新载入初始化程序至主机系统的缓冲存储器并且重新执行初始化程序；存储器管理电路还用以重新配置另一连续实体地址给存储器储存装置作为存储器储存装置的主机存储器缓冲区，并在另一连续实体地址上设定另一标记；以及存储器控制电路单元还用以储存另一标记。
在本发明的一范例实施例中，其中当存储器管理电路接收到对应断电状态的重启指令时，存储器管理电路还用以重新初始化存储器储存装置，并且重新建立与连续实体地址的连接。
在本发明的一范例实施例中，其中断电状态包括装置电源关闭状态、非易失性存储器子系统重置或功能层重置。
在本发明的一范例实施例中，其中在存储器储存装置正常关闭后，存储器管理电路还用以在作为存储器储存装置的主机存储器缓冲区的连续实体地址上设置对应正常关闭状态的标签。
在本发明的一范例实施例中，其中在存储器储存装置重新上电后，存储器管理电路还用以判断作为存储器储存装置的主机存储器缓冲区的连续实体地址上是否有对应正常关闭状态的标签；以及若作为存储器储存装置的主机存储器缓冲区的连续实体地址上储存有对应正常关闭状态的标签时，存储器管理电路还用以识别存储器储存装置处于正常关闭状态后的重启。
基于上述，本发明提供的主机存储器缓冲区配置方法、存储器储存装置与存储器控制电路单元，利用选项只读存储器以及根据存储器储存装置的存储器配置参数在主机系统自休眠模式重启后实现对主机存储器缓冲区的弹性配置。
为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。
附图说明
图1是根据一范例实施例所示的主机系统、存储器储存装置及输入/输出(I/O)装置的示意图。
图2是根据另一范例实施例所示的主机系统、存储器储存装置及输入/输出(I/O)装置的示意图。
图3是根据另一范例实施例所示的主机系统与存储器储存装置的示意图。
图4是根据一范例实施例所示的主机系统与存储器储存装置的概要方块图。
图5是根据一范例实施例所示的存储器控制电路单元的概要方块图。
图6是根据一范例实施例所示的主机系统、存储器储存装置的概要方块图。
图7是根据一范例实施例所示的主机系统上电后配置主机存储器缓冲区的流程示意图。
图8是根据一范例实施例所示的存储器控制电路单元接收到对应暂停至存储器模式的重启指令的流程示意图。
图9是根据一范例实施例所示的存储器控制电路单元接收到暂停至磁盘模式的重启指令或暖重置指令的流程示意图。
图10是根据一范例实施例所示的存储器控制电路单元接收到对应断电状态的重启指令的流程示意图。
图11是根据一范例实施例所示的存储器控制电路单元判断存储器储存装置是否正常关闭的流程示意图。
符号说明：
10：存储器储存装置；
11：主机系统；
12：输入/输出(I/O)装置；
110：系统总线；
111：处理器；
112：随机存取存储器(RAM)/缓冲存储器；
113：只读存储器(ROM)；
114：数据传输接口；
20：主机板；
201：随身盘；
202：存储卡；
203：固态硬盘；
204：无线存储器储存装置；
205：全球定位系统模块；
206：网络接口卡；
207：无线传输装置；
208：键盘；
209：屏幕；
210：喇叭；
30：存储器储存装置；
31：主机系统；
32：SD卡；
33：CF卡；
34：嵌入式储存装置；
341：嵌入式多媒体卡；
342：嵌入式多芯片封装储存装置；
402：连接接口单元；
404：存储器控制电路单元；
406：可复写式非易失性存储器模块；
408：选项只读存储器；
502：存储器管理电路；
504：主机接口；
506：存储器接口；
508：缓冲存储器；
510：电源管理电路；
512：错误检查与校正电路；
1121：主机存储器缓冲区；
S701：扫描与主机系统电性连接的存储器储存装置内是否储存有初始化程序的步骤；
S703：将此初始化程序载入至主机系统的缓冲存储器并执行此初始化程序的步骤；
S705：根据此初始化程序设定的存储器配置参数在主机系统的缓冲存储器中配置连续实体地址以作为主机存储器缓冲区，并在连续实体地址上设定标记，并且储存此标记的步骤；
S801：重新与连续实体地址建立连接的步骤；
S803：判断在连续实体地址上设定的标记是否相同于所储存的标记的步骤；
S805：继续使用连续实体地址作为存储器储存装置的主机存储器缓冲区的步骤；
S901：从选项只读存储器重新载入初始化程序至主机系统的缓冲存储器并且重新执行初始化程序的步骤；
S903：重新配置另一连续实体地址给存储器储存装置作为存储器储存装置的主机存储器缓冲区，并在另一连续实体地址上设定另一标记的步骤；
S905：储存另一标记的步骤；
S1001：重新初始化存储器储存装置的步骤；
S1003：重新建立与连续实体地址的连接的步骤；
S1101：在作为存储器储存装置的主机存储器缓冲区的连续实体位址地址上设置对应正常关闭状态的标签的步骤；
S1103：判断作为存储器储存装置的主机存储器缓冲区的连续实体地址上是否有对应正常关闭状态的标签的步骤；
S1105：识别存储器储存装置处于正常关闭状态后的重启的步骤；
S1107：识别存储器储存装置处于非正常关闭后的重启的步骤。
具体实施方式
一般而言，存储器储存装置(也称，存储器储存系统)包括可复写式非易失性存储器模块与控制器(也称，控制电路单元)。通常存储器储存装置是与主机系统一起使用，以使主机系统可将数据写入至存储器储存装置或从存储器储存装置中读取数据。
图1是根据一范例实施例所示的主机系统、存储器储存装置及输入/输出(I/O)装置的示意图，并且图2是根据另一范例实施例所示的主机系统、存储器储存装置及输入/输出(I/O)装置的示意图。
请参照图1与图2，主机系统11一般包括处理器111、随机存取存储器(randomaccess memory,RAM)112、只读存储器(read only memory,ROM)113及数据传输接口114。处理器111、随机存取存储器112、只读存储器113及数据传输接口114皆电性连接至系统总线(system bus)110。
在本范例实施例中，主机系统11是通过数据传输接口114与存储器储存装置10电性连接。例如，主机系统11可经由数据传输接口114将数据写入至存储器储存装置10或从存储器储存装置10中读取数据。此外，主机系统11是通过系统总线110与I/O装置12电性连接。例如，主机系统11可经由系统总线110将输出信号传送至I/O装置12或从I/O装置12接收输入信号。
在本范例实施例中，处理器111、随机存取存储器112、只读存储器113及数据传输接口114是可设置在主机系统11的主机板20上。数据传输接口114的数目可以是一或多个。通过数据传输接口114，主机板20可以经由有线或无线方式电性连接至存储器储存装置10。存储器储存装置10可例如是随身盘201、存储卡202、固态硬盘(Solid State Drive,SSD)203或无线存储器储存装置204。无线存储器储存装置204可例如是近距离无线通讯(NearField Communication Storage,NFC)存储器储存装置、无线传真(WiFi)存储器储存装置、蓝牙(Bluetooth)存储器储存装置或低功耗蓝牙存储器储存装置(例如，iBeacon)等以各式无线通讯技术为基础的存储器储存装置。此外，主机板20也可以通过系统总线110电性连接至全球定位系统(Global Positioning System,GPS)模块205、网络接口卡206、无线传输装置207、键盘208、屏幕209、喇叭210等各式I/O装置。例如，在一范例实施例中，主机板20可通过无线传输装置207存取无线存储器储存装置204。
在一范例实施例中，所提及的主机系统为可实质地与存储器储存装置配合以储存数据的任意系统。虽然在上述范例实施例中，主机系统是以电脑系统来作说明，然而，图3是根据另一范例实施例所示的主机系统与存储器储存装置的示意图。请参照图3，在另一范例实施例中，主机系统31也可以是数码相机、摄影机、通讯装置、音频播放器、视频播放器或平板电脑等系统，而存储器储存装置30可为其所使用的SD卡32、CF卡33或嵌入式储存装置34等各式非易失性存储器储存装置。嵌入式储存装置34包括嵌入式多媒体卡(embedded MMC,eMMC)341和/或嵌入式多芯片封装储存装置(embedded Multi Chip Package,eMCP)342等各类型将存储器模块直接电性连接于主机系统的基板上的嵌入式储存装置。
图4是根据一范例实施例所示的主机系统与存储器储存装置的概要方块图。
请参照图4，存储器储存装置10包括连接接口单元402、存储器控制电路单元404、可复写式非易失性存储器模块406与选项只读存储器(Option ROM)408。
在本范例实施例中，连接接口单元402是相容于安全数字(Secure Digital,SD)接口标准。然而，必须了解的是，本发明不限于此，连接接口单元402也可以是符合串行高级附件(Serial Advanced Technology Attachment,SATA)标准、并行高级附件(ParallelAdvanced Technology Attachment,PATA)标准、电气和电子工程师协会(Institute ofElectrical and Electronic Engineers,IEEE)1394标准、高速周边零件连接接口(Peripheral Component Interconnect Express,PCI Express)标准、通用串行总线(Universal Serial Bus,USB)标准、超高速一代(Ultra High Speed-I,UHS-I)接口标准、超高速二代(Ultra High Speed-II,UHS-II)接口标准、存储棒(Memory Stick,MS)接口标准、多芯片封装(Multi-Chip Package)接口标准、多媒体储存卡(Multi Media Card,MMC)接口标准、嵌入式多媒体储存卡(Embedded Multimedia Card,eMMC)接口标准、通用快闪存储器(Universal Flash Storage,UFS)接口标准、嵌入式多芯片封装(embedded MultiChip Package,eMCP)接口标准、小型快闪(Compact Flash,CF)接口标准、整合式驱动电子接口(Integrated Device Electronics,IDE)标准或其他适合的标准。在本范例实施例中，连接接口单元402可与存储器控制电路单元404封装在一个芯片中，或者连接接口单元402是布设于一包含存储器控制电路单元的芯片外。
存储器控制电路单元404用以执行以硬件型式或固件型式实作的多个逻辑闸或控制指令，并且根据主机系统11的指令在可复写式非易失性存储器模块406中进行数据的写入、读取与抹除等操作。例如，存储器控制电路单元404具有微处理器单元(未示出)与寄存器(未示出)，在根据主机系统11的指令在可复写式非易失性存储器模块406中进行数据的写入、读取或其他操作时，寄存器可以暂存与写入、读取指令或其他操作指令相关的数据。
可复写式非易失性存储器模块406是电性连接至存储器控制电路单元404并且用以储存主机系统11所写入的数据。可复写式非易失性存储器模块406可以是单阶存储单元(Single Level Cell,SLC)NAND型快闪存储器模块(即，一个存储单元中可储存1个比特的快闪存储器模块)、多阶存储单元(Multi Level Cell,MLC)NAND型快闪存储器模块(即，一个存储单元中可储存2个比特的快闪存储器模块)、复数阶存储单元(Triple Level Cell，TLC)NAND型快闪存储器模块(即，一个存储单元中可储存3个比特的快闪存储器模块)、其他快闪存储器模块或其他具有相同特性的存储器模块。
选项只读存储器(Option Read-Only Memory，option ROM)408是电性连接至存储器控制电路单元404并且通过存储器控制电路单元404执行选项只读存储器408内储存的加电自检程序、初始化程序等程序以提供实现例如加电自检(Power-on self-test，POST)、初始化等操作的固件。
图5是根据一范例实施例所示的存储器控制电路单元的概要方块图。
请参照图5，存储器控制电路单元404包括存储器管理电路502、主机接口504与存储器接口506。
存储器管理电路502用以控制存储器控制电路单元404的整体运作。具体来说，存储器管理电路502具有多个控制指令，并且在存储器储存装置10运作时，此些控制指令会被执行以进行数据的写入、读取与抹除等运作。
在本范例实施例中，存储器管理电路502的控制指令是以固件型式来实作。例如，存储器管理电路502具有微处理器单元(未示出)与只读存储器(未示出)，并且此些控制指令是被烧录至此只读存储器中。当存储器储存装置10运作时，此些控制指令会由微处理器单元来执行以进行数据的写入、读取与抹除等运作。
在本发明另一范例实施例中，存储器管理电路502的控制指令也可以程序码型式储存于可复写式非易失性存储器模块406的特定区域(例如，存储器模块中专用于存放系统数据的系统区)中。此外，存储器管理电路502具有微处理器单元(未示出)、只读存储器(未示出)及随机存取存储器(未示出)。特别是，此只读存储器具有驱动码，并且当存储器控制电路单元404被致能时，微处理器单元会先执行此驱动码段来将储存于可复写式非易失性存储器模块406中的控制指令载入至存储器管理电路502的随机存取存储器中。之后，微处理器单元会运转此些控制指令以进行数据的写入、读取与抹除等运作。
此外，在本发明另一范例实施例中，存储器管理电路502的控制指令也可以一硬件型式来实作。例如，存储器管理电路502包括微控制器、存储单元管理电路、存储器写入电路、存储器读取电路、存储器抹除电路与数据处理电路。存储单元管理电路、存储器写入电路、存储器读取电路、存储器抹除电路与数据处理电路是电性连接至微控制器。其中，存储单元管理电路用以管理可复写式非易失性存储器模块406的实体抹除单元；存储器写入电路用以对可复写式非易失性存储器模块406下达写入指令以将数据写入至可复写式非易失性存储器模块406中；存储器读取电路用以对可复写式非易失性存储器模块406下达读取指令以从可复写式非易失性存储器模块406中读取数据；存储器抹除电路用以对可复写式非易失性存储器模块406下达抹除指令以将数据从可复写式非易失性存储器模块406中抹除；而数据处理电路用以处理欲写入至可复写式非易失性存储器模块406的数据以及从可复写式非易失性存储器模块406中读取的数据。
主机接口504是电性连接至存储器管理电路502并且用以电性连接至连接接口单元402，以接收与识别主机系统11所传送的指令与数据。也就是说，主机系统11所传送的指令与数据会通过主机接口504来传送至存储器管理电路502。在本范例实施例中，主机接口504是相容于SATA标准。然而，必须了解的是本发明不限于此，主机接口504也可以是相容于PATA标准、IEEE1394标准、PCI Express标准、USB标准、UHS-I接口标准、UHS-II接口标准、SD标准、MS标准、MMC标准、CF标准、IDE标准或其他适合的数据传输标准。
存储器接口506是电性连接至存储器管理电路502并且用以存取可复写式非易失性存储器模块406及选项只读存储器408。也就是说，欲写入至可复写式非易失性存储器模块406的数据会经由存储器接口506转换为可复写式非易失性存储器模块406所能接受的格式。存储器管理电路502通过存储器接口506将选项只读存储器408储存的初始化程序载入主机系统11。
在一范例实施例中，存储器控制电路单元404还包括缓冲存储器508、电源管理电路510与错误检查与校正电路512。
缓冲存储器508是电性连接至存储器管理电路502并且用以暂存来自于主机系统11的数据与指令或来自于可复写式非易失性存储器模块406的数据。
电源管理电路510是电性连接至存储器管理电路502并且用以控制存储器储存装置10的电源。
错误检查与校正电路512是电性连接至存储器管理电路502并且用以执行错误检查与校正程序以确保数据的正确性。具体来说，当存储器管理电路502从主机系统11中接收到写入指令时，错误检查与校正电路512会为对应此写入指令的数据产生对应的错误检查与校正码(Error Checking and Correcting Code,ECC Code)，并且存储器管理电路502会将对应此写入指令的数据与对应的错误检查与校正码写入至可复写式非易失性存储器模块406中。之后，当存储器管理电路502从可复写式非易失性存储器模块406中读取数据时会同时读取此数据对应的错误检查与校正码，并且错误检查与校正电路512会根据此错误检查与校正码对所读取的数据执行错误检查与校正程序。
在本范例实施例中，错误检查与校正电路512是以低密度奇偶检查码(lowdensity parity code，LDPC)来实作。然而，在另一范例实施例中，错误检查与校正电路512也可以BCH码、回旋码(convolutional code)、涡轮码(turbo code)、比特翻转(bitflipping)等编码/解码演算法来实作。
具体来说，存储器管理电路502会依据所接收的数据及对应的错误检查与校正码(以下也称为错误校正码)来产生错误校正码框(ECC Frame)并且将错误校正码框写入至可复写式非易失性存储器模块406中。之后，当存储器管理电路502从可复写式非易失性存储器模块406读取数据时，错误检查与校正电路512会根据错误校正码框中的错误校正码来验证所读取的数据的正确性。
以下描述存储器管理电路502、主机接口504与存储器接口506、缓冲存储器508、电源管理电路510与错误检查与校正电路512所执行的操作，也可参考为由存储器控制电路单元404所执行。
图6是根据一范例实施例所示的主机系统、存储器储存装置的概要方块图。
请参照图6，主机系统11包括缓冲存储器(即RAM)112，可以依据与主机系统11电性连接的存储器储存装置10的存储器配置参数在缓冲存储器112上配置连续实体地址以作为主机存储器缓冲区1121给存储器储存装置10。主机存储器缓冲区1121用以于当主机系统11使用与其电性连接的存储器储存装置10时，可提供给存储器储存装置10作为扩展的存储器，以提高存储器储存装置10的性能。
存储器储存装置10包括选项只读存储器408。选项只读存储器408内储存有初始化程序。于一范例实施例中，存储器储存装置10以固态硬盘为例。然而必须了解的是，存储器储存装置10也可以是随身盘等其他可外接于主机系统11并且可提高主机系统性能的电子装置，不以此为限。
存储器储存装置10电性连接于主机系统11上时，主机系统11扫描与其电性连接的存储器储存装置10，若存储器储存装置10的选项只读存储器408内储存有初始化程序，则主机系统11会将此初始化程序载入至主机系统11的缓冲存储器112中并执行此初始化程序。并且，主机系统11根据此初始化程序设定的存储器配置参数在缓冲存储器112中配置连续实体地址作为主机存储器缓冲区1121，并且在此连续实体地址的主机存储器缓冲区1121上设定标记。
以下结合图7至图11，结合范例实施例具体说明在不同的休眠模式下重启时，判断是否需要重新配置主机存储器缓冲区。
图7是根据一范例实施例所示的主机系统上电后配置主机存储器缓冲区的流程示意图。
请参照图7，于一范例实施例中，在步骤S701中，主机系统11上电时会扫描与主机系统11电性连接的存储器储存装置10内是否储存有初始化程序。
若存储器储存装置10内储存有初始化程序，在步骤S703中主机系统11会将此初始化程序载入至主机系统11的缓冲存储器112并执行此初始化程序。
在步骤S705中，主机系统11根据此初始化程序设定的存储器配置参数在主机系统11的缓冲存储器112中配置连续实体地址以作为主机存储器缓冲区1121，并在连续实体地址上设定标记，并且存储器控制电路单元404储存此标记至寄存器。
图8是根据一范例实施例所示的存储器控制电路单元接收到对应暂停至存储器模式的重启指令的流程示意图。
请参照图8，在步骤S801中，当存储器控制电路单元404接收到对应暂停至存储器模式的重启指令时，存储器控制电路单元404重新与连续实体地址建立连接。
在步骤S803中，存储器控制电路单元404会判断在连续实体地址上设定的标记是否相同于所储存的标记。若在连续实体地址上设定的标记不同于所储存的标记时，则执行步骤S703。
若在连续实体地址上设定的标记相同于所储存的标记时，则在步骤S805中存储器控制电路单元404继续使用连续实体地址作为存储器储存装置10的主机存储器缓冲区1121。
更详细地说，当存储器控制电路单元404接收到对应暂停至存储器模式的重启指令时，主机系统11是从S3(暂停至存储器(Suspend to RAM)，简称STR)的休眠模式中重启。在S3休眠模式中，仅对主机系统11的主机存储器缓冲区1121供电，而主机系统11的其他元件以及存储器储存装置10断电。此时，主机系统11在进入S3模式前的工作状态信息储存至主机存储器缓冲区1121中。当主机系统11从S3休眠模式中重启后，可以直接从主机存储器缓冲区1121中读取信息并且将主机系统11恢复至进入S3模式前的工作状态。也就是说，存储器控制电路单元404只需比较主机系统11重启后在连续实体地址设定的标记是否相同于主机系统11重启前所储存的标记，即可判断是否可以直接使用进入S3休眠模式之前配置的主机存储器缓冲区1121。因此，主机系统11不需重新载入初始化程序，更不需要重新配置主机存储器缓冲区1121即可直接进入操作系统。
图9是根据一范例实施例所示的存储器控制电路单元接收到暂停至磁盘(Suspendto disk)模式的重启指令或暖重置指令的流程示意图。
请参照图9，当存储器控制电路单元404接收到暂停至磁盘模式的重启指令或暖重置(Warm Reset)指令时，在步骤S901中，存储器控制电路单元404会从选项只读存储器408重新载入初始化程序至主机系统11的缓冲存储器112并且重新执行初始化程序。
在步骤S903中，存储器控制电路单元404重新配置另一连续实体地址给存储器储存装置10作为存储器储存装置10的主机存储器缓冲区1121，并在另一连续实体地址上设定另一标记。
在步骤S905中，存储器控制电路单元404储存另一标记。
更详细地说，当存储器控制电路单元404接收到暂停至磁盘模式的重启指令时，主机系统11是从S4(暂停至磁盘(Suspend to Disk)，简称STD)的休眠模式中重启。在S4休眠模式中，仅对存储器储存装置10供电，此时，主机系统11在进入S4休眠模式前的工作状态信息储存至存储器储存装置10。当主机系统11从S4休眠模式中重启后，若需要启动操作系统，则需要重新载入存储器储存装置10的初始化程序并执行，因此，主机系统11需要重新配置另一连续实体地址的主机存储器缓冲区1121给存储器储存装置10。
图10是根据一范例实施例所示的存储器控制电路单元接收到对应断电状态的重启指令的流程示意图。
请参照图10，当存储器控制电路单元404接收到对应断电状态的重启指令时，在步骤S1001中，存储器控制电路单元404重新初始化存储器储存装置10。例如，此断电状态包括装置电源关闭状态(D3)、非易失性存储器子系统重置(NVM Subsystem Reset，NSSR)或功能层重置(Function Level Reset，FLR)。
在步骤S1003中，存储器控制电路单元404重新建立与连续实体地址的连接。
具体而言，存储器储存装置10重新上电后存储器控制电路单元404会接收到对应断电状态的重启指令。此时，存储器储存装置10及PCIe总线重新初始化，存储器控制电路单元404重新建立与连续实体地址的连接。也就是说，由于主机系统11不需重启，存储器控制电路单元404只需重新建立与连续实体地址的连接，即可直接使用连续实体地址作为存储器储存装置10的主机存储器缓冲区1121。
图11是根据一范例实施例所示的存储器控制电路单元判断存储器储存装置是否正常关闭的流程示意图。
请参照图11，在存储器储存装置10正常关闭后，在步骤S1101中，存储器控制电路单元404在作为存储器储存装置10的主机存储器缓冲区1121的连续实体地址上设置对应正常关闭状态的标签。
在存储器储存装置10重新上电后，在步骤S1103中，存储器控制电路单元404会判断作为存储器储存装置10的主机存储器缓冲区1121的连续实体地址上是否有对应正常关闭状态的标签。
若作为存储器储存装置10的主机存储器缓冲区1121的连续实体地址上储存有对应正常关闭状态的标签时，在步骤S1105中存储器控制电路单元404识别存储器储存装置10处于正常关闭状态后的重启。
若作为存储器储存装置10的主机存储器缓冲区1121的连续实体地址上没有储存对应正常关闭状态的标签时，在步骤S1107中存储器控制电路单元404识别存储器储存装置10处于非正常关闭后的重启。
综上所述，本发明提供的主机存储器缓冲区配置方法、存储器储存装置与存储器控制电路单元，针对主机系统自不同的休眠模式重启后，利用选项只读存储器以及根据存储器储存装置的存储器配置参数判断重启后是否需要给存储器储存装置重新配置主机存储器缓冲区，从而实现对主机存储器缓冲区的弹性配置。
虽然本发明已以实施例揭示如上，然其并非用以限定本发明，任何所属技术领域中技术人员，在不脱离本发明的精神和范围内，当可作些许的更改与润饰，故本发明的保护范围当视所附的权利要求所界定者为准。

Claims (6)

1.一种主机存储器缓冲区配置方法，其特征在于，包括：
载入存储器储存装置的选项只读存储器的初始化程序至主机系统的缓冲存储器，其中所述存储器储存装置为可复写式非易失性存储器模块；
执行所述初始化程序，以在所述主机系统的所述缓冲存储器中配置连续实体地址给所述存储器储存装置作为所述存储器储存装置的主机存储器缓冲区，并在所述连续实体地址上设定标记；
储存所述标记在所述存储器储存装置；
其中，当接收到对应暂停至存储器模式的重启指令时，重新与所述连续实体地址建立连接，并且判断在所述连续实体地址上设定的标记是否相同于所储存的标记；
若在所述连续实体地址上设定的标记相同于所储存的标记时，则继续使用所述连续实体地址作为所述存储器储存装置的主机存储器缓冲区；
其中，当接收到对应暂停至磁盘模式的重启指令或暖重置指令时，从所述存储器储存装置的选项只读存储器重新载入所述初始化程序至所述主机系统的缓冲存储器；
重新执行所述初始化程序，以在所述主机系统的所述缓冲存储器中配置另一连续实体地址给所述存储器储存装置作为所述存储器储存装置的主机存储器缓冲区，并在所述另一连续实体地址上设定另一标记；
储存所述另一标记在所述存储器储存装置；
其中，当接收到对应断电状态的重启指令时，重新初始化所述存储器储存装置，并且重新建立与所述连续实体地址的连接；
其中，所述主机存储器缓冲区配置方法还包括：
在所述存储器储存装置正常关闭后，在作为所述存储器储存装置的主机存储器缓冲区的所述连续实体地址上设置对应正常关闭状态的标签；
在所述存储器储存装置重新上电后，判断作为所述存储器储存装置的主机存储器缓冲区的所述连续实体地址上是否有对应所述正常关闭状态的标签；以及
若作为所述存储器储存装置的主机存储器缓冲区的所述连续实体地址上储存有对应所述正常关闭状态的标签时，识别所述存储器储存装置处于所述正常关闭状态后的重启。
2.根据权利要求1所述的主机存储器缓冲区配置方法，其中所述断电状态包括装置电源关闭状态、非易失性存储器子系统重置或功能层重置。
3.一种存储器储存装置，其特征在于，包括：
连接接口单元，用以电性连接至主机系统；
可复写式非易失性存储器模块；
选项只读存储器，储存有初始化程序，其中当所述主机系统上电时会载入所述初始化程序至所述主机系统的缓冲存储器，并执行所述初始化程序，以在所述主机系统的所述缓冲存储器中配置连续实体地址作为主机存储器缓冲区，并在所述连续实体地址上设定标记；
存储器控制电路单元，电性连接至所述选项只读存储器、所述连接接口单元与所述可复写式非易失性存储器模块，且用以储存所述标记；
其中当所述存储器控制电路单元接收到对应暂停至存储器模式的重启指令时，所述存储器控制电路单元用以重新与所述连续实体地址建立连接，并且判断在所述连续实体地址上设定的标记是否相同于所储存的标记，
若在所述连续实体地址上设定的标记相同于所储存的标记时，则所述存储器控制电路单元用以继续使用所述连续实体地址作为所述存储器储存装置的主机存储器缓冲区，
其中当所述存储器控制电路单元接收到暂停至磁盘模式的重启指令或暖重置指令时，
所述存储器控制电路单元还用以从所述选项只读存储器重新载入所述初始化程序至所述主机系统的缓冲存储器并且重新执行所述初始化程序，
所述存储器控制电路单元还用以重新配置另一连续实体地址给所述存储器储存装置作为所述存储器储存装置的主机存储器缓冲区，并在所述另一连续实体地址上设定一另一标记；以及
所述存储器控制电路单元还用以储存所述另一标记，
其中当所述存储器控制电路单元接收到对应断电状态的重启指令时，
所述存储器控制电路单元还用以重新初始化所述存储器储存装置，并且重新建立与所述连续实体地址的连接，
其中在所述存储器储存装置正常关闭后，
所述存储器控制电路单元还用以在作为所述存储器储存装置的主机存储器缓冲区的所述连续实体地址上设置对应正常关闭状态的标签，
其中在所述存储器储存装置重新上电后，
所述存储器控制电路单元还用以判断作为所述存储器储存装置的主机存储器缓冲区的所述连续实体地址上是否有对应所述正常关闭状态的标签；以及
若作为所述存储器储存装置的主机存储器缓冲区的所述连续实体地址上储存有对应所述正常关闭状态的标签时，所述存储器控制电路单元还用以识别所述存储器储存装置处于所述正常关闭状态后的重启。
4.根据权利要求3所述的存储器储存装置，其中所述断电状态包括装置电源关闭状态、非易失性存储器子系统重置或功能层重置。
5.一种存储器控制电路单元，其特征在于，包括：
主机接口，用以电性连接至主机系统；
存储器接口，用以电性连接至可复写式非易失性存储器模块与选项只读存储器，所述选项只读存储器储存有初始化程序，其中当所述主机系统上电时会载入所述初始化程序至所述主机系统的缓冲存储器，并执行所述初始化程序，以在所述主机系统的所述缓冲存储器中配置连续实体地址作为主机存储器缓冲区，并在所述连续实体地址上设定标记，所述标记被储存至寄存器；
其中还包括存储器管理电路，电性连接至所述主机接口与所述存储器接口，
其中当所述存储器管理电路接收到对应暂停至存储器模式的重启指令时，所述存储器管理电路用以重新与所述连续实体地址建立连接，并且判断在所述连续实体地址上设定的标记是否相同于所储存的标记，
若在所述连续实体地址上设定的标记相同于所储存的标记时，则所述存储器管理电路用以继续使用所述连续实体地址作为所述存储器储存装置的主机存储器缓冲区，
其中当所述存储器管理电路接收到暂停至磁盘模式的重启指令或暖重置指令时，
所述存储器管理电路还用以从所述选项只读存储器重新载入所述初始化程序至所述主机系统的缓冲存储器并且重新执行所述初始化程序；
所述存储器管理电路还用以重新配置另一连续实体地址给所述存储器储存装置作为所述存储器储存装置的主机存储器缓冲区，并在所述另一连续实体地址上设定另一标记；以及
所述存储器控制电路单元还用以储存所述另一标记，
其中当所述存储器管理电路接收到对应断电状态的重启指令时，
所述存储器管理电路还用以重新初始化所述存储器储存装置，并且重新建立与所述连续实体地址的连接，
其中在所述存储器储存装置正常关闭后，
所述存储器管理电路还用以在作为所述存储器储存装置的主机存储器缓冲区的所述连续实体地址上设置对应正常关闭状态的标签，
所述存储器管理电路还用以判断作为所述存储器储存装置的主机存储器缓冲区的所述连续实体地址上是否有对应所述正常关闭状态的标签；以及
若作为所述存储器储存装置的主机存储器缓冲区的所述连续实体地址上储存有对应所述正常关闭状态的标签时，所述存储器管理电路还用以识别所述存储器储存装置处于所述正常关闭状态后的重启。
6.根据权利要求5所述的存储器控制电路单元，其中所述断电状态包括装置电源关闭状态、非易失性存储器子系统重置或功能层重置。
CN201810232974.0A 2018-03-21 2018-03-21 主机存储器缓冲区配置方法、储存装置与控制电路单元 Active CN110297595B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810232974.0A CN110297595B (zh) 2018-03-21 2018-03-21 主机存储器缓冲区配置方法、储存装置与控制电路单元

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810232974.0A CN110297595B (zh) 2018-03-21 2018-03-21 主机存储器缓冲区配置方法、储存装置与控制电路单元

Publications (2)

Publication Number Publication Date
CN110297595A CN110297595A (zh) 2019-10-01
CN110297595B true CN110297595B (zh) 2022-11-22

Family

ID=68025317

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810232974.0A Active CN110297595B (zh) 2018-03-21 2018-03-21 主机存储器缓冲区配置方法、储存装置与控制电路单元

Country Status (1)

Country Link
CN (1) CN110297595B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112965670B (zh) * 2021-04-22 2023-08-01 群联电子股份有限公司 主机存储器缓冲区管理方法、存储装置与控制电路单元

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWM256542U (en) * 2004-03-29 2005-02-01 Genesys Logic Inc Device for USB data transmission and backup and related devices thereof
TW200745862A (en) * 2005-12-21 2007-12-16 Sandisk Corp Non-volatile memories and methods with data alignment in a directly mapped file storage system
TW201443776A (zh) * 2013-05-06 2014-11-16 Phison Electronics Corp 韌體碼載入方法、記憶體控制器與記憶體儲存裝置
TW201537453A (zh) * 2014-03-31 2015-10-01 Acer Inc 電子裝置及基於其儲存裝置吞吐量調整緩衝區大小的方法
CN106155711A (zh) * 2015-03-26 2016-11-23 群联电子股份有限公司 休眠模式启动方法、存储器控制电路单元及存储装置
WO2017209813A1 (en) * 2016-05-31 2017-12-07 Sandisk Technologies Llc Systems and methods for performing adaptive host memory buffer caching of transition layer tables

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI506430B (zh) * 2013-03-20 2015-11-01 Phison Electronics Corp 映射資訊記錄方法、記憶體控制器與記憶體儲存裝置
US20160162215A1 (en) * 2014-12-08 2016-06-09 Sandisk Technologies Inc. Meta plane operations for a storage device
KR102466412B1 (ko) * 2016-01-14 2022-11-15 삼성전자주식회사 스토리지 장치 및 스토리지 장치의 동작 방법

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWM256542U (en) * 2004-03-29 2005-02-01 Genesys Logic Inc Device for USB data transmission and backup and related devices thereof
TW200745862A (en) * 2005-12-21 2007-12-16 Sandisk Corp Non-volatile memories and methods with data alignment in a directly mapped file storage system
TW201443776A (zh) * 2013-05-06 2014-11-16 Phison Electronics Corp 韌體碼載入方法、記憶體控制器與記憶體儲存裝置
TW201537453A (zh) * 2014-03-31 2015-10-01 Acer Inc 電子裝置及基於其儲存裝置吞吐量調整緩衝區大小的方法
CN106155711A (zh) * 2015-03-26 2016-11-23 群联电子股份有限公司 休眠模式启动方法、存储器控制电路单元及存储装置
WO2017209813A1 (en) * 2016-05-31 2017-12-07 Sandisk Technologies Llc Systems and methods for performing adaptive host memory buffer caching of transition layer tables

Also Published As

Publication number Publication date
CN110297595A (zh) 2019-10-01

Similar Documents

Publication Publication Date Title
CN107844431B (zh) 映射表更新方法、存储器控制电路单元与存储器存储装置
KR101395778B1 (ko) 메모리 카드 및 그것을 포함하는 메모리 시스템 그리고그것의 동작 방법
US10860247B2 (en) Data writing method and storage controller
US8589619B2 (en) Data writing method, memory controller, and memory storage apparatus
TWI668569B (zh) 主機記憶體緩衝區配置方法、記憶體儲存裝置與記憶體控制電路單元
US9460004B2 (en) Memory erasing method, memory controller, and memory storage apparatus
US8423838B2 (en) Block management method, memory controller, and memory storage apparatus
CN105389122B (zh) 数据储存器件的操作方法
CN111399752B (zh) 不同类型存储单元的控制装置及方法
US10191533B2 (en) Method of enabling sleep mode, memory control circuit unit and storage apparatus
CN111078146B (zh) 存储器管理方法、存储器存储装置及存储器控制电路单元
TWI640872B (zh) 記憶體控制電路單元、記憶體儲存裝置及其控制方法
CN107045890B (zh) 数据保护方法、存储器控制电路单元及存储器存储装置
CN106814968B (zh) 存储器管理方法与系统及其存储器存储装置
US11614997B2 (en) Memory storage apparatus with protection of command data in a host buffer in response to a system abnormality
CN110297595B (zh) 主机存储器缓冲区配置方法、储存装置与控制电路单元
US9710193B2 (en) Method of detecting memory modules, memory control circuit unit and storage apparatus
CN114822664A (zh) 基于数据优先级的风险评估方法、存储装置及控制电路
TWI512623B (zh) 休眠模式啓動方法、記憶體控制電路單元及儲存裝置
CN107229413B (zh) 存储器管理方法、存储器控制电路单元与存储器储存装置
US12008239B1 (en) Memory management method, memory storage device and memory control circuit unit
CN112965670B (zh) 主机存储器缓冲区管理方法、存储装置与控制电路单元
CN110764947A (zh) 数据写入方法以及存储控制器
US9268554B2 (en) Controlling method, memory controller, and data transmission system
US12026403B1 (en) Method and apparatus for performing configuration management of memory device in predetermined communications architecture with aid of electronic fuse data preparation, and associated computer-readable medium

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant