TW201327564A - 記憶體儲存裝置、記憶體控制器與控制方法 - Google Patents

記憶體儲存裝置、記憶體控制器與控制方法 Download PDF

Info

Publication number
TW201327564A
TW201327564A TW100148314A TW100148314A TW201327564A TW 201327564 A TW201327564 A TW 201327564A TW 100148314 A TW100148314 A TW 100148314A TW 100148314 A TW100148314 A TW 100148314A TW 201327564 A TW201327564 A TW 201327564A
Authority
TW
Taiwan
Prior art keywords
voltage
memory
operating voltage
voltage threshold
storage device
Prior art date
Application number
TW100148314A
Other languages
English (en)
Other versions
TWI473099B (zh
Inventor
Chien-Hua Chu
Original Assignee
Phison Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Phison Electronics Corp filed Critical Phison Electronics Corp
Priority to TW100148314A priority Critical patent/TWI473099B/zh
Priority to US13/425,425 priority patent/US8897092B2/en
Publication of TW201327564A publication Critical patent/TW201327564A/zh
Application granted granted Critical
Publication of TWI473099B publication Critical patent/TWI473099B/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/325—Power saving in peripheral device
    • G06F1/3275—Power saving in memory, e.g. RAM, cache
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/143—Detection of memory cassette insertion or removal; Continuity checks of supply or ground lines; Detection of supply variations, interruptions or levels ; Switching between alternative supplies
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00—Reducing energy consumption in communication networks
    • Y02D30/50—Reducing energy consumption in communication networks in wire-line communication networks, e.g. low power modes or reduced link rate

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Read Only Memory (AREA)

Abstract

本發明提出一種記憶體儲存裝置的控制方法，包括配置操作於第一工作電壓的可複寫式非揮發性記憶體模組於記憶體儲存裝置中；偵測第一工作電壓是否低於第一電壓門檻值。本方法還包括：偵測電路元件工作電壓是否低於電路元件電壓門檻值；當第一工作電壓低於第一電壓門檻值時，設定記憶體儲存裝置停止執行來自於主機系統的指令並且停止對可複寫式非揮發性記憶體模組下達指令；以及，當電路元件工作電壓低於電路元件電壓門檻值時，致能重置訊號以停止接收與執行來自於主機系統的指令。藉此，本方法可有效地提升記憶體儲存裝置之運作的穩定度。

Description

記憶體儲存裝置、記憶體控制器與控制方法
本發明是有關於一種記憶體儲存裝置的控制技術，且特別是有關於一種能夠根據工作電壓來設定運作模式的記憶體儲存裝置及其記憶體控制器與控制方法。
數位相機、手機與MP3在這幾年來的成長十分迅速，使得消費者對儲存媒體的需求也急速增加。由於可複寫式非揮發性記憶體(rewritable non-volatile memory)具有資料非揮發性、省電、體積小、無機械結構、讀寫速度快等特性，最適於可攜式電子產品，例如筆記型電腦。固態硬碟就是一種以快閃記憶體作為儲存媒體的記憶體儲存裝置。因此，近年快閃記憶體產業成為電子產業中相當熱門的一環。
而一個記憶體儲存裝置中會包含多個元件，並且每個元件會操作在不同的工作電壓。當一個元件的工作電壓低於一電壓門檻值時，此元件便不能正常工作。為了維持記憶體儲存裝置的正常運作，在習知的一般的作法中，是當記憶體儲存裝置中之控制器的工作電壓低於其對應的電壓門檻值時方對整個記憶體儲存裝置重置。然而，當記憶體儲存裝置的電源短暫不穩定時，可能有些元件能正常運作，而有些元件不能正常運作。例如，在某電源供應下，記憶體儲存裝置中的緩衝記憶體是可以正常運作，但其中的可複寫式非揮發性記憶體卻不能正常運作。此時，若重置整個記憶體儲存裝置，將造成緩衝記憶體的資料流失。因此，如何設計出一種記憶體儲存裝置與其控制方法，使得能夠在電源不穩定中避免記憶體之資料的流失，為此領域技術人員所關心的議題。
本發明提供一種記憶體儲存裝置、記憶體控制器與控制方法，其能夠根據不同的工作電壓來控制記憶體儲存裝置的運作模式，由此使其中的資料不會流失。
本發明一範例實施例提出一種記憶體儲存裝置，包括連接器、電壓偵測電路、可複寫式非揮發性記憶體模組與記憶體控制器。其中，連接器是用以耦接至主機系統。電壓偵測電路是用以接收輸入電壓並且提供第一工作電壓與一電路元件工作電壓。其中電壓偵測電路具有第一電壓偵測器與一電路元件電壓偵測器，而第一電壓偵測器是用以偵測第一工作電壓是否低於第一電壓門檻值，並且電路元件電壓偵測器是用以偵測電路元件工作電壓是否低於一電路元件電壓門檻值。可複寫式非揮發性記憶體模組是耦接電壓偵測電路並且操作於第一工作電壓。記憶體控制器是耦接電壓偵測電路。其中當第一工作電壓低於第一電壓門檻值時，電壓偵測電路會發送第一訊息給記憶體控制器並且記憶體控制器會進入省電模式以回應第一訊息。其中在省電模式中，記憶體控制器會停止執行來自於主機系統的指令並且停止對可複寫式非揮發性記憶體模組下達指令。當電路元件工作電壓低於電路元件電壓門檻值時，電壓偵測電路會致能重置訊號，在重置訊號被致能時，記憶體控制器無法接收與執行來自於主機系統的指令。
在本發明的一實施例中，上述省電模式期間，當第一工作電壓高於第一電壓門檻值時，電壓偵測電路會發送第二訊息給記憶體控制器。其中記憶體控制器會重新進入一正常模式以回應此第二訊息。並且在正常模式中，記憶體控制器會接收來自於主機系統的指令並且根據此指令來存取可複寫式非揮發性記憶體模組。
在本發明的一實施例中，上述記憶體控制器在重新進入正常模式之後，會對可複寫式非揮發性記憶體模組重新執行指令。
在本發明的一實施例中，上述指令為寫入指令，並且記憶體控制器會從可複寫式非揮發性記憶體模組中重新提取實體區塊並且將對應此寫入指令的資料從緩衝記憶體中寫入至實體區塊。
在本發明的一實施例中，上述指令為讀取指令，並且記憶體控制器會從可複寫式非揮發性記憶體模組重新讀取對應此讀取指令的資料。
在本發明的一實施例中，上述指令為抹除指令，並且記憶體控制器會重新對可複寫式非揮發性記憶體模組下達抹除指令。
在本發明的一實施例中，上述記憶體儲存裝置更包括緩衝記憶體，此緩衝記憶體是耦接至電壓偵測電路。其中電路元件電壓偵測器更包括第二電壓偵測器，第二電壓偵測器是用以偵測第二工作電壓是否低於第二電壓門檻值。而緩衝記憶體是操作於第二工作電壓，上述電路元件工作電壓為第二工作電壓，電路元件電壓門檻值為第二電壓門檻值。
在本發明的一實施例中，上述電路元件電壓偵測器更包括第三電壓偵測器，此第三電壓偵測器是用以偵測第三工作電壓是否低於第三電壓門檻值。而記憶體控制器是操作於第三工作電壓，上述電路元件工作電壓為第三工作電壓，電路元件電壓門檻值為第三電壓門檻值。
在本發明的一實施例中，當上述第二工作電壓低於第二電壓門檻值或第三工作電壓低於第三電壓門檻值時，電壓偵測電路會致能上述的重置訊號。
在本發明的一實施例中，上述第一電壓門檻值為2.7伏特，第二電壓門檻值為1.8伏特並且第三電壓門檻值為1.0伏特。
以另外一個角度來說，本發明一範例實施例提出一種記憶體控制器，用於記憶體儲存裝置，此記憶體儲存裝置具有可複寫式非揮發性記憶體模組。上述記憶體控制器包括：主機介面、記憶體介面、以及記憶體管理電路。其中主機介面是用以耦接至主機系統。記憶體介面是用以耦接至可複寫式非揮發性記憶體模組。記憶體管理電路是耦接至主機介面與記憶體介面，用以接收第一訊息並且進入省電模式以回應此第一訊息。在省電模式中，記憶體控制器會停止執行來自於主機系統的指令並且停止對可複寫式非揮發性記憶體模組下達指令。上述可複寫式非揮發性記憶體模組是操作於第一工作電壓並且當第一工作電壓低於第一電壓門檻值時，第一訊息會被發送給記憶體管理電路。並且，記憶體管理電路會偵測重置訊號是否被致能，當此重置訊號被致能時，記憶體管理電路無法接收與執行來自於主機系統的指令。其中，當一電路元件工作電壓低於一電路元件電壓門檻值時，上述重置訊號將被致能。
在本發明的一實施例中，上述省電模式期間，記憶體管理電路更用以接收第二訊息。並且，記憶體管理電路會重新進入一正常模式以回應第二訊息。在省電模式期間，當第一工作電壓高於第一電壓門檻值時，此第二訊息會被發送給記憶體管理電路。其中，在正常模式中，記憶體控制器會接收來自於主機系統的指令並且根據此指令存取可複寫式非揮發性記憶體模組。
在本發明的一實施例中，上述記憶體管理電路會在重新進入正常模式之後，會對可複寫式非揮發性記憶體模組重新執行指令。
在本發明的一實施例中，上述指令為寫入指令，並且記憶體管理電路會從可複寫式非揮發性記憶體模組重新提取實體區塊並且將對應寫入指令的資料從緩衝記憶體中寫入至實體區塊。
在本發明的一實施例中，上述指令為讀取指令，並且記憶體管理電路會從可複寫式非揮發性記憶體模組中重新讀取對應此讀取指令的資料。
在本發明的一實施例中，上述指令為抹除指令，並且記憶體管理電路會重新對可複寫式非揮發性記憶體模組下達此抹除指令。
在本發明的一實施例中，上述記憶體儲存裝置更具有一緩衝記憶體，緩衝記憶體操作於第二工作電壓，第二工作電壓會被偵測是否低於第二工作電壓門檻值。其中電路元件工作電壓為第二工作電壓，電路元件電壓門檻值為第二電壓門檻值。
在本發明的一實施例中，上述記憶體控制器操作於第三工作電壓，此第三工作電壓會被偵測是否低於第三電壓門檻值。其中電路元件工作電壓為第三工作電壓，電路元件電壓門檻值為第三電壓門檻值。
在本發明的一實施例中，上述記憶體控制器是操作於第三工作電壓，第三工作電壓會被偵測是否低於第三電壓門檻值。
在本發明的一實施例中，當上述第二工作電壓低於第二電壓門檻值或第三工作電壓低於第三電壓門檻值時，重置訊號會被致能。
在本發明的一實施例中，上述第一電壓門檻值為2.7伏特，第二電壓門檻值為1.8伏特並且第三電壓門檻值為1.0伏特。
以另外一個角度來說，本發明一範例實施例提出一種控制方法，用於一記憶體儲存裝置。此控制方法包括：配置可複寫式非揮發性記憶體模組於記憶體儲存裝置，並且設定可複寫式非揮發性記憶體模組操作於第一工作電壓；偵測第一工作電壓是否低於第一電壓門檻值。上述方法還包括：偵測電路元件工作電壓是否低於電路元件電壓門檻值；當第一工作電壓低於第一電壓門檻值時，設定記憶體儲存裝置進入省電模式以停止執行來自於主機系統的指令並且停止對可複寫式非揮發性記憶體模組下達指令；以及，當電路元件工作電壓低於電路元件電壓門檻值時，致能重置訊號以停止接收與執行來自於主機系統的指令。
在本發明的一實施例中，上述控制方法更包括：當在省電模式期間第一工作電壓高於第一電壓門檻值時，設定記憶體儲存裝置重新進入一正常模式以接收來自於主機系統的指令及根據此指令存取可複寫式非揮發性記憶體模組。
在本發明的一實施例中，上述控制方法更包括：在重新進入正常模式之後，對可複寫式非揮發性記憶體模組重新執行指令。
在本發明的一實施例中，上述指令為寫入指令。其中對可複寫式非揮發性記憶體模組重新執行指令的步驟包括：從可複寫式非揮發性記憶體模組重新提取實體區塊並且將對應寫入指令的資料從緩衝記憶體中寫入至實體區塊。
在本發明的一實施例中，上述指令為讀取指令。其中對可複寫式非揮發性記憶體模組重新執行指令的步驟包括的步驟包括：從可複寫式非揮發性記憶體模組中重新讀取對應此讀取指令的資料。
在本發明的一實施例中，上述指令為抹除指令。其中對可複寫式非揮發性記憶體模組重新執行指令的步驟包括：重新對可複寫式非揮發性記憶體模組下達此抹除指令。
在本發明的一實施例中，上述控制方法還包括：配置緩衝記憶體於記憶體儲存裝置中，設定此緩衝記憶體操作於第二工作電壓；偵測第二工作電壓是否低於第二電壓門檻值；以及，設定上述電路元件工作電壓為第二工作電壓，電路元件電壓門檻值為第二電壓門檻值。
在本發明的一實施例中，上述控制方法還包括：配置一記憶體控制器於記憶體儲存裝置，設定記憶體控制器操作於第三工作電壓；偵測第三工作電壓是否低於第三電壓門檻值；以及，設定上述電路元件工作電壓為第三工作電壓，電路元件電壓門檻值為第三電壓門檻值。
在本發明的一實施例中，上述控制方法還包括：當第二工作電壓低於第二電壓門檻值或第三工作電壓低於第三電壓門檻值時，致能上述的重置訊號。
在本發明的一實施例中，上述控制方法還包括：設定第一電壓門檻值為2.7伏特；設定第二電壓門檻值為1.8伏特；以及，設定第三電壓門檻值為1.0伏特。
基於上述，上述範例實施例所提出的記憶體儲存裝置、記憶體控制器與控制方法，能夠在供應電壓不穩定時，有效地避免緩衝記憶體中的資料流失並且於供應電壓正常後重新執行未完成的指令。
為讓本發明之上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
 [第一範例實施例]
一般而言，記憶體儲存裝置(亦稱，記憶體儲存系統)包括可複寫式非揮發性記憶體模組與控制器(亦稱，控制電路)。通常記憶體儲存裝置是與主機系統一起使用，以使主機系統可將資料寫入至記憶體儲存裝置或從記憶體儲存裝置中讀取資料。
圖1A是根據第一範例實施例所繪示的主機系統與記憶體儲存裝置。
請參照圖1A，主機系統1000一般包括電腦1100與輸入/輸出(input/output,I/O)裝置1106。電腦1100包括微處理器1102、隨機存取記憶體(random access memory,RAM)1104、系統匯流排1108與資料傳輸介面1110。輸入/輸出裝置1106包括如圖1B的滑鼠1202、鍵盤1204、顯示器1206與印表機1208。必須瞭解的是，圖1B所示的裝置非限制輸入/輸出裝置1106，輸入/輸出裝置1106可更包括其他裝置。
在本發明實施例中，記憶體儲存裝置100是透過資料傳輸介面1110與主機系統1000的其他元件耦接。藉由微處理器1102、隨機存取記憶體1104與輸入/輸出裝置1106的運作可將資料寫入至記憶體儲存裝置100或從記憶體儲存裝置100中讀取資料。例如，記憶體儲存裝置100可以是如圖1B所示的隨身碟1212、記憶卡1214或固態硬碟(Solid State Drive,SSD)1216等的可複寫式非揮發性記憶體儲存裝置。
一般而言，主機系統1000為可實質地與記憶體儲存裝置100配合以儲存資料的任意系統。雖然在本範例實施例中，主機系統1000是以電腦系統來作說明，然而，在本發明另一範例實施例中主機系統1000可以是數位相機、攝影機、通信裝置、音訊播放器或視訊播放器等系統。例如，在主機系統為數位相機(攝影機)1310時，可複寫式非揮發性記憶體儲存裝置則為其所使用的SD卡1312、MMC卡1314、記憶棒(memory stick)1316、CF卡1318或嵌入式儲存裝置1320(如圖1C所示)。嵌入式儲存裝置1320包括嵌入式多媒體卡(Embedded MMC,eMMC)。值得一提的是，嵌入式多媒體卡是直接耦接於主機系統的基板上。
圖2是繪示圖1A所示的記憶體儲存裝置的概要方塊圖。
請參照圖2，記憶體儲存裝置100包括連接器102、電壓偵測電路110、可複寫式非揮發性記憶體模組120、緩衝記憶體130與記憶體控制器140。
連接器102用以耦接至主機系統1000。例如，連接器102相容於序列先進附件(Serial Advanced Technology Attachment,SATA)標準。然而，必須瞭解的是，本發明不限於此，連接器102亦可以是符合並列先進附件(Parallel Advanced Technology Attachment,PATA)標準、電氣和電子工程師協會(Institute of Electrical and Electronic Engineers,IEEE) 1394標準、高速周邊零件連接介面(Peripheral Component Interconnect Express,PCI Express)標準、通用序列匯流排(Universal Serial Bus,USB)標準、安全數位(Secure Digital,SD)介面標準、記憶棒(Memory Stick,MS)介面標準、多媒體儲存卡(Multi Media Card,MMC)介面標準、小型快閃(Compact Flash,CF)介面標準、整合式驅動電子介面(Integrated Device Electronics,IDE)標準或其他適合的標準。
電壓偵測電路110是耦接至連接器102，並且用以接收輸入電壓104並提供第一工作電壓111、第二工作電壓112與第三工作電壓113。電壓偵測電路110包括電路元件電壓偵測器117與第一電壓偵測器114。第一電壓偵測器114是用以偵測第一工作電壓111是否低於一第一電壓門檻值。而電路元件電壓偵測器117是用以偵測一電路元件工作電壓是否低於一電路元件電壓門檻值。而當電路元件工作電壓低於電路元件電壓門檻值時，表示記憶體儲存裝置100中有一關鍵性的電路元件的工作電壓過低，使得整個記憶體儲存裝置100無法正常運作。在本實施例中，電路元件電壓偵測器117還包括第二電壓偵測器115與第三電壓偵測器116。其中，第二電壓偵測器115是用以偵測第二工作電壓112是否低於一第二電壓門檻值，並且記憶體130是操作於第二工作電壓112。而第三電壓偵測器116是用以偵測第三工作電壓113是否低於一第三電壓門檻值，並且記憶體控制器113是操作於第三工作電壓。在本實施例中，上述電路元件工作電壓為第二工作電壓112，而上述電路元件電壓門檻值為第二電壓門檻值。
例如，在本範例實施例中，第一電壓門檻值為2.7伏特，第二電壓門檻值為1.8伏特並且第三電壓門檻值為1.0伏特。但必須瞭解的是本發明不限於此，在本發明另一範例實施例中，第一電壓門檻值、第二電壓門檻值與第三電壓門檻值亦可被設定為其他適當的值。
特別是，在本範例實施例中，電壓偵測電路110會根據第一電壓偵測器114、第二電壓偵測器115與第三電壓偵測器116的偵測結果，發送第一訊息、致能重置訊號或發送第二訊息。其中發送第一訊息、致能重置訊號或發送第二訊息的運作，將於以下做詳細的描述。
可複寫式非揮發性記憶體模組120是耦接至電壓偵測電路110，並且用以儲存主機系統1000所寫入之資料。可複寫式非揮發性記憶體模組120具有多個實體區塊。每一實體區塊分別具有複數個實體頁面，並且每一實體頁面具有至少一實體扇區，其中屬於同一個實體區塊之實體頁面可被獨立地寫入且被同時地抹除。並且，實體區塊為抹除之最小單位。亦即，每一實體區塊含有最小數目之一併被抹除之記憶胞。而實體頁面為程式化的最小單元。特別是，可複寫式非揮發性記憶體模組120是操作於第一工作電壓111，並且當第一工作電壓111低於第一電壓門檻值時，可複寫式非揮發性記憶體模組120便無法正常運作。
在本範例實施例中，可複寫式非揮發性記憶體模組120為多層記憶胞(Multi Level Cell,MLC)NAND快閃記憶體模組。然而，本發明不限於此，可複寫式非揮發性記憶體模組120亦可是單層記憶胞(Single Level Cell,SLC)NAND快閃記憶體模組、其他快閃記憶體模組或其他具有相同特性的記憶體模組。
緩衝記憶體130是耦接至電壓偵測電路110，並且用以暫存任何資料。例如，緩衝記憶體130為動態隨機存取記憶體(Dynamic Random Access Memory,DRAM)。在其他實施例中，緩衝記憶體也可為靜態隨機存取記憶體(Static Random Access Memory,SRAM)。特別是，緩衝記憶體130是操作於第二工作電壓112，並且當第二工作電壓112低於第二電壓門檻值時，緩衝記憶體130便無法正常運作。
記憶體控制器140是耦接至連接器102、電壓偵測電路110、可複寫式非揮發性記憶體模組120與緩衝記憶體130。記憶體控制器140用以執行以硬體型式或韌體型式實作的多個邏輯閘或控制指令，並且根據主機系統1000的指令在可複寫式非揮發性記憶體模組120中進行資料的寫入、讀取與抹除等運作。記憶體控制器140還用以接收來自電壓偵測電路110的訊號，藉此進入不同的模式以回應所接收到的訊號。特別是，記憶體控制器140是操作於第三工作電壓113，並且當第三工作電壓113低於第三電壓門檻值時，記憶體控制器140便無法正常運作。
圖3是根據本發明第一範例實施例所繪示之記憶體控制器的概要方塊圖。
請參照圖3，記憶體控制器140包括記憶體管理電路142、主機介面144與記憶體介面146。
記憶體管理電路142用以控制記憶體控制器140的整體運作。具體來說，記憶體管理電路142具有多個控制指令，並且在記憶體儲存裝置100運作時，此些控制指令會被執行以進行資料的寫入、讀取與抹除等運作。
在本範例實施例中，記憶體管理電路142的控制指令是以韌體型式來實作。例如，記憶體管理電路142具有微處理器單元(未繪示)與唯讀記憶體(未繪示)，並且此些控制指令是被燒錄至此唯讀記憶體中。當記憶體儲存裝置100運作時，此些控制指令會由微處理器單元來執行以進行資料的寫入、讀取與抹除等運作。
在本發明另一範例實施例中，記憶體管理電路142的控制指令亦可以程式碼型式儲存於可複寫式非揮發性記憶體模組120的特定區域(例如，記憶體模組中專用於存放系統資料的系統區)中。此外，記憶體管理電路142具有微處理器單元(未繪示)、唯讀記憶體(未繪示)及隨機存取記憶體(未繪示)。特別是，此唯讀記憶體具有驅動碼，並且當記憶體控制器140被致能時，微處理器單元會先執行此驅動碼段來將儲存於可複寫式非揮發性記憶體模組120中之控制指令載入至記憶體管理電路142的隨機存取記憶體中。之後，微處理器單元會運轉此些控制指令以進行資料的寫入、讀取與抹除等運作。此外，在本發明另一範例實施例中，記憶體管理電路142的控制指令亦可以一硬體型式來實作。
主機介面144是耦接至記憶體管理電路142並且用以接收與識別主機系統1000所傳送的指令與資料。也就是說，主機系統1000所傳送的指令與資料會透過主機介面144來傳送至記憶體管理電路142。在本範例實施例中，主機介面144是相容於SATA標準。然而，必須瞭解的是本發明不限於此，主機介面144亦可以是相容於PATA標準、IEEE 1394標準、PCI Express標準、USB標準、SD標準、MS標準、MMC標準、CF標準、IDE標準或其他適合的資料傳輸標準。
記憶體介面146是耦接至記憶體管理電路142並且用以存取可複寫式非揮發性記憶體模組120。也就是說，欲寫入至可複寫式非揮發性記憶體模組120的資料會經由記憶體介面146轉換為可複寫式非揮發性記憶體模組120所能接受的格式。
在本範例實施例中，記憶體管理電路142更用以根據電壓偵測電路110所發送的第一訊息與第二訊息，或者是根據重置訊號是否被致能而進入不同的模式。請再參照圖2，一般情況下，當第一工作電壓111高於第一電壓門檻值、第二工作電壓112高於第二電壓門檻值且第三工作電壓113高於第三電壓門檻值時，記憶體控制器140是處於正常模式。具體來說，在正常模式下，記憶體控制器140會接收來自於主機系統1000的指令，並且根據此指令存取可複寫式非揮發性記憶體模組120。例如，記憶體控制器140會從主機系統1000接收到寫入指令並且根據此指令將資料寫入至可複寫式非揮發性記憶體模組120。
然而，當第一電壓偵測器114偵測到第一工作電壓111低於第一電壓門檻值時，電壓偵測電路110會發送第一訊息給記憶體控制器140。特別是，記憶體管理電路142在接收到此第一訊息以後，會進入省電模式。具體來說，在省電模式下，記憶體管理電路142會停止執行來自於主機系統1000的指令，並且停止對可複寫式非揮發性記憶體模組120下達指令。例如，以連接器102為符合SATA標準的例子中，主機系統1000在傳送存取的指令給記憶體儲存裝置100之前，會先發送X_RDY訊號給記憶體儲存裝置100，用以詢問記憶體儲存裝置100是否可接受存取指令。若記憶體儲存裝置100可接收存取指令，則會回覆R_RDY訊號，否則會回覆SYNC訊號。在本範例實施例中，若記憶體控制器140在省電模式下，記憶體管理電路142會回覆SYNC訊號給主機系統1000以回應所接收的X_RDY訊號，用以表示目前記憶體儲存裝置100無法執行存取的指令。而記憶體管理電路142回覆SYNC訊號的用意為托延回覆R_RDY的時間，因為一旦回覆R_RDY給主機系統1000，主機系統1000就會認為可複寫式非揮發性記憶體模組120已准備好可執行資料存取的動作。也就是說，由於當第一工作電壓111低於第一電壓門檻值(例如，2.7伏特)時，可複寫式非揮發性記憶體模組120無法正常的運作，記憶體控制器140便會暫停對可複寫式非揮發性記憶體模組120的存取。並且，此時可複寫式非揮發性記憶體模組120正在執行的指令也會被中斷。例如，記憶體控制器140在進入省電模式時可複寫式非揮發性記憶體模組120正在執行的指令為寫入指令，因此可複寫式非揮發性記憶體模組120執行此寫入指令的操作便會被中斷，而此寫入指令所對應的寫入資料則仍被暫存在緩衝記憶體130中。值得注意的是，在省電模式下，緩衝記憶體130與記憶體控制器140還是可以正常的運作。
當記憶體控制器140在省電模式並且第一電壓偵測器114偵測到第一工作電壓111已提升並高於第一電壓門檻值時，電壓偵測電路110會傳送第二訊號給記憶體控制器140。在接收到第二訊號以後，記憶體管理電路142會重新進入正常模式以回應此第二訊號。也就是說，在重新進入正常模式以後，記憶體控制器140便可繼續接收來自於主機系統1000的指令，並且根據此指令來存取可複寫式非揮發性記憶體模組120。
特別是，在本範例實施例中，在記憶體控制器140重新進入正常模式之後，記憶體管理電路142會對可複寫式非揮發性記憶體模組120重新執行在進入省電模式之前的指令。
例如，假設記憶體控制器140在進入省電模式之前正對可複寫式非揮發性記憶體模組120執行寫入指令，並且此寫入指令所對應的寫入資料被暫存在緩衝記憶體130中。當記憶體控制器140重新進入正常模式以後，記憶體管理電路142會在可複寫式非揮發性記憶體模組120中重新提取一實體區塊，從緩衝記憶體130中取得上述未完成的寫入指令所對應的寫入資料，並且將此寫入資料寫入至重新提取的實體區塊。然而，在其他實施例中，記憶體控制器140在重新進入正常模式以後，可根據上述寫入指令將所對應的寫入資料寫入至一舊區塊的下一個實體頁面，此舊區塊指的是進入省電模式之前正在執行上述寫入指令的實體區塊。在另外一實施例中，記憶體控制器140在重新進入正常模式以後，也可將上述寫入指令所對應的寫入資料的一部份寫入至上述新提取的實體區塊，並將另一部分寫入至上述的舊區塊，本發明並不在此限。
圖4A與4B是根據本發明第一範例實施例在重新進入正常模式後執行寫入指令的示意圖。
請參考圖4A，假設若記憶體管理電路142在執行一寫入指令的期間，記憶體控制器140根據第一訊息進入了省電模式，其中對應此寫入指令的寫入資料422之中的第一部份已寫入資料412已被寫入至實體區塊410中並且此資料之中的第二部份資料414尚未被寫入至實體區塊410。
請參考圖4B，由於在省電模式中，緩衝記憶體130仍可正常地運作並且由此寫入資料422仍暫存在緩衝記憶體130中而不會流失。因此，當記憶體控制器140接收到第二訊號而重新進入正常模式以後，記憶體管理電路142會從緩衝記憶體130取得寫入資料422，並將寫入資料422寫入至新提取的實體區塊420。
更詳細來說，可複寫式非揮發性記憶體模組120的實體區塊的實體頁面只能被程式(program)一次，若要對實體頁面程式第二次則必須先執行抹除指令。因此，若已寫入的第一部份資料412的結尾是寫入至一個實體頁面的一部份，則在記憶體控制器140重新進入正常模式以後，也無法將未寫入之第二部分資料414寫入至此已被寫入一部分的實體頁面。在本範例實施例中，記憶體管理電路142會重新提取空的實體區塊，並將寫入資料寫入至重新提取的實體區塊以便重新執行寫入指令。
除此之外，倘若在進入省電模式之前，記憶體控制器140正對可複寫式非揮發性記憶體模組120執行讀取指令時，在記憶體控制器140重新進入正常模式以後，記憶體管理電路142會從可複寫式非揮發性記憶體模組120重新讀取對應此讀取指令的資料。再者，若在進入省電模式之前，記憶體控制器140正對可複寫式非揮發性記憶體模組120執行抹除指令，則在記憶體控制器140重新進入正常模式以後，記憶體管理電路142會重新對可複寫式非揮發性記憶體模組120下達此抹除指令。
請再參照圖2，在本範例實施例中，當第二電壓偵測器115偵測到第二工作電壓112低於第二電壓門檻值或者是第三電壓偵測器116偵測到第三工作電壓113低於第三電壓門檻值時，電壓偵測電路110會致能重置訊號。當此重置訊號被致能以後，記憶體控制器113無法接收與執行來自於主機系統1000的指令。具體來說，在重置訊號被致能期間，主機系統1000與記憶體儲存裝置100之間的耦接會被中斷。並且，在重置訊號不再被致能以後以後，主機系統1000會重新與記憶體儲存裝置100耦接，並且透過連接器102供應電源給記憶體儲存裝置100。
圖5是根據本發明第一範例實施例所繪示之控制方法的流程圖。
請參照圖5，當記憶體儲存裝置100啟動後，在步驟S501，第一工作電壓會被偵測是否低於第一電壓門檻值。
倘若第一工作電壓低於第一電壓門檻值，則在步驟S503中，記憶體儲存裝置100會被設定進入省電模式。具體來說，如上所述，在省電模式中，記憶體控制器140的記憶體管理電路142會停止執行來自於主機系統1000的指令並且停止對可複寫式非揮發性記憶體模組120下達指令。
之後，在步驟S505中，第二工作電壓會被偵測是否低於第二電壓門檻值或者第三工作電壓會被偵測是否低於第三電壓門檻值。
倘若第二工作電壓非低於第二電壓門檻值且第三工作電壓非低於第三電壓門檻值，在步驟S507中，第一工作電壓會被偵測是否回升高且於第一電壓門檻值。
倘若第一工作電壓回升且高於第一電壓門檻值時，則在步驟S509中，記憶體儲存裝置100會被設定重新進入正常模式。並且，在步驟S511中，對可複寫式非揮發性記憶體模組120重新執行進入省電模式之前的指令。並且在步驟S511之後，步驟S501會被執行以繼續偵測第一工作電壓。
倘若第一工作電壓未回升且高於第一電壓門檻值時，則步驟S505會被執行以繼續偵測第二與第三工作電壓。
倘若第二工作電壓低於第二電壓門檻值或者第三工作電壓低於第三電壓門檻值時，則在步驟S513中，重置訊號會被致能。
倘若在步驟S501中判斷第一工作電壓非低於第一電壓門檻值時，則在步驟S515中，第二工作電壓會被偵測是否低於第二電壓門檻值或者第三工作電壓會被偵測是否低於第三電壓門檻值。
倘若第二工作電壓被偵測非低於第二電壓門檻值且第三工作電壓被偵測非於第三電壓門檻值，則步驟S501會被執行以繼續偵測第一工作電壓。倘若第二工作電壓被偵測低於第二電壓門檻值或者第三工作電壓被偵測低於第三電壓門檻值，則在步驟S513會被執行，以重置記憶體儲存裝置100。
在步驟S513之後，圖5的流程會被中止，並且當記憶體儲存裝置100再被啟動後，步驟S510會被執行。
[第二範例實施例]
本範例實施例與第一範例實施例類似，不同之處在於電壓偵測電路110是根據第一工作電壓與電路元件工作電壓來控制記憶體儲存裝置100。
請參考圖2，電路元件電壓偵測器117是用以偵測電路元件工作電壓是否低於一電路元件電壓門檻值。在本實施例中，電路元件工作電壓為用於操作記憶體控制器140的第三工作電壓113，電路元件電壓門檻值為上述第三電壓門檻值。當電路元件工作電壓低於電路元件電壓門檻值時，電壓偵測電路110會致能重置訊號以停止接收與執行來自於主機系統1000的指令。其中當第一工作電壓111低於第一電壓門檻值時，電壓偵測電路110會發送第一訊息給記憶體控制器140並且記憶體控制器140會進入省電模式以回應第一訊息。對於第一訊息以及省電模式已詳細說明如上，在此並不再贅述。另一方面，省電模式中，記憶體控制器140會停止執行來自於主機系統1000的指令並且停止對可複寫式非揮發性記憶體模組120下達指令。當電路元件工作電壓低於電路元件電壓門檻值時，電壓偵測電路110會致能重置訊號，且在重置訊號被致能時，記憶體控制器140無法接收與執行來自於主機系統的指令。然而，重置訊號、記憶體控制器140、可複寫式非揮發性記憶體模組120與電壓偵測電路110已詳細說明如上，在此便不再贅述。
然而，必須瞭解的是，儘管在本範例實施例中，電路元件工作電壓為用於操作記憶體控制器140的第三工作電壓113，並且電路元件電壓門檻值為上述第三電壓門檻值。但本發明不限於此，在本發明另一範例實施例中，電路元件工作電壓亦可為用於操作緩衝記憶體130的第二工作電壓112，並且電路元件電壓門檻值對應為上述第二電壓門檻值。
圖6是根據本發明第二實施例所繪示的控制方法流程圖。
請參考圖6，在步驟S602中，配置可複寫式非揮發性記憶體模組於記憶體儲存裝置中，並且設定可複寫式非揮發性記憶體模組操作於第一工作電壓。
在步驟S604中，第一電壓偵測器114偵測第一工作電壓111是否低於第一電壓門檻值。
在步驟S606中，電路元件電壓偵測器117偵測電路元件工作電壓是否低於電路元件電壓門檻值。
在步驟S608中，當第一工作電壓111低於第一電壓門檻值時，設定記憶體儲存裝置100進入省電模式以停止執行來自於主機系統1000的指令並且停止對可複寫式非揮發性記憶體模組120下達指令。
在步驟S610中，當電路元件工作電壓低於電路元件電壓門檻值時，電壓偵測電路110會致能重置訊號以停止接收與執行來自於主機系統1000的指令。
值得注意的是，圖6中各步驟可以有其他順序，本發明並不在此限。例如，在執行步驟S602中，可先執行步驟S606再執行步驟S604，並且先執行步驟S610再執行步驟S608，本發明並不限制圖6各步驟的執行順序。另一方面，步驟S604、S606、S608、以及S610會重複的被執行，且此持續的監控記憶體儲存裝置100的各個工作電壓。
綜上所述，本發明範例實施例提出的記憶體儲存裝置、記憶體控制器與控制方法，可以避免輸入電壓不穩定時，流失緩衝記憶體中的資料。當第一工作電壓低於第一電壓門檻值時，記憶體儲存裝置會進入省電模式。若第一工作電壓已回復並高於第一電壓門檻值，記憶體儲存裝置便再回復到正常模式。如此一來，緩衝記憶體中的資料便不會流失並且據此在回復到正常模式以後重新執行在進入省電模式之前的指令。並且在電路元件工作電壓低於電路元件電壓門檻值時，才致能重置訊號。結論來說，藉由不同的電壓值來控制記憶體儲存裝置，本發明可以提升記憶體儲存裝置的穩定性。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，故本發明之保護範圍當視後附之申請專利範圍所界定者為準。
1000．．．主機系統
1100．．．電腦
1102．．．微處理器
1104．．．隨機存取記憶體
1106．．．輸入/輸出裝置
1108．．．系統匯流排
1110．．．資料傳輸介面
1202．．．滑鼠
1204．．．鍵盤
1206．．．顯示器
1208．．．印表機
1212．．．隨身碟
1214．．．記憶卡
1216．．．固態硬碟
1310．．．數位相機
1312．．．SD卡
1314．．．MMC卡
1316．．．記憶棒
1318．．．CF卡
1320．．．嵌入式儲存裝置
100．．．記憶體儲存裝置
102．．．連接器
104．．．輸入電壓
110．．．電壓偵測電路
111．．．第一工作電壓
112．．．第二工作電壓
113．．．第三工作電壓
114．．．第一電壓偵測器
115．．．第二電壓偵測器
116．．．第三電壓偵測器
117．．．電路元件電壓偵測器
120．．．可複寫式非揮發性記憶體模組
130．．．緩衝記憶體
140．．．記憶體控制器
142．．．記憶體管理電路
144．．．主機介面
146．．．記憶體介面
410、420．．．實體區塊
412．．．第一部份資料
414．．．第二部分資料
422．．．寫入資料
S501、S503、S505、S507、S509、S511、S513、S515、S602、S604、S606、S608、S610．．．控制方法的步驟
圖1A是根據本發明第一範例實施例所繪示的主機系統與記憶體儲存裝置。
圖1B是根據本發明第一範例實施例所繪示的電腦、輸入/輸出裝置與記憶體儲存裝置的示意圖。
圖1C是根據本發明第一範例實施例所繪示的主機系統與記憶體儲存裝置的示意圖。
圖2是繪示圖1A所示的記憶體儲存裝置的概要方塊圖。
圖3是根據本發明第一範例實施例所繪示之記憶體控制器的概要方塊圖。
圖4A與4B是根據本發明第一範例實施例在重新進入正常模式後執行寫入指令的示意圖。
圖5是根據本發明第一範例實施例所繪示之控制方法的流程圖。
圖6是根據本發明第二範例實施例所繪示之控制方法的流程圖。
S602、S604、S606、S608、S610．．．控制方法的步驟

Claims (33)

  1. 一種記憶體儲存裝置，包括：一連接器，用以耦接至一主機系統；一電壓偵測電路，具有一第一電壓偵測器與一電路元件電壓偵測器，該第一電壓偵測器用以偵測一第一工作電壓是否低於一第一電壓門檻值，並且該電路元件電壓偵測器用以偵測一電路元件工作電壓是否低於一電路元件電壓門檻值；一可複寫式非揮發性記憶體模組，耦接該電壓偵測電路並且操作於該第一工作電壓；一記憶體控制器，耦接該電壓偵測電路；其中當該第一工作電壓低於該第一電壓門檻值時，該電壓偵測電路發送一第一訊息給該記憶體控制器並且該記憶體控制器會進入一省電模式以回應該第一訊息，其中在該省電模式中，該記憶體控制器停止執行來自於該主機系統的指令並且停止對該可複寫式非揮發性記憶體模組下達指令，其中當該電路元件工作電壓低於該電路元件電壓門檻值時，該電壓偵測電路致能一重置訊號，其中在該重置訊號被致能時，該記憶體控制器無法接收與執行來自於該主機系統的指令。
  2. 如申請專利範圍第1項所述之記憶體儲存裝置，其中在該省電模式期間，當該第一工作電壓高於該第一電壓門檻值時，該電壓偵測電路發送一第二訊息給該記憶體控制器，其中該記憶體控制器會重新進入一正常模式以回應該第二訊息，其中在該正常模式中，該記憶體控制器會接收來自於該主機系統的至少一指令並且根據該至少一指令存取該可複寫式非揮發性記憶體模組。
  3. 如申請專利範圍第2項所述之記憶體儲存裝置，其中該記憶體控制器在重新進入該正常模式之後，對該可複寫式非揮發性記憶體模組重新執行一指令。
  4. 如申請專利範圍第3項所述之記憶體儲存裝置，其中該指令為一寫入指令，並且該記憶體控制器會從該可複寫式非揮發性記憶體模組中重新提取一實體區塊並且將對應該寫入指令的一資料從該緩衝記憶體中寫入至該實體區塊。
  5. 如申請專利範圍第3項所述之記憶體儲存裝置，其中該指令為一讀取指令，並且該記憶體控制器會從該可複寫式非揮發性記憶體模組重新讀取對應該讀取指令的資料。
  6. 如申請專利範圍第3項所述之記憶體儲存裝置，其中該指令為一抹除指令，並且該記憶體控制器會重新對該可複寫式非揮發性記憶體模組下達該抹除指令。
  7. 如申請專利範圍第1項所述之記憶體儲存裝置，更包括：一緩衝記憶體，耦接至該電壓偵測電路，其中該電路元件電壓偵測器包括一第二電壓偵測器，該第二電壓偵測器用以偵測一第二工作電壓是否低於一第二電壓門檻值，其中該緩衝記憶體操作於該第二工作電壓，該電路元件工作電壓為該第二工作電壓，該電路元件電壓門檻值為該第二電壓門檻值。
  8. 如申請專利範圍第1項所述之記憶體儲存裝置，其中該電路元件電壓偵測器包括一第三電壓偵測器，該第三電壓偵測器用以偵測一第三工作電壓是否低於一第三電壓門檻值，其中該記憶體控制器操作於該第三工作電壓，該電路元件工作電壓為該第三工作電壓，該電路元件電壓門檻值為該第三電壓門檻值。
  9. 如申請專利範圍第7項所述之記憶體儲存裝置，其中該電路元件電壓偵測器更包括一第三電壓偵測器，該第三電壓偵測器用以偵測一第三工作電壓是否低於一第三電壓門檻值，其中該記憶體控制器操作於該第三工作電壓。
  10. 如申請專利範圍第9項所述之記憶體儲存裝置，其中當該第二工作電壓低於該第二電壓門檻值或該第三工作電壓低於該第三電壓門檻值時，該電壓偵測電路致能該重置訊號。
  11. 如申請專利範圍第10項所述之記憶體儲存裝置，其中該第一電壓門檻值為2.7伏特，該第二電壓門檻值為1.8伏特並且該第三電壓門檻值為1.0伏特。
  12. 一種記憶體控制器，用於一記憶體儲存裝置，該記憶體儲存裝置具有一可複寫式非揮發性記憶體模組，該記憶體控制器包括：一主機介面，用以耦接至一主機系統；一記憶體介面，用以耦接至該可複寫式非揮發性記憶體模組；以及一記憶體管理電路，耦接至該主機介面與該記憶體介面，用以接收一第一訊息並且進入一省電模式以回應該第一訊息，其中在該省電模式中，該記憶體控制器停止執行來自於該主機系統的指令並且停止對該可複寫式非揮發性記憶體模組下達指令，其中該可複寫式非揮發性記憶體模組操作於一第一工作電壓並且當該第一工作電壓低於一第一電壓門檻值時，該第一訊息會被發送給該記憶體管理電路，其中該記憶體管理電路偵測一重置訊號是否被致能，當該重置訊號被致能時，該記憶體管理電路無法接收與執行來自於該主機系統的指令，其中當一電路元件工作電壓低於一電路元件電壓門檻值時，該重置訊號將被致能。
  13. 如申請專利範圍第12項所述之記憶體控制器，其中在該省電模式期間，該記憶體管理電路更用以接收一第二訊息，其中該記憶體管理電路會重新進入一正常模式以回應該第二訊息，其中在該省電模式期間當該第一工作電壓高於該第一電壓門檻值時，該第二訊息會被發送給該記憶體管理電路，其中在該正常模式中，該記憶體控制器會接收來自於該主機系統的至少一指令並且根據該至少一指令存取該可複寫式非揮發性記憶體模組。
  14. 如申請專利範圍第12項所述之記憶體控制器，其中該記憶體管理電路會在重新進入該正常模式之後，對該可複寫式非揮發性記憶體模組重新執行一指令。
  15. 如申請專利範圍第14項所述之記憶體控制器，其中該指令為一寫入指令，並且該記憶體管理電路會從該可複寫式非揮發性記憶體模組重新提取一實體區塊並且將對應該寫入指令的一資料從該緩衝記憶體中寫入至該實體區塊。
  16. 如申請專利範圍第14項所述之記憶體控制器，其中該指令為一讀取指令，並且該記憶體管理電路會從該可複寫式非揮發性記憶體模組中重新讀取對應該讀取指令的資料。
  17. 如申請專利範圍第14項所述之記憶體控制器，其中該指令為一抹除指令，並且該記憶體管理電路會重新對該可複寫式非揮發性記憶體模組下達該抹除指令。
  18. 如申請專利範圍第12項所述之記憶體控制器，其中該記憶體儲存裝置更具有一緩衝記憶體，該緩衝記憶體操作於一第二工作電壓，該第二工作電壓會被偵測是否低於一第二工作電壓門檻值，其中該電路元件工作電壓為該第二工作電壓，該電路元件電壓門檻值為該第二電壓門檻值。
  19. 如申請專利範圍第12項所述之記憶體控制器，其中該記憶體控制器操作於一第三工作電壓，該第三工作電壓會被偵測是否低於一第三電壓門檻值，其中該電路元件工作電壓為該第三工作電壓，該電路元件電壓門檻值為該第三電壓門檻值。
  20. 如申請專利範圍第18項所述之記憶體控制器，其中該記憶體控制器操作於一第三工作電壓，該第三工作電壓會被偵測是否低於一第三電壓門檻值。
  21. 如申請專利範圍第20項所述之記憶體控制器，其中當該第二工作電壓低於該第二電壓門檻值或該第三工作電壓低於該第三電壓門檻值時，該重置訊號會被致能。
  22. 如申請專利範圍第21項所述之記憶體控制器，其中該第一電壓門檻值為2.7伏特，該第二電壓門檻值為1.8伏特並且該第三電壓門檻值為1.0伏特
  23. 一種控制方法，用於一記憶體儲存裝置，包括：配置一可複寫式非揮發性記憶體模組於該記憶體儲存裝置，並且設定該可複寫式非揮發性記憶體模組操作於一第一工作電壓；偵測該該第一工作電壓是否低於一第一電壓門檻值；偵測一電路元件工作電壓是否低於一電路元件電壓門檻值；當該第一工作電壓低於該第一電壓門檻值時，設定該記憶體儲存裝置進入一省電模式以停止執行來自於一主機系統的指令並且停止對該可複寫式非揮發性記憶體模組下達指令；以及當該電路元件工作電壓低於該電路元件電壓門檻值時，致能一重置訊號以停止接收與執行來自於該主機系統的指令。
  24. 如申請專利範圍第23項所述之控制方法，更包括：當在該省電模式期間該第一工作電壓高於該第一電壓門檻值時，設定該記憶體儲存裝置重新進入一正常模式以接收來自於該主機系統的至少一指令及根據該至少一指令存取該可複寫式非揮發性記憶體模組。
  25. 如申請專利範圍第24項所述之控制方法，更包括：在重新進入該正常模式之後，對該可複寫式非揮發性記憶體模組重新執行一指令。
  26. 如申請專利範圍第25項所述之控制方法，其中該指令為一寫入指令，其中對該可複寫式非揮發性記憶體模組重新執行該指令的步驟包括：從該可複寫式非揮發性記憶體模組重新提取一實體區塊並且將對應該寫入指令的一資料從該緩衝記憶體中寫入至該實體區塊。
  27. 如申請專利範圍第25項所述之控制方法，其中該指令為一讀取指令，其中對該可複寫式非揮發性記憶體模組重新執行該指令的步驟包括的步驟包括：從該可複寫式非揮發性記憶體模組中重新讀取對應該讀取指令的資料。
  28. 如申請專利範圍第25項所述之控制方法，其中該指令為一抹除指令，其中對該可複寫式非揮發性記憶體模組重新執行該指令的步驟包括：重新對該可複寫式非揮發性記憶體模組下達該抹除指令。
  29. 如申請專利範圍第23項所述之控制方法，還包括：配置一緩衝記憶體於該記憶體儲存裝置中，設定該緩衝記憶體操作於一第二工作電壓；偵測該第二工作電壓是否低於一第二電壓門檻值；以及設定該電路元件工作電壓為該第二工作電壓，該電路元件電壓門檻值為該第二電壓門檻值。
  30. 如申請專利範圍第23項所述之控制方法，還包括：配置一記憶體控制器於該記憶體儲存裝置，設定該記憶體控制器操作於一第三工作電壓；偵測該第三工作電壓是否低於一第三電壓門檻值；以及設定該電路元件工作電壓為該第三工作電壓，該電路元件電壓門檻值為該第三電壓門檻值。
  31. 如申請專利範圍第29項所述之控制方法，還包括：配置一記憶體控制器於該記憶體儲存裝置，設定該記憶體控制器操作於一第三工作電壓；以及偵測該第三工作電壓是否低於一第三電壓門檻值。
  32. 如申請專利範圍第31項所述之控制方法，還包括：當該第二工作電壓低於該第二電壓門檻值或該第三工作電壓低於該第三電壓門檻值時，致能該重置訊號。
  33. 如申請專利範圍第32項所述之控制方法，還包括：設定該第一電壓門檻值為2.7伏特；設定該第二電壓門檻值為1.8伏特；以及設定該第三電壓門檻值為1.0伏特。
TW100148314A 2011-12-23 2011-12-23 記憶體儲存裝置、記憶體控制器與控制方法 TWI473099B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW100148314A TWI473099B (zh) 2011-12-23 2011-12-23 記憶體儲存裝置、記憶體控制器與控制方法
US13/425,425 US8897092B2 (en) 2011-12-23 2012-03-21 Memory storage device, memory controller and controlling method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW100148314A TWI473099B (zh) 2011-12-23 2011-12-23 記憶體儲存裝置、記憶體控制器與控制方法

Publications (2)

Publication Number Publication Date
TW201327564A true TW201327564A (zh) 2013-07-01
TWI473099B TWI473099B (zh) 2015-02-11

Family

ID=48655761

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100148314A TWI473099B (zh) 2011-12-23 2011-12-23 記憶體儲存裝置、記憶體控制器與控制方法

Country Status (2)

Country Link
US (1) US8897092B2 (zh)
TW (1) TWI473099B (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8575997B1 (en) 2012-08-22 2013-11-05 Atmel Corporation Voltage scaling system
US9317095B1 (en) * 2012-09-13 2016-04-19 Atmel Corporation Voltage scaling system supporting synchronous applications
US9298237B1 (en) 2012-09-13 2016-03-29 Atmel Corporation Voltage scaling system with sleep mode
TWI571734B (zh) * 2013-02-05 2017-02-21 新唐科技股份有限公司 電源管理電路與方法以及電腦系統
CN104765568B (zh) * 2014-01-08 2018-09-18 群联电子股份有限公司 数据存储方法、存储器控制电路单元与存储器存储装置
US20150221352A1 (en) * 2014-02-06 2015-08-06 SK Hynix Inc. Semiconductor devices including e-fuse arrays
KR102369940B1 (ko) * 2015-04-27 2022-03-04 에스케이하이닉스 주식회사 저장 장치 및 이를 포함하는 메모리 시스템
KR102298661B1 (ko) * 2015-04-30 2021-09-07 삼성전자주식회사 저장 장치 및 그것의 초기화 방법
KR102299682B1 (ko) 2017-09-13 2021-09-09 삼성전자주식회사 메모리 컨트롤러의 동작 방법 및 그것을 포함하는 저장 장치 및 저장 장치의 동작 방법
CN110737319B (zh) * 2019-09-26 2021-06-29 苏州浪潮智能科技有限公司 一种服务器的运行控制方法、设备以及存储介质
CN113535459B (zh) * 2020-04-14 2024-04-12 慧荣科技股份有限公司 响应电源事件的数据存取方法及装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5754462A (en) * 1988-12-09 1998-05-19 Dallas Semiconductor Corporation Microprocessor auxiliary with ability to be queried re power history
US5452251A (en) * 1992-12-03 1995-09-19 Fujitsu Limited Semiconductor memory device for selecting and deselecting blocks of word lines
US5301161A (en) * 1993-01-12 1994-04-05 Intel Corporation Circuitry for power supply voltage detection and system lockout for a nonvolatile memory
JP3770282B2 (ja) * 1996-11-19 2006-04-26 ローム株式会社 強誘電体記憶装置
US6658608B1 (en) * 1999-09-21 2003-12-02 David A. Kamp Apparatus and method for testing ferroelectric memories
US6563746B2 (en) * 1999-11-09 2003-05-13 Fujitsu Limited Circuit for entering/exiting semiconductor memory device into/from low power consumption mode and method of controlling internal circuit at low power consumption mode
KR100361658B1 (ko) * 2000-11-30 2002-11-22 삼성전자 주식회사 반도체 메모리 장치 및 이 장치의 전압 레벨 조절방법
US7187600B2 (en) * 2004-09-22 2007-03-06 Freescale Semiconductor, Inc. Method and apparatus for protecting an integrated circuit from erroneous operation
WO2012001917A1 (ja) * 2010-06-29 2012-01-05 パナソニック株式会社 不揮発性記憶システム、メモリシステム用の電源回路、フラッシュメモリ、フラッシュメモリコントローラ、および不揮発性半導体記憶装置

Also Published As

Publication number Publication date
US20130166934A1 (en) 2013-06-27
US8897092B2 (en) 2014-11-25
TWI473099B (zh) 2015-02-11

Similar Documents

Publication Publication Date Title
TWI473099B (zh) 記憶體儲存裝置、記憶體控制器與控制方法
US8392649B2 (en) Memory storage device, controller, and method for responding to host write commands triggering data movement
US10592143B2 (en) Data storage device and data storage method thereof
US9176865B2 (en) Data writing method, memory controller, and memory storage device
US8706948B2 (en) Data writing method for non-volatile memory, and controller and storage system using the same
US8595523B2 (en) Data writing method for non-volatile memory, and controller and storage system using the same
US9424177B2 (en) Clock switching method, memory controller and memory storage apparatus
TW201314455A (zh) 記憶體儲存裝置、記憶體控制器與溫度管理方法
KR102179829B1 (ko) 런 타임 배드 셀을 관리하는 스토리지 시스템
US9508400B1 (en) Storage device and operating method thereof
US9324444B2 (en) Data storage device
US10191533B2 (en) Method of enabling sleep mode, memory control circuit unit and storage apparatus
TWI454922B (zh) 記憶體儲存裝置及其記憶體控制器與資料寫入方法
US20150012670A1 (en) Command executing method, connector and memory storage device
US9733832B2 (en) Buffer memory accessing method, memory controller and memory storage device
US9520197B2 (en) Adaptive erase of a storage device
KR102475688B1 (ko) 불휘발성 메모리 장치, 이를 포함하는 데이터 저장 장치 및 그것의 동작 방법
US9710193B2 (en) Method of detecting memory modules, memory control circuit unit and storage apparatus
CN103198861B (zh) 存储器储存装置、存储器控制器与控制方法
TWI512623B (zh) 休眠模式啓動方法、記憶體控制電路單元及儲存裝置
CN103777732A (zh) 连接器的控制方法、连接器与存储器储存装置
TWI810095B (zh) 資料儲存裝置與寫入緩存器管理方法
KR101183163B1 (ko) 보조 전원 장치 및 그것을 포함하는 사용자 장치
US10169224B2 (en) Data protecting method for preventing received data from losing, memory storage apparatus and memory control circuit unit
CN104809082A (zh) 数据保护方法、存储器存储装置及存储器控制电路单元