JPH0564489B2 - - Google Patents

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は周波数軸上の複数のチヤンネルのう
ち、一つを選択して受信する受信機において、受
信回路の一部にアナログデイジタル（Ａ／Ｄ）変
換器とデイジタル信号処理回路を含む場合の実現
を容易にする受信機の構成に関するものである。

（従来技術とその問題点） 無線受信機の小型化およびIC化を計るために、
最近ダイレクトコンバージヨン方式とデイジタル
シグナルプロセツサ（DSP）による復調回路を
用いたものが提案されている（米国特許
4470147）。ダイレクトコンバージヨン方式におい
ては、受信搬送波信号を直接ベースバンド帯に周
波数変換し、チヤンネルフイルタリングはベース
バンド帯で行う。そのため、通常のスーパーヘテ
ロダイン方式とは異なりリミツタが使用できず、
いわゆる自動利得制御（AGC）回路が必要とな
る。DSPを使用する場合には、このAGCおよび
チヤンネルフイルタリングをも、その処理範囲に
取り込むことが望ましい。しかし移動通信用の無
線受信機などにおいては、受信信号レベルのダイ
ナミツクレンジが100dB程度と極めて広いため
に、デイジタル信号処理を行うときの所要ビツト
数が多くなり、DSPの実現が困難になるという
問題点が生ずる。

（本発明の目的） 本発明の目的は、受信信号のダイナミツクレン
ジが広い場合にも、デイジタル信号処理における
所要ビツト数を少なくできる受信回路を提供する
ことである。

（発明の構成） 本発明は、周波数軸上で分離された複数の信号
チヤンネルのうち、任意の一つのチヤンネルの信
号を受信する受信回路において、受信された前記
チヤンネルの信号を入力信号とし、該入力信号を
帯域制限する第１のフイルタと、該第１のフイル
タの出力信号を入力として出力信号の平均電力を
一定に保つ第１の自動利得制御回路と、該第１の
自動利得制御回路の出力信号をデイジタル値に変
換するアナログデイジタル変換器と、該アナログ
デイジタル変換器の出力を入力とし、帯域が前記
第１のフイルタよりも狭いデイジタルフイルタ
と、該デイジタルフイルタの出力を入力として、
その出力信号の平均電力を一定に保つ第２の帰還
型自動利得制御回路と、該第２の帰還型自動制御
回路出力であるデイジタル信号を受けて復調する
復調回路とにより構成される。

（本発明の概要） 本発明では、受信搬送波信号をベースバンド帯
など低い周波数に周波数変換したのち、アナログ
デイジタル変換してDSPにより信号処理を行う
際に、低い周波数のアナログ信号の段階で一旦チ
ヤンネルフイルタよりも広いフイルタにより帯域
制限し、さらにAGCを行つてからＡ／Ｄ変換を
行う。DSPにおいては、まずチヤンネルフイル
タリングを行い、次に帰還型の自動利得制御を行
つてから復調処理を行う。Ａ／Ｄ変換に先立つ帯
域制限とAGCにより、受診信号のダイナミツク
レンジをある程度狭くすることができ、したがつ
て、DSPの必要ビツト数が下がる。希望波と隣
接チヤンネル干渉波の分離が十分でないので、
DSPによりチヤンネルフイルタリングを行う。
その後のAGCは、隣接チヤンネル干渉波の影響
を除くためのものである。AGCを帰還型にする
ことにより、演算を積と和に限ることができるの
で（除算を必要とせず）、DSPによる演算を容易
にしている。

（実施例） 本発明の実施例を第１図に示す。受信アンテナ
に入力された受信搬送波信号は、可変周波数の局
部発振器１８１、90°位相差信号分離回路１８２、
およびミクサ１１１，１１２で構成される直交検
波器で直交検波され、互いに直交する二つのベー
スバンド信号が得られる。ここで、局部発振器１
８１の周波数は、受信搬送波周波数にほぼ等しく
なるように入力端子１８０に入力されるチヤンネ
ル設定信号により制御される。二つのベースバン
ド信号はそれぞれ低域通過フイルタ１２１，１２
２によりチヤンネル帯域の半分よりやや広めの帯
域で帯域制御される。フイルタ１２１，１２２の
出力はそれぞれAGC回路１３１，１３２に入力
され、その出力の平均電力がほぼ一定値になるよ
うに制御される。AGC回路１３１，１３２の出
力はそれぞれＡ／Ｄ変換回路１４１，１４２で、
サンプルされたデイジタル値に変換されたのち
DSP１５０に入力される。サンプリング周波数
はフイルタ１２１，１２２の最高周波数の２倍以
上に選ばれる。AGC回路１３１，１３２により
Ａ／Ｄ変換回路１４１，１４２に入力される信号
のダイナミツクレンジはかなり圧縮されるので、
交換した後のデイジタル値を表現するビツト数、
したがつてDSPで必要とする数も、AGC回路が
無い場合に比べて少なくすることができる。

フイルタ１２１，１２２は、Ａ／Ｄ変換におけ
る折り返し雑音を除くもので、減衰特性はチヤン
ネルフイルタに比べて緩やかなものでよく、その
分だけ構成が容易になる。フイルタをアナログ素
子で構成するとき、減衰特性が急峻なほど素子数
も多く、また素子のパラメータに対する精度も厳
しくなるので、この効果は実用上においてはかな
り高い価値を有する。しかし、減衰特性がゆるや
かなことにより、隣接チヤンネル信号の干渉量が
大きくなり、AGC回路１３１，１３２がこの干
渉信号により影響を受けることになる。そのため
本発明では、チヤンネルフイルタリングをDSP
１５０内でフイルタ１５１，１５２に行つたの
ち、帰還AGC回路１６１，１６２によりAGCを
かけている。チヤンネルフイルタ１５１，１５２
により隣接チヤンネル信号は十分に除去できるの
で、帰還AGC回路１６１，１６２から希望チヤ
ンネルの信号のみが、その平均信号電力を一定に
保たれて出力される。

帰還AGC回路は第２図のように構成できる。
入力端子２０から入力された信号は可変減衰回路
２１を通つた後、増幅回路２２で増幅されて出力
端子２９に出力される。出力信号の一部は検波回
路２３により検波され、低域通過フイルタ２４の
出力には平均信号電力に比例した直流信号が得ら
れる。この直流信号は基準電圧入力端子２６から
入力される基準信号との差が取られ誤差信号V_C
を発生し、これにより可変減衰回路２１を制御す
る。このような帰還回路を形成することにより、
誤差信号が零になるように、したがつて、出力電
力が一定となるように自動的に制御される。検波
回路２３は２乗回路として乗算で実現でき、可変
減衰回路も乗算によつて実現でき、その他の回路
も加減算および乗算で実現でき、除算を必要とし
ないのでDSP処理に適している。

AGC回路１６１，１６２の出力は復調処理回
路１７０に入力されて復調が行われる。復調処理
は当然変調方式に依存する。その具体的方法は、
例えば先に示した米国特許4470147に説明されて
いるので、ここでは説明は省略する。復調処理回
路１７０の出力は、デイジタルアナログ変換回路
７３に出力されて、受信復調信号が出力端子１９
０に得られる。

以上の説明では、DSPの内容の動作をブロツ
ク図で示したが、実際にはプログラムにより演算
が行われるのは当然である。

（発明の効果） 本発明はフイルタおよびAGC回路をDSPの外
側と内側に分離することにより、DSPに入力さ
れる信号のダイナミツクレンジが狭くなり、
DSP処理における必要なビツト数を少なくする
ことかできる効果がある。本発明の実施例では、
ダイレクトコンバージヨン方式を例にとつたが、
他の方式でも同様に効果がある。

【図面の簡単な説明】

第１図は本発明の実施例を示すブロツク図、第
２図は帰還AGC回路を示すブロツク図である。 図において、１００……受信アンテナ、１１
１，１１２……ミクサ、１２１，１２２，１５
１，１５２，２４……フイルタ、１３１，１３
２，１６１，１６２……AGC回路、４４１，１
４２……アナログデイジタル変換回路、１５０…
…デイジタルシグナルプロセツサ、１７０……復
調処理回路、１７３……デイジタルアナログ変換
回路、１８０……チヤンネル設定信号入力端子、
１８１……可変周波数発振器、１８２……90°位
相差信号分離回路、２１……可変減衰回路、２２
……増幅器、２３……検波回路、２５……減算回
路である。

Claims (1)

【特許請求の範囲】
1. １ 周波数軸上で分離された複数の信号チヤンネ
   ルのうち、任意の一つのチヤンネルの信号を受信
   する受信回路において、受信された前記チヤンネ
   ルの信号を入力信号とし、該入力信号を帯域制限
   する第１のフイルタと、該第１のフイルタの出力
   信号を入力として出力信号の平均電力を一定に保
   つ第１の自動利得制御回路と、該第１の自動利得
   制御回路の出力信号をデイジタル値に変換するア
   ナログデイジタル変換器と、該アナログデイジタ
   ル変換器の出力を入力とし、帯域が前記第１のフ
   イルタよりも狭いデイジタルフイルタと、該デイ
   ジタルフイルタの出力を入力として、その出力信
   号の平均電力を一定に保つ第２の帰還型自動利得
   制御回路と、該第２の帰還型自動制御回路出力で
   あるデイジタル信号を受けて復調する復調回路と
   を有することを特徴とする受信回路。