JPS61169030A - 受信回路 - Google Patents
受信回路Info
- Publication number
- JPS61169030A JPS61169030A JP946485A JP946485A JPS61169030A JP S61169030 A JPS61169030 A JP S61169030A JP 946485 A JP946485 A JP 946485A JP 946485 A JP946485 A JP 946485A JP S61169030 A JPS61169030 A JP S61169030A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- digital
- output
- filter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Control Of Amplification And Gain Control (AREA)
- Circuits Of Receivers In General (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は周波数軸上の複数のチャンネルのうち、一つを
選択して受信する受信機において、受信回路の一部にア
ナログディジタル（Ａ／Ｄ）変換器とディジタル信号処
理回路を含む場合の実現を容易にする受信機の構成に関
するものである。
選択して受信する受信機において、受信回路の一部にア
ナログディジタル（Ａ／Ｄ）変換器とディジタル信号処
理回路を含む場合の実現を容易にする受信機の構成に関
するものである。
（従来技術とその問題点）
無線受信機の小型化およびＩＣ化を計るために、最近ダ
イレクトコンバージョン方式とディジタルシグナルプロ
セッサ（ＤＳＰ）による復調回路を用いたものが提案さ
れている（米国特許 ４，４７０，１４７）。ダイレク
トコンバージョン方式においては、受信搬送波信号を直
接ベースバンド帯に周波数変換し、チャンネルフィルタ
リングはベースバンド帯で行う。そのため、通常のスー
パーヘテロダイン方式とは異なりリミッタが使用できず
、いわゆる自動利得制御（ＡＧＣ）回路が必要となる。
イレクトコンバージョン方式とディジタルシグナルプロ
セッサ（ＤＳＰ）による復調回路を用いたものが提案さ
れている（米国特許 ４，４７０，１４７）。ダイレク
トコンバージョン方式においては、受信搬送波信号を直
接ベースバンド帯に周波数変換し、チャンネルフィルタ
リングはベースバンド帯で行う。そのため、通常のスー
パーヘテロダイン方式とは異なりリミッタが使用できず
、いわゆる自動利得制御（ＡＧＣ）回路が必要となる。
ＤＳＰを使用する場合には、このＡＧＣおよびチャンネ
ルフィルタリングをも、その処理範囲に取り込むことが
望ましい。しかし移動通信用の無線受信機などにおいて
は、受信信号レベルのダイナミックレンジが１００ｄＢ
程度と極めて広いために、ディジタル信号処理を行うと
きの所要ビット数が多くなり、ＤＳＰの実現が困難にな
るという問題点が生ずる。
ルフィルタリングをも、その処理範囲に取り込むことが
望ましい。しかし移動通信用の無線受信機などにおいて
は、受信信号レベルのダイナミックレンジが１００ｄＢ
程度と極めて広いために、ディジタル信号処理を行うと
きの所要ビット数が多くなり、ＤＳＰの実現が困難にな
るという問題点が生ずる。
（本発明の目的）
本発明の目的は、受信信号のダイナミックレンジが広い
場合にも、ディジタル信号処理における所要ビット数を
少なくできる受信回路を提供することである。
場合にも、ディジタル信号処理における所要ビット数を
少なくできる受信回路を提供することである。
（発明の構成）
本発明は、入力信号を帯域制限する第１のフィルタと、
該第１のフィルタの出力信号を入力として、出力信号の
平均電力を一定に保つ第１の自動利得制御回路と、該第
１の自動利得制御回路の出力信号をディジタル値に変換
するＡ／Ｄ変換器と、該Ａ／Ｄ変換器の出力を入力とし
、帯域が前記第１のフィルタよりも狭いディジタルフィ
ルタと、該ディジタルフィルタの出力を入力として、そ
の出力信号の平均電力を一定に保つ第２の帰還型自動利
得制御回路と、この回路の出力信号を入力として復調す
る回路とにより構成される。
該第１のフィルタの出力信号を入力として、出力信号の
平均電力を一定に保つ第１の自動利得制御回路と、該第
１の自動利得制御回路の出力信号をディジタル値に変換
するＡ／Ｄ変換器と、該Ａ／Ｄ変換器の出力を入力とし
、帯域が前記第１のフィルタよりも狭いディジタルフィ
ルタと、該ディジタルフィルタの出力を入力として、そ
の出力信号の平均電力を一定に保つ第２の帰還型自動利
得制御回路と、この回路の出力信号を入力として復調す
る回路とにより構成される。
（本発明の概要）
本発明では、受信搬送波信号をベースバンド帯など低い
周波数に周波数変換したのち、アナログディジタル変換
してＤＳＰにより信号処理を行う際に、低い周波数のア
ナログ信号の段階で一旦チヤンネルフィルタよりも広い
フィルタ龜より帯域制限し、さらにＡＧＣを行ってから
Ａ／Ｄ変換を行う。
周波数に周波数変換したのち、アナログディジタル変換
してＤＳＰにより信号処理を行う際に、低い周波数のア
ナログ信号の段階で一旦チヤンネルフィルタよりも広い
フィルタ龜より帯域制限し、さらにＡＧＣを行ってから
Ａ／Ｄ変換を行う。
ＤＳＰにおいては、まずチャンネルフィルタリングを行
い、次に帰還型の自動利得制御を行ってから復調処理を
行う。Ａ／Ｄ変換に先立つ帯域制限とＡＧＣにより、受
診信号のダイナミックレンジをある程度狭くすることが
でき、したがって、ＤＳＰの必要ビット数が下がる。希
望波と隣接チャンネル干渉波の分離が十分でないので、
ＤＳＰによりチャンネルフィルタリングを行う。その後
のＡＧＣは、隣接チャンネル干渉波の影響を除くための
ものである。
い、次に帰還型の自動利得制御を行ってから復調処理を
行う。Ａ／Ｄ変換に先立つ帯域制限とＡＧＣにより、受
診信号のダイナミックレンジをある程度狭くすることが
でき、したがって、ＤＳＰの必要ビット数が下がる。希
望波と隣接チャンネル干渉波の分離が十分でないので、
ＤＳＰによりチャンネルフィルタリングを行う。その後
のＡＧＣは、隣接チャンネル干渉波の影響を除くための
ものである。
ＡＧＣを帰還型にすることにより、演算を積と和に限る
ことができるので（除算を必要とせず）、ＤＳＰによる
演算を容易にしている。
ことができるので（除算を必要とせず）、ＤＳＰによる
演算を容易にしている。
（実施例）
本発明の実施例を第１図に示す。受信アンテナに入力さ
れた受信搬送波信号は、可変周波数の局部発振５１８１
．９０°位相差信号分離回路１８２、およびミクサ１１
１．１１２で構成される直交検波器で直交検波され、互
いに直交する二つのベースバンド信号が得られる。ここ
で、局部発振器１８１の周波数は、受信搬送波周波数に
ほぼ等しくなるように入力端子１８０に入力されるチャ
ンネル設定信号により制御される。二つのベースバンド
信号はそれぞれ低域通過フィルタ１２１． １２２によ
りチャンネル帯域の半分よりやや広めの帯域で帯域制御
される。フィルタ１２１゜１２２の出力はそれぞれＡＧ
Ｃ回路１３１． １３２に入力され、その出力の平均電
力がほぼ一定値になるように制御される。ＡＧＣ回路１
３１． １３２の出力はそれぞれ九の変換回路１４１．
１４２で、サンプルされたディジタル値に変換された
のちＤＳＰ １５０に入力される。サンプリング周波数
はフィルタ１２１．１２２の最高周波数の２倍以上に選
ばれる。ＡＧＣ回路１３１． Ｉ３２によりＡ／Ｄ変
換回路１４１． １４２に入力される信号のダイナミッ
クレンジはかなり圧縮されるので、交換した後のディジ
タル値を表現するビット数、したがってＤＳＰで必要と
する数も、ＡＧＣ回路が無い場合に比べて少なくするこ
とができる。
れた受信搬送波信号は、可変周波数の局部発振５１８１
．９０°位相差信号分離回路１８２、およびミクサ１１
１．１１２で構成される直交検波器で直交検波され、互
いに直交する二つのベースバンド信号が得られる。ここ
で、局部発振器１８１の周波数は、受信搬送波周波数に
ほぼ等しくなるように入力端子１８０に入力されるチャ
ンネル設定信号により制御される。二つのベースバンド
信号はそれぞれ低域通過フィルタ１２１． １２２によ
りチャンネル帯域の半分よりやや広めの帯域で帯域制御
される。フィルタ１２１゜１２２の出力はそれぞれＡＧ
Ｃ回路１３１． １３２に入力され、その出力の平均電
力がほぼ一定値になるように制御される。ＡＧＣ回路１
３１． １３２の出力はそれぞれ九の変換回路１４１．
１４２で、サンプルされたディジタル値に変換された
のちＤＳＰ １５０に入力される。サンプリング周波数
はフィルタ１２１．１２２の最高周波数の２倍以上に選
ばれる。ＡＧＣ回路１３１． Ｉ３２によりＡ／Ｄ変
換回路１４１． １４２に入力される信号のダイナミッ
クレンジはかなり圧縮されるので、交換した後のディジ
タル値を表現するビット数、したがってＤＳＰで必要と
する数も、ＡＧＣ回路が無い場合に比べて少なくするこ
とができる。
フィルタ１２１． １２２は、んＤ変換における折り返
し雑音を除くもので、減衰特性はチャンネルフィルタに
比べて緩やかなものでよく、その分だけ構成が容易にな
る。フィルタをアナログ素子で構成するとき、減衰特性
が急峻なほど素子数も多く、また素子のパラメータに対
する精度も厳しくなるので、この効果は実用上において
はかなり高い価値を有する。しかし、減衰特性がゆるや
かなことにより、隣接チャンネル信号の干渉量が大きく
なり、ＡＧＣ回路１３１．１３２がこの干渉信号により
影響を受けることになる。そのため本発明では、チャン
ネルフィルタリングをＤＳＰ １５０内でフィルタ１５
１゜１５２に行ったのち、帰還ＡＧＣ回路１６１．１６
２によりＡＧＣをかけている。チャンネルフィルタ１５
１゜１５２により隣接チャンネル信号は十分に除去でき
るので、帰還ＡＧＣ回路１６１．１６２から希望チャン
ネルの信号のみが、その平均信号電力を一定に保たれて
出力される。
し雑音を除くもので、減衰特性はチャンネルフィルタに
比べて緩やかなものでよく、その分だけ構成が容易にな
る。フィルタをアナログ素子で構成するとき、減衰特性
が急峻なほど素子数も多く、また素子のパラメータに対
する精度も厳しくなるので、この効果は実用上において
はかなり高い価値を有する。しかし、減衰特性がゆるや
かなことにより、隣接チャンネル信号の干渉量が大きく
なり、ＡＧＣ回路１３１．１３２がこの干渉信号により
影響を受けることになる。そのため本発明では、チャン
ネルフィルタリングをＤＳＰ １５０内でフィルタ１５
１゜１５２に行ったのち、帰還ＡＧＣ回路１６１．１６
２によりＡＧＣをかけている。チャンネルフィルタ１５
１゜１５２により隣接チャンネル信号は十分に除去でき
るので、帰還ＡＧＣ回路１６１．１６２から希望チャン
ネルの信号のみが、その平均信号電力を一定に保たれて
出力される。
帰還ＡＧＣ回路は第２図のように構成できる。入力端子
２０から入力された信号は可変減衰回路２１を通った後
、増幅回路２２で増幅されて出力端子２９に出力される
。出力信号の一部は検波回路２３により検波され、低域
通過フィルタ２４の出力には平均信号電力に比例した直
流信号が得られる。この直流信号は基準電圧入力端子２
６から入力される基準信号との差が取られ誤差信号ｖｃ
を発生し、これにより可変減衰回路２１を制御する。こ
のような帰還回路を形成することにより、誤差信号が零
になるように、したがって、出力電力が一定となるよう
に自動的に制御される。検波回路２３は２乗回路として
乗算で実現でき、可変減衰回路も乗算によって実現でき
、その他の回路も加減算および乗算で実現でき、除算を
必要としないのでＤＳＰ処理に適している。
２０から入力された信号は可変減衰回路２１を通った後
、増幅回路２２で増幅されて出力端子２９に出力される
。出力信号の一部は検波回路２３により検波され、低域
通過フィルタ２４の出力には平均信号電力に比例した直
流信号が得られる。この直流信号は基準電圧入力端子２
６から入力される基準信号との差が取られ誤差信号ｖｃ
を発生し、これにより可変減衰回路２１を制御する。こ
のような帰還回路を形成することにより、誤差信号が零
になるように、したがって、出力電力が一定となるよう
に自動的に制御される。検波回路２３は２乗回路として
乗算で実現でき、可変減衰回路も乗算によって実現でき
、その他の回路も加減算および乗算で実現でき、除算を
必要としないのでＤＳＰ処理に適している。
ＡＧＣ回路１６１．１６２の出力は復調処理回路１７０
に入力されて復調が行われる。復調処理は当然変調方式
に依存する。その具体的方法は、例えば先に示した米国
特許４，４７０，１４７に説明されているので、ここで
は説明は省略する。復調処理回路１７０の出力は、ディ
ジタルアナログ変換回路７３に出力されて、受信復調信
号が出力端子１９０に得られる。
に入力されて復調が行われる。復調処理は当然変調方式
に依存する。その具体的方法は、例えば先に示した米国
特許４，４７０，１４７に説明されているので、ここで
は説明は省略する。復調処理回路１７０の出力は、ディ
ジタルアナログ変換回路７３に出力されて、受信復調信
号が出力端子１９０に得られる。
以上の説明では、ＤＳＰの内容の動作をブロック図で示
したが、実際にはプログラムにより演算が行われるのは
当然である。
したが、実際にはプログラムにより演算が行われるのは
当然である。
（発明の効果）
本発明はフィルタおよびＡＧＣ回路をＤＳＰの外側と内
側に分離することにより、ＤＳＰに入力される信号のダ
イナミックレンジが狭くなり、ＤＳＰ処理における必要
なビット数を少なくすることができる効果がある。本発
明の実施例では、ダイレクトコンバージョン方式を例に
とったが、他の方式でも同様に効果がある。
側に分離することにより、ＤＳＰに入力される信号のダ
イナミックレンジが狭くなり、ＤＳＰ処理における必要
なビット数を少なくすることができる効果がある。本発
明の実施例では、ダイレクトコンバージョン方式を例に
とったが、他の方式でも同様に効果がある。
第１図は本発明の実施例を示すブロック図、第２図は帰
還ＡＧＣ回路を示すブロック図である。 図において １００・・・・・受信アンテナ １１１、１１２・・・・・ミクサ １２１、１２２．１５１．１５２．２４・曲フィルタ１
３１、１３２．１６１．１６２・・・・・ＡＧＣ回路４
４１、１４２・・・・・アナログディジタル変換回路１
５０・・・・・ディジタルシグナルプロセッサ１７０・
・・・・復調処理回路 １７３・・・・・ディジタルアナログ変換回路１８０・
・・・・チャンネル設定信号入力端子１８１・・・・・
可変周波数発振器 １８２・・・・・９０°位相差信号分離回路２１・・・
・・可変減衰回路 ２２・・・・・増幅器 ２３・・・・・検波回路 ２５・・・・・減算回路 である。
還ＡＧＣ回路を示すブロック図である。 図において １００・・・・・受信アンテナ １１１、１１２・・・・・ミクサ １２１、１２２．１５１．１５２．２４・曲フィルタ１
３１、１３２．１６１．１６２・・・・・ＡＧＣ回路４
４１、１４２・・・・・アナログディジタル変換回路１
５０・・・・・ディジタルシグナルプロセッサ１７０・
・・・・復調処理回路 １７３・・・・・ディジタルアナログ変換回路１８０・
・・・・チャンネル設定信号入力端子１８１・・・・・
可変周波数発振器 １８２・・・・・９０°位相差信号分離回路２１・・・
・・可変減衰回路 ２２・・・・・増幅器 ２３・・・・・検波回路 ２５・・・・・減算回路 である。
Claims (1)
- 周波数軸上で分離された複数の信号チャンネルのうち、
任意の一つのチャンネルの信号を受信する受信機におい
て、入力信号を帯域制限する第１のフィルタと、該第１
のフィルタの出力信号を入力として出力信号の平均電力
を一定に保つ第１の自動利得制御回路と、該第１の自動
利得制御回路の出力信号をディジタル値に交換するアナ
ログディジタル変換器と、該アナログディジタル変換器
の出力を入力とし、帯域が前記第１のフィルタよりも狭
いディジタルフィルタと、該ディジタルフィルタの出力
を入力として、その出力信号の平均電力を一定に保つ第
２の帰還型自動利得制御回路とを有し、該第２の帰還型
自動利得制御回路出力を復調して受信出力することを特
徴とする受信機。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP946485A JPS61169030A (ja) | 1985-01-22 | 1985-01-22 | 受信回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP946485A JPS61169030A (ja) | 1985-01-22 | 1985-01-22 | 受信回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61169030A true JPS61169030A (ja) | 1986-07-30 |
| JPH0564489B2 JPH0564489B2 (ja) | 1993-09-14 |
Family
ID=11720992
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP946485A Granted JPS61169030A (ja) | 1985-01-22 | 1985-01-22 | 受信回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61169030A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2000051251A1 (fr) * | 1999-02-24 | 2000-08-31 | Mitsubishi Denki Kabushiki Kaisha | Terminal de radiocommunication |
| WO2000051252A1 (fr) * | 1999-02-24 | 2000-08-31 | Mitsubishi Denki Kabushiki Kaisha | Dispositif de poste radio |
| JP2004072644A (ja) * | 2002-08-09 | 2004-03-04 | Sony Corp | 受信回路およびこれを用いた無線通信装置 |
| JP2005507568A (ja) * | 2001-02-16 | 2005-03-17 | クゥアルコム・インコーポレイテッド | ダイレクトコンバート受信機アーキテクチャ |
| JP2009153151A (ja) * | 2002-01-25 | 2009-07-09 | Qualcomm Inc | ゼロ−ｉｆアーキテクチャを用いたａｍｐｓレシーバー |
-
1985
- 1985-01-22 JP JP946485A patent/JPS61169030A/ja active Granted
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2000051251A1 (fr) * | 1999-02-24 | 2000-08-31 | Mitsubishi Denki Kabushiki Kaisha | Terminal de radiocommunication |
| WO2000051252A1 (fr) * | 1999-02-24 | 2000-08-31 | Mitsubishi Denki Kabushiki Kaisha | Dispositif de poste radio |
| US6683925B1 (en) | 1999-02-24 | 2004-01-27 | Mitsubishi Denki Kabushiki Kaisha | Wireless terminal device |
| US6980610B2 (en) | 1999-02-24 | 2005-12-27 | Mitsubishi Denki Kabushiki Kaisha | Wireless terminal device |
| US7054610B1 (en) | 1999-02-24 | 2006-05-30 | Mitsubishi Denki Kabushiki Kaisha | Wireless terminal device |
| JP2005507568A (ja) * | 2001-02-16 | 2005-03-17 | クゥアルコム・インコーポレイテッド | ダイレクトコンバート受信機アーキテクチャ |
| JP2009153151A (ja) * | 2002-01-25 | 2009-07-09 | Qualcomm Inc | ゼロ−ｉｆアーキテクチャを用いたａｍｐｓレシーバー |
| JP2004072644A (ja) * | 2002-08-09 | 2004-03-04 | Sony Corp | 受信回路およびこれを用いた無線通信装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0564489B2 (ja) | 1993-09-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0965167B1 (en) | Receiver if system with active filters | |
| US7046749B2 (en) | Narrowband gain control of receiver with digital post filtering | |
| JP4416981B2 (ja) | 零−ｉｆ又は低−ｉｆ受信機のための高ダイナミックレンジ低リップルｒｓｓｉ信号 | |
| US7522900B2 (en) | DC offset correction for use in a radio architecture | |
| JP2004527187A (ja) | 受信機での中間周波数信号の直交エンベロープサンプリング | |
| JP2003509909A (ja) | 角度変調ｒｆ信号に対する位相補間受信機 | |
| JPH11234150A (ja) | デジタル復調装置 | |
| US20030081706A1 (en) | Noise reduction filtering in a wireless communication system | |
| CN212726995U (zh) | 射频信号变频处理电路及装置 | |
| JPS61169030A (ja) | 受信回路 | |
| EP0864216B1 (en) | Filtering in a receiver that uses log-polar signal processing | |
| JP3699026B2 (ja) | 無線受信機自動利得制御方法及び装置 | |
| JP4717309B2 (ja) | 多相受信機における改良、又は多相受信機に関する改良 | |
| JP2003298674A (ja) | マルチレート受信装置 | |
| JP2984686B2 (ja) | 不要信号スペクトルをキャンセルする方法および装置 | |
| CN210431398U (zh) | Mb波段接收通道组件 | |
| JPH08340268A (ja) | 受信機 | |
| JP3592512B2 (ja) | 高周波信号検出装置 | |
| KR20010088149A (ko) | 이동 통신 시스템의 수신기 | |
| KR19980039203A (ko) | 코드분할 다중접속방식에 의한 이동통신시스템 기지국의 주파수하향변환회로 | |
| JPS5854707A (ja) | 振幅変調信号の復調回路 | |
| JPH11127087A (ja) | ディジタル復調装置 | |
| JPH1188205A (ja) | ディジタル無線受信装置 | |
| JPH0374537B2 (ja) | ||
| KR20010091282A (ko) | 이동 통신 시스템의 수신기 |