JP2004072644A

JP2004072644A - 受信回路およびこれを用いた無線通信装置

Info

Publication number: JP2004072644A
Application number: JP2002232322A
Authority: JP
Inventors: Masami Abe; 阿部　雅美; Noboru Sasho; 佐生　登; Hiroaki Fujita; 藤田　浩章
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 2002-08-09
Filing date: 2002-08-09
Publication date: 2004-03-04
Anticipated expiration: 2022-08-09
Also published as: JP4039168B2

Abstract

【課題】アナログＡＧＣをかけた後に再度ディジタルＡＧＣをかけるようにした場合、ディジタルフィルタの群遅延特性によってＡＧＣセットアップタイムが長くなる。
【解決手段】可変利得増幅器１９ｉ，１９ｑの出力信号に含まれる隣接チャネル信号の信号レベルを検波する隣接チャネル信号検波回路２３ｉ，２３ｑを含むフィードフォワードループを形成し、アナログＡＧＣをかけた後に、当該フィードフォワードループによってディジタル可変利得増幅器３１ｉ，３１ｑの利得値を調整するディジタルＡＧＣをかけることで、隣接チャネル信号による干渉を受けた場合でも、大きな群遅延特性をもつディジタルＬＰＦ３０ｉ，３０ｑの影響を受けることなく、ディジタル可変利得増幅器３１ｉ，３１ｑの利得値を高速に設定できるようにする。
【選択図】　　　　図１

Description

【０００１】
【発明の属する技術分野】
本発明は、無線ＬＡＮ、携帯電話など無線通信システムの受信回路およびこれを用いた無線通信装置に関し、特にＩＥＥＥ８０２．１１ａなど、高速のＡＧＣ（Ａｕｔｏｍａｔｉｃ　Ｇａｉｎ　Ｃｏｎｔｒｏｌ）回路が必要なシステムに用いて好適なダイレクトコンバージョン方式の受信回路およびこれを用いた無線通信装置に関する。
【０００２】
【従来の技術】
無線通信システムにおける受信方式は、受信した高周波信号を中間周波数に周波数変換して処理するスーパーヘテロダイン方式と、受信した高周波信号を直接ベースバンド信号に周波数変換して処理するダイレクトコンバージョン方式とに大別される。これらの受信方式のうち、ダイレクトコンバージョン方式の受信機（以下、ダイレクトコンバージョン受信機と記す）は、スーパーヘテロダイン方式の受信機に比較して、ＩＦ（中間周波）段が不要な分だけ外付け部品が少ないため低コストであり、また回路構成が比較的簡易であるためマルチバンド、マルチモード受信機などに適している。これらの理由から、最近、多くの無線通信システムにダイレクトコンバージョン受信機が用いられている。
【０００３】
従来例（第１従来例）に係るダイレクトコンバージョン受信機の構成を図５に示す。同図において、アンテナ１０１Ａ，１０１Ｂで受信された高周波信号は、切替スイッチ１０２によっていずれか一方が選択され、バンドパスフィルタ１０３および低雑音増幅器１０４を経由してミキサ回路１０５ｉ，１０５ｑに各一方の入力として与えられる。ミキサ回路１０５ｉ，１０５ｑには各他方の入力として、ローカル発振器１０６から出力されるローカル信号が直接（位相差０°）、あるいは９０°移相器１０７を介して（位相差９０°）供給される。
【０００４】
ミキサ回路１０５ｉは、入力される高周波信号に対して位相差０°のローカル信号を混合することによってベースバンドの同相成分Ｉ（以下、Ｉ信号と記す）を得る。ミキサ回路１０５ｑは、入力される高周波信号に対して位相差９０°のローカル信号を混合することによってベースバンドの直交成分Ｑ（以下、Ｑ信号と記す）を得る。Ｉ，Ｑ信号は、アナログローパスフィルタ（以下、アナログＬＰＦと記す）１０８ｉ，１０８ｑに供給される。アナログＬＰＦ１０８ｉ，１０８ｑは、受信された信号から希望帯域の信号のみを取り出す役割を有している。
【０００５】
アナログＬＰＦ１０８ｉ，１０８ｑで取り出された希望帯域の信号は、アナログ可変利得増幅器１０９ｉ，１０９ｑで信号振幅が調整された後ＡＧＣ部１１０に直接供給され、さらにＡＤ（アナログ−ディジタル）変換器１１１ｉ，１１１ｑでディジタル信号に変換されて復調部（図示せず）を含むディジタル部１１２に供給される。
【０００６】
ＡＧＣ部１１０では、ＡＤ変換器１１１ｉ，１１１ｑの入力信号を最適かつ安定したレベルに保つために、アナログ可変利得増幅器１０９ｉ，１０９ｑに対する自動利得制御（ＡＧＣ）が行われる。ＡＧＣ部１１０は、検波・ＬＰＦ回路１１３ｉ，１１３ｑ、ＡＤＣ１１４ｉ，１１４ｑ、ディジタル部１１２内の制御ロジック回路１１５、ＤＡ（ディジタル−アナログ）変換器１１６ｉ，１１６ｑおよびコントロール回路１１７ｉ，１１７ｑを有する構成となっている。
【０００７】
ところで、近年、信号の伝送速度の増加および周波数資源の逼迫に伴って、信号の帯域幅が増大し、チャネル間隔が狭くなる傾向にある。このように、信号の帯域幅が増大することにより、アナログＬＰＦ１０８ｉ，１０８ｑには高いカットオフ周波数が要求される。また、チャネル間隔が狭くなることにより、アナログＬＰＦ１０８ｉ，１０８ｑとして、シャープ（急峻）でかつ線形歪（振幅歪と位相歪）の小さな特性のものが必要とされる。しかしながら、広帯域に遮断特性がシャープでかつ線形歪が小さい特性のアナログＬＰＦ１０８ｉ，１０８ｑを、低消費電力で実現することは難しく。また、低雑音、高リニアリティ特性を同時に得ることも難しい。
【０００８】
このアナログＬＰＦ１０８ｉ，１０８ｑの広帯域化の問題に対する改善策として、図６に示す従来例（第２従来例）がある。図６中、図５と同等部分には同一符号を付して示している。
【０００９】
この第２従来例に係るダイレクトコンバージョン受信機では、ディジタル部１１２内であって、ＡＤ変換器１１１ｉ，１１１ｑの後段に、ディジタルローパスフィルタ（以下、ディジタルＬＰＦと記す）２０１ｉ，２０１ｑ、ディジタル可変利得増幅器２０２ｉ，２０２ｑを設けた構成を採っている。アナログＬＰＦ１０８ｉ，１０８ｑとディジタルＬＰＦ２０２ｉ，２０２ｑとのそれぞれの組み合わせで、チャネルセレクトのために必要な遮断特性を得ている。
【００１０】
希望チャネルに隣接するチャネルに干渉となる信号（以下、隣接チャネル信号と記す）が存在する場合、アナログＬＰＦ１０８ｉ，１０８ｑの遮断特性が不十分であるために、ＡＤ変換器１１１ｉ，１１１ｑの入力信号には隣接チャネル信号が残っている。したがって、ディジタルＬＰＦ２０２ｉ，２０２ｑでその隣接チャネル信号を所望のレベルまで落とす。そして、復調部入力レベルが最適かつ安定になるように、ＡＧＣ部１１０による可変利得増幅器１０９ｉ，１０９ｑの自動利得制御に加えて、ディジタル可変利得増幅器２０２ｉ，２０２ｑの出力レベルを検波回路２３０ｉ，２０３ｑで検出し、その検出レベルに基づいて制御ロジック部１１５で生成された設定値によりディジタル可変利得増幅器２０２ｉ，２０２ｑの利得を調整する。
【００１１】
【発明が解決しようとする課題】
上述したように、第２従来例に係るダイレクトコンバージョン受信機では、アナログＬＰＦ１０８ｉ，１０８ｑの広帯域化の問題を解決するために、ＡＤ変換器１１１ｉ，１１１ｑの後段に、ディジタルＬＰＦ２０１ｉ，２０１ｑおよびディジタル可変利得増幅器２０２ｉ，２０２ｑを設けて、再度ディジタルＡＧＣをかけるようにしている。しかしながら、ディジタルフィルタは一般的に遅延時間が大きく、例えばＦＩＲ（Ｆｉｎｉｔｅ　Ｉｍｐｕｌｓｅ　Ｒｅｓｐｏｎｓｅ；有限長インパルス応答）フィルタで構成した場合には数μｓｅｃ　〜数十μｓｅｃ　程度の遅延時間が生じるため、隣接チャネルに干渉信号が存在する場合、その群遅延特性によって最適な利得値を得るためのＡＧＣセットアップタイムが長くなる。
【００１２】
このように、ＡＧＣセットアップタイムが増加することは、例えば、無線ＬＡＮ仕様であるＩＥＥＥ８０２．１１ａのようなパケットモードの通信では、受信品質の劣化となる。図７に、ＩＥＥＥ８０２．１１ａのトレーニングシンボルの構成を示す。パケットのはじめの８μｓｅｃ　内にＡＧＣのセットアップを行う必要がある。８μｓｅｃ　内にＡＧＣのセットアップが正確に行われない場合には、信号のレベルを正しく設定することができず、パケットエラーになることがある。
【００１３】
上述したことから明らかなように、ディジタルＡＧＣを含む構成の受信回路では、特に、希望チャネルの隣接または次隣接チャネルに干渉信号が存在する場合に、ディジタルＬＰＦ２０１ｉ，２０１ｑの遅延特性によってＡＧＣのセットアップタイムが長くなるため、例えばパケットモードの通信では受信品質の劣化を来すという課題がある。
【００１４】
本発明は、上記課題に鑑みてなされたものであり、その目的とするところは、隣接チャネル信号による干渉を受けた場合でも、高速かつ高精度にて自動利得制御を行うことが可能な受信回路およびこれを用いた無線通信装置を提供することにある。
【００１５】
【課題を解決するための手段】
本発明による受信回路は、受信信号を周波数変換して得られる信号から希望チャネルの信号を取り出すアナログフィルタ手段と、このアナログフィルタ手段で取り出された信号の振幅を調整するアナログ可変利得増幅手段と、このアナログ可変利得増幅手段の出力信号をディジタル信号に変換するＡＤ変換手段と、このＡＤ変換手段の出力信号から希望チャネルの信号を取り出すディジタルフィルタ手段と、このディジタルフィルタ手段で取り出された信号の振幅を調整するディジタル可変利得増幅手段と、アナログ可変利得増幅手段の出力信号または入力信号に含まれる希望チャネルに隣接するチャネルの信号レベルに応じてディジタル可変利得増幅手段の利得値を調整するフィードフォワード制御手段とを備えた構成となっている。この受信回路は、ダイレクトコンバージョン受信機などの無線通信装置において、高周波信号から周波数変換されて得られる信号を処理する信号処理部、例えばベースバンド部として用いられる。
【００１６】
上記構成の受信回路またはこれを用いた無線通信装置において、ディジタルフィルタ手段はアナログフィルタ手段との組み合わせで、希望チャネルを選択するために必要な遮断特性を得るとともに、希望チャネルに隣接するチャネルの信号を所望のレベルまで落とす作用をなす。フィードフォワード制御手段は、アナログ可変利得増幅手段の出力信号または入力信号に含まれる希望チャネルに隣接するチャネルの信号レベルを検波し、その検波レベルに応じてディジタル可変利得増幅手段の利得値を調整する。この利得制御がフィードフォワード制御であることから、隣接チャネル信号による干渉を受けた場合においても、大きな群遅延特性をもつディジタルフィルタ手段の影響を受けずにディジタル可変利得増幅手段の利得値を高速に設定できる。
【００１７】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照して詳細に説明する。
【００１８】
［第１実施形態］
図１は、本発明の第１実施形態に係る受信回路を用いた無線通信装置、例えばダイレクトコンバージョン受信機の構成例を示すブロック図である。本実施形態に係るダイレクトコンバージョン受信機は、フェージングによる品質劣化を防止して高受信感度を実現するために、複数本（本例では、２本）のアンテナで伝搬経路の異なる信号を受信するダイバーシティ受信方式を採用している。ただし、本発明は、ダイバーシティ受信方式の受信機への適用に限られるものではない。
【００１９】
図１において、２本のアンテナ１１Ａ，１１Ｂで受信された高周波信号は、切替スイッチ１２によっていずれか一方が選択される。選択された高周波信号は、バンドパスフィルタ１３および低雑音増幅器１４を経由してミキサ回路１５ｉ，１５ｑに各一方の入力として与えられる。一方、ローカル発振器１６から出力されるローカル信号は、９０°移相器１７で位相差０°のローカル信号と位相差９０°のローカル信号に移相された後、周波数変換器であるミキサ回路１５ｉ，１５ｑに各他方の入力として与えられる。
【００２０】
ミキサ回路１５ｉは、入力される高周波信号に対して位相差０°のローカル信号を混合することによってベースバンドのＩ（同相）信号を得る。ミキサ回路１５ｑは、入力される高周波信号に対して位相差９０°のローカル信号を混合することによってベースバンドのＱ（直交）信号を得る。Ｉ，Ｑ信号は、アナログＬＰＦ１８ｉ，１８ｑで希望帯域の信号成分のみが取り出され、アナログ可変利得増幅器１９ｉ，１９ｑで信号振幅が調整された後ＡＧＣ部２０に直接供給され、さらにＡＤ変換器２１ｉ，２１ｑでディジタル信号に変換されてディジタル部２２に供給される。
【００２１】
ＡＧＣ部２０においては、ＡＤ変換器２１ｉ，２１ｑの入力信号を最適かつ安定したレベルに保つために、アナログ可変利得増幅器１９ｉ，１９ｑに対する自動利得制御（ＡＧＣ）が行われる。ＡＧＣ部２０は、隣接チャネル信号検波回路２３ｉ，２３ｑ、検波回路２４ｉ，２４ｑ、ＡＤ変換器２５ｉ，２５ｑ、ディジタル部２２内の制御ロジック回路２６、ＤＡ変換器２７ｉ，２７ｑおよびコントロール回路２８ｉ，２８ｑを有する構成となっている。
【００２２】
このＡＧＣ部２０において、隣接チャネル信号検波回路２３ｉ，２３ｑは、ハイパスフィルタ２３１ｉ，２３１ｑ、検波回路２３２ｉ，２３２ｑおよびＡＤ変換器２３３ｉ，２３３ｑから構成されている。ここで、ハイパスフィルタ２３１ｉ，２３１ｑは、アナログ可変利得増幅器１９ｉ，１９ｑの出力信号から、希望チャネルの信号（希望信号）をカットして希望チャネルに隣接するチャネルの信号（隣接社信号）のみを取り出す。検波回路２３２ｉ，２３２ｑは、ハイパスフィルタ２３１ｉ，２３１ｑで取り出された隣接チャネル信号をレベル検波し、その信号レベルＩｕ，Ｑｕをそれぞれ得る。ＡＤ変換器２３３ｉ，２３３ｑは、検波回路２３２ｉ，２３２ｑで検波された信号レベルＩｕ，Ｑｕをディジタル信号に変換して制御ロジック回路２６に供給する。
【００２３】
検波回路２４ｉ，２４ｑは、アナログ可変利得増幅器１９ｉ，１９ｑの出力信号をレベル検波する。ＡＤ変換器２５ｉ，２５ｑは、検波回路２４ｉ，２４ｑで得られた検波レベルＩ１，Ｑ１をディジタル信号に変換して制御ロジック回路２６に供給する。制御ロジック回路２６は、ＡＤ変換器２５ｉ，２５ｑから与えられる検波レベルＩ１，Ｑ１、即ちアナログ可変利得増幅器１９ｉ，１９ｑの出力信号レベルに対応した利得データを設定する。ＤＡ変換器２７ｉ，２７ｑは、制御ロジック回路２６で設定された利得データをアナログ信号に変換する。コントロール回路２８ｉ，２８ｑは、ＤＡ変換器２７ｉ，２７ｑから与えられる利得データに応じてアナログ可変利得増幅器１９ｉ，１９ｑの利得を調整する。
【００２４】
上述したアナログ可変利得増幅器１９ｉ，１９ｑ→検波回路２４ｉ，２４ｑ→ＡＤ変換器２５ｉ，２５ｑ→制御ロジック回路２６→ＤＡ変換器２７ｉ，２７ｑ→コントロール回路２８ｉ，２８ｑ→アナログ可変利得増幅器１９ｉ，１９ｑの系は、従来と同じように、アナログ可変利得増幅器１９ｉ，１９ｑの出力信号のレベルに応じて当該可変利得増幅器１９ｉ，１９ｑの利得値を設定するフィードバックのアナログＡＧＣループを形成している。
【００２５】
ディジタル部２２内には、ＡＧＣ部２０の一部を構成する制御ロジック回路２６の他に、受信信号を復調する復調部２９と、ＡＤ変換器２１ｉ，２１ｑと復調部２９との間に縦続接続されたディジタルＬＰＦ３０ｉ，３０ｑおよびディジタル可変利得増幅器３１ｉ，３１ｑが設けられている。ディジタルＬＰＦ３０ｉ，３０ｑは、アナログＬＰＦ１８ｉ，１８ｑとのそれぞれの組み合わせで、チャネルセレクトのために必要な遮断特性を得るとともに、隣接チャネル信号を所望のレベルまで落とす作用をなす。
【００２６】
制御ロジック回路２６は、隣接チャネル信号検波回路２３ｉ，２３ｑで検出された信号レベルＩｕ，Ｑｕを加算し、その加算結果（Ｉｕ＋Ｑｕ）に応じて、利得制御信号Ｃｇ＝Ｋｇ＊（Ｉｕ＋Ｑｕ）を生成する。ここで、Ｋｇは（Ｉｕ＋Ｑｕ）からＣｇに変換する変換係数であり、ディジタル可変利得増幅器３１ｉ，３１ｑおよび隣接チャネル信号検波回路２３ｉ，２３ｑの特性から、最適なＡＧＣ性能が得られるように決定される。
【００２７】
制御ロジック回路２６で生成された利得制御信号Ｃｇは、ディジタル可変利得増幅器３１ｉ，３１ｑに与えられ、当該可変利得増幅器３１ｉ，３１ｑの利得値を設定する。ディジタル可変利得増幅器３１ｉ，３１ｑについては、ディジタルＬＰＦ３０ｉ，３０ｑの出力信号をビットシフトし、±６ｄＢの簡単な可変利得回路とすることでＡＧＣ設定の高速化を行うことも可能である。
【００２８】
上述したアナログ可変利得増幅器１９ｉ，１９ｑ→隣接チャネル信号検波回路２３ｉ，２３ｑ→制御ロジック回路２６→ディジタル可変利得増幅器３１ｉ，３１ｑの系は、アナログ可変利得増幅器１９ｉ，１９ｑの出力信号のレベルに応じてディジタル可変利得増幅器３１ｉ，３１ｑの利得値を設定するフィードフォワードのディジタルＡＧＣループを形成している。
【００２９】
以上説明したように、本実施形態に係る受信回路では、アナログＡＧＣループとディジタルＡＧＣループとを併用した構成を採ることにより、信号の帯域幅が増加することに伴ってアナログＬＰＦ１８ｉ，１８ｑのカットオフ周波数が高くなったとしても、アナログＬＰＦ１８ｉ，１８ｑとディジタルＬＰＦ３０ｉ，３０ｑとのそれぞれの組み合わせでチャネルセレクトのために必要な遮断特性を得ることができるため、広帯域に遮断特性がシャープでかつ線形歪（振幅歪と位相歪）が小さい特性を、低消費電力で実現でき、また低雑音、高リニアリティ特性を同時に得ることが可能になる。
【００３０】
しかも、本実施形態に係る受信回路においては、ディジタルＡＧＣループがフィードフォワード制御であることから、隣接チャネル信号による干渉を受けた場合においても、大きな遅延特性をもつディジタルＬＰＦ３０ｉ，３０ｑの影響を受けずにディジタル可変利得増幅器３１ｉ，３１ｑの利得値を高速に設定することができるため、ＡＧＣセットアップの高速化を図ることができる。以下に、フィードフォワードのディジタルＡＧＣループの回路動作についてさらに詳細に説明する。
【００３１】
隣接チャネルに干渉信号が存在する場合には、アナログＬＰＦ１８ｉ，１８ｑには、図２（ａ）に示すスペクトラムの信号が入力される。この信号は、アナログＬＰＦ１８ｉ，１８ｑを通過することによって高域成分がカットされ、アナログ可変利得増幅器１９ｉ，１９ｑから図２（ｂ）に示すスペクトラムの信号として出力される。そして、隣接チャネル信号検波回路２３ｉ，２３ｑのハイパスフィルタ２３１ｉ，２３１ｑを通過することによって低域成分がカットされ、図２（ｃ）に示すスペクトラムの信号として出力される。すなわち、希望チャネルの信号成分がカットされ、隣接チャネルの信号成分が取り出される。
【００３２】
この取り出された隣接チャネルの信号成分は、検波回路２３２ｉ，２３２ｑにおいてレベル検波された後、ＡＤ変換器２３３ｉ，２３３ｑにおいてディジタル信号に変換されて制御ロジック回路２６に送られる。すると、制御ロジック回路２６は、検波回路２３２ｉ，２３２ｑでの検波レベル、即ち隣接チャネルの信号レベルに応じてディジタル可変利得増幅器３１ｉ，３１ｑの利得値を決定する。具体的には、制御ロジック回路２６は、隣接チャネル信号がある場合、その信号レベルに応じてディジタル可変利得増幅器３１ｉ，３１ｑの利得を下げるように制御する。
【００３３】
上述したディジタルＡＧＣループによるフィードフォワード制御により、隣接チャネル信号による干渉を受けた場合においても、大きな群遅延特性をもつディジタルＬＰＦ３０ｉ，３０ｑの影響を受けることなくディジタル可変利得増幅器３１ｉ，３１ｑの利得値を高速に設定することができるため、ＡＧＣセットアップの高速化を図ることができるのである。
【００３４】
［第２実施形態］
図３は、本発明の第２実施形態に係る受信回路を用いた無線通信装置、例えばダイレクトコンバージョン受信機の構成例を示すブロック図であり、図中、図１と同等部分には同一符号を付して示している。
【００３５】
本実施形態に係る受信回路では、先述した第１実施形態に係る受信回路の構成に加えて、ディジタル部２２内にディジタル可変利得増幅器３１ｉ，３１ｑの出力信号をレベル検波する検波回路３３ｉ，３３ｑを設ける一方、制御ロジック回路２６が検波回路３３ｉ，３３ｑの検波レベルＩ２，Ｑ２と、隣接チャネル信号検波回路２３ｉ，２３ｑの検波レベルＩｕ，Ｑｕとから、ディジタル可変利得増幅器３１ｉ，３１ｑの利得値を設定する構成となっている。
【００３６】
制御ロジック回路２６は、例えば、Ｃｇ＝Ｋｇ＊（Ｉｕ＋Ｑｕ）＋Ｋ２＊（Ｉ２＋Ｑ２）の計算を行う。ここで、Ｉ２，Ｑ２はディジタル可変利得増幅器３１ｉ，３１ｑの出力での検波レベルである。Ｋ２はその検波結果（Ｉ２＋Ｑ２）から利得制御信号Ｃｇへ変換する変換係数となる。
【００３７】
上記構成の第２実施形態に係る受信回路においては、アナログＡＧＣループによるフィードバック制御により、検波回路２４ｉ，２４ｑでの検波レベルＩ１，Ｑ１に応じてアナログ可変利得増幅器１９ｉ，１９ｑの利得値が設定され、またディジタルＡＧＣループでは、隣接チャネル信号検波回路２３ｉ，２３ｑでの検波レベルＩｕ，Ｑｕおよび検波回路３３ｉ，３３ｑの検波レベルＩ２，Ｑ２に応じてディジタル可変利得増幅器３１ｉ，３１ｑの利得値が設定される。
【００３８】
このように、ディジタルＡＧＣループにおいて、フィードフォワードループに加えて、ディジタル可変利得増幅器３１ｉ，３１ｑの出力信号をレベル検波し、その検波レベルＩ２，Ｑ２を用いてディジタル可変利得増幅器３１ｉ，３１ｑの利得値を設定するフィードバックループを形成することにより、第１実施形態に係る受信回路の場合の作用効果に加えて、ディジタル可変利得増幅器３１ｉ，３１ｑの利得値についてさらに細かい精度で修正を加えることができるため、受信回路の性能をさらに上げることができる。
【００３９】
本実施形態に係る受信回路のように、隣接チャネル信号検波回路２３ｉ，２３ｑ以外に、検波回路３３ｉ，３３ｑを構成要素として有する場合には、当該検波回路３３ｉ，３３ｑの検波レベルＩ２，Ｑ２を用いてアナログ可変利得増幅器１９ｉ，１９ｑの利得値を設定するフィードバックループを形成するようにすることも可能である。具体的には、制御ロジック回路２６による制御の下に、隣接チャネル信号検波回路２３ｉ，２３ｑでの検波レベルＩｕ，Ｑｕを用いてディジタル可変利得増幅器３１ｉ，３１ｑの利得値を設定する一方、検波回路２４ｉ，２４ｑでの検波レベルＩ１，Ｑ１と検波回路３３ｉ，３３ｑでの検波レベルＩ２，Ｑ２とを用いてアナログ可変利得増幅器１９ｉ，１９ｑの利得値を設定するように構成すれば良い。
【００４０】
［第３実施形態］
図４は、本発明の第３実施形態に係る受信回路を用いた無線通信装置、例えばダイレクトコンバージョン受信機の構成例を示すブロック図であり、図中、図３と同等部分には同一符号を付して示している。
【００４１】
第２実施形態に係る受信回路では、隣接チャネル信号検波回路２３ｉ，２３ｑの検波入力をアナログ可変利得増幅器１９ｉ，１９ｑの出力側から取り出しているのに対して、本実施形態に係る受信回路では、隣接チャネル信号検波回路２３ｉ，２３ｑの検波入力をアナログ可変利得増幅器１９ｉ，１９ｑの入力側から取り出す構成を採っており、それ以外の構成は第２実施形態に係る受信回路と同じである。
【００４２】
このように、隣接チャネル信号検波回路２３ｉ，２３ｑにおいて、アナログ可変利得増幅器１９ｉ，１９ｑの入力信号をレベル検波する構成を採る場合にも、アナログ可変利得増幅器１９ｉ，１９ｑの出力信号をレベル検波する構成を採る場合と同様の作用効果、即ち隣接チャネル信号による干渉を受けた場合でも、大きな群遅延特性をもつディジタルＬＰＦ３０ｉ，３０ｑの影響を受けることなくディジタル可変利得増幅器３１ｉ，３１ｑの利得値を高速に設定することができるため、ＡＧＣセットアップの高速化を図ることができる。
【００４３】
ただし、アナログ可変利得増幅器１９ｉ，１９ｑの入力信号をレベル検波する構成を採る場合、ハイパスフィルタ２３１ｉ，２３１ｑの入力レベル範囲は、アナログ可変利得増幅器１９ｉ，１９ｑの出力信号をレベル検波する場合に比べて大きい。そこで、ハイパスフィルタ２３１ｉ，２３１ｑの前段に対数増幅器を入れると、ハイパスフィルタ２３１ｉ，２３１ｑの入力レベル範囲を小さくすることができる。
【００４４】
本実施形態に係る技術思想、即ち隣接チャネル信号検波回路２３ｉ，２３ｑにおいて、アナログ可変利得増幅器１９ｉ，１９ｑの入力信号をレベル検波する構成は、第１実施形態に係る受信回路にも同様に適用することができる。
【００４５】
なお、上記各実施形態では、アナログＡＧＣループとディジタルＡＧＣループとを併用することを前提としたが、隣接チャネル信号による干渉を受けた際に、高速かつ高精度にてＡＧＣを行うことを可能とする、という観点からすれば、ディジタルＡＧＣループによるフィードフォワード制御のみでも所期の目的を達成することができる。
【００４６】
また、上記各実施形態においては、隣接チャネル信号検波回路２３ｉ，２３ｑをＩ，Ｑ両方に設ける構成としたが、片側だけに配置する構成を採ることも可能である。この構成を採ることにより、隣接チャネル信号検波回路を１個省略できる分だけ回路構成の簡略化を図ることができる。
【００４７】
さらに、上記各実施形態においては、ダイレクトコンバージョン方式の受信回路に適用した場合を例に挙げて説明したが、本発明はこの適用例に限られるものではなく、受信した高周波信号を低ＩＦ（中間周波数）に周波数変換して処理する低ＩＦ方式の受信回路にも同様に適用可能である。
【００４８】
【発明の効果】
以上説明したように、本発明によれば、フィードフォワードのディジタルＡＧＣループによって利得制御を行うようにしたことで、隣接チャネル信号による干渉を受けた場合においても、高速にかつ高精度に自動利得制御を行うことが可能になる。
【図面の簡単な説明】
【図１】本発明の第１実施形態に係る受信回路を用いたダイレクトコンバージョン受信機の構成例を示すブロック図である。
【図２】第１実施形態に係る受信回路におけるアナログＬＰＦの入力信号（ａ）、アナログ可変利得増幅器の出力信号（ｂ）およびハイパスフィルタの出力信号（ｃ）の各スペクトラムを示す図である。
【図３】本発明の第２実施形態に係る受信回路を用いたダイレクトコンバージョン受信機の構成例を示すブロック図である。
【図４】本発明の第３実施形態に係る受信回路を用いたダイレクトコンバージョン受信機の構成例を示すブロック図である。
【図５】第１従来例に係るダイレクトコンバージョン受信機の構成を示すブロック図である。
【図６】第２従来例に係るダイレクトコンバージョン受信機の構成を示すブロック図である。
【図７】ＩＥＥＥ８０２．１１ａのトレーニングシンボルの構成を示す図である。
【符号の説明】
１８ｉ，１８ｑ…アナログＬＰＦ（ローパスフィルタ）、１９ｉ，１９ｑ…アナログ可変利得増幅器、２０…ＡＧＣ部、２２…ディジタル部、２３ｉ，２３ｑ…隣接チャネル信号検波回路、２４ｉ，２４ｑ，３３ｉ，３３ｑ…検波回路、２６…制御ロジック回路、２８ｉ，２８ｑ…コントロール回路、２９…復調部、３０ｉ，３０ｑ…ディジタルＬＰＦ、３１ｉ，３１ｑ…ディジタル可変利得増幅器、２３１ｉ，２３１ｑ…ハイパスフィルタ

Claims

受信信号を周波数変換して得られる信号から希望チャネルの信号を取り出すアナログフィルタ手段と、
前記アナログフィルタ手段で取り出された信号の振幅を調整するアナログ可変利得増幅手段と、
前記アナログ可変利得増幅手段の出力信号をディジタル信号に変換するＡＤ変換手段と、
前記ＡＤ変換手段の出力信号から希望チャネルの信号を取り出すディジタルフィルタ手段と、
前記ディジタルフィルタ手段で取り出された信号の振幅を調整するディジタル可変利得増幅手段と、
前記アナログ可変利得増幅手段の出力信号または入力信号に含まれる希望チャネルに隣接するチャネルの信号レベルに応じて前記ディジタル可変利得増幅手段の利得値を調整するフィードフォワード制御手段と
を備えたことを特徴とする受信回路。
請求項１記載の受信回路においてさらに、
前記アナログ可変利得増幅手段の出力信号に含まれる希望チャネルの信号レベルに応じて当該アナログ可変利得増幅手段の利得値を調整する第１のフィードバック制御手段
を備えたことを特徴とする受信回路。
請求項１記載の受信回路においてさらに、
前記ディジタル可変利得増幅手段の出力信号に含まれる希望チャネルの信号レベルに応じて当該ディジタル可変利得増幅手段の利得値を調整する第２のフィードバック制御手段
を備えたことを特徴とする受信回路。
請求項１記載の受信回路においてさらに、
前記アナログ可変利得増幅手段の出力信号に含まれる希望チャネルの信号レベルに応じて当該アナログ可変利得増幅手段の利得値を調整する第１のフィードバック制御手段と、
前記ディジタル可変利得増幅手段の出力信号に含まれる希望チャネルの信号レベルに応じて当該ディジタル可変利得増幅手段の利得値を調整する第２のフィードバック制御手段と
を備えたことを特徴とする受信回路。
請求項１記載の受信回路においてさらに、
前記アナログ可変利得増幅手段の出力信号に含まれる希望チャネルの信号レベルに応じて当該アナログ可変利得増幅手段の利得値を調整する第１のフィードバック制御手段と、
前記ディジタル可変利得増幅手段の出力信号に含まれる希望チャネルの信号レベルに応じて前記アナログ可変利得増幅手段の利得値を調整する第２のフィードバック制御手段と
を備えたことを特徴とする受信回路。
アンテナで受信された高周波信号の周波数変換を行う周波数変換手段と、
前記周波数変換手段で周波数変換された信号を処理する信号処理部と、
前記信号処理部で処理された信号を復調する復調手段とを備え、
前記信号処理部は、
前記周波数変換手段で周波数変換された信号から希望チャネルの信号を取り出すアナログフィルタ手段と、
前記アナログフィルタ手段で取り出された信号の振幅を調整するアナログ可変利得増幅手段と、
前記アナログ可変利得増幅手段の出力信号をディジタル信号に変換するＡＤ変換手段と、
前記ＡＤ変換手段の出力信号から希望チャネルの信号を取り出すディジタルフィルタ手段と、
前記ディジタルフィルタ手段で取り出された信号の振幅を調整するディジタル可変利得増幅手段と、
前記アナログ可変利得増幅手段の出力信号または入力信号に含まれる希望チャネルに隣接するチャネルの信号レベルに応じて前記ディジタル可変利得増幅手段の利得値を調整するフィードフォワード制御手段とを有する
ことを特徴とする無線通信装置。
前記信号処理部はさらに、
前記アナログ可変利得増幅手段の出力信号に含まれる希望チャネルの信号レベルに応じて当該アナログ可変利得増幅手段の利得値を調整する第１のフィードバック制御手段を有する
ことを特徴とする請求項６記載の無線通信装置。
前記信号処理部はさらに、
前記ディジタル可変利得増幅手段の出力信号に含まれる希望チャネルの信号レベルに応じて当該ディジタル可変利得増幅手段の利得値を調整する第２のフィードバック制御手段を有する
ことを特徴とする請求項６記載の無線通信装置。
前記信号処理部はさらに、
前記アナログ可変利得増幅手段の出力信号に含まれる希望チャネルの信号レベルに応じて当該アナログ可変利得増幅手段の利得値を調整する第１のフィードバック制御手段と、
前記ディジタル可変利得増幅手段の出力信号に含まれる希望チャネルの信号レベルに応じて当該ディジタル可変利得増幅手段の利得値を調整する第２のフィードバック制御手段とを有する
ことを特徴とする請求項６記載の無線通信装置。
前記信号処理部はさらに、
前記アナログ可変利得増幅手段の出力信号に含まれる希望チャネルの信号レベルに応じて当該アナログ可変利得増幅手段の利得値を調整する第１のフィードバック制御手段と、
前記ディジタル可変利得増幅手段の出力信号に含まれる希望チャネルの信号レベルに応じて前記アナログ可変利得増幅手段の利得値を調整する第２のフィードバック制御手段とを有する
ことを特徴とする請求項６記載の無線通信装置。