JP5305932B2 - 前置増幅器 - Google Patents

Description

この発明は、光通信システムに関するものであり、特に、アクセス系光通信システムの一つの方式であるＰＯＮ（Passive Optical Network）システムの局側装置ＯＬＴ（Optical Line Terminal）に搭載される前置増幅器に関するものである。

従来、マルチメディアサービスを各家庭まで伝送するアクセス系ネットワークでは、光ファイバを用いた公衆回線網を実現する方式として、ＰＯＮシステムと呼ばれるポイント・トゥ・マルチポイントのアクセス系光通信システムが広く用いられる。

ＰＯＮシステムは、多重分岐器である光スターカプラを介して接続される複数の加入者端末装置であるＯＮＵ（Optical Network Unit）と、局側装置である１台のＯＬＴとによって構成され、複数のＯＮＵに対して、伝送路である光ファイバとＯＬＴの大部分が共有できるため、ネットワーク構築に伴う運用コストの低減を期待できるとともに、受動部品である光スターカプラには給電が不要であり屋外設置が容易なため、信頼性も高いという利点があることから、ブロードバンドネットワークを実現する切り札として近年活発に導入が進められている。

例えば、ＩＥＥＥ（Institute of Electrical and Electronics Engineers,Inc.）８０２．３ａｈで規格化されている、伝送速度が１．２５Gbit/sのＧＥ−ＰＯＮ（Gigabit Ethernet（登録商標）−Passive Optical Network）システムでは、ＯＬＴからＯＮＵへの下り方向の通信に光波長1.49μm帯を用いた同報通信方式が採用され、各ＯＮＵは、割り当てられたタイムスロットの自局宛データのみ取り出す。一方、各ＯＮＵからＯＬＴへの上り方向の通信には、光波長１．３１μm帯を用いており、各ＯＮＵのデータが衝突しないように送出タイミングを制御する時分割多重通信方式が採用されている。

また、ＩＥＥＥ８０２．３ａｖでは、伝送速度が１０．３Gbit/sの１０Ｇ−EＰＯＮ（10 Giga bit-Ethernet（登録商標）Passive Optical Network）システムの国際標準化仕様の検討が進められている。特に、既存のＧＥ−ＰＯＮシステムへのマイグレーションにおいては、各ＯＮＵからＯＬＴへの上りは、伝送速度が１．２５Gbit/sの場合も１０．３Gbit/sの場合も同じ光波長１．３１μm帯を用いるため、ＯＬＴ側の光受信部は異なる伝送速度に対して動作するマルチレート対応バースト前置増幅器（以下単に「前置増幅器」と称する）が必要である。

また、ＧＥ−ＰＯＮと１０ＧＥ−ＰＯＮの標準化仕様の大きな差異として、第１に、当然ではあるが、伝送速度が異なる点が挙げられる。一般に伝送速度差と帰還抵抗値差は、比例する事から、ＧＥ−ＰＯＮと１０ＧＥ−ＰＯＮの伝送速度は、約８倍の差がある。そのため、それぞれの伝送速度で最適な帰還抵抗値とするには約８倍の抵抗値の変化が必要であり、前置増幅器においては、両方の伝送速度において瞬時に利得切替を完了すると共に、最適な帰還抵抗値が環境条件等により変動しにくい回路構成が必要となる。

第２には、伝送路符号が異なる点が挙げられる。ＧＥ−ＰＯＮには、8B10B符号が適用され、１０ＧＥ−ＰＯＮでは、64B66B符号の適用が決まっている。この符号化の違いは、同符号連続の違いがポイントとなる。8B10Bでは最大５bit（4nsec）連続であるが、64B66Bでは最大６６bit（6.4nsec）の同符号連続が発生する事になり、マルチレート対応前置増幅器においても、同符号連続を考慮した回路構成が必要となる。

マルチレートに対応した前置増幅器の構成として様々な方式が提案されているが、例えば下記特許文献１に示される前置増幅器においては、一の実施例としては、ビットレート判定回路を多数設け、判定結果（レート切替信号）に基づいて、Ｄ／Ａ変換器を用いて前置増幅回路の帰還抵抗部に接続したＭＯＳトランジスタのＯＮ抵抗をフィードバック制御することによって、伝送速度に応じて最適な受信感度を得る方式が開示されている。また、他の実施例としては、抵抗とＳＷの直列回路を、前置増幅回路の帰還抵抗と並列に多数接続し、多数のビットレート判定回路でＳＷのＯＮ／ＯＦＦをフィードバック制御することによって、伝送速度に応じて最適な受信感度を得る方式が開示されている。

ＷＯ２００５／０７８９６９号

しかしながら、上記特許文献１に示された技術では、一の実施例において、帰還抵抗値を決定するＭＯＳトランジスタのゲート信号をＤ／Ａ変換によりコントロールしているが、このＭＯＳトランジスタのリニア領域は、温度に応じて変動するため、リニア領域の可変抵抗値を一定値に保つ事が課題であった。

また、他の実施例において、抵抗とＳＷの直列回路が前置増幅回路の帰還抵抗と並列に多数接続されているが、この帰還抵抗の並列接続は、各抵抗に寄生する容量が発生するため、広帯域化が難しいという課題あった。更に、帰還抵抗値の変更により、トランスインピーダンス回路の位相余裕が不安定になる事や、ＡＧＣ（Automatic Gain Control）技術、ならびにそれらの時定数に関して開示も示唆もされていない。従って、上記特許文献１に示された技術を、ＯＬＴ側マルチレート対応前置増幅器として適用する場合には、利得切替が遅く、ダイナミックレンジが取れない等の問題が生じる場合があるという課題があった。

本発明は、上記に鑑みてなされたものであって、主にマルチレートＰＯＮシステムのＯＬＴ側バースト受信器に搭載する前置増幅器において、レート切替信号によってバースト的に利得切替を行っても、環境温度に対して安定な帰還抵抗回路を提供すると共に、広帯域化、高速ＡＧＣ応答による広ダイナミックレンジ化を実現する前置増幅器を得ることを目的とする。

上述した課題を解決し、目的を達成するために、本発明にかかる前置増幅器は、光伝送路を介して複数の加入者側装置から伝送された光バースト信号を電流信号に変換する受光素子と、前記電流信号を電圧信号に変換するトランスインピーダンスアンプ（以下「ＴＩＡ」と称する）と、を備えた前置増幅器において、第１の抵抗と第２の抵抗とが直列接続され、一端が前記ＴＩＡの入力端に接続され、他端が前記ＴＩＡの出力端に接続された直列接続回路と、一端が前記第１の抵抗と前記第２の抵抗との接続端に接続され、他端が前記第２の抵抗と前記ＴＩＡの出力端との接続端に接続された第１のトランジスタと、を有する帰還抵抗部を備え、前記帰還抵抗部は、前記光バースト信号の伝送速度に対応したレート切替信号に基づいて、前記第１のトランジスタがＯＮ／ＯＦＦ制御されるように構成され、前記ＴＩＡは、前記レート切替信号に基づいて自己のオープンループ利得が切り替えられるように構成されている、ことを特徴とする。

本発明にかかる前置増幅器によれば、マルチレートＰＯＮシステムのＯＬＴ側バースト受信器に搭載する前置増幅器において、レート切替信号によってバースト的に利得切替を行っても、環境温度に対して安定な帰還抵抗回路を提供すると共に、広帯域化、高速ＡＧＣ応答による広ダイナミックレンジ化を実現することができるという効果を奏する。

以下に、添付図面を参照して、本発明にかかる前置増幅器の実施の形態を詳細に説明する。なお、この実施の形態によって本発明が限定されるものではない。

実施の形態１．
（前置増幅器の構成）
図１は、実施の形態１にかかる前置増幅器の構成を示す図である。図１に示される前置増幅器は、主たる構成部として、カソードが電源に接続されアノードがプリアンプの入力端に接続されている受光素子１、利得可変型の反転増幅器（以下単に「反転増幅器」と称する）２、反転増幅器２の帰還抵抗部３、第１の抵抗である抵抗４、第２の抵抗である抵抗５、および第１のトランジスタであるＭＯＳトランジスタ６を有して構成されている。帰還抵抗部３は、抵抗４、抵抗５、およびＭＯＳトランジスタ６によって構成される。具体的には、帰還抵抗部３は、抵抗４と抵抗５とが直列接続され、一端が反転増幅器２の入力端に接続され、他端が反転増幅器２の出力端に接続された直列接続回路と、抵抗５の両端に並列接続されたＭＯＳトランジスタ６と、を有して構成されている。

光バースト信号の伝送速度に対応したレート切替信号は、２値信号であり、伝送速度が異なる各バースト信号を受信する直前または直後に、帰還抵抗部３全体の抵抗値を２値に制御すると共に、反転増幅器２の利得も２値の制御をおこなう。すなわち、帰還抵抗部３は、レート切替信号に基づいてＭＯＳトランジスタ６がＯＮ／ＯＦＦ制御されるように構成され、ＴＩＡは、レート切替信号に基づいて自己のオープンループ利得が切り替えられるように構成されている。

（前置増幅器の動作）
つぎに、前置増幅器の動作について説明する。受光素子１は、受信した光バースト信号の受光レベルに応じた電流信号を出力する。受光素子１から出力された電流信号は、利得可変型の反転増幅器２と帰還抵抗部３により構成されるＴＩＡによって、帰還抵抗部３により決定される変換利得で、電気信号（電圧信号）に変換・出力される。

図２は、受信バースト信号およびレート切替信号によって状態変化する利得可変型の反転増幅器の利得と帰還抵抗の抵抗値との関係を説明するタイミングチャートである。受信バースト光信号が１０．３Gbit/sの場合、レート切替信号はＨｉｇｈとなり、帰還抵抗部３を構成するＭＯＳトランジスタ６をＯＮとする。この時、抵抗４および抵抗５には、抵抗４＜抵抗５の関係があるため、抵抗５の両端がＭＯＳトランジスタ６によりショートし、帰還抵抗部３は、抵抗４とＭＯＳトランジスタ６のＯＮ抵抗の和となり、１０．３Gbit/sに最適な低抵抗値となる。

図３は、ＭＯＳトランジスタの可変抵抗値の温度特性を示す図である。図３に示されるように、ＭＯＳトランジスタ６のＯＮ抵抗の値は、リニア抵抗領域では温度に対して大きく変動するが、ＯＮ抵抗領域では殆ど変動しない。ＭＯＳトランジスタ６は、このＯＮ領域で動作するため、ＭＯＳトランジスタ６のＯＮ抵抗と抵抗４の和の値を１０．３Gbit/sに最適な値に設定することが可能となる。この時、反転増幅器２の利得も低くなることにより、反転増幅器２と帰還抵抗部３により構成されるＴＩＡのループ安定度が保たれる様に動作する。

一方、受信バースト光信号が１．２５Gbit/sの場合、レート切替信号はＬｏｗとなり、ＭＯＳトランジスタ６をＯＦＦとする。この時、抵抗５およびＭＯＳトランジスタ６がＯＦＦ時の抵抗値には、抵抗５≪ＭＯＳトランジスタ６の抵抗値の関係があるので、抵抗５およびＭＯＳトランジスタ６の並列抵抗は、ほぼ抵抗５により決定する。従って、帰還抵抗部３は、抵抗４と抵抗５の和の値となり、１．２５Gbit/sに最適な高抵抗値に変化する。この時、反転増幅器２の利得も高くなることにより、上述同様、ＴＩＡのループ安定度は保たれる様に動作する。

以上説明したように、本実施の形態にかかるマルチレート対応バースト前置増幅器は、抵抗４、５とＭＯＳトランジスタ６で構成された帰還抵抗部３を有し、ＭＯＳトランジスタ６をレート切替信号によって動作するように構成したので、１０．３Gbit/sまたは１．２５Gbit/sにおいて、環境温度耐性に優れた帰還抵抗回路を提供することができる。また、ＴＩＡの入力に、２個以上の帰還抵抗部３を用いていないため、帰還抵抗部３の寄生容量による帯域劣化や雑音劣化に対して最小の回路構成が可能となり、帰還抵抗部３の高速切替および高感度設計を実現可能である。

実施の形態２．
図４は、実施の形態２にかかるマルチレート対応バースト前置増幅器の構成を示す図である。図４において、前置増幅器は、図１に示す同番号の同一機能の構成要素に加えて、トランジスタのベースとコレクタを接続した一方向性素子７、第２のトランジスタであるＭＯＳトランジスタ８を有して構成されている。一方向性素子７は、帰還抵抗部３に並列接続されるように、ＴＩＡの入力端と出力端に接続される。ＭＯＳトランジスタ８は、一方向性素子７と同様、帰還抵抗部３に並列接続される。ＭＯＳトランジスタ８と反転増幅器２には、利得制御信号が入力される。なお、図４に示される一方向性素子７は、トランジスタによって構成されているが、これに限定されるものではない。以下、実施の形態１にかかる前置増幅器と同様の部分については、同じ符号を付して詳細な説明は省略する。

レート切替信号による帰還抵抗部３と反転増幅器２の利得動作は、実施の形態１で示した動作と同じであるので、以下、利得制御信号に対する動作について説明する。一般に増幅器は、入力振幅が大きくなると、内部回路のバイアス条件が崩れ、出力波形に歪みが生じる。ＰＯＮシステムにおいては、ダイナミックレンジ２０dB受信光を受信する必要があるため、電気振幅に換算すると１００倍の振幅差の信号を再生する必要がある。そのため、最大受信レベルのバースト光信号の再生には、帰還抵抗を小さくして反転増幅器２が歪まない様にする必要がある。ＭＯＳトランジスタ８は、ゲートに印加される利得制御信号によって、連続的にＭＯＳトランジスタ８のＯＮ抵抗を可変する動作を行う。また、同時に反転増幅器２のオープンループ利得を連続可変する事によって、ＴＩＡのループ安定度を保つ様に動作する。

以上説明したように、本実施の形態にかかるマルチレート対応バースト前置増幅器は、受光電力の大きなバーストパケットを受信した場合でも、利得制御信号によって瞬時に連続的にトランスインピーダンス増幅器の変換利得を変える事ができるため、高速ＡＧＣ応答による広ダイナミックレンジ化を実現することが可能である。

実施の形態３．
図５は、実施の形態３にかかるマルチレート対応バースト前置増幅器の構成を示す図である。図５において、前置増幅器は、図４に示す同番号の同一機能の構成要素に加えて、検出回路である時定数切替型平均値検出回路（以下単に「検出回路」と称する）９、第１の演算回路である演算回路１０、および第２の演算回路である演算回路１１を有して構成され、検出回路９、演算回路１０、および演算回路１１によって、利得制御信号を生成することが可能である。以下、実施の形態１および２にかかる前置増幅器と同様の部分については、同じ符号を付して詳細な説明は省略する。

実施の形態２において、利得制御信号による前置増幅器の利得制御動作は説明しているので、以下、利得制御信号の生成動作について説明する。検出回路９は、レート切替信号に基づいて時定数を変化するように動作し、前置増幅器の出力信号の平均電圧を検出する。演算回路１０は、検出回路９から出力された信号に基づいて、第１の利得制御信号を演算し、演算回路１１は、検出回路９から出力された信号に基づいて、第２の利得制御信号を演算する。そして、演算回路１０、１１は、連続的に帰還抵抗値を変化させるＭＯＳトランジスタ８のゲート電位と、反転増幅器２の利得とを、同時にフィードバック制御を行う。その結果、前置増幅器が受光電力の大きなバーストパケットを受信した場合、検出回路９は、出力振幅が歪まない様に反転増幅器２を動作させる共に、ＴＩＡのループ安定度を保つ様に動作させる。

以上説明したように、本実施の形態にかかるマルチレート対応バースト前置増幅器は、検出回路９、演算回路１０、および演算回路１１によるＡＧＣ制御ループを構成する事によって、同符号連続に最適な平均値検出の時定数設定が可能となると共に、光受信レベルの広ダイナミックレンジ化を実現することが可能である。

実施の形態４．
図６は、実施の形態４にかかるマルチレート対応バースト前置増幅器の構成を示す図である。図６において、前置増幅器は、図５に示す同番号の同一機能の構成要素に加えて、反転増幅器２の負荷抵抗部１２、第３のトランジスタである連続抵抗可変型のＭＯＳトランジスタ１３、第４のトランジスタであるトランジスタ１５、第５のトランジスタであるＳＷ側のＭＯＳトランジスタ１４、バイアス発生回路１６、オペアンプによるボルテージフォロア１７を有して構成されている。

反転増幅器２は、トランジスタ５４のコレクタが正電源に接続され、抵抗５５を介して負電源に接続されたエミッタを出力端とするエミッタフォロア回路と、トランジスタ５１のエミッタが抵抗５２を介して負電源に接続され、コレクタ抵抗５３を介して正電源に接続されたコレクタが前述したエミッタフォロア回路の入力端に接続されるエミッタ接地回路と、負荷抵抗部１２とを有して構成されている。

負荷抵抗部１２は、コレクタ抵抗５３に並列接続されレート切替信号に基づいて動作するＭＯＳトランジスタ１３とコレクタ抵抗５３とによって構成されている。トランジスタ１５は、ＭＯＳトランジスタ１３とともにコレクタ抵抗５３に並列接続される。ＭＯＳトランジスタ１４は、第２の利得制御信号に基づいて、自己のＯＮ抵抗より生じた電圧によってＭＯＳトランジスタ１４を制御する。なお、図６において、負荷抵抗部１２は、点線で囲まれたコレクタ抵抗５３およびＭＯＳトランジスタ１３以外にも、トランジスタ１５およびＭＯＳトランジスタ１４を含む構成であってもよい。

ＭＯＳトランジスタ１３は、ドレインが正電源に接続され、ソースがエミッタ接地回路のコレクタに接続され、ゲートにレート切替信号が入力される。トランジスタ１５は、コレクタが正電源に接続され、エミッタがエミッタ接地回路のコレクタに接続され、ベースにＭＯＳトランジスタ１４のドレインが接続される。ＭＯＳトランジスタ１４は、ドレインがボルテージフォロア１７の出力端に接続され、ソースがエミッタ接地回路のコレクタに接続され、ゲートが演算回路１１の出力端に接続される。

バイアス発生回路１６は、トランジスタ６１、６４、抵抗６２、６３、６５、６６を有し、反転増幅器２と同じ回路乗数で構成されている。ボルテージフォロア１７は、バイアス発生回路１６の出力端に接続される。以下、実施の形態１〜３にかかる前置増幅器と同様の部分については、同じ符号を付して詳細な説明は省略する。

次に、本実施の形態にかかる前置増幅器で新たに追加された構成の動作について説明する。ＭＯＳトランジスタ１３は、レート切替信号でＯＮ／ＯＦＦ制御され、反転増幅器２のオープンループ利得を２値利得に制御する。ＭＯＳトランジスタ１４は、演算回路１１の出力信号によって、反転増幅器２の利得を連続的に可変する動作を行う。

バイアス回路１６のトランジスタ６１および抵抗６３の接続点電圧は、無入力光信号時のトランジスタ５１とコレクタ抵抗５３の接続点電圧と同一の電圧を出力し、ボルテージフォロア１７によって電圧バッファされた後、トランジスタ１５のベースとＭＯＳトランジスタ１４のドレインに印加され、ＡＧＣ動作時の基準電圧となる。

図７は、受信バースト信号およびレート切替信号によって状態変化する時定数切替型平均値検出回路の時定数等の動作を説明するタイミングチャートである。図７には、受信バースト信号、レート切替信号によって状態変化する検出回路９の時定数、反転増幅器２の負荷抵抗部１２の抵抗値、帰還抵抗部３の抵抗値、ＭＯＳトランジスタ８の抵抗値、およびＭＯＳトランジスタ１４の抵抗値に関するタイミングチャートが示されている。

受信バースト光信号が、＃１パケットで１０．３Gbit/sの場合、レート切替信号はＨｉｇｈとなり、帰還抵抗部３を構成するＭＯＳトランジスタ６と、負荷抵抗部１２を構成するＭＯＳトランジスタ１３がＯＮとなる。この時、抵抗４および抵抗５には、抵抗４＜抵抗５の関係があるため、抵抗５の両端がＭＯＳトランジスタ６によってショートし、帰還抵抗部３は、抵抗４とＭＯＳトランジスタ６のＯＮ抵抗の和となり、１０．３Gbit/sに最適な低抵抗値となる。また、負荷抵抗部１２は、コレクタ抵抗５３とＭＯＳトランジスタ１３による並列抵抗となるが、ＭＯＳトランジスタ１３がショートするため、負荷抵抗部１２は、殆どＭＯＳトランジスタ１３のＯＮ抵抗となり、反転増幅器２の利得が低くなる。更に、ＭＯＳトランジスタ６、１３は共にＯＮ領域で動作するため、図３に示すように、これらのＯＮ抵抗の値が環境温度に対して殆ど変動しない。そのため、ＭＯＳトランジスタ６のＯＮ抵抗と抵抗４の和の値を、１０．３Gbit/sに最適な値に設計が可能となる。この時、反転増幅器２の利得も前述の様に低くなるので、反転増幅器２と帰還抵抗部３により構成されるＴＩＡのループ安定度が保たれる様に動作する。

また、受信バースト光信号のレベルが、出力振幅としてＡＧＣ動作閾値（図７参照）を超えた場合、検出回路９は、１０．３Gbit/sに対応する最適な時定数によって、ＭＯＳトランジスタ８と１４の制御応答時間を制御し、回路の飽和を防ぐ様にＡＧＣ動作すると共に、最適な同符号連続耐力となる様に動作する。すなわち、受信バースト光信号のレベルがＡＧＣ動作閾値を超えた場合、検出回路９は、時定数によって受光レベルを徐々に減少させる。

次に、受信バースト光信号が＃２パケットで１．２５Gbit/sの場合、レート切替信号はＬｏｗとなり帰還抵抗部３を構成するＭＯＳトランジスタ６と、負荷抵抗部１２を構成するＭＯＳトランジスタ１３がＯＦＦとなる。この時、ＭＯＳトランジスタ６がＯＦＦ時の抵抗値には、抵抗５≪ＭＯＳトランジスタ６の関係があるため、帰還抵抗部３の並列抵抗は、ほぼ抵抗５により決定する。また、ＭＯＳトランジスタ１３がＯＦＦ時の抵抗値は、コレクタ抵抗５３≪ＭＯＳトランジスタ１３の関係になるので、負荷抵抗部１２の並列抵抗は、ほぼコレクタ抵抗５３により決定する。従って、帰還抵抗部３は、抵抗４と抵抗５の和の値となり、１．２５Gbit/sに最適な高抵抗値（変換利得）に変化する。この時、前記のとおり、負荷抵抗部１２の利得も高くなる事により、反転増幅器２と帰還抵抗部３により構成されるＴＩＡのループ安定度は保たれる様に動作する。

また、＃２パケットにおける受信バースト光信号のレベルは、出力振幅としてＡＧＣ動作閾値を超えないので、回路の飽和を防ぐ必要がなく、検出回路９によるＡＧＣ動作は行われない。

次に、受信バースト光信号が＃３パケットで１．２５Gbit/sの場合、＃２パケット受信時と同様、レート切替信号はＬｏｗを維持し、ＭＯＳトランジスタ６およびＭＯＳトランジスタ１３がＯＦＦとなる。従って、帰還抵抗部３は、抵抗４と抵抗５の和の値となり、１．２５Gbit/sに最適な高抵抗値（変換利得）に変化する。この時、前記のとおり、負荷抵抗部１２の利得も高くなる事により、反転増幅器２と帰還抵抗部３により構成されるＴＩＡのループ安定度は保たれる様に動作する。

また、＃２パケットにおける受信バースト光信号のレベルは、出力振幅としてＡＧＣ動作閾値を超えないので、回路の飽和を防ぐ必要がなく、検出回路９によるＡＧＣ動作は行われない。また、＃３パケットにおける受光レベルは、ＡＧＣ動作閾値（図７参照）を超えているため、検出回路９は、１．２５Gbit/sに対応する最適な時定数によって、ＭＯＳトランジスタ８と１４の制御応答時間を制御し、回路の飽和を防ぐ様にＡＧＣ動作すると共に、最適な同符号連続耐力となる様に動作する。なお、図７において、＃３パケットに対応する時定数は、＃１パケットに対応する時定数に比して短く設定されていることが分かる。

以上説明したように、本実施の形態にかかるマルチレート対応バースト前置増幅器は、１０．３Gbit/sと１．２５Gbit/sのレート切替があっても、ＭＯＳトランジスタ６と１３のＯＮ／ＯＦＦ制御により最適な帰還抵抗と負荷抵抗を環境温度によらずに実現できると共に、ＴＩＡの入力に、２個以上の帰還抵抗を接続しないため、帰還抵抗部３に寄生する容量による帯域劣化や雑音劣化に対して最小の回路構成が可能となり、帰還抵抗部３の高速切替、環境温度耐性、および高感度設計が実現可能である。

なお、実施の形態１〜４に示した前置増幅器の構成は、本発明の内容の一例を示すものであり、別の公知の技術と組み合わせることも可能であるし、本発明の要旨を逸脱しない範囲で、一部を省略する等、変更して構成することも可能であることは無論である。

以上のように、本発明にかかる前置増幅器は、ＧＥ−ＰＯＮシステムと１０ＧＥＰＯＮシステムを混在収容するシステムに適用可能であり、特に、複数の受信バースト信号の伝送速度に対して、環境温度耐性に優れる共に、広帯域化、高速ＡＧＣ応答による広ダイナミックレンジ化を実現可能な発明として有用である。

実施の形態１にかかる前置増幅器の構成を示す図である。 受信バースト信号およびレート切替信号によって状態変化する利得可変型の反転増幅器の利得と帰還抵抗の抵抗値との関係を説明するタイミングチャートである。 ＭＯＳトランジスタの可変抵抗値の温度特性を示す図である。 実施の形態２にかかるマルチレート対応バースト前置増幅器の構成を示す図である。 実施の形態３にかかるマルチレート対応バースト前置増幅器の構成を示す図である。 実施の形態４にかかるマルチレート対応バースト前置増幅器の構成を示す図である。 受信バースト信号およびレート切替信号によって状態変化する時定数切替型平均値検出回路の時定数等の動作を説明するタイミングチャートである。

１ 受光素子
２ 反転増幅器
３ 帰還抵抗部
４ 抵抗（第１の抵抗）
５ 抵抗（第２の抵抗）
６ ＭＯＳトランジスタ（第１のトランジスタ）
７ 一方向性素子
８ ＭＯＳトランジスタ（第２のトランジスタ）
９ 時定数切替型平均値検出回路（検出回路）
１０ 演算回路（第１の演算回路）
１１ 演算回路（第２の演算回路）
１２ 負荷抵抗部
１３ ＭＯＳトランジスタ（第３のトランジスタ）
１４ ＭＯＳトランジスタ（第５のトランジスタ）
１５ トランジスタ（第４のトランジスタ）
１６ バイアス発生回路
１７ ボルテージフォロア
５１，５４，６１，６４ トランジスタ
５２，５５，６２，６３，６５，６６ 抵抗
５３ コレクタ抵抗

Claims (5)

1. 光伝送路を介して複数の加入者側装置から伝送された光バースト信号を電流信号に変換する受光素子と、前記電流信号を電圧信号に変換するトランスインピーダンスアンプ（以下「ＴＩＡ」と称する）と、を備えた前置増幅器において、
   第１の抵抗と第２の抵抗とが直列接続され、一端が前記ＴＩＡの入力端に接続され、他端が前記ＴＩＡの出力端に接続された直列接続回路と、
   一端が前記第１の抵抗と前記第２の抵抗との接続端に接続され、他端が前記第２の抵抗と前記ＴＩＡの出力端との接続端に接続された第１のトランジスタと、
   を有する帰還抵抗部を備え、
   前記第１の抵抗と前記第２の抵抗と前記第１のトランジスタのＯＦＦ抵抗との間には、前記第１の抵抗＜前記第２の抵抗＜前記ＯＦＦ抵抗の関係があり、
   前記帰還抵抗部は、前記光バースト信号の伝送速度に対応したレート切替信号がＨｉｇｈのとき、前記第１のトランジスタがＯＮ制御され、前記レート切替信号がＬｏｗのとき、前記第１のトランジスタがＯＦＦ制御されるように構成され、
   前記ＴＩＡは、前記レート切替信号に基づいて自己のオープンループ利得が切り替えられるように構成されている、
   ことを特徴とする前置増幅器。
2. 前記帰還抵抗部に並列接続され、かつ、前記ＴＩＡの入力端と出力端との間に接続された一方向性素子と、
   前記帰還抵抗部に並列接続された第２のトランジスタと、
   を備え、
   前記第２のトランジスタは、利得制御信号に基づいて自己のＯＮ抵抗を連続的に変化させるものであり、
   前記ＴＩＡは、前記利得制御信号に基づいて前記オープンループ利得が連続的に変化するように構成されている、
   ことを特徴とする請求項１に記載の前置増幅器。
3. 前記利得制御信号は、前記第２のトランジスタを制御するための第１の利得制御信号と、前記ＴＩＡを制御するための第２の利得制御信号と、から成り、
   前記レート切替信号に基づいて時定数を変化させ、前記ＴＩＡの出力信号の平均電圧を検出する検出回路と、
   前記検出回路から出力された出力信号に基づいて、前記第１の利得制御信号を演算する第１の演算回路と、
   前記検出回路から出力された出力信号に基づいて、前記第２の利得制御信号を演算する第２の演算回路と、
   を備えたことを特徴とする請求項２に記載の前置増幅器。
4. 前記ＴＩＡは、
   コレクタが正電源に接続され、抵抗を介して負電源に接続されたエミッタを出力端とするエミッタフォロア回路と、
   エミッタが抵抗を介して負電源に接続され、コレクタ抵抗を介して正電源に接続されたコレクタが前記エミッタフォロア回路の入力端に接続されるエミッタ接地回路と、
   前記コレクタ抵抗に並列接続され、前記レート切替信号に基づいて動作する第３のトランジスタと、
   前記第３のトランジスタとともに前記コレクタ抵抗に並列接続された第４のトランジスタと、
   前記第２の利得制御信号に基づいて、自己のＯＮ抵抗より生じた電圧によって前記第４のトランジスタを制御する第５のトランジスタと、
   を備えたことを特徴とする請求項３に記載の前置増幅器。
5. 前記ＴＩＡと同一の回路定数で構成されたバイアス発生回路と、
   前記バイアス発生回路の出力端に接続されたボルテージフォロアと、
   を備え、
   前記第３のトランジスタは、ドレインが正電源に接続され、ソースが前記エミッタ接地回路のコレクタに接続され、ゲートに前記レート切替信号が入力され、
   前記第４のトランジスタは、コレクタが正電源に接続され、エミッタが前記エミッタ接地回路のコレクタに接続され、ベースに前記第５のトランジスタのドレインが接続され、
   前記第５のトランジスタは、ドレインが前記ボルテージフォロアの出力端に接続され、ソースが前記エミッタ接地回路のコレクタに接続され、ゲートが前記第２の演算回路の出力端に接続されている、
   ことを特徴とする請求項４に記載の前置増幅器。

Images