JP5161189B2 - トランスインピーダンスアンプ - Google Patents

Description

本発明は、フォトダイオード等の受光素子において得られた電流信号を電圧信号へ変換するトランスインピーダンスアンプに関し、特に広帯域かつ平坦な周波数特性を実現可能なトランスインピーダンスアンプに関するものである。

光アクセスシステムの代表的な網構成として、加入者側装置（Optical Network Unit：ＯＮＵ）と局側装置（Optical Line Terminal：ＯＬＴ）とが１対１で接続されるシングルスター（Single Star：ＳＳ）構成と、複数のＯＮＵが１つのＯＬＴに接続される受動光ネットワーク（Passive Optical Network：ＰＯＮ）構成とがある。

ＳＳ方式においては、ＯＮＵがＯＬＴを占有出来るので高速通信が可能であるが、装置コストが高いという欠点がある。一方、ＰＯＮ方式においては、複数のＯＮＵが１つのＯＬＴや光ファイバ設備を共有するために経済性に優れる。このような理由から、多くの光アクセスシステムではＰＯＮ方式が採用されている。

ＰＯＮ方式の上り伝送では、時分割多元接続（Time Division Multiple Access：ＴＤＭＡ）が用いられる。すなわち、信号の衝突を避けるために、各ＯＮＵはＯＬＴから指定されたタイミングで信号を伝送する。ＯＮＵとＯＬＴとの間の伝送距離がＯＮＵ毎に異なるために、各ＯＮＵからの上り信号は互いに強度と位相が異なる間欠的な信号であるという特徴がある。このため、上り信号はバースト信号と呼ばれる。

図９にＯＬＴの受信回路を示す。ＯＬＴの受信回路は、一般に図９に示すように、フォトダイオード（Photodiode：ＰＤ）と、等化増幅回路（Equalizing Amplifier：ＥＱＡ）とを有する。ＥＱＡは、トランスインピーダンスアンプ（Transimpedance Amplifier：ＴＩＡ）と、リミッタアンプ（Limiting Amplifier：ＬＩＡ）により構成される。さらに、ＬＩＡの後段には、信号の識別再生を行う識別器（不図示）等の回路が設けられている。受信回路への入力光信号は、ＰＤによって電流信号に変換され、さらにＴＩＡによって電流信号から電圧信号に変換される。ＬＩＡは、電圧信号を後段の識別器で識別再生可能なレベルに振幅制限して増幅する。

ＰＯＮ方式の光伝送システムにおいては、上り信号がバースト信号であるため、ＴＩＡおよびＬＩＡは強度の著しく異なるバースト信号を歪み無く増幅する必要がある。上り通信サービスを提供するという観点からは、広域収容のために大きな伝送路損失をサポートする必要があるため、ＥＱＡには高感度かつ広ダイナミックレンジな受信性能が求められる。

このような高感度受信と広ダイナミックレンジ受信とを両立するために、ＴＩＡにおいては、自動利得制御（Automatic Gain Control：AGC）によって入力信号強度に応じて利得を制御する技術が用いられる。ＴＩＡは、ＰＤから出力された電流信号を帰還抵抗Ｒｆの値に比例する利得によって電圧信号に変換するものなので、帰還抵抗Ｒｆの大きさを調整することによってＴＩＡの利得を制御することができる。すなわち、入力信号強度が小さいときには帰還抵抗Ｒｆの値を大きくして利得を大きくすることによって高感度受信を可能にし、入力信号強度が大きいときには帰還抵抗Ｒｆの値を小さくして利得を小さくすることによって入力オーバーロード耐力を高くする。

しかしながら、帰還抵抗Ｒｆの大きさを変えると、ＴＩＡの周波数帯域が変化してしまうという問題点があった。図１０は帰還抵抗Ｒｆの変化によるＴＩＡの周波数帯域の変化を示す図であり、横軸は周波数、縦軸はＴＩＡのトランスインピーダンス利得（インピーダンス変換利得）である。図１０に示すように、帰還抵抗Ｒｆの値をＲ１，Ｒ２，・・・・，Ｒｎ（Ｒ１＞Ｒ２＞・・・・＞Ｒｎ）と変えていくと、ＴＩＡの周波数帯域はｆ１，ｆ２，・・・・，ｆｎ（ｆ１＜ｆ２＜・・・・＜ｆｎ）と変化する。言い換えると、帰還抵抗Ｒｆの値を大きくすると、ＴＩＡの利得は大きくなるが、周波数帯域は狭くなる。したがって、帰還抵抗Ｒｆの値を大きくしてＴＩＡの利得を大きくしたときに、周波数帯域が不足してしまう可能性があった。

従来、ＴＩＡを広帯域化する技術として、特許文献１、非特許文献１に開示された技術が知られている。図１１は特許文献１に開示されたＴＩＡの構成を示す回路図である。このＴＩＡは、トランジスタＱ２０，Ｑ２１，Ｑ２２と、コレクタ抵抗Ｒｃ２０と、エミッタ抵抗Ｒｅ２０，Ｒｅ２１，Ｒｅ２２，Ｒｅ２３，Ｒｅ２４と、帰還抵抗Ｒｆ２０と、キャパシタＣｅ２１，Ｃｅ２２，Ｃｅ２３とから構成される。ＩＮは入力信号、ＯＵＴは出力信号、ＶＣＣ，ＶＥＥは電源電圧、ＶＣＳはバイアス電圧である。

図１１に示したＴＩＡでは、エミッタ抵抗Ｒｅ２１，Ｒｅ２２，Ｒｅ２３とキャパシタＣｅ２１，Ｃｅ２２，Ｃｅ２３とからなるピーキング回路２０によって、高周波領域の利得を増大させている。低周波領域の利得は、ピーキング回路２０がない場合と同じである。このようなピーキング回路２０による高周波ピーキング効果によって、ＴＩＡの広帯域化を実現している。非特許文献１に開示されたアンプにおいても同様のピーキング回路によって、アンプの広帯域化を実現していた。

特開２００９−１６９７９号公報

R.Schmid，et al.，"20Gbit/s Transimpedance Preamplifier and Modulator Driver in SiGe Bipolar Technology"，IEEE，Electronics Letters，Vol.33，No.13，19th June，1997

特許文献１、非特許文献１に開示されたＴＩＡでは、ピーキング回路２０による広帯域化を実現しているが、図１０の場合と同様に、帰還抵抗Ｒｆ２０の値を大きくしてＴＩＡの利得を大きくしたときに、周波数帯域が不足してしまう可能性があった。その理由は、帰還抵抗Ｒｆ２０の値を大きくすると、ＴＩＡの周波数帯域が狭くなるので、ピーキング回路２０を設けた場合であっても、高周波領域の利得が不足してしまう可能性があるからである。

また、帰還抵抗Ｒｆ２０の値を大きくした場合でも高周波領域の利得が不足しないようにするためには、ピーキング回路２０による高周波ピーキング効果を強くする必要がある。しかし、高周波ピーキング効果を強くすると、例えば高周波領域に利得のピークとなるリップルが生じてしまい、ＴＩＡの利得の周波数特性を平坦化できない可能性があった。入出力線形性・信号波形再現性が必要とされるアプリケーションに図９に示した受信回路を使用する場合、ＴＩＡの入出力線形性が強く求められることから、利得の周波数特性は平坦であることが好ましい。

本発明は、上記課題を解決するためになされたもので、出力信号の振幅に応じて帰還抵抗の値を変化させるＡＧＣを行う場合であっても、広帯域かつ平坦な周波数特性を実現可能なトランスインピーダンスアンプを提供することを目的とする。

本発明のトランスインピーダンスアンプは、電流信号を帰還抵抗の値に比例するトランスインピーダンス利得によって増幅すると同時に電圧信号に変換するコア回路と、このコア回路の出力振幅を検出し、検出した出力振幅に応じた制御電圧を出力するレベル検出回路とを有し、前記コア回路は、信号入力端子から入力される電流信号を増幅し電圧信号に変換して出力するエミッタ接地回路と、このエミッタ接地回路からの電圧信号を電力増幅して信号出力端子に出力するエミッタフォロア回路と、一端が前記信号出力端子に接続され、他端が前記信号入力端子に接続された前記帰還抵抗と、前記ピーキング回路とを備え、前記エミッタ接地回路は、ベースが前記信号入力端子に接続された増幅用トランジスタと、一端に第１の電源電圧が供給され、他端が前記増幅用トランジスタのコレクタに接続されたコレクタ抵抗と、一端が前記増幅用トランジスタのエミッタに接続され、他端に第２の電源電圧が供給される第１のエミッタ抵抗とから構成され、前記エミッタフォロア回路は、ベースが前記増幅用トランジスタのコレクタに接続され、コレクタに第１の電源電圧が供給され、エミッタが前記信号出力端子に接続された出力用トランジスタと、この出力用トランジスタに一定の電流を供給する電流源とから構成され、前記ピーキング回路は、ゲートに前記制御電圧が入力され、ドレインが前記増幅用トランジスタのエミッタに接続された制御用トランジスタと、一端が前記制御用トランジスタのソースに接続され、他端に第２の電源電圧が供給される第２のエミッタ抵抗と、一端が前記制御用トランジスタのソースに接続されたキャパシタと、一端が前記キャパシタの他端に接続され、他端に第２の電源電圧が供給される第３のエミッタ抵抗とから構成されることを特徴とするものである。

また、本発明のトランスインピーダンスアンプの１構成例において、前記コア回路は、さらに、前記制御電圧に応じてコア回路の出力信号が所望の振幅になるように前記帰還抵抗の値を変化させる利得制御回路を備えることを特徴とするものである。
また、本発明のトランスインピーダンスアンプの１構成例において、前記レベル検出回路は、検出した出力振幅に応じた異なる制御電圧を前記利得制御回路と前記ピーキング回路に別個に出力することを特徴とするものである。
また、本発明のトランスインピーダンスアンプの１構成例において、前記レベル検出回路は、検出した出力振幅に応じた共通の制御電圧を前記利得制御回路と前記ピーキング回路に出力することを特徴とするものである。

また、本発明のトランスインピーダンスアンプの１構成例は、さらに、前記レベル検出回路と前記利得制御回路との間に設けられ、前記レベル検出回路から出力された制御電圧に第１の係数を乗算した制御電圧を前記利得制御回路に出力する第１の係数乗算器と、前記レベル検出回路と前記ピーキング回路との間に設けられ、前記レベル検出回路から出力された制御電圧に第２の係数を乗算した制御電圧を前記ピーキング回路に出力する第２の係数乗算器とを備えることを特徴とするものである。
また、本発明のトランスインピーダンスアンプの１構成例において、前記コア回路は、さらに、コア回路の周波数帯域が前記電流信号の伝送速度に応じた帯域になるように前記帰還抵抗の値を変化させる周波数帯域制御回路を備えることを特徴とするものである。

本発明によれば、コア回路の出力振幅を検出し、検出した出力振幅に応じた制御電圧を出力するレベル検出回路と、制御電圧に応じてコア回路のトランスインピーダンス利得の周波数特性が所望の特性になるように周波数ピーキング制御を行うピーキング回路とを設けることにより、広帯域かつ利得の周波数特性が平坦なトランスインピーダンスアンプを実現することができる。本発明によれば、出力信号の振幅に応じて帰還抵抗の値を変化させる自動利得制御を行う場合であっても、広帯域かつ平坦な周波数特性を実現することができる。

また、本発明では、コア回路の出力信号が所望の振幅になるように帰還抵抗の値を変化させる利得制御回路を備えている場合に、レベル検出回路が、検出した出力振幅に応じた共通の制御電圧を利得制御回路とピーキング回路に出力することにより、制御電圧の配線を削減することができる。また、本発明では、共通の制御電圧を用いることにより、利得制御と周波数ピーキング制御の関係を安定させることができ、トランスインピーダンスアンプの動作を安定させることができる。

また、本発明では、レベル検出回路から出力された制御電圧に第１の係数を乗算した制御電圧を利得制御回路に出力する第１の係数乗算器と、レベル検出回路から出力された制御電圧に第２の係数を乗算した制御電圧をピーキング回路に出力する第２の係数乗算器とを設けることにより、利得制御と周波数ピーキング制御に用いる制御電圧をそれぞれ別個に調整することができるので、周波数ピーキング制御をより適切に実施することができる。

また、本発明では、コア回路の周波数帯域が電流信号の伝送速度に応じた帯域になるように帰還抵抗の値を変化させる周波数帯域制御回路を設けることにより、トランスインピーダンスアンプの周波数帯域が適切な帯域になるように調整することができる。電流信号はフォトダイオード等の受光素子から得られるので、電流信号の伝送速度に応じた周波数帯域制御を行うことは、結果として入力光信号の伝送速度に応じた周波数帯域制御を行うことになる。

本発明の第１の実施の形態に係る局側装置の受信回路の構成を示すブロック図である。 本発明の第１の実施の形態に係るトランスインピーダンスアンプのコア回路の構成を示す回路図である。 本発明の第１の実施の形態に係るトランスインピーダンスアンプの周波数ピーキング制御の効果を説明するための図である。 本発明の第２の実施の形態に係る局側装置の受信回路の構成を示すブロック図である。 本発明の第２の実施の形態に係るトランスインピーダンスアンプのコア回路の構成を示す回路図である。 本発明の第２の実施の形態に係るピーキング回路の別の構成例を示す回路図である。 本発明の第３の実施の形態に係る局側装置の受信回路の構成を示すブロック図である。 本発明の第４の実施の形態に係るトランスインピーダンスアンプのコア回路の構成を示す回路図である。 ＰＯＮ方式の光伝送システムにおける局側装置の受信回路の構成を示すブロック図である。 帰還抵抗の変化によるトランスインピーダンスアンプの周波数帯域の変化を示す図である。 従来のトランスインピーダンスアンプの構成を示す回路図である。

［第１の実施の形態］
以下、本発明の実施の形態について図面を参照して説明する。図１は本発明の第１の実施の形態に係るＯＬＴの受信回路の構成を示すブロック図である。
ＯＬＴの受信回路は、ＰＤと、ＴＩＡのコア回路１と、レベル検出回路２とを有する。図９で説明したとおり、ＴＩＡのコア回路１の後段にはＬＩＡや識別器等の回路が設けられているが、図１ではこれらの回路の記載を省略している。

受信回路への入力光信号はＰＤによって電流信号に変換される。コア回路１は、ＰＤから出力された電流信号を帰還抵抗Ｒｆの値に比例するトランスインピーダンス利得によって電圧信号に変換する。
レベル検出回路２は、コア回路１の出力信号の振幅を検出し、この振幅に比例した大きさのＡＧＣ制御電圧Ｖ＿ＡＧＣｃｏｎｔを出力すると共に、コア回路１の出力信号の振幅に反比例した大きさのピーキング制御電圧Ｖ＿Ｐｅａｋｃｏｎｔを出力する。

ＡＧＣ制御電圧Ｖ＿ＡＧＣｃｏｎｔに応じて帰還抵抗Ｒｆの値を変化させることにより、コア回路１の出力信号が所望の振幅になるようにコア回路１の利得を調節する制御、すなわちＡＧＣが行われる。
一方、ピーキング制御電圧Ｖ＿Ｐｅａｋｃｏｎｔに応じてコア回路内のピーキング回路の可変抵抗または可変キャパシタの値を変化させることにより、コア回路１の利得の周波数特性が所望の特性になるようにコア回路１の高周波領域の利得を調節する制御、すなわち周波数ピーキング制御が行われる。

さらに、本実施の形態では、入力光信号の伝送速度に応じてコア回路１の周波数帯域を制御するための周波数帯域制御電圧Ｒａｔｅ＿Ｓｅｌが入力される。この周波数帯域制御電圧Ｒａｔｅ＿Ｓｅｌに応じて帰還抵抗Ｒｆの値を変化させることにより、コア回路１の周波数帯域が入力光信号の伝送速度に応じた帯域になるようにコア回路１の利得を調節する制御が行われる。

以下、本実施の形態のＴＩＡの構成および動作をより詳細に説明する。図２はＴＩＡのコア回路１の構成を示す回路図である。
本実施の形態のコア回路１は、ベースが信号入力端子に接続された増幅用トランジスタＱ１と、ベースが増幅用トランジスタＱ１のコレクタに接続され、コレクタに電源電圧ＶＣＣが供給され、エミッタが信号出力端子に接続された出力用トランジスタＱ２と、ゲートにバイアス電圧ＶＣＳが供給され、ドレインが出力用トランジスタＱ２のエミッタおよび信号出力端子に接続された電流源トランジスタＱ３と、一端に電源電圧ＶＣＣが供給され、他端が増幅用トランジスタＱ１のコレクタおよび出力用トランジスタＱ２のベースに接続されたコレクタ抵抗Ｒｃ１と、一端が増幅用トランジスタＱ１のエミッタに接続され、他端に電源電圧ＶＥＥが供給されるエミッタ抵抗Ｒｅ１と、一端が電流源トランジスタＱ３のソースに接続され、他端に電源電圧ＶＥＥが供給されるエミッタ抵抗Ｒｅ２と、一端が信号出力端子に接続され、他端が信号入力端子に接続された帰還抵抗Ｒｆと、ピーキング回路１０とから構成される。

増幅用トランジスタＱ１とコレクタ抵抗Ｒｃ１とエミッタ抵抗Ｒｅ１とは、エミッタ接地回路を構成し、出力用トランジスタＱ２と電流源トランジスタＱ３とエミッタ抵抗Ｒｅ２とは、エミッタフォロア回路を構成している。すなわち、図２に示したコア回路１は、エミッタ接地回路とエミッタフォロア回路と帰還抵抗Ｒｆとを備えたエミッタ接地・並列帰還型の回路構成からなっており、信号入力端子から増幅用トランジスタＱ１のベースに入力される入力信号ＩＮ（電流信号）を、帰還抵抗Ｒｆの値に応じて増幅して、電圧信号に変換し、しかる後、出力用トランジスタＱ２のエミッタから、電力増幅した出力信号ＯＵＴ（電圧信号）として低インピーダンスで出力する。なお、エミッタフォロア回路の電流源トランジスタＱ３とエミッタ抵抗Ｒｅ２とは、出力用トランジスタＱ２に一定の電流を供給する電流源となっている。

本実施の形態の帰還抵抗Ｒｆは、ゲートにＡＧＣ制御電圧Ｖ＿ＡＧＣｃｏｎｔが入力され、ソースが信号出力端子に接続され、ドレインが信号入力端子に接続されたトランジスタＱ４と、ゲートに周波数帯域制御電圧Ｒａｔｅ＿Ｓｅｌが入力され、ソースが信号出力端子に接続されたトランジスタＱ５と、一端が信号出力端子に接続され、他端が信号入力端子に接続された帰還抵抗Ｒｆ１と、一端がトランジスタＱ５のドレインに接続され、他端が信号入力端子に接続された帰還抵抗Ｒｆ２とから構成される。トランジスタＱ４は利得制御回路を構成し、トランジスタＱ５と帰還抵抗Ｒｆ２とは周波数帯域制御回路を構成している。

ピーキング回路１０は、ゲートにピーキング制御電圧Ｖ＿Ｐｅａｋｃｏｎｔが入力され、ドレインがトランジスタＱ１のエミッタに接続されたトランジスタＱ６と、一端がトランジスタＱ６のソースに接続され、他端に電源電圧ＶＥＥが供給されるエミッタ抵抗Ｒｅ３と、一端がトランジスタＱ６のソースに接続されたキャパシタＣｅ１と、一端がキャパシタＣｅ１の他端に接続され、他端に電源電圧ＶＥＥが供給されるエミッタ抵抗Ｒｅ４とから構成される。

トランジスタＱ４は、ＡＧＣ制御電圧Ｖ＿ＡＧＣｃｏｎｔに応じてドレイン−ソース間の抵抗値が連続的に変化する連続可変抵抗となる。このトランジスタＱ４は、帰還抵抗Ｒｆ１に対して並列に接続されていることから明らかなように、帰還抵抗Ｒｆの抵抗値を連続的に変化させる役割を果たす。

コア回路１の出力信号の振幅が大きくなると、ＡＧＣ制御電圧Ｖ＿ＡＧＣｃｏｎｔが上昇するので、トランジスタＱ４のドレイン−ソース間の抵抗値が小さくなる。これにより、帰還抵抗Ｒｆの抵抗値（トランジスタＱ４と帰還抵抗Ｒｆ１の合成の抵抗値）が小さくなるので、コア回路１の利得が小さくなる。反対に、コア回路１の出力信号の振幅が小さくなると、ＡＧＣ制御電圧Ｖ＿ＡＧＣｃｏｎｔが低下するので、トランジスタＱ４のドレイン−ソース間の抵抗値が大きくなる。これにより、帰還抵抗Ｒｆの抵抗値が大きくなるので、コア回路１の利得が大きくなる。こうして、コア回路１の出力信号が所望の振幅になるようにＡＧＣを行うことができる。

トランジスタＱ６は、ピーキング制御電圧Ｖ＿Ｐｅａｋｃｏｎｔに応じてドレイン−ソース間の抵抗値が連続的に変化する連続可変抵抗となる。このトランジスタＱ６およびエミッタ抵抗Ｒｅ３，Ｒｅ４は、エミッタ抵抗Ｒｅ１に対して並列に接続されていることから明らかなように、エミッタ抵抗Ｒｅ１の抵抗値を連続的に変化させる役割を果たす。さらに、エミッタ抵抗Ｒｅ４と直列に挿入されているキャパシタＣｅ１は、エミッタ抵抗Ｒｅ１の高周波領域におけるインピーダンスを変化させる役割を果たす。

コア回路１の出力信号の振幅が小さくなると、ピーキング制御電圧Ｖ＿Ｐｅａｋｃｏｎｔが上昇するので、トランジスタＱ６のドレイン−ソース間の抵抗値が小さくなる。これにより、エミッタ抵抗Ｒｅ１とピーキング回路１０の合成の抵抗値が小さくなるので、コア回路１の利得が大きくなる。このとき、低周波領域においてはトランジスタＱ６とエミッタ抵抗Ｒｅ３とからなる回路がエミッタ抵抗Ｒｅ１に並列に接続されている状態と等価であるのに対して、高周波領域においては更にキャパシタＣｅ１とエミッタ抵抗Ｒｅ４とからなる回路がエミッタ抵抗Ｒｅ３に並列に接続されている状態となるので、エミッタ抵抗Ｒｅ１とピーキング回路１０の合成のインピーダンス値は低周波領域に比べて高周波領域でより小さくなる。こうして、コア回路１の高周波領域の利得を増大させることができる。

反対に、コア回路１の出力信号の振幅が大きくなると、ピーキング制御電圧Ｖ＿Ｐｅａｋｃｏｎｔが低下するので、トランジスタＱ６のドレイン−ソース間の抵抗値が大きくなる。これにより、エミッタ抵抗Ｒｅ１とピーキング回路１０の合成の抵抗値が大きくなるので、コア回路１の利得が小さくなる。トランジスタＱ６のドレイン−ソース間の抵抗値が大きくなると、キャパシタＣｅ１によるインピーダンス低減効果が弱くなるので、コア回路１の高周波領域の利得を増大させる高周波ピーキング効果も弱くなる。
以上のようにして、ピーキング制御電圧Ｖ＿Ｐｅａｋｃｏｎｔに応じた周波数ピーキング制御を行うことができる。

図３は本実施の形態の周波数ピーキング制御の効果を説明するための図である。図３において、横軸は周波数、縦軸はコア回路１のトランスインピーダンス利得であり、１００は図１１に示した従来のＴＩＡと同様にピーキング量（開ループ利得）を固定した場合のコア回路の周波数特性、２００は本実施の形態のピーキング回路１０によってピーキング量をコア回路１の出力信号の振幅の変化に合わせて変化させた場合のコア回路１の周波数特性である。

従来のＴＩＡでは、出力信号の振幅の変化に合わせて帰還抵抗Ｒｆの値をＲ１，Ｒ２，・・・・，Ｒｎ（Ｒ１＞Ｒ２＞・・・・＞Ｒｎ）と変えていくと、ＴＩＡの周波数帯域がｆ１，ｆ２，・・・・，ｆｎ（ｆ１＜ｆ２＜・・・・＜ｆｎ）と変化するので、帰還抵抗Ｒｆの抵抗値を大きくしてＴＩＡの利得を大きくしたときに、周波数帯域が不足してしまう。

これに対して、本実施の形態では、従来と同様にコア回路１の出力信号の振幅が小さくなったときに、帰還抵抗Ｒｆの抵抗値が大きくなるが、帰還抵抗Ｒｆの抵抗値の増大に合わせてピーキング回路１０による高周波ピーキング効果を強くするので、帰還抵抗Ｒｆの抵抗値の増大によって不足してしまう高周波領域の利得を補うことができる。したがって、本実施の形態では、出力信号の振幅に応じて帰還抵抗Ｒｆの抵抗値が変化しても、コア回路１の利得の周波数特性が所望の特性になるように制御することができ、ＴＩＡを広帯域化することができる。また、帰還抵抗Ｒｆの抵抗値に合わせてピーキング回路１０によるピーキング量を制御することができるので、高周波ピーキング効果が適切になるように制御することができ、ＴＩＡの利得の周波数特性を平坦化することができる。

上記のＡＧＣでは、トランジスタＱ４によって帰還抵抗Ｒｆの抵抗値を連続的に変化させているが、本実施の形態では、さらに、トランジスタＱ５のオン／オフによって帰還抵抗Ｒｆの抵抗値を変化させることができる。本実施の形態では、入力光信号の伝送速度が遅いときには（例えば１Ｇｂｉｔ／ｓ）、上位の制御装置（不図示）から与える周波数帯域制御電圧Ｒａｔｅ＿ＳｅｌによりトランジスタＱ５をオフにする。この場合、帰還抵抗Ｒｆの抵抗値は、主としてトランジスタＱ４と帰還抵抗Ｒｆ１の合成抵抗によって決まり、トランジスタＱ５および帰還抵抗Ｒｆ２が帰還抵抗Ｒｆの抵抗値に及ぼす影響は小さくなる。

一方、入力光信号の伝送速度が速いときには（例えば１０Ｇｂｉｔ／ｓ）、周波数帯域制御電圧Ｒａｔｅ＿ＳｅｌによりトランジスタＱ５をオンにする。これにより、帰還抵抗Ｒｆの抵抗値（トランジスタＱ４，Ｑ５と帰還抵抗Ｒｆ１，Ｒｆ２の合成の抵抗値）が小さくなるので、コア回路１の利得は下がるが、コア回路１の周波数帯域は広くなる。

以上のように、本実施の形態では、ピーキング回路１０を設けることにより、コア回路１の出力信号の振幅に応じてピーキング量を変化させることができ、その結果として帰還抵抗Ｒｆの抵抗値に応じてピーキング量を変化させることが可能になるので、広帯域かつ利得の周波数特性が平坦なＴＩＡを実現することができる。さらに、本実施の形態では、コア回路１の周波数帯域が入力光信号の伝送速度に応じた帯域になるようにコア回路１の利得を調節する制御を実現することができる。

なお、本実施の形態では、レベル検出回路２が、コア回路１の出力信号の振幅に反比例した大きさのピーキング制御電圧Ｖ＿Ｐｅａｋｃｏｎｔを出力するようになっているが、出力信号の振幅に比例した大きさのピーキング制御電圧Ｖ＿Ｐｅａｋｃｏｎｔを出力してもよい。この場合には、トランジスタＱ６をＮチャネルトランジスタでなく、Ｐチャネルトランジスタにすればよい。

［第２の実施の形態］
次に、本発明の第２の実施の形態について説明する。図４は本発明の第２の実施の形態に係るＯＬＴの受信回路の構成を示すブロック図である。
第１の実施の形態では、ＡＧＣと周波数ピーキング制御に別々の制御電圧を用いていたが、本実施の形態は、ＡＧＣと周波数ピーキング制御に同一のＡＧＣ制御電圧Ｖ＿ＡＧＣｃｏｎｔを用いるものである。この場合、図２に示したピーキング回路１０のトランジスタＱ６をＰチャネルトランジスタにして、トランジスタＱ６のゲートにＡＧＣ制御電圧Ｖ＿ＡＧＣｃｏｎｔを入力すればよい。

また、図５に示すようなＴＩＡのコア回路の構成を用いてもよい。図５のコア回路は、増幅用トランジスタＱ１と、出力用トランジスタＱ２と、電流源トランジスタＱ３と、コレクタ抵抗Ｒｃ１と、エミッタ抵抗Ｒｅ１と、エミッタ抵抗Ｒｅ２と、帰還抵抗Ｒｆと、ピーキング回路１１とから構成される。
ピーキング回路１１は、ゲートにＡＧＣ制御電圧Ｖ＿ＡＧＣｃｏｎｔが入力され、ドレインがコレクタ抵抗Ｒｃ１の一端に接続され、ソースがコレクタ抵抗Ｒｃ１の他端に接続されたトランジスタＱ７から構成される。

トランジスタＱ７は、ＡＧＣ制御電圧Ｖ＿ＡＧＣｃｏｎｔに応じてドレイン−ソース間の抵抗値が連続的に変化する連続可変抵抗となる。このトランジスタＱ７は、コレクタ抵抗Ｒｃ１に対して並列に接続されていることから明らかなように、コレクタ抵抗Ｒｃ１の抵抗値を連続的に変化させる役割を果たす。

コア回路の出力信号の振幅が小さくなると、ＡＧＣ制御電圧Ｖ＿ＡＧＣｃｏｎｔが低下するので、トランジスタＱ７のドレイン−ソース間の抵抗値が大きくなる。これにより、トランジスタＱ７とコレクタ抵抗Ｒｃ１の合成の抵抗値が大きくなるので、コア回路の利得が大きくなる。その結果として、ピーキング回路１１によるピーキング効果を増大させることができる。

反対に、コア回路の出力信号の振幅が大きくなると、ＡＧＣ制御電圧Ｖ＿ＡＧＣｃｏｎｔが上昇するので、トランジスタＱ７のドレイン−ソース間の抵抗値が小さくなる。これにより、トランジスタＱ７とコレクタ抵抗Ｒｃ１の合成の抵抗値が小さくなるので、コア回路の利得が小さくなる。その結果、ピーキング効果も弱くなる。

こうして、図５に示した回路によれば、ＡＧＣ制御電圧Ｖ＿ＡＧＣｃｏｎｔに応じた周波数ピーキング制御を行うことができる。コア回路の他の構成は、第１の実施の形態で説明したとおりである。
以上のように、本実施の形態では、ＡＧＣと周波数ピーキング制御に同一のＡＧＣ制御電圧Ｖ＿ＡＧＣｃｏｎｔを用いるので、ピーキング制御電圧Ｖ＿Ｐｅａｋｃｏｎｔが不要となり、制御電圧の配線を削減することができる。

なお、ピーキング回路１１の構成は、図５に示した回路に限るものではなく、例えば図６（Ａ）に示すようにトランジスタＱ７と直列にコレクタ抵抗Ｒｃ２を挿入したものであってもよい。さらに、図６（Ｂ）に示すように抵抗Ｒｃ２と並列にキャパシタＣｃ１と抵抗Ｒｃ３の直列接続回路を挿入したものであってもよい。また、図５、図６（Ａ）、図６（Ｂ）に示したトランジスタＱ７をＮチャネルトランジスタでなく、Ｐチャネルトランジスタにして、トランジスタＱ７のゲートにピーキング制御電圧Ｖ＿Ｐｅａｋｃｏｎｔを入力すれば、図５、図６（Ａ）、図６（Ｂ）に示した回路を第１の実施の形態に適用することができる。

［第３の実施の形態］
次に、本発明の第３の実施の形態について説明する。図７は本発明の第３の実施の形態に係るＯＬＴの受信回路の構成を示すブロック図である。
第２の実施の形態では、ＡＧＣ制御電圧Ｖ＿ＡＧＣｃｏｎｔをそのまま帰還抵抗Ｒｆとピーキング回路に与えていたが、本実施の形態は、ＡＧＣ制御電圧Ｖ＿ＡＧＣｃｏｎｔの大きさをＡＧＣと周波数ピーキング制御のそれぞれの用途に合わせて別個に調整した上で帰還抵抗Ｒｆとピーキング回路に与えるものである。

係数乗算器３は、ＡＧＣ制御電圧Ｖ＿ＡＧＣｃｏｎｔに所定の係数αを乗算した制御電圧Ｖ_Rfを帰還抵抗ＲｆのトランジスタＱ４に出力する。係数乗算器４は、ＡＧＣ制御電圧Ｖ＿ＡＧＣｃｏｎｔに所定の係数βを乗算した制御電圧Ｖ_Peakをピーキング回路に出力する。係数乗算器３，４は、それぞれオペアンプによって実現することができる。

第２の実施の形態で説明したとおり、本実施の形態で用いるコア回路１としては、図２に示したコア回路においてピーキング回路１０のトランジスタＱ６をＰチャネルトランジスタにしたものを用いてもよいし、図５、図６（Ａ）、図６（Ｂ）に示したコア回路を用いてもよい。

こうして、本実施の形態では、ＡＧＣと周波数ピーキング制御に用いる制御電圧をそれぞれ別個に調整することができるので、第２の実施の形態に比べて周波数ピーキング制御をより適切に実施することができる。

［第４の実施の形態］
次に、本発明の第４の実施の形態について説明する。図８は本発明の第４の実施の形態に係るＴＩＡのコア回路の構成を示す回路図である。
本実施の形態のコア回路は、第１の実施の形態において、図２に示した構成の代わりに用いるものであり、増幅用トランジスタＱ１と、出力用トランジスタＱ２と、電流源トランジスタＱ３と、コレクタ抵抗Ｒｃ１と、エミッタ抵抗Ｒｅ１と、エミッタ抵抗Ｒｅ２と、帰還抵抗Ｒｆと、ピーキング回路１２とから構成される。

ピーキング回路１２は、エミッタ抵抗Ｒｅ１と並列に接続された可変キャパシタＣｅ２から構成される。可変キャパシタＣｅ２は、ピーキング制御電圧Ｖ＿Ｐｅａｋｃｏｎｔに応じて容量値が連続的に変化する。この可変キャパシタＣｅ２は、エミッタ抵抗Ｒｅ１に対して並列に接続されていることから明らかなように、エミッタ抵抗Ｒｅ１のインピーダンス値を連続的に変化させる役割を果たす。

コア回路の出力信号の振幅が小さくなると、ピーキング制御電圧Ｖ＿Ｐｅａｋｃｏｎｔが上昇し、可変キャパシタＣｅ２の容量値が大きくなる。これにより、エミッタ抵抗Ｒｅ１とピーキング回路１２の合成のインピーダンス値が小さくなるので、コア回路の利得が大きくなる。特に、合成のインピーダンス値は低周波領域に比べて高周波領域でより小さくなるので、コア回路の高周波領域の利得を増大させることができる。

反対に、コア回路の出力信号の振幅が大きくなると、ピーキング制御電圧Ｖ＿Ｐｅａｋｃｏｎｔが低下し、可変キャパシタＣｅ２の容量値が小さくなる。これにより、エミッタ抵抗Ｒｅ１とピーキング回路１２の合成のインピーダンス値が大きくなるので、コア回路の利得が小さくなり、ピーキング効果も弱くなる。以上のようにして、ピーキング制御電圧Ｖ＿Ｐｅａｋｃｏｎｔに応じた周波数ピーキング制御を行うことができる。

第１〜第３の実施の形態で説明したピーキング回路はいずれも可変抵抗を構成要素とするピーキング回路であるが、本実施の形態によれば、可変キャパシタを構成要素とするピーキング回路を実現することができる。

なお、本発明は、第１〜第４の実施の形態の構成に限定されるものではない。例えばピーキング回路を可変抵抗と可変キャパシタの両方を構成要素とする回路としてもよい。

本発明は、フォトダイオード等の受光素子において得られた電流信号を電圧信号へ変換するトランスインピーダンスアンプに適用することができる。

１…コア回路、２…レベル検出回路、３，４…係数乗算器、１０，１１，１２…ピーキング回路、ＰＤ…フォトダイオード、ＴＩＡ…トランスインピーダンスアンプ、Ｑ１，Ｑ２，Ｑ３，Ｑ４，Ｑ５，Ｑ６，Ｑ７…トランジスタ、Ｒｃ１，Ｒｃ２，Ｒｃ３，Ｒｅ１，Ｒｅ２，Ｒｅ３，Ｒｅ４，Ｒｆ，Ｒｆ１，Ｒｆ２…抵抗、Ｃｃ１，Ｃｅ１…キャパシタ、Ｃｅ２…可変キャパシタ。

Claims (6)

1. 電流信号を帰還抵抗の値に比例するトランスインピーダンス利得によって増幅すると同時に電圧信号に変換するコア回路と、
   このコア回路の出力振幅を検出し、検出した出力振幅に応じた制御電圧を出力するレベル検出回路とを有し、
   前記コア回路は、信号入力端子から入力される電流信号を増幅し電圧信号に変換して出力するエミッタ接地回路と、このエミッタ接地回路からの電圧信号を電力増幅して信号出力端子に出力するエミッタフォロア回路と、一端が前記信号出力端子に接続され、他端が前記信号入力端子に接続された前記帰還抵抗と、前記制御電圧に応じてコア回路のトランスインピーダンス利得の周波数特性が所望の特性になるように周波数ピーキング制御を行うピーキング回路とを備え、
   前記エミッタ接地回路は、ベースが前記信号入力端子に接続された増幅用トランジスタと、一端に第１の電源電圧が供給され、他端が前記増幅用トランジスタのコレクタに接続されたコレクタ抵抗と、一端が前記増幅用トランジスタのエミッタに接続され、他端に第２の電源電圧が供給される第１のエミッタ抵抗とから構成され、
   前記エミッタフォロア回路は、ベースが前記増幅用トランジスタのコレクタに接続され、コレクタに第１の電源電圧が供給され、エミッタが前記信号出力端子に接続された出力用トランジスタと、この出力用トランジスタに一定の電流を供給する電流源とから構成され、
   前記ピーキング回路は、ゲートに前記制御電圧が入力され、ドレインが前記増幅用トランジスタのエミッタに接続された制御用トランジスタと、一端が前記制御用トランジスタのソースに接続され、他端に第２の電源電圧が供給される第２のエミッタ抵抗と、一端が前記制御用トランジスタのソースに接続されたキャパシタと、一端が前記キャパシタの他端に接続され、他端に第２の電源電圧が供給される第３のエミッタ抵抗とから構成されることを特徴とするトランスインピーダンスアンプ。
2. 請求項１記載のトランスインピーダンスアンプにおいて、
   前記コア回路は、さらに、前記制御電圧に応じてコア回路の出力信号が所望の振幅になるように前記帰還抵抗の値を変化させる利得制御回路を備えることを特徴とするトランスインピーダンスアンプ。
3. 請求項２記載のトランスインピーダンスアンプにおいて、
   前記レベル検出回路は、検出した出力振幅に応じた異なる制御電圧を前記利得制御回路と前記ピーキング回路に別個に出力することを特徴とするトランスインピーダンスアンプ。
4. 請求項２記載のトランスインピーダンスアンプにおいて、
   前記レベル検出回路は、検出した出力振幅に応じた共通の制御電圧を前記利得制御回路と前記ピーキング回路に出力することを特徴とするトランスインピーダンスアンプ。
5. 請求項４記載のトランスインピーダンスアンプにおいて、
   さらに、前記レベル検出回路と前記利得制御回路との間に設けられ、前記レベル検出回路から出力された制御電圧に第１の係数を乗算した制御電圧を前記利得制御回路に出力する第１の係数乗算器と、
   前記レベル検出回路と前記ピーキング回路との間に設けられ、前記レベル検出回路から出力された制御電圧に第２の係数を乗算した制御電圧を前記ピーキング回路に出力する第２の係数乗算器とを備えることを特徴とするトランスインピーダンスアンプ。
6. 請求項１乃至５のいずれか１項に記載のトランスインピーダンスアンプにおいて、
   前記コア回路は、さらに、コア回路の周波数帯域が前記電流信号の伝送速度に応じた帯域になるように前記帰還抵抗の値を変化させる周波数帯域制御回路を備えることを特徴とするトランスインピーダンスアンプ。

Images