JP4763662B2

JP4763662B2 - トランスインピーダンスアンプ

Info

Publication number: JP4763662B2
Application number: JP2007173730A
Authority: JP
Inventors: 公一佐野; 誠中村; 美和武藤; 聡綱島; 浩一村田; 正俊十林
Original assignee: NTT Electronics Corp; Nippon Telegraph and Telephone Corp
Current assignee: NTT Electronics Corp; Nippon Telegraph and Telephone Corp
Priority date: 2007-07-02
Filing date: 2007-07-02
Publication date: 2011-08-31
Anticipated expiration: 2027-07-02
Also published as: JP2009016979A

Description

本発明は、トランスインピーダンスアンプに関し、光受信回路において、フォトダイオード等の受光素子において光信号から得られた微弱電流信号を、電圧信号へ変換すると同時に増幅する際の、信号歪みを低減可能なトランスインピーダンスアンプに関する。

高速データ伝送を可能とする光伝送システム、光インターコネクション、パッシブ・オプティカル・ネットワーク（ＰＯＮ）システム等の光伝送回路については、特許文献１，２，３にも記載されているように、光信号を電気信号に変換する光受信回路において、トランスインピーダンスアンプが用いられる。ここで、トランスインピーダンスアンプは、受信した光信号を、受光素子により光電気変換して得られた電流信号を入力として、負帰還抵抗の値に比例するトランスインピーダンス利得によって、増幅するとともに、電圧信号に変換して出力するものである。

一般に、トランスインピーダンスアンプに入力される電流信号の振幅が大きくなると、出力電圧信号の振幅が飽和して、出力波形に歪みが生じるので、入力電流信号の振幅が大きくなる場合には、負帰還抵抗の値を小さくして、トランスインピーダンスアンプの利得を下げ、大電流入力時でも、波形歪みが少ない出力電圧信号を出力可能としている。

図６に、非特許文献１の記載内容から容易に類推することが可能な従来のトランスインピーダンスアンプ３０の基本構成を示す。図６において、符号の頭文字が“Ｘ”で始まる回路素子（部品）はバイポーラトランジスタ、“Ｒ”で始まる回路素子（部品）は抵抗、“Ｃ” で始まる回路素子（部品）はキャパシタである。端子ＩＮは、入力電流信号端子、端子ＯＵＴは、出力電圧信号端子である。また、端子ＶＣＣは、コレクタ側電源電圧端子、端子ＶＥＥは、エミッタ側電源電圧端子、端子ＶＣＳは、定電流源用電圧端子である。

図６に示すように、トランスインピーダンスアンプ３０は、エミッタ接地回路３０Ａとエミッタフォロア回路３０Ｂと負帰還抵抗ＲＦ１とを備えたエミッタ接地・並列帰還型の回路構成からなっており、入力電流信号端子ＩＮからエミッタ接地回路３０Ａの増幅用トランジスタ（エミッタ接地型入力用トランジスタ）ＸＱ１のベース端子に入力される微弱電流信号を、負帰還抵抗ＲＦ１の抵抗値に応じて増幅して、電圧信号に変換し、しかる後、エミッタフォロア回路３０Ｂに入力して、出力用トランジスタ（エミッタフォロア型出力用トランジスタ）ＸＱ２のエミッタから、電力増幅した電圧信号として、低インピーダンスで、出力電圧信号端子ＯＵＴを介して出力する。なお、エミッタフォロア回路３０Ｂの出力用トランジスタＸＱ２のエミッタとエミッタ側電源電圧端子ＶＥＥとの間には、定電流源３０Ｄを形成する電流供給用トランジスタＸＱ３とエミッタ抵抗ＲＥ３とが直列接続されている。

図６のトランスインピーダンスアンプ３０におけるポイントは、エミッタ接地回路３０ＡのキャパシタＣＥ１にある。キャパシタＣＥ１は、増幅用トランジスタＸＱ１のエミッタに接続されているエミッタ抵抗ＲＥ１と並列接続されており、増幅用トランジスタＸＱ１のエミッタ側からエミッタ側電源電圧端子ＶＥＥを望んだ際に、高周波領域におけるインピーダンス値を低減する役割を果たしている。

エミッタ接地構成である増幅用トランジスタＸＱ１においては、エミッタ側のインピーダンスが下がると、利得が増大することになるので、本トランスインピーダンスアンプ３０は、キャパシタＣＥ１の挿入効果により、高周波領域において利得が増大することになる。ここで、低周波領域における利得は、キャパシタＣＥ１がない場合のままとなっているので、いわゆる高周波ピーキング効果を得ることができ、キャパシタＣＥ１がない状態では、不足してしまう高周波領域の利得を補い、利得の広帯域化に寄与している。
特開平１１−２０５０５１号公報特開平０６−２３２６５５号公報特開２００２−７６７９３号公報Ｒ．Ｓｃｈｍｉｄら、"２０Ｇｂｉｔ／ｓｔｒａｎｓｉｍｐｅｄａｎｃｅｐｒｅａｍｐｌｉｆｉｅｒａｎｄｍｏｄｕｌａｔｏｒｄｒｉｖｅｒｉｎＳｉＧｅｂｉｐｏｌａｒｔｅｃｈｎｏｌｏｇｙ"、ＩＥＥＥｌｅｃｔｒｏｎｉｃｓＬｅｔｔｅｒｓ，ｖｏ１．３３，Ｎｏ．１３，ｐｐ．１１３６−１１３７（１９９７）。

しかしながら、図６の従来のトランスインピーダンスアンプ３０の回路構成では、エミッタ抵抗ＲＥ１に並列接続したキャパシタＣＥ１による高周波ピーキング効果に伴い、利得や群遅延時間の周波数特性にリップルが生じ易いという問題がある。この様子を、図７、図８にそれぞれ示す。図７は、従来のトランスインピーダンスアンプ３０における利得の周波数特性のシミュレーション結果を示すグラフであり、図８は、従来のトランスインピーダンスアンプ３０における群遅延時間の周波数特性のシミュレーション結果を示すグラフである。また、図９は、従来のトランスインピーダンスアンプ３０における等価入力雑音電流密度の周波数特性のシミュレーション結果を示すグラフである。

図７、図８、図９のいずれも、キャパシタＣＥ１の効果をより明確に示すために、増幅用トランジスタＸＱ１のエミッタ抵抗ＲＥ１に並列接続したキャパシタＣＥ１を有している場合（実線表示）と、キャパシタＣＥ１を並列接続しない場合（破線表示）との両者の場合について示している。

ここで、図７の利得特性図に示すように、キャパシタＣＥ１を並列接続しない場合には、当然のことながら、高周波領域における利得の低下が激しく、周波数が７．４ＧＨｚに達すると、利得が３ｄＢ低下してしまうが、キャパシタＣＥ１を並列接続した場合には、高周波ピーキング効果により、周波数が１５ＧＨｚを超えるような高周波帯域になっても、３ｄＢ低下する事態にはならない。しかし、高周波ピーキング効果のために、周波数が１０ＧＨｚ付近でピークとなるようなリップルが生じてしまい、利得の平坦性を確保し難い欠点がある。

群遅延時間を示す図８においては、キャパシタＣＥ１を並列接続した場合のリップルの発生が、より顕著になっていることが分かる。すなわち、キャパシタＣＥ１を並列接続しない場合には、１ＧＨｚから７．４ＧＨｚ（利得が３ｄＢ低下する周波数）までの周波数範囲内における群遅延時間の偏差ΔＧＤは１０．２ｐｓ程度であるが、キャパシタＣＥ１を並列接続した場合には、１ＧＨｚから１５ＧＨｚまでの周波数範囲内における群遅延時間の偏差ΔＧＤは３０．７ｐｓと大きく、かつ、図８に示すように、キャパシタＣＥ１を並列接続しない場合に比し、群遅延時間が大きく波打つように変動して、リップルがより大きく拡大されている。

なお、等価入力雑音電流密度の周波数特性については、図９に示すように、キャパシタＣＥ１を並列接続しない場合には、高周波帯域における等価入力雑音電流密度がほぼリニアに急激に増加して、１ｋＨｚから１５ＧＨｚまでの周波数範囲内の平均値は、１８．８ｐＡ／ｒｔＨｚと大幅に増加するが、キャパシタＣＥ１を並列接続した場合には、高周波ピーキング効果により、高周波帯域における等価入力雑音電流密度の増加を或る程度抑えることができ、１ｋＨｚから１５ＧＨｚまでの周波数帯域の平均値として、１２．５ｐＡ／ｒｔＨｚを得ることができる。これは、トランスインピーダンスアンプ３０の等価入力雑音電流密度が、その周波数における利得にほぼ反比例することによるためである。

一般に、トランスインピーダンスアンプにより電圧信号として出力する信号を、ＮＲＺ（Ｎｏｎ−Ｒｅｔｕｒｎ−ｔｏ−Ｚｅｒｏ）信号フォーマットのデジタル光通信に適用するような場合であれば、信号歪みや群遅延時間偏差は、或る程度許容される。しかし、アナログ電気分散補償やアナログ光通信等の場合のように、入出力線形性・信号波形再現性が必要とされるアプリケーションに適用される場合には、トランスインピーダンスアンプの入出力線形性が強く求められることから、その利得・群遅延時間の周波数特性が平坦であることが必要である。また、前記アプリケーションにおいても最小光入力パワーを低減することが望ましく、最小受信光入力パワー制限の一因となる等価入力雑音電流密度も低減することが強く求められる。

なお、利得・群遅延時間や等価入力雑音電流密度の周波数特性は、トランスインピーダンスアンプ利得の対象となる信号帯域をカバーしていることが前提であり、多くのアプリケーション分野において、利得の広帯域化がまず必須となる。

本発明は、かくのごとき課題に鑑みてなされたものであり、本発明が解決しようとする課題は、利得広帯域化・利得平坦化・群遅延時間平坦化・低雑音化を同時に達成することが可能なトランスインピーダンスアンプを提供することにある。

本発明は、前述の課題を解決するために、以下のごとき各技術手段から構成されている。

第１の技術手段は、入力電流信号端子から入力される電流信号を増幅し電圧信号に変換して出力するエミッタ接地回路と、該エミッタ接地回路からの電圧信号を電力増幅して低インピーダンスで出力電圧信号端子から出力するエミッタフォロア回路と、を備えたトランスインピーダンス回路において、前記エミッタ接地回路は、前記入力電流信号端子にベースを接続した増幅用トランジスタと、一端を前記増幅用トランジスタのコレクタに接続し、他端をコレクタ側電源電圧端子に接続したコレクタ抵抗と、一端を前記増幅用トランジスタのエミッタに接続し、他端をエミッタ側電源電圧端子に接続したエミッタ抵抗と、キャパシタと直列抵抗とを１組としてそれぞれ直列接続して、前記エミッタ抵抗と並列に接続した複数組のキャパシタ・抵抗対とを少なくとも備え、前記エミッタフォロア回路は、前記エミッタ接地回路の前記増幅用トランジスタのコレクタにベースを接続し、かつ、前記コレクタ側電源電圧端子にコレクタを接続した出力用トランジスタと、一端を前記出力用トランジスタのエミッタに接続し、他端を前記エミッタ側電源電圧端子に接続した定電流源とを少なくとも備え、かつ、前記入力電流信号端子と前記出力電圧信号端子との間を接続した負帰還抵抗を備えているトランスインピーダンスアンプであって、複数組の前記キャパシタ・抵抗対のそれぞれを構成する各前記キャパシタの容量値を異なる値に設定し、かつ、複数組の前記キャパシタ・抵抗対に関し、それぞれを構成する各前記キャパシタの容量値が小さな値に設定された前記キャパシタ・抵抗対の順番に、前記増幅用トランジスタの近傍に順次配置することを特徴とする。

第２の技術手段は、入力電流信号端子から入力される電流信号を増幅し電圧信号に変換して出力するエミッタ接地回路と、該エミッタ接地回路からの電圧信号を電力増幅して低インピーダンスで出力電圧信号端子から出力するエミッタフォロア回路と、を備えたトランスインピーダンス回路において、前記エミッタ接地回路は、前記入力電流信号端子にベースを接続した増幅用トランジスタと、一端を前記増幅用トランジスタのコレクタに接続し、他端をコレクタ側電源電圧端子に接続したコレクタ抵抗と、一端を前記増幅用トランジスタのエミッタに接続し、他端をエミッタ側電源電圧端子に接続したエミッタ抵抗と、キャパシタと直列抵抗とを１組としてそれぞれ直列接続して、前記エミッタ抵抗と並列に接続した複数組のキャパシタ・抵抗対とを少なくとも備え、前記エミッタフォロア回路は、前記エミッタ接地回路の前記増幅用トランジスタのコレクタにベースを接続し、かつ、前記コレクタ側電源電圧端子にコレクタを接続した出力用トランジスタと、一端を前記出力用トランジスタのエミッタに接続し、他端を前記エミッタ側電源電圧端子に接続した定電流源とを少なくとも備え、かつ、前記入力電流信号端子と前記エミッタ接地回路の前記増幅用トランジスタのコレクタとの間を接続した負帰還抵抗を備えているトランスインピーダンスアンプであって、複数組の前記キャパシタ・抵抗対のそれぞれを構成する各前記キャパシタの容量値を異なる値に設定し、かつ、複数組の前記キャパシタ・抵抗対に関し、それぞれを構成する各前記キャパシタの容量値が小さな値に設定された前記キャパシタ・抵抗対の順番に、前記増幅用トランジスタの近傍に順次配置することを特徴とする。

第３の技術手段は、前記第１または第２の技術手段に記載のトランスインピーダンスアンプにおいて、複数組の前記キャパシタ・抵抗対のそれぞれを構成する各前記キャパシタの一端を前記増幅用トランジスタのエミッタに接続し、他端を対になる各前記直列抵抗の一端に接続し、各前記直列抵抗の他端を前記エミッタ側電源電圧端子に接続することを特徴とする。

第４の技術手段は、前記第１または第２の技術手段に記載のトランスインピーダンスアンプにおいて、複数組の前記キャパシタ・抵抗対のそれぞれを構成する各前記キャパシタの一端を前記エミッタ側電源電圧端子に接続し、他端を対になる各前記直列抵抗の一端に接続し、各前記直列抵抗の他端を前記増幅用トランジスタのエミッタに接続することを特徴とする。

第５の技術手段は、前記第１または第２の技術手段に記載のトランスインピーダンスアンプにおいて、複数組の前記キャパシタ・抵抗対それぞれを構成する各前記直列抵抗の抵抗値を、対になる各前記キャパシタの容量値の大小関係と同一の順序に設定することを特徴とする。

本発明のトランスインピーダンスアンプによれば、キャパシタと抵抗とを直列接続したキャパシタ・抵抗対を、複数組、異なるピーキング特性を有する状態で、エミッタ接地回路の増幅用トランジスタのエミッタ抵抗に並列接続する回路構成を採用しているので、過大なピーキング効果を抑えつつ、平坦化された高周波ピーキング効果を得ることができ、利得の広帯域化・利得周波数特性の平坦化・群遅延時間周波数特性の平坦化・低雑音化を同時に達成することが可能である。

以下に、本発明に係るトランスインピーダンスアンプの最良の実施形態について、その一例を、図面を参照しながら詳細に説明する。

（本発明の特徴）
本発明の実施例の説明に先立って、本発明の主要な特徴についてまず説明する。本発明は、受光素子により光信号から変換された電流信号を電圧信号に増幅変換するトランスインピーダンスアンプに関する。本発明は、キャパシタと抵抗とが直列接続されたキャパシタ・抵抗対を、高周波ピーキング特性が異なる形態で、複数組、エミッタ接地回路の増幅用トランジスタのエミッタ抵抗に並列接続する回路構成を採用することに、その特徴がある。かくのごとき特徴により、従来のトランスインピーダンスアンプにおける課題であった利得や群遅延時間に関する周波数特性のリップルを平坦化することができるため、利得広帯域化、利得周波数特性の平坦化、群遅延時間周波数特性の平坦化、低雑音化を同時に達成することができるという効果が得られる。

つまり、複数組のキャパシタ・抵抗対において、それぞれで異なる容量値を有するキャパシタは、異なる周波数でそれぞれ高周波ピーキングを生じるが、各キャパシタに直列に接続された直列抵抗によって、過剰な高周波ピーキング特性を抑えることができる。而して、利得の周波数特性と群遅延時間の周波数特性に関する平坦性を保ちつつ、利得の広帯域化を実現することができる。また、広帯域に亘って利得が高いレベルに維持されるので、当該広帯域の範囲に亘って、雑音を低下させることができ、結果、低雑音化も合わせて実現することができる。

（第一の実施例）
図１に、本発明によるトランスインピーダンスアンプの基本構成の第一の実施例を示す。図１において、符号の頭文字が“Ｘ”で始まる回路素子（部品）はバイポーラトランジスタ、“Ｒ”で始まる回路素子（部品）は抵抗、“Ｃ” で始まる回路素子（部品）はキャパシタである。端子ＩＮは、入力電流信号端子、端子ＯＵＴは、出力電圧信号端子である。また、端子ＶＣＣは、コレクタ側電源電圧端子、端子ＶＥＥは、エミッタ側電源電圧端子、端子ＶＣＳは、定電流源用電圧端子である。

図１に示すように、トランスインピーダンスアンプ１０は、図６に示す従来のトランスインピーダンスアンプ３０と同様であり、エミッタ接地回路１０Ａとエミッタフォロア回路１０Ｂと負帰還抵抗ＲＦ１とを備えたエミッタ接地・並列帰還型の回路構成からなっており、入力電流信号端子ＩＮからエミッタ接地回路１０Ａの増幅用トランジスタ（エミッタ接地型入力用トランジスタ）ＸＱ１のベース端子に入力される微弱電流信号を、負帰還抵抗ＲＦ１の抵抗値に応じて増幅して、電圧信号に変換し、しかる後、エミッタフォロア回路１０Ｂに入力して、出力用トランジスタ（エミッタフォロア型出力用トランジスタ）ＸＱ２のエミッタから、電力増幅した電圧信号として、低インピーダンスで、出力電圧信号端子ＯＵＴを介して出力する。

なお、エミッタ接地回路１０Ａの増幅用トランジスタＸＱ１のコレクタとコレクタ側電源電圧端子ＶＣＣとの間には負荷抵抗としてコレクタ抵抗ＲＣ１が接続され、エミッタとコレクタ側電源電圧端子ＶＥＥとの間には、エミッタ抵抗ＲＥ１および後述するキャパシタ・抵抗対１０Ｃが並列に接続されている。また、エミッタフォロア回路１０Ｂの出力用トランジスタＸＱ２のエミッタとエミッタ側電源電圧端子ＶＥＥとの間には、定電流源１０Ｄを形成する電流供給用トランジスタＸＱ３とエミッタ抵抗ＲＥ３とが直列接続されている。また、入力電流信号端子ＩＮと出力電圧信号端子ＯＵＴとの間には、負帰還抵抗ＲＦ１が接続されている。

ここで、図１のトランスインピーダンスアンプ１０の回路構成は、図６の従来のトランスインピーダンスアンプ３０とは異なり、エミッタ接地回路１０Ａの増幅用トランジスタＸＱ１のエミッタには、エミッタ抵抗ＲＥ１と並列に、キャパシタ・抵抗対１０Ｃとして、単一のキャパシタ（図６の場合、キャパシタＣＥ１）のみでなく、キャパシタと直列抵抗とを１組として直列接続されたキャパシタ・抵抗対が、複数組(図１の場合、３組)、接続されている。

つまり、図１のキャパシタ・抵抗対１０Ｃにおいては、キャパシタＣＥ１と直列抵抗ＲＥＥ１とが直列接続され、キャパシタＣＥ１の他端が増幅用トランジスタＸＱ１のエミッタに、また、直列抵抗ＲＥＥ１の他端がエミッタ側電源電圧端子ＶＥＥに接続された第一のキャパシタ・抵抗対、キャパシタＣＥ２と直列抵抗ＲＥＥ２とが直列接続され、キャパシタＣＥ２の他端が増幅用トランジスタＸＱ１のエミッタに、また、直列抵抗ＲＥＥ２の他端がエミッタ側電源電圧端子ＶＥＥに接続された第二のキャパシタ・抵抗対、キャパシタＣＥ３と直列抵抗ＲＥＥ３とが直列接続され、キャパシタＣＥ３の他端が増幅用トランジスタＸＱ１のエミッタに、また、直列抵抗ＲＥＥ３の他端がエミッタ側電源電圧端子ＶＥＥに接続された第三のキャパシタ・抵抗対の３組のキャパシタ・抵抗対が、それぞれ、エミッタ抵抗ＲＥ１と並列に接続されている。

ここで、キャパシタ・抵抗対１０Ｃを形成する各キャパシタ・抵抗対のキャパシタの容量値は、異なる周波数で、ピーキングを発生させるために、それぞれで、異なる値に設定されるものであり、かつ、図１に示すように、第三、第二、第一のキャパシタ・抵抗対の順に、エミッタ抵抗ＲＥ１つまり増幅用トランジスタＸＱ１により近い位置に配置されているものとする。

この場合、キャパシタ・抵抗対１０Ｃのそれぞれを形成するキャパシタＣＥ１〜ＣＥ３の容量値、直列抵抗ＲＥＥ１〜ＲＥＥ３の抵抗値については、次のような関係にある。

ＣＥ１＞ＣＥ２＞ＣＥ３ …（１）
ＲＥＥ１＞ＲＥＥ２＞ＲＥＥ３ …（２）
増幅用トランジスタＸＱ１のエミッタ抵抗ＲＥ１に並列接続されたキャパシタ・抵抗対１０Ｃによって、キャパシタＣＥ１〜ＣＥ３の容量値に応じた周波数で、かつ、抵抗ＲＥＥ１〜ＲＥＥ３の抵抗値に応じたダンピング効果で、高周波ピーキングを発生することになるが、トランスインピーダンスアンプ１０における高周波ピーキングの発生状況は、図６の従来のトランスインピーダンスアンプ１０における高周波ピーキングの様子とは異なったものになる。

つまり、式（１）、式（２）に示すように、容量値が最も大きなキャパシタＣＥ１と抵抗値が最も大きい直列抵抗ＲＥＥ１とからなる第一のキャパシタ・抵抗対は、３組のキャパシタ・抵抗対のうち、最も低い第一の周波数でピーキングを発生させる。この最も低い第一の周波数で発生するピーキングは、最も容量値が大きなキャパシタＣＥ１により、最も大きいピーキングを発生させようとするが、最も抵抗値が大きな直列抵抗ＲＥＥ１のダンピング効果により、利得の平坦性・群遅延時間の平坦性を損なわない程度に抑えられる。

次いで、容量値が次に大きいキャパシタＣＥ２と抵抗値が次に大きい直列抵抗ＲＥＥ２とからなる第二のキャパシタ・抵抗対が、第一のキャパシタ・抵抗対よりも高い第二の周波数でピーキングを発生させる。ここでも、この第二の周波数で発生するピーキングは、直列抵抗ＲＥＥ２のダンピング効果により、利得の平坦性・群遅延時間の平坦性を、顕著に損なうことはない。

最後に、容量値が最も小さなキャパシタＣＥ３と抵抗値が最も小さな直列抵抗ＲＥＥ３とからなる第三のキャパシタ・抵抗対は、３組のキャパシタ・抵抗対のうち、最も高い第三の周波数でピーキングを発生させる。ここでも、この最も高い第三の周波数で発生するピーキングは、直列抵抗ＲＥＥ３のダンピング効果により、さらに、これに加えて、キャパシタＣＥ３の容量値が最も小さいために、大きなピーキング効果を生み出せないことから、利得の平坦性・群遅延時間の平坦性を著しく劣化させることにならない。

以上のように、各キャパシタ・抵抗対の異なる周波数における段階的な高周波ピーキング効果とダンピング効果とにより、トランスインピーダンスアンプ１０として、利得の平坦性・群遅延時間の平坦性を損なうことなく、利得を高周波方向へ広帯域化させることが可能となり、同時に、利得の広帯域化により等価入力雑音電流密度も高周波領域において低下させることが可能となる。

なお、図１の実施例においては、キャパシタ・抵抗対１０Ｃとして、キャパシタ・抵抗対を３組用いる場合について説明したが、本発明はかかる場合に限るものではなく、用途に応じて、任意の組数のキャパシタ・抵抗対を用いてもかまわない。例えば、キャパシタ・抵抗対を形成するキャパシタと抵抗とを配置することが許容される回路配置スペースの制限条件の下で、できるだけ多くの組数のキャパシタ・抵抗対を接続すればするほど、利得の平坦性・群遅延時間の平坦性をより向上させることができる。また、逆に、キャパシタ・抵抗対を１組のみの回路構成とすることも、場合によっては可能であり、直列抵抗をキャパシタに直列接続することにより、従来のトランスインピーダンスアンプ３０のように、キャパシタのみからなる場合に比し、直列抵抗によるダンピング効果により、過大なピーキングの発生を防止するという効果を得ることができる。

また、複数組のキャパシタ・抵抗対を増幅用トランジスタＸＱ１のエミッタに接続する場合のキャパシタ・抵抗対の配置位置についても、前述したように、より高い周波数でピーキングを発生させるキャパシタ・抵抗対の順番に、つまり、キャパシタの容量値が小さなキャパシタ・抵抗対の順番に、エミッタ抵抗ＲＥ１すなわち増幅用トランジスタＸＱ１の近傍に順次配置する（図１の場合、最も高い周波数でピーキングを発生させる第三のキャパシタ・抵抗対から順次第二、第一のキャパシタ・抵抗対の順番に近傍に配置する）ことにより、配線長による影響をより確実に防止することができる。

また、図１においては、複数組のキャパシタ・抵抗対について、キャパシタＣＥ１〜ＣＥ３それぞれに直列接続する直列抵抗ＲＥＥ１〜ＲＥＥ３の抵抗値として、できる限り、平坦なピーキング特性を維持できるように、キャパシタＣＥ１〜ＣＥ３の容量値の大小関係に応じたダンピング効果を得るために、式（２）のように、キャパシタＣＥ１〜ＣＥ３の容量値の大小関係と同一の順序で異なる値を設定することが望ましいが、過大なピーキング特性が発生しない場合には、必ずしも、キャパシタＣＥ１〜ＣＥ３の容量値に比例するような抵抗値でなくても良いし、場合によっては、いずれかのキャパシタ・抵抗対同士で、直列抵抗の抵抗値を等しい値としてもかまわない。

次に、図１に示す第一の実施例のトランスインピーダンスアンプ１０の評価結果を、従来のトランスインピーダンスアンプ３０における評価と合わせて、図３、図４、図５にそれぞれ示す。図３は、本発明の第一の実施例のトランスインピーダンスアンプ１０における利得の周波数特性のシミュレーション結果を示すグラフであり、図４は、本発明の第一の実施例のトランスインピーダンスアンプ１０における群遅延時間の周波数特性のシミュレーション結果を示すグラフである。また、図５は、本発明の第一の実施例のトランスインピーダンスアンプ１０における等価入力雑音電流密度の周波数特性のシミュレーション結果を示すグラフである。

図３、図４、図５のいずれも、本発明の第一の実施例のトランスインピーダンスアンプ１０の評価（太線表示）を、より明確に示すために、図６の従来のトランスインピーダンスアンプ３０の評価結果（細線表示）を、キャパシタＣＥ１を並列接続しない従来例の場合（破線表示）も含めて、前述の図７、図８、図９から転記して記載している。

図３の利得特性図に示すように、キャパシタＣＥ１のみを並列接続した従来のトランスインピーダンスアンプ３０は、高周波ピーキング効果により、図７においても説明したように、周波数が１５ＧＨｚを超えた高周波帯域になっても、３ｄＢ低下することにはならない。しかし、高周波ピーキング効果のために、周波数が１０ＧＨｚ程度でピークを描くようなリップルが生じてしまい、１ｋＨｚ−１５ＧＨｚの周波数範囲内における利得偏差は、５．４ｄＢとなり、利得の平坦性が大きく損なわれている。

これに対して、本発明の第一の実施例のトランスインピーダンスアンプ１０は、キャパシタ・抵抗対１０Ｃとして、異なる容量値のキャパシタと異なる抵抗値の直列抵抗とからなるキャパシタ・抵抗対を複数組（図１の場合３組）備えることにより、過大なピーキングの発生を抑制するとともに、少しずつ異なる周波数でピーキングを段階的に発生させることができる。したがって、図３の太線に示すように、従来のトランスインピーダンスアンプ３０と同様、周波数が１５ＧＨｚを超えた高周波帯域になっても、３ｄＢ低下することを防止可能とするのみならず、１ｋＨｚ−１５ＧＨｚの周波数範囲内における利得偏差は、３．５ｄＢと、従来のトランスインピーダンスアンプ３０から大幅に低下させることが可能になり、利得周波数特性の平坦性を確保することができる。ここで、キャパシタ・抵抗対１０Ｃを構成する組数を適宜調整することにより、トランスインピーダンスアンプの利得を、平坦性を維持しつつ、所望の周波数範囲まで広帯域化することが可能である。

群遅延時間を示す図４についても、キャパシタＣＥ１を並列接続した従来のトランスインピーダンスアンプ３０の場合は、図８においても説明したように、１ＧＨｚから１５ＧＨｚまでの周波数範囲内における群遅延時間の偏差ΔＧＤは３０．７ｐｓと大きく、かつ、群遅延時間が大きく波打つように変動して、平坦性が大きく損なわれている。

これに対して、本発明の第一の実施例のトランスインピーダンスアンプ１０の場合は、１ＧＨｚから１５ＧＨｚまでの周波数範囲内における群遅延時間の偏差ΔＧＤは１８．３ｐｓと、従来のトランスインピーダンスアンプ３０に比し、半減程度まで低減することが可能になっていると同時に、図４の太線に示すように、群遅延時間が大きく波打つこともなく、しかるべき平坦性を達成することができる。

また、等価入力雑音電流密度の周波数特性については、図５に示すように、本発明の第一の実施例のトランスインピーダンスアンプ１０の場合は、利得の広帯域化に伴い、１ｋＨｚから１５ＧＨｚまでの周波数範囲内の平均値として、１４．１ｐＡ／ｒｔＨｚと、従来のトランスインピーダンスアンプ３０の等価入力雑音電流密度に比し、若干悪化しているものの、低雑音化を達成していることが分かる。

以上のように、本発明の第一の実施例のトランスインピーダンスアンプ１０においては、従来のトランスインピーダンスアンプ３０と比較して、利得の広帯域化を維持しつつ、利得周波数特性の平坦化・群遅延時間の周波数特性の平坦化をより確実に達成していると同時に、低雑音化も合わせて実現していることがわかる。

（第二の実施例）
図２に、本発明によるトランスインピーダンスアンプの基本構成の第二の実施例を示す。図２において、符号の頭文字が“Ｘ”で始まる回路素子（部品）はバイポーラトランジスタ、“Ｒ”で始まる回路素子（部品）は抵抗、“Ｃ” で始まる回路素子（部品）はキャパシタである。端子ＩＮは、入力電流信号端子、端子ＯＵＴは、出力電圧信号端子である。また、端子ＶＣＣは、コレクタ側電源電圧端子、端子ＶＥＥは、エミッタ側電源電圧端子、端子ＶＣＳは、定電流源用電圧端子である。

図２においても、トランスインピーダンスアンプ２０は、図１の第一の実施例のトランスインピーダンスアンプ１０と同様であり、エミッタ接地回路２０Ａとエミッタフォロア回路２０Ｂと負帰還抵抗ＲＦ１とを備えたエミッタ接地・並列帰還型の回路構成からなっており、入力電流信号端子ＩＮからエミッタ接地回路２０Ａの増幅用トランジスタ（エミッタ接地型入力用トランジスタ）ＸＱ１のベース端子に入力される微弱電流信号を、負帰還抵抗ＲＦ１の抵抗値に応じて増幅して、電圧信号に変換し、しかる後、エミッタフォロア回路２０Ｂに入力して、出力用トランジスタ（エミッタフォロア型出力用トランジスタ）ＸＱ２のエミッタから、電力増幅した電圧信号として、低インピーダンスで、出力電圧信号端子ＯＵＴを介して出力する。

なお、図１の第一の実施例のトランスインピーダンスアンプ１０と同様、エミッタ接地回路２０Ａの増幅用トランジスタＸＱ１のコレクタとコレクタ側電源電圧端子ＶＣＣとの間には負荷抵抗としてコレクタ抵抗ＲＣ１が接続され、エミッタとコレクタ側電源電圧端子ＶＥＥとの間には、エミッタ抵抗ＲＥ１および後述するキャパシタ・抵抗対２０Ｃが並列に接続されている。また、エミッタフォロア回路２０Ｂの出力用トランジスタＸＱ２のエミッタとエミッタ側電源電圧端子ＶＥＥとの間には、定電流源２０Ｄを形成する電流供給用トランジスタＸＱ３とエミッタ抵抗ＲＥ３とが直列接続されている。また、入力電流信号端子ＩＮと出力電圧信号端子ＯＵＴとの間には、負帰還抵抗ＲＦ１が接続されている。

ここで、図２のトランスインピーダンスアンプ２０の回路構成は、図１の第一の実施例のトランスインピーダンスアンプ１０と同様、エミッタ接地回路２０Ａの増幅用トランジスタＸＱ１のエミッタには、エミッタ抵抗ＲＥ１と並列に、キャパシタ・抵抗対２０Ｃとして、単一のキャパシタ（図６の場合、キャパシタＣＥ１）のみでなく、キャパシタと直列抵抗とが１組としてそれぞれ直列接続されたキャパシタ・抵抗対が、複数組(図２の場合、３組)、接続されている。

ただし、図１の第一の実施例のトランスインピーダンスアンプ１０と異なる点は、図２のトランスインピーダンスアンプ２０においては、キャパシタ・抵抗対２０Ｃを形成する第一〜第三のキャパシタ・抵抗対それぞれのキャパシタＣＥ１〜ＣＥ３と直列抵抗ＲＥＥ１〜ＲＥＥ３とについて、それぞれのキャパシタと直列抵抗との配置位置が、図１のキャパシタ・抵抗対１０Ｃの場合の配置と逆転して接続されていることである。すなわち、図２に示すように、第一〜第三のキャパシタ・抵抗対それぞれを形成するキャパシタＣＥ１〜ＣＥ３の他端がエミッタ側電源電圧端子ＶＥＥとそれぞれ接続され、直列抵抗ＲＥＥ１〜ＲＥＥ３の他端が増幅用トランジスタＸＱ１のエミッタとそれぞれ接続される形態となっている。

つまり、図２のような接続構成のトランスインピーダンスアンプ２０においては、キャパシタＣＥ１〜ＣＥ３の他端がエミッタ側電源電圧端子ＶＥＥという電源端子になることから、キャパシタＣＥ１〜ＣＥ３をチップ上でスペース的に余裕がある電源パターン上に配置することができるという効果が得られる。而して、キャパシタ専用のチップ領域を確保する必要がなくなることから、チップサイズを小さくすることが可能となる。また、場合によっては、チップ上にはキャパシタを用意せずに、チップ外部にキャパシタを配置することも容易になるという効果も得られる。

なお、図２のトランスインピーダンスアンプ２０の動作特性については、図１の第一の実施例のトランスインピーダンスアンプ１０の場合と全く同様であり、第一の実施例において図３、図４、図５を用いて説明した通りである（つまり、図３、図４、図５には、第一、第二の実施例の評価結果が、全く同一であることを示している）。したがって、図２の回路構成からなる第二の実施例のトランスインピーダンスアンプ２０においても、図１の第一の実施例のトランスインピーダンスアンプ１０と同様、従来のトランスインピーダンスアンプ３０と比較して、利得の広帯域化を維持しつつ、利得周波数特性の平坦化・群遅延時間の周波数特性の平坦化をより確実に達成していると同時に、低雑音化も合わせて実現していることがわかる。

（その他の実施例）
前述の第一、第二の実施例には、負帰還抵抗ＲＦ１の一端が入力電流信号端子ＩＮに接続され、他端が出力電圧信号端子ＯＵＴすなわちエミッタフォロワ回路１０Ｂ，２０Ｂを構成する出力用トランジスタＸＱ２のエミッタに接続される例を示したが、負帰還抵抗ＲＦ１の一端を入力電流信号端子ＩＮに接続し、他端をエミッタ接地回路１０Ａ，２０Ａの増幅用トランジスタＸＱ１のコレクタに接続するように構成しても、全く同様の効果を得ることができる。

また、第一、第二の実施例においては、トランジスタとして、バイポーラトランジスタを用いる場合について説明したが、ＣＭＯＳ等の電界効果型トランジスタであっても、ほぼ同様の効果を得ることができる。

本発明によるトランスインピーダンスアンプの基本構成の第一の実施例を示す回路図である。本発明によるトランスインピーダンスアンプの基本構成の第二の実施例を示す回路図である。本発明の第一、第二の実施例のトランスインピーダンスアンプにおける利得の周波数特性のシミュレーション結果を示すグラフである。本発明の第一、第二の実施例のトランスインピーダンスアンプにおける群遅延時間の周波数特性のシミュレーション結果を示すグラフである。本発明の第一、第二の実施例のトランスインピーダンスアンプにおける等価入力雑音電流密度の周波数特性のシミュレーション結果を示すグラフである。従来のトランスインピーダンスアンプの基本構成を示す回路図である。従来のトランスインピーダンスアンプにおける利得の周波数特性のシミュレーション結果を示すグラフである。従来のトランスインピーダンスアンプにおける群遅延時間の周波数特性のシミュレーション結果を示すグラフである。従来のトランスインピーダンスアンプにおける等価入力雑音電流密度の周波数特性のシミュレーション結果を示すグラフである。

符号の説明

１０，２０，３０…トランスインピーダンスアンプ、１０Ａ，２０Ａ，３０Ａ…エミッタ接地回路、１０Ｂ，２０Ｂ，３０Ｂ…エミッタフォロア回路、１０Ｃ，２０Ｃ…キャパシタ・抵抗対、１０Ｄ，２０Ｄ，３０Ｄ…定電流源、ＣＥ１，ＣＥ２，ＣＥ３…キャパシタ、ＩＮ…入力電流信号端子、ＯＵＴ…出力電圧信号端子、ＲＣ１…コレクタ抵抗、ＲＥ１，ＲＥ３…エミッタ抵抗、ＲＥＥ１，ＲＥＥ２，ＲＥＥ３…直列抵抗、ＲＦ１…負帰還抵抗、ＶＣＣ…コレクタ側電源電圧端子、ＶＣＳ…定電流源用電圧端子、ＶＥＥ…エミッタ側電源電圧端子、ＸＱ１…増幅用トランジスタ（エミッタ接地型入力用トランジスタ）、ＸＱ２…出力用トランジスタ（エミッタフォロア型出力用トランジスタ）、ＸＱ３…電流供給用トランジスタ（定電流源用トランジスタ）。

Claims

入力電流信号端子から入力される電流信号を増幅し電圧信号に変換して出力するエミッタ接地回路と、該エミッタ接地回路からの電圧信号を電力増幅して低インピーダンスで出力電圧信号端子から出力するエミッタフォロア回路と、を備えたトランスインピーダンス回路において、前記エミッタ接地回路は、前記入力電流信号端子にベースを接続した増幅用トランジスタと、一端を前記増幅用トランジスタのコレクタに接続し、他端をコレクタ側電源電圧端子に接続したコレクタ抵抗と、一端を前記増幅用トランジスタのエミッタに接続し、他端をエミッタ側電源電圧端子に接続したエミッタ抵抗と、キャパシタと直列抵抗とを１組としてそれぞれ直列接続して、前記エミッタ抵抗と並列に接続した複数組のキャパシタ・抵抗対とを少なくとも備え、前記エミッタフォロア回路は、前記エミッタ接地回路の前記増幅用トランジスタのコレクタにベースを接続し、かつ、前記コレクタ側電源電圧端子にコレクタを接続した出力用トランジスタと、一端を前記出力用トランジスタのエミッタに接続し、他端を前記エミッタ側電源電圧端子に接続した定電流源とを少なくとも備え、かつ、前記入力電流信号端子と前記出力電圧信号端子との間を接続した負帰還抵抗を備えているトランスインピーダンスアンプであって、複数組の前記キャパシタ・抵抗対のそれぞれを構成する各前記キャパシタの容量値を異なる値に設定し、かつ、複数組の前記キャパシタ・抵抗対に関し、それぞれを構成する各前記キャパシタの容量値が小さな値に設定された前記キャパシタ・抵抗対の順番に、前記増幅用トランジスタの近傍に順次配置することを特徴とするトランスインピーダンスアンプ。
入力電流信号端子から入力される電流信号を増幅し電圧信号に変換して出力するエミッタ接地回路と、該エミッタ接地回路からの電圧信号を電力増幅して低インピーダンスで出力電圧信号端子から出力するエミッタフォロア回路と、を備えたトランスインピーダンス回路において、前記エミッタ接地回路は、前記入力電流信号端子にベースを接続した増幅用トランジスタと、一端を前記増幅用トランジスタのコレクタに接続し、他端をコレクタ側電源電圧端子に接続したコレクタ抵抗と、一端を前記増幅用トランジスタのエミッタに接続し、他端をエミッタ側電源電圧端子に接続したエミッタ抵抗と、キャパシタと直列抵抗とを１組としてそれぞれ直列接続して、前記エミッタ抵抗と並列に接続した複数組のキャパシタ・抵抗対とを少なくとも備え、前記エミッタフォロア回路は、前記エミッタ接地回路の前記増幅用トランジスタのコレクタにベースを接続し、かつ、前記コレクタ側電源電圧端子にコレクタを接続した出力用トランジスタと、一端を前記出力用トランジスタのエミッタに接続し、他端を前記エミッタ側電源電圧端子に接続した定電流源とを少なくとも備え、かつ、前記入力電流信号端子と前記エミッタ接地回路の前記増幅用トランジスタのコレクタとの間を接続した負帰還抵抗を備えているトランスインピーダンスアンプであって、複数組の前記キャパシタ・抵抗対のそれぞれを構成する各前記キャパシタの容量値を異なる値に設定し、かつ、複数組の前記キャパシタ・抵抗対に関し、それぞれを構成する各前記キャパシタの容量値が小さな値に設定された前記キャパシタ・抵抗対の順番に、前記増幅用トランジスタの近傍に順次配置することを特徴とするトランスインピーダンスアンプ。
請求項１または２に記載のトランスインピーダンスアンプにおいて、複数組の前記キャパシタ・抵抗対のそれぞれを構成する各前記キャパシタの一端を前記増幅用トランジスタのエミッタに接続し、他端を対になる各前記直列抵抗の一端に接続し、各前記直列抵抗の他端を前記エミッタ側電源電圧端子に接続することを特徴とするトランスインピーダンスアンプ。
請求項１または２に記載のトランスインピーダンスアンプにおいて、複数組の前記キャパシタ・抵抗対のそれぞれを構成する各前記キャパシタの一端を前記エミッタ側電源電圧端子に接続し、他端を対になる各前記直列抵抗の一端に接続し、各前記直列抵抗の他端を前記増幅用トランジスタのエミッタに接続することを特徴とするトランスインピーダンスアンプ。
請求項１または２に記載のトランスインピーダンスアンプにおいて、複数組の前記キャパシタ・抵抗対それぞれを構成する各前記直列抵抗の抵抗値を、対になる各前記キャパシタの容量値の大小関係と同一の順序に設定することを特徴とするトランスインピーダンスアンプ。