JP3129704B2 - 広帯域増幅回路 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、広帯域増幅回路に関
し、特に大振幅広帯域信号の出力を必要とする受像管駆
動回路に用いて好適な大出力低消費電力増幅回路に関す
る。

【０００２】

【従来の技術】近年、表示装置（ディスプレイ）の高解
像度化に伴って受像管駆動回路の周波数帯域は、ますま
す広帯域化している。特にＣＡＤ／ＣＡＭ用のコンピュ
ータディスプレイ等においては、５０ＭＨｚから３００
ＭＨｚ程度の帯域が必要になってきている。また、駆動
信号の電圧振幅はモノクローム受像管で３０Ｖ程度、カ
ラー受像管では５０Ｖ程度が要求され、最近の表示画面
の大型化に伴って更なる大振幅化が進んでいる。

【０００３】この結果、上記駆動回路の消費電力の増大
とそれに伴う回路部品の大型大重量化が問題となってい
る。この問題点を考慮して、特公昭５７−２０７２４号
公報に記載されている、従来の受像管や陰極線管等の容
量性負荷駆動回路を、図２に示す。

【０００４】図２に示す従来の容量性負荷駆動回路にお
いては、信号源１から入力端子２に加えられた広帯域信
号を、低周波成分と高周波成分に分けて増幅して、容量
性負荷６を駆動する構成となっている。上記の低周波成
分は、入力抵抗２７と帰還抵抗７と周波数特性補償用コ
ンデンサ２８から成る帰還経路を備えたトランジスタ２
５から構成される並列帰還増幅回路により、温度ドリフ
トや歪を抑制しつつ増幅される。

【０００５】ここで、バイアス用の定電流回路を構成す
るトランジスタ４のコレクタ電流を抑えることにより、
増幅回路の消費電力も抑制できる。上記の高周波成分
は、帰還抵抗３１とピーキング用コンデンサ３２の接続
されたトランジスタ２６から成る直列帰還増幅回路によ
り増幅される。その際、上記の両方の周波数成分は、ベ
ース接地構成のトランジスタ３のエミッタにおいて合成
されて出力端子５に送られる。

【０００６】

【発明が解決しようとする課題】上記の従来技術には、
広帯域信号を十分に大きな信号振幅にまで増幅できない
という問題点がある。すなわち、図２に示した容量性負
荷駆動回路を用いて高周波信号を大振幅にまで増幅しよ
うした場合、回路の消費電力を抑えつつコンデンサ３２
を用いてピーキングを施すことによる副作用でトランジ
スタ２６が遮断して、十分な出力振幅が得られないこと
が多い。さらに詳しい説明を以下に加える。

【０００７】入力信号が立ち下がる際にはピーキング用
コンデンサ３２を放電して、トランジスタ２６のエミッ
タの電圧波形を入力信号に追随させる必要がある。しか
し、ピーキング用コンデンサ３２の上記の放電電流の最
大値は、トランジスタ２６のバイアス電流の値に抑えら
れている。従って、回路の消費電力を抑えるべくトラン
ジスタ２６のバイアス電流を抑制した状態においては、
入力信号が大きな振幅で極めて短い遷移時間の間に立ち
下がる際には、ピーキング用コンデンサ３２を放電しき
れずトランジスタ２６の遮断を招くことになる。

【０００８】また、従来技術には帰還系の周波数特性の
影響により、増幅回路の特性が劣化するという問題点も
ある。例えば、帰還回路網において生じる位相遅延の影
響により増幅回路の安定性が損なわれ、周波数帯域を十
分に確保できなくなることがある。また、帰還回路網の
周波数帯域を十分に確保できない場合には、増幅回路の
過渡応答に過大のシュートを生じたり、上記と同様に増
幅回路の周波数帯域をも十分に確保できなくなることが
ある。

【０００９】さらには、帰還回路網の負荷効果により、
増幅回路の大振幅広帯域出力能力が損なわれる場合もあ
る。図２においても、入力抵抗２７と帰還抵抗７と周波
数特性補償用コンデンサ２８の帰還回路素子やトランジ
スタ２５の寄生容量や寄生インダクタンスに起因して、
増幅回路に上記のような特性劣化を生じる。また、周波
数特性補償用コンデンサ２８は、増幅回路の過渡応答特
性改善の為に用いられているものの、増幅回路への負荷
効果により大振幅出力時の周波数帯域が狭まるという問
題点がある。

【００１０】本発明の目的は、消費電力を増大すること
なく大振幅広帯域信号の出力が可能な広帯域増幅回路を
提供することにある。

【００１１】

【課題を解決するための手段】上記の目的を達成するた
め、第１の手段として、広帯域増幅回路においてピーキ
ング用コンデンサをプッシュプル回路の通常の出力側
（本件では出力側として用いているのではなく、ゲイン
設定のために使用する側としているのだが）に接続する
ことが考えられるが、これは別途出願中（特願平０４−
２３６６９６号）である。

【００１２】次に、上記の目的を達成するための第２の
手段として、本発明の広帯域増幅回路においては、出力
信号の帰還インピーダンスを能動素子の低インピーダン
ス端子に接続することにより、帰還回路網を構成する。
さらに、第３の手段として、高インピーダンスを示す出
力信号検出部に帰還インピーダンスを接続する。続い
て、第４の手段として、プッシュプル回路を構成する駆
動素子に電流信号の分配回路を接続する。そして、第５
の手段として、信号経路に接続される能動素子の交流的
接地端子に、もう一方の信号経路の一部分を接続する。
最後に、第６の手段として、ピーキング素子と出力抵抗
をコンデンサを介して接続する。

【００１３】

【作用】上記の別途出願中の第１の手段においては、参
考までに述べれば、ピーキング用コンデンサは増幅回路
の周波数特性を改善する作用を有する。プッシュプル回
路は上記のピーキング用コンデンサの充放電を促進させ
る。以上の作用により、所期の目的は達成される。

【００１４】本発明に係る上記の第２の手段において、
帰還インピーダンスは出力信号を電流信号として帰還す
る作用を有する。インピーダンスの接続される低インピ
ーダンス端子を有する能動素子は、出力信号を広帯域の
周波数範囲に渡って、増幅回路の入力部に帰還する作用
を有する。上記の帰還インピーダンスと能動素子により
帰還回路網を構成することによって、上記の本発明の目
的は達成される。

【００１５】上記の第３の手段において、高インピーダ
ンスを示す出力信号検出部は、検出端子に出力信号を導
く働きがある。帰還インピーダンスは上記の出力信号検
出部のインピーダンスを低減して時定数を抑制しつつ、
出力信号を増幅回路の入力部に帰還する作用を有する。
以上の作用により、上記の本発明の目的は達成される。

【００１６】上記の第４の手段において、プッシュプル
回路を構成する駆動素子は、相補的に動作することによ
り消費電力を増大することなく大振幅広帯域信号を出力
する働きを有する。電流信号の分配回路は、直流成分か
ら高周波成分までの広帯域の周波数範囲に渡り、電流信
号を分配することにより上記の駆動素子を駆動する。以
上の作用により、上記の本発明の目的は達成される。

【００１７】上記の第５の手段において、信号経路に接
続される能動素子は信号を増幅する。また、もう一方の
信号経路は、その一部分を上記の交流的接地端子に接続
することにより、上記の信号経路に接続される能動素子
の寄生インピーダンスを相殺する作用を有する。以上の
作用により、上記の本発明の目的は達成される。

【００１８】上記の第６の手段において、ピーキング素
子は、増幅回路の周波数特性を改善する作用を有する。
出力抵抗は増幅回路のゲインを決める働きと上記のピー
キング素子のダンピング素子としての作用を有する。ま
た、上記のピーキング素子と出力抵抗との間に接続する
上記のコンデンサは、上記のダンピングの必要となる周
波数において、両者を接続する。以上の作用により、上
記の本発明の目的は達成される。

【００１９】以上の作用により、消費電力を増大するこ
となく大振幅広帯域信号の出力が可能な広帯域増幅回路
を提供することができる。

【００２０】

【実施例】図１は、本発明の広帯域増幅回路の基本的な
考え方を示す回路図である。図１においては、信号増幅
の過程を次のように考えることができる。

【００２１】即ち、信号源１の電圧信号は入力インピー
ダンス８を介して電流信号に変換された後、増幅回路の
入力端子２に流れ込む。トランジスタ９以降の素子から
成る増幅回路の電流ゲインは極めて大きいと考えられる
ので、上記の入力電流信号は帰還インピーダンス７を介
して再び増幅された電圧信号に変換されて、出力端子５
を経由して容量性負荷６に加えられる。

【００２２】この時、出力電圧信号は帰還インピーダン
ス７を介して帰還電流信号に変換され、ベース接地構成
のトランジスタ９において上記の入力電流信号と差引き
され、インピーダンス１１を介して誤差電圧信号に変換
される。この誤差電圧信号は、エミッタ接地構成のトラ
ンジスタ１２により反転増幅され、シングルエンデッド
プッシュプル回路（以下、ＳＥＰＰと記す）を構成する
トランジスタ１５と１６に加えられる。

【００２３】その後、上記の誤差電圧信号は、相補的に
プッシュプル動作するベース接地構成のトランジスタ３
と４を介して電圧増幅されて出力信号となる。その際、
回路を構成する各インピ−ダンス８と７と１１，１３と
１４，ベース接地回路の入力インピーダンスである１８
及び２０と２１の直列合成インピーダンスのそれぞれ
は、受動素子から成る各種合成インピーダンスを用いる
ことができることは言うまでもない。

【００２４】例えば、増幅回路の周波数特性の高域にピ
ーキングを施すべく、帰還インピーダンス７を抵抗とコ
イルの直列合成インピーダンスから構成しても良い。ま
た、トランジスタの熱的時定数の影響による増幅回路の
過渡応答の遅延を改善すべく、帰還インピーダンス７を
抵抗とコンデンサの並列合成インピーダンスを含む回路
網により構成することもできる。

【００２５】続いて、上述した本発明を実現するための
各手段のうち、図１に示した回路に適用されているもの
について説明する。上記のベース接地回路の入力インピ
ーダンスを成すコンデンサ２１はピーキング用コンデン
サともみなせる。従来技術においては、コンデンサ２１
に接続したトランジスタ４の遮断により出力信号の大振
幅広帯域化が阻まれていた。

【００２６】しかし、本回路においては、トランジスタ
２２を用いることでベース接地回路をプッシュプル構成
化して、トランジスタ４の遮断にもかかわらずピーキン
グ用コンデンサ２１の充放電を促進している。電圧源２
３により設定し得るトランジスタ４及び２２のバイアス
条件としては、回路動作上、低周波信号入力時にトラン
ジスタ４の遮断しないＡＢ級動作が好ましい。

【００２７】しかし、電源２４の陽極とトランジスタ４
のコレクタを抵抗等を介して接続するなどして、トラン
ジスタ９のエミッタに向かって流れ込む帰還インピーダ
ンス７のバイアス電流経路さえ設けておけば、Ｂ級やＣ
級動作等の任意の設定が可能である。また、ＳＥＰＰを
構成するトランジスタ１５と１６についても、ピーキン
グ用コンデンサ２１の充放電を促進する作用を有してお
り、バイアス条件についてもトランジスタ４及び２２と
同様のことが言える。

【００２８】次に、帰還インピーダンス７の一方の端子
は、信号電圧振幅の抑えられた低インピーダンス端子で
あるトランジスタ９のエミッタに接続され、上述したよ
うに帰還信号を電流信号として伝送している。低インピ
ーダンス端子においては、上記のように信号電圧振幅が
抑えられているため、この端子及び端子に接続された各
素子の寄生容量への信号電流のバイパスが抑えられる。

【００２９】従って、帰還信号を電流信号として伝送す
ることにより、寄生容量の影響による帰還回路網の周波
数特性の劣化が抑えられ、増幅回路の大出力広帯域化を
図ることができる。さらには、上記の低インピーダンス
端子においては時定数が低減されているため、帰還イン
ピーダンス７を十分に高い値に設定でき、上述の増幅回
路への負荷効果を抑制することができる。

【００３０】帰還インピーダンス７のもう一方の端子
は、トランジスタ３と４のそれぞれのコレクタの接続点
である高インピーダンスを示す出力信号検出部（出力端
子５）に接続されている。帰還インピーダンス７を並列
接続することにより、上記の出力信号検出部のインピー
ダンスは低減される。その結果、上記の出力信号検出部
の時定数を抑制して増幅回路の開ループゲインの周波数
帯域を拡大し、閉ループゲインの周波数特性の平坦性を
向上することができる。

【００３１】以上、図１を用いて本発明の広帯域増幅回
路の基本的な考え方について説明した。これ以降は、上
述した本発明を実現するための各手段を用いた各種の実
施例について詳細に説明していく。その際、図１に示し
たものと同様の構成要素には同一の符号を用いて示す。

【００３２】先ず始めに、上述の第１の手段を用いた最
も構成素子の少ない回路例（上記特願平０４−２３６６
９６号にて別途出願中のものに関連）を図３に参考例と
して示す。図３においては、エミッタ抵抗３１と出力イ
ンピーダンス３３の比により直流ゲインが定まり、ピー
キングコンデンサ３２の容量値と容量性負荷６の容量値
の比により高周波ゲインが設定されると考えられる。し
かし、信号源１から入力端子２に加えられる入力信号の
振幅が大きくなったり周波数が高くなった際には、上述
のようにトランジスタ１６の遮断によりピーキングコン
デンサ３２の充放電が阻害される。

【００３３】特に、増幅回路の低消費電力化を図るべく
トランジスタ１６のバイアス電流を抑制している場合に
は、トランジスタ１６の遮断傾向は益々助長される。上
記の本回路例においては、トランジスタ１５を付加する
ことによりピーキングコンデンサ３２の充放電を促進
し、エミッタピーキングの強力な印加を可能とすること
により増幅回路の大出力広帯域化を図っている。

【００３４】図３において、トランジスタ１６は無信号
時にバイアス電流の流れるＡＢ級バイアス、トランジス
タ１５は信号振幅等がある程度以上に大きくならないと
電流の流れないＣ級バイアスに設定されている。しか
し、ピーキングコンデンサ３２の充放電を促進し得る範
囲であれば、トランジスタ１５と１６のベース間には任
意のバイアス電圧やバイアス電流の設定回路を設けるこ
とができる。また、ピーキングコンデンサ３２には、必
要以上のピーキング効果を抑えて安定化を図るべく直列
抵抗を挿入するなどした任意の回路網を用いることがで
きることは言うまでもない。

【００３５】さらに、一層の大出力広帯域化を図るべ
く、トランジスタ１６のコレクタにベース接地回路を設
けてカスコード構成としたり、出力端子５の手前にＳＥ
ＰＰやエミッタフォロワ回路を設けることも可能なこと
は言うまでもない。

【００３６】なお、図３において、トランジスタを電界
効果形トランジスタＦＥＴ（ＭＯＳ形或いは接合形）に
置き換え得ることも明らかであろう。図４７に、各極性
のトランジスタと電界効果形トランジスタＦＥＴとの対
応した回路図を示したので参照されたい。

【００３７】続いて、上述の第１の手段を用いて増幅回
路の過渡応答の対称性を向上した回路を参考例として図
４に示す。図４においては、ピーキング用コンデンサ３
７を負荷とするトランジスタ３５と３６から成るＳＥＰ
Ｐを結合コンデンサ３４を介して駆動することにより、
増幅回路のプッシュプル化を実現している。

【００３８】従って、出力端子５にトランジスタ３５の
コレクタから信号電流を出力することができ、出力電圧
の立ち下がり時間のみならず立上り時間をも短縮可能と
なる。また、各トランジスタのエミッタ抵抗３９から４
２は、ピーキングコンデンサ３２と３７の容量性負荷に
起因するＳＥＰＰの不安定性を抑える働きと、バイアス
電圧回路２３と３８の電圧を用いて各トランジスタのバ
イアス電流を設定する働きを併せもつ。

【００３９】従って、エミッタ抵抗３９から４２は短絡
して削除することも、各トランジスタのベース側に直列
挿入することもできる。同様に、バイアス電圧回路２３
と３８を短絡して削除することもでき、トランジスタ３
５のエミッタを抵抗等を介して電源２４の陽極に接続す
ることによりバイアス設定を行うことも可能である。ま
た、トランジスタ３５のバイアス電流を確保することに
より、図１に示したような負帰還経路等を設けて出力電
圧の安定化を図りさえすれば、出力インピーダンス３３
抵抗を排除して回路規模と負荷容量を削減することがで
きる。

【００４０】ここで、図３に示した参考例と同様に、カ
スコード構成としたり、出力端子５の手前にＳＥＰＰや
エミッタフォロワ回路を設けることもできることは言う
までもない。また、トランジスタ１６のベースに接続さ
れた結合コンデンサ３４の一方の端子を、トランジスタ
１６のエミッタに接続することによっても、同様の効果
が得られる。

【００４１】次に、回路素子数を削減して上述の第１の
手段を実現した回路を更に参考例として図５、図６及び
図７にそれぞれ示す。これらの基本参考例を実用的な増
幅回路として示したのが図８の回路図である。

【００４２】図８においては、ＳＥＰＰを構成するトラ
ンジスタ１５のコレクタに流れる信号電流を直接に接地
点に捨てることなく、ベース接地構成のトランジスタ４
を介して出力端子５に流すことにより、増幅回路のプッ
シュプル出力化を図っている。このように構成すること
により、トランジスタ４に新たにトランジスタを接続し
てＳＥＰＰを構成しなくとも、増幅回路の過渡応答の対
称性を向上させることができる。

【００４３】また、図８の回路において、入力信号は、
単一のＳＥＰＰを駆動するのみで済むため、信号源１の
内部インピーダンスに起因する入力信号の特性劣化を低
減することができる。ここで、バイパスコンデンサ５０
はトランジスタ１６の駆動インピーダンスの低減に、バ
イアス抵抗４７とダイオード４８及び４９はトランジス
タ１５及び１６のバイアス設定に用いられている。

【００４４】従って、上記のダイオード４８及び４９か
ら成る回路網は、ダイオードをさらに多数用いても、或
いは両端を短絡して削除するなどしてもよいことは言う
までもない。また、トランジスタ３はトランジスタ４と
同様にベース接地構成となり、トランジスタ１６と共に
カスコード回路を構成している。バイアス抵抗５１及び
５３と２９、温度補償用ダイオード５２は、トランジス
タ４のバイアス電流を設定し、コンデンサ５４は接地イ
ンピーダンスを低減する。

【００４５】また、トランジスタ１５のコレクタに流れ
る信号電流をトランジスタ４のエミッタに流し込むため
に用いられる、インピーダンス４６と定電圧回路４５
は、それぞれ図９に示した各種の素子及び回路に置き換
えることができる。

【００４６】定電圧回路４５は、図９の（ａ）に示すツ
ェナーダイオード５５や同図の（ｂ）に示すトランジス
タ５６から成る定電圧回路を代替回路として用いること
ができる。さらには、定電圧回路４５を同図の（ｂ）中
に示されるバイパスコンデンサ６０のみに、或いは抵抗
や電池等の単一素子のみに置き換えることができる。同
様にインピーダンス４６も、図９の（ｃ）に示す定電流
回路６１や同図の（ｄ）に示すコイル６３とインピーダ
ンス６２の直列合成インピーダンスとすることができ
る。図９の（ｄ）に示したようなインピーダンス回路網
を用いることにより、適当な周波数におけるピーキング
効果を向上することもできる。

【００４７】続いて、上述の第１の手段を用いて構成し
た広帯域増幅回路（参考例）を受像管駆動回路に適用し
た場合の基本回路（骨格）を図１０に示し、さらにその
実用的な回路を図１１に示す。図１１においては、電圧
バッファ６８とベース接地回路とＳＥＰＰを用いて増幅
された出力信号を、カソード電流検出回路を介して受像
管７８に加える。

【００４８】増幅過程においては、一般に能動素子の性
能を有効に活用して良好な周波数特性を得ることが容易
な電圧バッファ６８とベース接地回路を用いているた
め、増幅回路のコスト低減が容易となる。本回路例の回
路動作を以下に詳述する。入力信号電圧はエミッタフォ
ロワ回路やＳＥＰＰ等の低出力インピーダンス回路から
成る電圧バッファ６８を介して、インピーダンス７２と
ピーキング用コンデンサ７１の直列合成インピーダンス
及び、インピーダンス６９とピーキング用コンデンサ７
０の並列合成インピーダンスに加えられる。

【００４９】これらの合成インピーダンスのもう一方の
端子は、それぞれベース接地構成のトランジスタ４及び
３のエミッタに接続されているため、上記の信号電圧は
電流に変換されてピーキングコイル７４の直列接続され
た出力インピーダンス３３に流れ込み、広帯域に増幅さ
れた電圧信号として出力される。増幅の際、たとえ低電
力化のためバイアス電流が削減されていてトランジスタ
３と４の遮断が頻繁に繰り返されても、付加したトラン
ジスタ７３と２２とのプッシュプル動作の効果により、
上記のピーキング用コンデンサ７０と７１の充放電は促
進される。

【００５０】トランジスタ２２と４、３と７３のバイア
ス条件は、各トランジスタのエミッタ抵抗３９から４２
と温度補償用ダイオード４８と４９、８４と８５によっ
て設定される。また、コンデンサ５０と８３、８６と５
４は、それぞれ交流的接地点のインピーダンス低減用の
バイパスコンデンサである。同様にバイアス用インピー
ダンス９１とエミッタインピ−ダンス９５と９６、温度
補償用ダイオード９０と９２によって、トランジスタ７
５と７６のバイアス条件は設定される。

【００５１】受像管駆動回路に用いる場合、上記のエミ
ッタインピーダンス９５と９６は受像管７８の管内放電
時の保護素子としての働きも兼ねる。トランジスタ７７
から成る上記のカソード電流検出回路は、受像管７８の
発光輝度を制御すべく、輝度に相当するカソード７９の
端子電流を検出する。トランジスタ７７はエミッタフォ
ロワ回路として上記の出力信号を受像管７８に伝送する
と同時に、エミッタに流れ込むカソード電流をコレクタ
に接続された検出抵抗９９を介して電圧変換して検出出
力端子１００に出力する。

【００５２】コンデンサ９７は、トランジスタ７７から
成るエミッタフォロワ回路の過渡応答の非対称性を補償
するバイパスコンデンサである。ダイオード９８は、ト
ランジスタ７７の逆耐圧を保証する保護素子である。ま
た、インピーダンス１０１はトランジスタ７７の寄生容
量と接地間に直列に挿入され、増幅回路の負荷容量の増
加を防ぐ。コイル１０２とダンピング抵抗１０３は直列
ピーキング用素子であり、インピーダンス１０４は上記
の管内放電に対する増幅回路の保護回路である。

【００５３】さらに、上述の第１の手段を用いて構成し
た広帯域増幅回路（参考例）を受像管駆動回路に適用し
た場合の別の参考例の骨格を図１２に示し、その実用的
な回路例を図１３に示す。図１３においては、図１２に
より分かり易く示されているように、カレントミラー回
路ＣＭ１，ＣＭ２を用いることにより、ピーキング用コ
ンデンサに流れる充放電電流を両成分ともに負荷側に供
給して、増幅回路の過渡応答の対称性を向上している。

【００５４】図１３において、信号源１からの入力信号
はエミッタフォロワ回路を構成するトランジスタ１０９
と１１０を介してＳＥＰＰを構成するトランジスタ１５
と１６に加えられる。この場合、互いに異極性であるト
ランジスタ１０９と１１０は、トランジスタ１５と１６
のバイアス電圧源を兼ね備え、トランジスタ１５と１６
から成るＳＥＰＰとの合成回路は「ダイヤモンド回路」
と呼ばれ多用されている。

【００５５】ピーキング用コンデンサ３２に流れる充放
電電流のうちトランジスタ１５に流れる電流成分は、ト
ランジスタ１１３と１１４と１１５から成るカレントミ
ラー回路とトランジスタ１２０と１２１と１２２から成
る電源２４の陽極側のカレントミラー回路を介して、Ｓ
ＥＰＰを構成するトランジスタ７５と７６のベースに供
給される。

【００５６】上記の充放電電流のうちトランジスタ１６
に流れる電流成分は、上記のトランジスタ１２２のコレ
クタ電流に対して相補的にトランジスタ７５と７６のベ
ースに供給される。出力端子５の電圧は、トランジスタ
７５ベース電圧を帰還インピーダンス７と入力インピー
ダンス２７を介した負帰還により制御することで安定化
される。

【００５７】以上のようにカレントミラー回路を用いた
ことにより、トランジスタ１５のコレクタ電流が流れる
広い周波数帯域内において、出力の過渡応答特性を改善
できる。その際、トランジスタ１２１にも上記の充放電
電流が流れることによる消費電力の増加は、上記の各カ
レントミラー回路の入出力電流比を決めるインピーダン
ス１１６と１１８、１２３と１２５のそれぞれ比を適当
に設定することで抑制できる。

【００５８】また、トランジスタ１２０の消費電力低減
のため、そのコレクタには抵抗１２６を接続する。さら
に、トランジスタ１２０のベース側にミラー効果による
悪影響を及ぼさぬよう、抵抗１２６と並列にバイパスコ
ンデンサ１２７を付加する。ベース接地構成のトランジ
スタ３と４と１１９は、それぞれ前段との間でのカスコ
ード回路を構成してミラー効果を抑える働きをする。

【００５９】そして、ダイオード９０によりＡＢ級にバ
イアスされたトランジスタ７６のコレクタ電流から、抵
抗９９を介して端子１００よりカソード電流を検出する
ことができる。コンデンサ１２８は、上記の１２７と同
様のバイパスコンデンサである。また、上記の入力イン
ピーダンス２７と並列に抵抗１０５とコンデンサ１０６
の直列合成回路を付加することにより、増幅回路の周波
数帯域を拡大できる。図１３において、各トランジスタ
のベース抵抗９３と９４、１０７と１０８、１１１と１
１２は、寄生発振を抑える安定化抵抗である。

【００６０】以上、プッシュプル回路を用いてピーキン
グ用コンデンサの充放電を促進することにより広帯域化
を図った参考例について説明した。しかし、上述したピ
ーキング用の各コンデンサを、１００ＭＨｚにも至る高
周波信号に適用したり、高ゲインの容量性負荷駆動回路
に適用すべく容量値を増加する場合には、素子自体の直
列共振が問題となる。共振周波数前後での周波数特性の
急変に起因して、信号波形に歪を生じてしまうからであ
る。

【００６１】上記参考例に用いるピーキング用コンデン
サとして好適なコンデンサの具体例を図１４に示す。図
１４の（ａ）に示す回路を用いることにより、複数の直
列共振周波数の高い小容量のコンデンサ１３１から１３
３を並列接続して得られる端子１２９と１３０の間の並
列合成容量を、上記のピーキング用コンデンサとして用
いることができる。

【００６２】また、図１４の（ｂ）に示す貫通コンデン
サ１３４の取付け金具を端子１２９に、リード線端子１
３６と１３７を短絡して端子１３０に接続することによ
り上記のピーキング用コンデンサとして用いることがで
きる。なお貫通コンデンサというのは、パイプにリード
線を貫通させ、そのリード線とパイプとの間で容量を持
たせたものである。

【００６３】一般に貫通コンデンサはリード線の削減に
より、直列共振周波数が極めて高いという特徴を示す
が、図示したようにリード線を短絡することにより、さ
らに共振周波数を高めることができる。また、リード端
子側と取付け金具側のどちらの端子を交流接地点側に用
いてもよい。

【００６４】さらには、図１４の（ａ）に示したように
並列合成容量を用いてもよく、後述の図１４の（ｃ），
（ｄ）に示すように更なる高周波化も可能である。ま
た、貫通コンデンサを３端子コンデンサに置き換えて、
貫通コンデンサに対してと同様に、導通している端子間
を短絡した２端子回路をピーキング用コンデンサとして
用いた場合にも共振周波数を高めることができる。

【００６５】次に、直列共振周波数の近傍まで有効にピ
ーキングコンデンサとして動作させるためには、図１４
の（ｃ）に示すように、直列抵抗１３９を挿入して共振
の影響を抑えることができる。また、ピーキングを更に
高周波まで有効に施すためには、図１４の（ｄ）に示す
ように、コンデンサ１４０よりも共振周波数の高いコン
デンサ１４２を並列に付加する。

【００６６】さらに、貫通コンデンサの導通する二端子
の一方の端子と上記の導通する二端子以外の端子との間
に、上記の図１４の（ｃ）や（ｄ）の回路か或いはコン
デンサを接続し、上記の二端子のもう一方の端子と上記
の導通する二端子以外の端子との間の容量をピーキング
コンデンサとして用いた場合にも、上記と同様の効果が
得られる。

【００６７】この場合のピーキングコンデンサの具体例
を図１５に示す。図１６もピーキングコンデンサの別の
具体例を示す回路図であるので参照されたい。図１６で
ＴＥＣは３端子コンデンサを示す。

【００６８】以上を踏まえて、上述の第２の手段を用い
て、帰還インピーダンスを能動素子の低インピーダンス
端子に接続することにより、出力信号を電流信号として
広帯域に帰還可能とした本発明の一実施例を図１７に示
す。

【００６９】図１７においては、トランジスタ９のエミ
ッタに帰還インピーダンス７を接続することにより、出
力信号を広帯域電流信号としてトランジスタ９のコレク
タから正相で取り出すことができる。これは、トランジ
スタ９のエミッタのような低インピーダンス端子におい
ては、各種の寄生容量の影響による時定数の増大が抑え
られるからである。

【００７０】また、端子２からトランジスタ９のベース
に入力された信号は、上記の帰還された広帯域電流信号
から差引きされてトランジスタ９のコレクタから逆相に
取り出すことができる。トランジスタ９のコレクタから
得られた合成信号は、反転アンプ１４３にて増幅され端
子５から出力される。

【００７１】特に、反転アンプ１４３の出力形式が、出
力抵抗を用いずに相補型能動素子によるプッシュプル回
路のみから成るダイナミック負荷形式の場合に、本実施
例は好適である。なぜならば、後述するように、ダイナ
ミック負荷形式とすることにより高インピーダンスとな
った出力点に帰還インピーダンス７を接続することで、
さらなる広帯域化も可能となるからである。

【００７２】次に、図１７に示した上述の第２の手段
を、プッシュプル回路を備えた反転アンプを用いて実現
した実施例を図１８に示す。図１８において、反転アン
プはベースをコンデンサ３４を介して相互結合されたト
ランジスタ１６と３５から成るエミッタ接地回路より構
成され、その出力がトランジスタ７５と７６から成るＳ
ＥＰＰを介して端子５から出力される。

【００７３】その際、帰還インピーダンス７を介した負
帰還により出力は安定する。図１８においては、出力電
圧検出のための帰還インピーダンス７の接続点をトラン
ジスタ３５のコレクタに設けて後述するように広帯域化
を図っているが、出力電圧の現れる個所であれば帰還イ
ンピーダンス７の接続点はトランジスタ７５のエミッタ
や端子５なども可能である。

【００７４】また、トランジスタ９のエミッタと、交流
的接地点等と言った上記の出力電圧検出のための帰還イ
ンピーダンス７の接続点以外の個所との間に新たに信号
電流増強用インピーダンスを付加することにより、回路
全体の電圧ゲインを増加させることができる。バイパス
コンデンサ１４４は、トランジスタ７５と７６のベース
を強力に駆動するために、信号電流をバイアスインピー
ダンス９１を介さずに供給する。

【００７５】続いて、上述の第２の手段を用いてさらな
る広帯域化を可能とする実施例を図１９に示す。図１９
においては、帰還インピーダンス７の接続される能動素
子９の低インピーダンス端子に、信号電流源１４５から
端子２を介して電流信号を入力している。電流入力形式
とすることにより、上記の低インピーダンス端子におい
ては時定数が小さいという特徴をから、信号入力経路に
おける周波数帯域をも拡大できる。

【００７６】さらに、図１９においては、トランジスタ
９がベース接地形式により用いられていることから、入
力端子２に現れるミラー効果の影響を抑えることができ
る。また、図１９に示すように、信号電流源１４５を用
いた信号源１４６には、信号源インピーダンスを考慮す
るか、或いは電圧電流変換用の入力インピーダンス８を
直列挿入することにより、信号電圧源１を用いた信号源
１４７を適用できることは言うまでもない。反転アンプ
１４３には任意の方式の回路を適用可能であることも言
うまでもない。

【００７７】図１９に示した実施例に各種のピーキング
を施し、さらなる広帯域化を可能としたことを特徴とす
る実施例の骨格を図２０に示し、その実用的な回路を図
２１に示す。図２０において、１４３は反転アンプであ
り、図１０に示す回路を含む反転アンプから成ってい
る。

【００７８】図２１においては、図１に示した回路の動
作と同様に、入力信号がトランジスタ１４８と入力イン
ピーダンス８を介して電流変換された後、後段のアンプ
の負帰還作用により帰還インピーダンス７を介して増幅
された電圧に逆変換されて出力される。

【００７９】図示された各種のピーキングについて説明
する。コンデンサ１４９と抵抗１５０は上記の電流変換
の際に高域の周波数成分増強し、コイル１５２はトラン
ジスタ９と１２等の寄生容量に起因する帯域劣化を抑え
るための並列ピーキング素子である。同様に、コンデン
サ２１と１３８、１５９もピーキングコンデンサであ
る。コイル１６６と１６８及びダンピング抵抗１６７と
１６９は、トランジスタ７５と７６の寄生容量に起因す
る帯域劣化を抑えるための直列ピーキング素子である。

【００８０】次に、各種のバイアス用ダイオードについ
て説明する。ダイオード１５３はトランジスタ１２のバ
イアス用であると同時に、バイパスコンデンサ１５４を
併用することにより抵抗１１の抵抗値抑制により時定数
を削減し、広帯域化を図る効果もある。ツェナーダイオ
ード１５５は、バイパスコンデンサ１５７との相互作用
により、トランジスタ９のベースを交流的に接地する。
ダイオード１６０から１６２は、バイパスコンデンサ１
６３との相互作用により、トランジスタ１５と１６をＡ
Ｂ級にバイアスする。

【００８１】ＳＥＰＰを構成するトランジスタ１５と１
６に十分なバイアス電流を流すことにより、両トランジ
スタのスイッチングを高速化して、後段のベース接地ト
ランジスタ３と４の駆動能力の向上を図っている。ダイ
オード８４と８５及びバイアス抵抗１７０の働きによ
り、トランジスタ４はＡＢ級にトランジスタ２２はＣ級
にバイアスされる。

【００８２】ベース接地トランジスタ２２は、上述した
ようにピーキングコンデンサ２１の充放電を促進し、強
度のピーキングを可能とする。バイパスコンデンサ５４
と８６はトランジスタを交流的に接地する。ダイオード
９０と９２及びバイアス抵抗９１は、上述したようにト
ランジスタ７５と７６をＡＢ級にバイアスする。

【００８３】続いて、高インピ−ダンスを示す出力信号
検出部に帰還インピ−ダンスを接続した、上述の第３の
手段を用いた本発明の実施例の骨格を図２２に、その実
用的な回路を図２３に示す。図２２において、ＣＡはイ
ンピーダンス変換アンプであり、図２３におけるトラン
ジスタ７５，７６，抵抗９５，９６などから成るもので
ある。

【００８４】図２３においては、出力信号が現れると共
に、高インピ−ダンスを示すトランジスタ１６と３５の
コレクタの相互接続点に帰還インピーダンス７を接続
し、トランジスタ７５と７６から成るＳＥＰＰを介して
端子５の出力インピーダンスを低減している。

【００８５】従来の増幅回路においては、帰還インピー
ダンスの負荷効果を抑えるべく、図２３中の破線配線に
示すように、上記の帰還インピーダンス７を排除した後
に低インピーダンスの出力端子５に帰還インピーダンス
１７４を接続することが一般的であった。しかし、従来
のように高インピ−ダンスを示す出力点を残した場合に
増幅回路の開ループゲインの周波数特性は、その出力点
における極めて大きい時定数の影響により、図２４の
（ａ）の実線１７５に示すように低周波域のゲインが過
剰に増大してしまう。

【００８６】このように開ループゲインの高低差が著し
く大きい場合には、いかに負帰還を施してゲインの平坦
化を図ろうとも、図２４の（ａ）の破線１７６に示すよ
うに閉ループゲインの低周波域における増大は抑えきれ
ない。ところが本発明の実施例のように、高インピ−ダ
ンスを示す出力点に帰還インピーダンスを接続した場合
の開ループゲインの周波数特性は、その出力点における
時定数を適度に削減することができるため、図２４の
（ｂ）の実線１７７に示すように、低周波域のゲインを
必要最小限の大きさに抑制できる。

【００８７】従って、負帰還を施してゲインのさらなる
平坦化を図ることにより、図２４の（ｂ）の破線１７８
に示すように閉ループゲインの周波数特性は平坦化して
増幅回路の広帯域化が可能となる。

【００８８】また、図２３においては、トランジスタ７
５と７６から成るＳＥＰＰを用いて端子５の出力インピ
ーダンスを低減しているが、本発明においては上記のＳ
ＥＰＰを用いなくとも、電流増幅作用を有するエミッタ
フォロワ等のバッファアンプであれば適用可能であるこ
とは言うまでもない。さらに、上記のバッファアンプに
相当する手段を用いずに、帰還インピーダンスを接続す
る以前は高インピ−ダンスを示していた上記の出力点を
出力端子５に直接に接続しても良い。その場合に増幅回
路の出力インピーダンスは、負帰還の作用で低減する。

【００８９】以上のように高インピ−ダンスを示す出力
信号検出部に帰還インピ−ダンスを接続した回路例は、
既に図１３と図１８、図２１においても示した。本発明
を適用すると共に、ピーキングを強化した正相アンプの
実施例の骨格を図２５に、その実用的な回路を図２６に
示す。図２５において、ＣＡはインピーダンス変換アン
プであり、１４３は反転アンプである。

【００９０】図２６においては、帰還インピーダンス７
を介してトランジスタ１６のエミッタに直列帰還を施し
ているため、増幅回路の入力インピーダンスを高くする
ことができる。また、コンデンサ２１には、負帰還の安
定化のために周波数帯域を制限する働きがある。

【００９１】本実施例の直流ゲインは抵抗１７９と帰還
インピーダンス７の抵抗比により定まる。コンデンサ３
７とコイル１６６と１６８も上述した素子と同様にピー
キングのために用いられている。

【００９２】続いて、少ない素子数の回路構成を用い
て、電流信号を直流領域からプッシュプル形式で伝送す
ることによりに広帯域化を可能とした実施例の骨格を図
２７に、その実用的な回路を図２８に示す。

【００９３】図２８においては、入力端子２に現れた信
号電圧が直流領域からトランジスタ１６のベースに加え
られると共に、インピーダンス１８１を介してトランジ
スタ３５のベースにも加えられ、出力トランジスタの２
素子を用いるのみでプッシュプル動作が可能となる。

【００９４】この場合、入力信号の電流成分がインピー
ダンス回路網を介して、トランジスタ１６と３５のそれ
ぞれのベースに分流するとも考えられる。さらに、入力
端子２に現れた上記の信号電圧の高周波成分は、バイパ
スコンデンサ３４を介することにより、上記の直流成分
よりも強調されてトランジスタ３５のベースに加えられ
る。

【００９５】また、上記の出力トランジスタ１６と３５
のベース駆動電圧は、入力信号が電圧信号である場合の
ように振幅制限を被らない。従って、回路の開ループゲ
インのゲイン周波数帯域幅積は増加する。結果的に、信
号電流源１４５からの電流信号は帰還インピーダンス７
を介して広帯域に電圧変換されて出力端子５に現れる。
コンデンサ３２と３７はピーキング用素子であるが、削
除可能なことは言うまでもない。同様に、バイパスコン
デンサ３４を削除しても本発明の効果は得られることも
言うまでもない。

【００９６】さらに、図１９に示したように、信号電流
源１４５は入力インピーダンスを直列に接続した信号電
圧源に置き換えることもできる。また、電流信号を直流
領域から高周波領域まで効率良くプッシュプル形式で伝
送することにより、さらなる広帯域化を可能とした実用
的な実施例の骨格を図２９、図３０、図３１、図３２及
び図３３に示し、それらの実用的な回路を図３４に示
す。図３３において、１８３は集積回路を示す。

【００９７】図３４においては、電源１０が比較的に低
電圧の集積回路１８３の端子１９１に入力された電圧信
号を電流信号に変換後、ベース接地トランジスタ１８４
を介して電源電圧の高い増幅回路部に入力する。従っ
て、高電圧部との間にトランジスタ１８４を介在させる
事で、広帯域特性実現の容易な半導体集積回路１８３等
を耐電圧超過による破壊の心配なく使用できる。

【００９８】増幅回路部においては、図２８と同様に、
上記の電流信号が帰還インピーダンス７を介して出力電
圧信号に変換される。その際に上記の電流信号が、高周
波で増大する出力トランジスタ１６と３５のベース駆動
電流として浪費されることなく、効率的に帰還インピー
ダンス７に供給されるようにトランジスタ１８５と１８
６から成るＳＥＰＰを用いている。

【００９９】上記のＳＥＰＰのバイアスを設定するため
にダイオード４８と４９及び抵抗１９８と１９９を用い
ると共に、上記の信号電流をバイパスして安定したバイ
アス電圧を得るためにコンデンサ５０を用いる。また、
トランジスタ１８５と１８６から成るＳＥＰＰの出力電
圧を、インピーダンス１８０と１８７及び１８２と１８
９を介して分圧することにより、出力トランジスタ１６
と３５のそれぞれのベース駆動電圧を得ている。

【０１００】バイパスコンデンサ１８８と１９０は、高
周波における上記のベース駆動電圧を増強する。各トラ
ンジスタのベースに直列挿入されている抵抗１９５と１
９６と１９７、１１２、２００、９３、９４が発振防止
のための安定化抵抗であることは言うまでもない。

【０１０１】次に、上述の図１３にも示した「ダイヤモ
ンド回路」を広帯域信号に適用可能とする実施例を図３
５に示す。図３５中のトランジスタ２０２と２０３は後
段のトランジスタ７５と７６から成るＳＥＰＰを駆動す
るエミッタフォロワ回路であると同時に、トランジスタ
７５と７６のバイアス設定回路の働きを兼ね備える。

【０１０２】しかし、従来の「ダイヤモンド回路」にお
いては図１３に示した前段のエミッタフォロワ回路を構
成するトランジスタ１０９と１１０のそれぞれのベース
・コレクタ間寄生容量の和が入力容量となり、高周波に
おいてはバッファアンプとして本来必要な高入力インピ
ーダンスが得られなくなる。

【０１０３】特に「ダイヤモンド回路」の前段がダイナ
ミック負荷形式に代表されるような比較的に出力インピ
ーダンスの高い回路の場合には、負荷が重くなることに
より十分な周波数帯域が確保できなくなることが多い。
本実施例を示す図３５においては、前段のエミッタフォ
ロワ回路を構成するトランジスタ２０２と２０３のそれ
ぞれのコレクタを後段のＳＥＰＰの出力に接続すること
により、バッファアンプとして本来必要な高入力インピ
ーダンスを確保している。

【０１０４】つまり、前段のエミッタフォロワ回路を構
成するトランジスタのコレクタに、ベースに入力された
信号とほぼ等しい信号を加えることにより、それらのベ
ース・コレクタ間寄生容量に流れる電流を抑制して入力
容量を低減している。また、図３５に示した実施例の特
徴としては、バイアス用電圧源２０１とエミッタ抵抗９
５と９６の作用により、後段のＳＥＰＰをＡ級或いはＡ
Ｂ級にバイアスして構成トランジスタ７５と７６に十分
なバイアス電流を流すことができ、高速広帯域化が可能
なことである。

【０１０５】また、逆にバイアス用電圧源２０１の極性
を反転して後段のＳＥＰＰをＣ級にバイアスし、回路の
消費電力を削減することもできる。上記のバイアス設定
の精度向上や安定化を図るためには、図示したようにト
ランジスタ２０２と２０３を定電流源２０４と２０５に
よってバイアスすることが好ましい。しかし、上記の定
電流源２０４と２０５が抵抗やその他のインピーダンス
に置き換え可能であることは言うまでもない。

【０１０６】また、大振幅動作時や静電気放電時、負荷
の受像管の管内放電時などにトランジスタ７５と７６、
２０２、２０３のベース・エミッタ間に耐圧を越える逆
電圧が印加されぬように、各トランジスタのベース・エ
ミッタ間に保護ダイオードを並列付加できることも言う
までもない。

【０１０７】図３６は、図３５の実施例の変形であるの
で参照されたい。次に本発明の「ダイヤモンド回路」を
増幅回路の終段のバッファアンプに適用した実施例を図
３７に示す。

【０１０８】図３７においても、回路の負帰還動作によ
り、端子２に入力された電流信号は帰還インピーダンス
７を介して出力電圧信号に変換される。図３７において
も前段のエミッタフォロワ回路を構成するトランジスタ
２０２と２０３のそれぞれのコレクタを、後段のＳＥＰ
Ｐの出力であるトランジスタ７６と７５のエミッタにそ
れぞれ接続している。

【０１０９】また、図３７に示す実施例の特徴は、トラ
ンジスタ２０２と２０３のそれぞれのエミッタをコンデ
ンサ２０６を介して接続することにより、後段のＳＥＰ
Ｐを構成するトランジスタ７６と７５の駆動能力を向上
していることである。トランジスタ７６と７５のベース
は両者ともに、出力電圧信号の立上り時と立ち下がり時
にはそれぞれトランジスタ２０３と２０２によって駆動
される。

【０１１０】また、安定化抵抗２０７をコンデンサ２０
６に直列接続することにより、トランジスタ２０２と２
０３のエミッタを結合したことによる発振は抑えられ
る。同様に、ベース抵抗２１２と２１３もトランジスタ
２０２と２０３の発振を抑える。また、図３５に示した
実施例に関する説明と同様に、ダイオード２１０と２１
１はトランジスタ２０２と２０３を保護するために用い
られている。さらに、後段のＳＥＰＰを構成するトラン
ジスタ７６と７５のバイアス用抵抗９１は、ダイオード
等の定電圧素子や回路に置き換えたり、バイパスコンデ
ンサを並列に付加できることも言うまでもない。

【０１１１】図３８は、図３７の実施例の骨格を示す回
路図であるので参照されたい。続いて、さらなる広帯域
化の可能な本発明の「ダイヤモンド回路」の実施例を図
３９に示す。

【０１１２】図３９においては、前段のエミッタフォロ
ワ回路を構成するトランジスタ２０２と２０３のベース
間をバイアス用電圧源を介さずに接続できる。従って、
「ダイヤモンド回路」の入力端子に接続される素子数を
最大限に削減できるため、バッファアンプとして本来必
要な高入力インピーダンスが得られる。

【０１１３】その上、コイル２１４とダンピング抵抗２
１５から成る単一のピーキング回路を用いることにより
さらなる広帯域化が図れる。また、エミッタフォロワ回
路を構成するトランジスタ２０２と２０３のそれぞれの
コレクタには、バイパスコンデンサ２２０とトランジス
タ２２１及びバイパスコンデンサ２１７とトランジスタ
２１８を介して入力にほぼ等しい信号を加えることによ
り、入力インピーダンスの増加を図っている。

【０１１４】その際、バイアス用インピーダンス２１６
と２１９のそれぞれに電流源２０４と２０５の電流を流
してトランジスタ２０２と２０３のベース・コレクタ間
のバイアス電圧を設定することにより、トランジスタ２
０２と２０３の飽和を防ぐとともに寄生容量自体の低減
とトランジェント周波数の高周波化を図る。上記の電流
源２０４と２０５は、バイアス電流さえ流せるものであ
れば抵抗等の任意の素子や回路に代替可能である。

【０１１５】同様に、バイアス用インピーダンス２１６
と２１９もバイアス電圧を発生できるものであればダイ
オードや電圧源回路等の任意の素子や回路に代替可能で
ある。また、後段のＳＥＰＰを構成するトランジスタ７
５と７６のそれぞれのベースを、トランジスタ２１８と
２２１のどちらかのベースにそれぞれ接続することによ
り、上記のトランジスタ７５と７６のバイアス電流を任
意に設定可能であることは言うまでもない。

【０１１６】さらなる高速広帯域化を可能とした、本発
明の「ダイヤモンド回路」の実施例を図４０に示す。本
実施例においては、前段のエミッタフォロワ回路を構成
するトランジスタのそれぞれのエミッタを、後段のＳＥ
ＰＰを構成するトランジスタのうちそれぞれに同極性の
素子のベースに接続することにより、負荷の駆動能力を
向上している。

【０１１７】図４０中の上記の前段のエミッタフォロワ
回路を構成するトランジスタ２０２と２０３のエミッタ
は、それぞれに結合コンデンサ２２２と２２３を介して
同極性のトランジスタ７６と７５に接続されている。そ
れぞれのベース抵抗９４と９３は、上述のごとく安定化
抵抗であるため比較的に低い値に抑えられている。上記
の縦続接続された２組の同極性トランジスタ２０２と７
６及び２０３と７５においては、それぞれに信号電圧の
立ち下がり時と立上り時に両者のエミッタ電流を順方向
に増大させることにより、負荷の駆動速度を最大限に高
めることができる。

【０１１８】ここで、トランジスタ２０２と２０３のエ
ミッタ間の結合は直流伝達用のインピーダンス２２４と
２２５を介在させることにより、後段の駆動能力に支障
を来すことなく抑制できる。また、図３９に示した実施
例と同様に、本実施例においても入力端子に接続される
素子数を最大限に削減できるため、バッファアンプとし
て本来必要な高入力インピーダンスが得られる。

【０１１９】また、インピーダンス２１６と２２６及び
２１９と２２７が、トランジスタ７５と７６のバイアス
電流設定とトランジスタ２０３と２０２のコレクタバイ
アス電圧設定のために用いられていることは言うまでも
ない。さらに、バイパスコンデンサ２１７と２２０が削
除可能なことも言うまでもない。

【０１２０】また、図４０においては、トランジスタ２
０２のコレクタをトランジスタ７６のエミッタから外し
て接地点等の交流的接地点に接続して、トランジスタ２
０３のコレクタをトランジスタ７５のエミッタから外し
て電源２４の陽極等の交流的接地点に接続しても、上記
の高速化効果が得られることは言うまでもない。図４１
は、かかる実施例を示す回路図である。また図４２は、
図３９の実施例の骨格を示す回路図であるので参照され
たい。

【０１２１】最後に、コイルを用いた直並列ピーキング
回路を使用した本発明の実施例を図４４及び図４５にそ
れぞれに示す。本実施例の特徴は、従来は電力消費を伴
う抵抗を新たに付加することで施されていたダンピング
を、コンデンサを介して既存の出力抵抗を用いて施すよ
うにすることで広帯域化を可能とした点にある。

【０１２２】図４３は、従来のエミッタ接地増幅回路を
示す回路図であるが、このエミッタ接地増幅回路の出力
周波数帯域は、出力抵抗３３と負荷容量６を含むトラン
ジスタ１６のコレクタ側の容量から求まる出力側の時定
数に反比例することにより制限される。そこで、上記の
出力周波数帯域を拡大すべく上記のコレクタ側容量との
間で並列共振を生じる並列ピーキング用コイル７４と、
直列共振を生じる直列ピーキング用コイル１０２を図示
したように挿入することが、従来は一般的であった。

【０１２３】直列ピーキング用コイル１０２は、図中の
回路から一度外した後に、コイル７４の出力抵抗３３に
接続されていない方の端子にトランジスタ１６のコレク
タを接続して、トランジスタ１６のコレクタと出力端子
５との間に直列挿入することもできる。増幅回路の周波
数特性の平坦化を図る際には、上記のコイル７４の共振
に対しては出力抵抗３３によるダンピングがおのずと働
くためインダクタンスを調整するのみで済むが、コイル
１０２に対してはダンピング抵抗１０３を並列に付加す
る必要がある。

【０１２４】しかし、上記の周波数特性の平坦化と帯域
拡大を両立させた場合には、上記の抵抗１０３における
共振エネルギー消費の影響から共振のＱを低減して出力
周波数帯域を十分に拡大することができない。図４４に
示す本発明の実施例においては、相互に接続した並列ピ
ーキング用のコイル７４と直列ピーキング用のコイル１
０２の、上記の相互接続されていない方の端子間に結合
用のコンデンサ２２８を並列接続する。

【０１２５】コンデンサ２２８を介して既存の出力抵抗
３３にトランジスタ１６の出力信号電流を流せることに
加え、上記の直列共振のダンピングにも出力抵抗３３を
併用できることから、本実施例においては広帯域化が可
能となる。また、直列ピーキング用のコイル１０２は図
４３の場合と同様に、図中の回路から一度外した後に、
コイル７４の出力抵抗３３に接続されていない方の端子
にトランジスタ１６のコレクタを接続して、トランジス
タ１６のコレクタと出力端子５との間に直列挿入するこ
ともできる。

【０１２６】この場合にも、相互に接続した並列ピーキ
ング用のコイル７４と直列ピーキング用のコイル１０２
の、上記の相互接続されていない方の端子間に結合用の
コンデンサ２２８を並列接続することにより、上記と同
様の効果が得られる。

【０１２７】さらには、図４４に示した回路構成に加え
て、コイル７４と１０２の接続点と出力端子５の間にも
う一つの直列ピーキング用コイルを直列に挿入すること
ができる。その場合は、直列ピーキング用コイルを分割
することに相当し、トランジスタ１６のコレクタ側の寄
生容量と負荷容量の比率に対応したピーキングの最適化
が可能となる。

【０１２８】また図４５に見られるように、ベースを交
流的に接地してエミッタに信号を入力するベース接地ト
ランジスタ３を、トランジスタ１６の後段に挿入して
も、同様の効果が得られることは述べるまでもない。

【０１２９】図４６は、図２７の実施例において、広帯
域増幅回路の周辺を導体板ＬＰにより遮蔽して、広帯域
増幅回路からの不要輻射を抑制するようにした実施例を
示す回路図であるので参照されたい。

【０１３０】以上、能動素子にトランジスタを用いて実
施例を説明してきたがＦＥＴ等の半導体素子や真空管等
の任意の能動素子も適用可能であることは言うまでもな
い。また、各能動素子や電圧源、電流源の極性も反転可
能であることも言うまでもない。

【０１３１】負荷に受像管を想定した場合には、モノク
ロ−ムディスプレイや投写形ディスプレイ、オシロスコ
−プに用いられる単色管や、カラ−ディスプレイ等に用
いられ複数の駆動電極を有するカラ−受像管、或いはプ
ラズマ表示板や液晶表示板等の任意の表示素子の使用が
可能である。

【０１３２】また、駆動電極としては、カソ−ドや各グ
リッド、アノ−ド等の信号の入力されるあらゆる種類の
電極が考えられる。さらに、本発明の実施例は、受像管
に限らず任意の負荷を駆動する一般の広帯域信号増幅回
路や信号を扱う任意の信号処理回路への適用が可能であ
る。

【０１３３】

【発明の効果】以上に述べたように、本発明によれば、
消費電力を増大することなく大振幅広帯域信号の出力が
可能な広帯域増幅回路を提供することができる。従っ
て、本発明を用いることにより、ＣＡＤ／ＣＡＭ用のコ
ンピュタディスプレイ等に適用可能な帯域５０ＭＨｚか
ら３００ＭＨｚ程度、出力振幅３０Ｖから５０Ｖ程度の
広帯域大振幅な受像管駆動回路を、消費電力を抑えた小
規模の回路形態により実現することができる。そのた
め、増幅回路全体のシールド板で覆い遮蔽することが容
易となり、不要輻射の低減が図れる。

【図面の簡単な説明】

【図１】本発明の広帯域増幅回路の基本的な考え方を示
す回路図である。

【図２】従来の容量性負荷駆動回路を示す回路図であ
る。

【図３】本発明の参考例を示す回路図である。

【図４】本発明の他の参考例を示す回路図である。

【図５】本発明の別の基本参考例を示す回路図である。

【図６】本発明の他の基本参考例を示す回路図である。

【図７】本発明の更に別の基本参考例を示す回路図であ
る。

【図８】本発明の実用的な参考例を示す回路図である。

【図９】本発明の参考例に用い得る各種の素子及び回路
を示す回路図である。

【図１０】本発明の更に他の参考例の骨格を示す回路図
である。

【図１１】本発明の実用的な参考例を示す回路図であ
る。。

【図１２】本発明の別の実施例の骨格を示す回路図であ
る。

【図１３】本発明の実用的な参考例を示す回路図であ
る。

【図１４】本発明の参考例としての広帯域増幅回路にお
いて用いるピーキング用コンデンサの具体例を示す回路
図である。

【図１５】本発明の参考例としての広帯域増幅回路にお
いて用いる別のピーキング用コンデンサの具体例を示す
回路図である。

【図１６】本発明の参考例としての広帯域増幅回路にお
いて用いる他のピーキング用コンデンサの具体例を示す
回路図である。

【図１７】本発明の一実施例を示す回路図である。

【図１８】本発明の実用的な実施例を示す回路図であ
る。

【図１９】本発明の別の一実施例を示す回路図である。

【図２０】本発明の他の実施例の骨格を示す回路図であ
る。

【図２１】本発明の実用的な実施例を示す回路図であ
る。

【図２２】本発明の別の実施例の骨格を示す回路図であ
る。

【図２３】本発明の実用的な実施例を示す回路図であ
る。

【図２４】本発明の実施例の効果を示す特性図である。

【図２５】本発明の他の実施例の骨格を示す回路図であ
る。

【図２６】本発明の実用的な実施例を示す回路図であ
る。

【図２７】本発明の更に別の実施例の骨格を示す回路図
である。

【図２８】本発明の実用的な実施例を示す回路図であ
る。

【図２９】本発明の更に他の実施例の骨格を示す回路図
である。

【図３０】本発明の更に他の実施例の骨格を示す回路図
である。

【図３１】本発明の更に他の実施例の骨格を示す回路図
である。

【図３２】本発明の更に他の実施例の骨格を示す回路図
である。

【図３３】本発明の更に他の実施例の骨格を示す回路図
である。

【図３４】本発明の実用的な実施例を示す回路図であ
る。

【図３５】本発明の更に別の実施例の骨格を示す回路図
である。

【図３６】本発明の更に別の実施例の骨格を示す回路図
である。

【図３７】本発明の実用的な実施例の骨格を示す回路図
である。

【図３８】本発明の別の実施例の骨格を示す回路図であ
る。

【図３９】本発明の実用的な実施例を示す回路図であ
る。

【図４０】本発明の実用的な実施例を示す回路図であ
る。

【図４１】本発明のなお更に別の実施例の骨格を示す回
路図である。

【図４２】本発明のなお更に別の実施例の骨格を示す回
路図である。

【図４３】従来のエミッタ接地増幅回路を示す回路図で
ある。

【図４４】本発明の実施例を示す回路図である。

【図４５】本発明の実施例を示す回路図である。

【図４６】本発明の他の実施例を示す回路図である。

【図４７】各極性のトランジスタとＦＥＴとの対応した
回路を示す回路図である。

【符号の説明】

１…信号電圧源、２…入力端子、３…出力トランジスタ
（ＮＰＮ）、４…出力トランジスタ（ＰＮＰ）、５…出
力端子、６…負荷容量、７…帰還インピーダンス。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 木藤 浩二 神奈川県横浜市戸塚区吉田町292番地 株式会社日立製作所映像メディア研究所 内 (72)発明者 大沢 通孝 神奈川県横浜市戸塚区吉田町292番地 株式会社日立製作所映像メディア研究所 内 (56)参考文献 特開 昭47−33551（ＪＰ，Ａ) 特開 昭49−129464（ＪＰ，Ａ) 特開 昭50−139621（ＪＰ，Ａ) 特開 昭51−7820（ＪＰ，Ａ) 特開 昭51−52727（ＪＰ，Ａ) 特開 昭51−113409（ＪＰ，Ａ) 特開 昭52−127049（ＪＰ，Ａ) 特開 昭55−143861（ＪＰ，Ａ) 特開 昭57−164602（ＪＰ，Ａ) 特開 昭57−164604（ＪＰ，Ａ) 特開 昭57−164605（ＪＰ，Ａ) 特開 昭57−165768（ＪＰ，Ａ) 特開 昭57−165769（ＪＰ，Ａ) 特開 昭58−25785（ＪＰ，Ａ) 特開 昭58−114512（ＪＰ，Ａ) 特開 昭58−202607（ＪＰ，Ａ) 特開 昭59−206（ＪＰ，Ａ) 特開 昭59−160302（ＪＰ，Ａ) 特開 昭60−5693（ＪＰ，Ａ) 特開 昭60−12872（ＪＰ，Ａ) 特開 昭62−222704（ＪＰ，Ａ) 特開 昭63−26105（ＪＰ，Ａ) 特開 平１−186006（ＪＰ，Ａ) 特開 平１−216692（ＪＰ，Ａ) 特開 平２−280407（ＪＰ，Ａ) 特開 平３−45088（ＪＰ，Ａ) 特開 平３−204291（ＪＰ，Ａ) 特開 平３−222594（ＪＰ，Ａ) 特開 平４−156001（ＪＰ，Ａ) 特開 平５−63460（ＪＰ，Ａ) 特開 平５−236499（ＪＰ，Ａ) 実開 昭48−29744（ＪＰ，Ｕ) 実開 昭55−36605（ＪＰ，Ｕ) 実開 昭56−19914（ＪＰ，Ｕ) 実開 昭57−69315（ＪＰ，Ｕ) 実開 昭61−75673（ＪＰ，Ｕ) 実開 昭63−113376（ＪＰ，Ｕ) 実開 昭63−131273（ＪＰ，Ｕ) 実開 平１−91385（ＪＰ，Ｕ) 実開 平３−20586（ＪＰ，Ｕ) 実公 昭53−42044（ＪＰ，Ｙ１) 米国特許4446443（ＵＳ，Ａ) 米国特許4879522（ＵＳ，Ａ) 西独国特許出願公開2646386（ＤＥ, Ａ１) (58)調査した分野(Int.Cl.⁷，ＤＢ名) H03F 1/00 - 1/56 H03F 3/00 - 3/44 H03F 3/50 - 3/52 H04N 5/50 - 5/63 H04N 9/44 - 9/78 ＰＣＩ（ＤＩＡＬＯＧ) ＷＰＩ（ＤＩＡＬＯＧ)

Claims (13)

(57)【特許請求の範囲】
1. 【請求項１】 トランジスタを含む増幅回路において、 該トランジスタのべース又はゲートを第１の電極、エミ
   ッタ又はソースを第２の電極、コレクタ又はドレインを
   第３の電極とするとき、 入力側にその第１の電極を接続した前記トランジスタの
   第２の電極に帰還インピーダンスの一方の端子を接続
   し、前記帰還インピーダンスのもう一方の端子を出力側
   に接続すると共に、反転アンプの出力側にも接続し、前
   記反転アンプの入力側を前記トランジスタの第３の電極
   に接続して成ることを特徴とする広帯域増幅回路。
2. 【請求項２】 第１のトランジスタを含む増幅回路にお
   いて、前記第１の トランジスタのべース又はゲートを第１の電
   極、エミッタ又はソースを第２の電極、コレクタ又はド
   レインを第３の電極とするとき、 前記第１のトランジスタの第２の電極に入力側を接続す
   ると共に帰還インピーダンスの一方の端子を接続し、前
   記帰還インピーダンスのもう一方の端子を出力側に接続
   すると共に、反転アンプの出力側に接続し、前記反転ア
   ンプの入力側に前記第１のトランジスタの第３の電極を
   接続して成ることを特徴とする広帯域増幅回路。
3. 【請求項３】 請求項２に記載の広帯域増幅回路におい
   て、前記反転アンプが、プッシュプル回路を含み、 該プッシ
   ュプル回路を構成する第２及び第３の、二つのトランジ
   スタのべース又はゲートを第１の電極、エミッタ又はソ
   ースを第２の電極、コレクタ又はドレインを第３の電極
   とするとき、入力側にピーキング用コンデンサの一方の
   端子を接続し、該ピーキング用コンデンサの他方の端子
   を第２のトランジスタの第２の電極に接続すると共に、
   前記ピーキング用コンデンサの他側を前記第２のトラン
   ジスタと逆極性の第３のトランジスタの第２の電極に接
   続し、前記第２のトランジスタの第１の電極と前記第３
   のトランジスタの第１の電極とを相互に接続し、前記第
   ２のトランジスタの第３の電極を出力側に接続して成る
   広帯域増幅回路を含むことを特徴とする広帯域増幅回
   路。
4. 【請求項４】 帰還インピーダンスを反転アンプの入力
   端子と出力端子との間に接続し、前記反転アンプの出力
   端子をインピーダンス変換アンプを介して出力側に接続
   し、前記反転アンプの入力端子を入力側として成ること
   を特徴とする広帯域増幅回路。
5. 【請求項５】 トランジスタを含む増幅回路において、 該トランジスタのべース又はゲートを第１の電極、エミ
   ッタ又はソースを第２の電極、コレクタ又はドレインを
   第３の電極とするとき、 入力側にその第１の電極を接続した前記トランジスタの
   第２の電極に帰還インピーダンスの一方の端子を接続
   し、前記トランジスタの第３の電極に、反転アンプを介
   して、前記帰還インピーダンスの他方の端子を接続し、
   前記帰還インピーダンスの他方の端子にインピーダンス
   変換アンプの入力端子を接続し、前記インピーダンス変
   換アンプの出力端子を出力側に接続して成ることを特徴
   とする広帯域増幅回路。
6. 【請求項６】 第１のトランジスタと第２のトランジス
   タを含む増幅回路において、前記第１及び第２の トランジスタのべース又はゲートを
   第１の電極、エミッタ又はソースを第２の電極、コレク
   タ又はドレインを第３の電極とするとき、 入力側に、前記第１のトランジスタの第１の電極を接続
   し、かつ前記第１のトランジスタと逆極性の第２のトラ
   ンジスタの第１の電極を接続すると共に、帰還インピー
   ダンスの一方の端子をも接続し、前記第１のトランジス
   タの第３の電極と前記第２のトランジスタの第３電極と
   を相互に接続すると共に、前記帰還インピーダンスの他
   方の端子をも接続し、前記第１のトランジスタの第３の
   電極と前記第２のトランジスタの第３の電極と前記帰還
   インピーダンスの他方の端子との相互接続点を出力側に
   接続して成ることを特徴とする広帯域増幅回路。
7. 【請求項７】 第１のトランジスタと第２のトランジス
   タを含む増幅回路において、前記第１及び第２のトランジスタ のべース又はゲートを
   第１の電極、エミッタ又はソースを第２の電極、コレク
   タ又はドレインを第３の電極とするとき、 入力側と、第１のトランジスタの第１の電極と、の間を
   抵抗から成る第１の直流結合回路を介して接続し、かつ
   入力側と、前記第１のトランジスタと逆極性の第２のト
   ランジスタの第１の電極と、の間を抵抗から成る第２の
   直流結合回路を介して接続すると共に、帰還インピーダ
   ンスの一方の端子を入力側に接続し、前記第１のトラン
   ジスタの第３の電極と前記第２のトランジスタの第３電
   極とを相互に接続すると共に、前記帰還インピーダンス
   の他方の端子をも接続し、前記第１のトランジスタの第
   ３の電極と前記第２のトランジスタの第３の電極と前記
   帰還インピーダンスの他方の端子との相互接続点を出力
   側に接続して成ることを特徴とする広帯域増幅回路。
8. 【請求項８】 第１のトランジスタと第２のトランジス
   タを含む増幅回路において、前記第１及び第２の トランジスタのべース又はゲートを
   第１の電極、エミッタ又はソースを第２の電極、コレク
   タ又はドレインを第３の電極とするとき、 入力側と、第１のトランジスタの第１の電極と、の間を
   バッファアンプと抵抗から成る第１の直流結合回路を介
   して接続し、かつ入力側と、前記第１のトランジスタと
   逆極性の第２のトランジスタの第１の電極と、の間を前
   記バッファアンプと抵抗から成る第２の直流結合回路を
   介して接続すると共に、帰還インピーダンスの一方の端
   子を入力側に接続し、前記第１のトランジスタの第３の
   電極と前記第２のトランジスタの第３電極とを相互に接
   続すると共に、前記帰還インピーダンスの他方の端子を
   も接続し、前記第１のトランジスタの第３の電極と前記
   第２のトランジスタの第３の電極と前記帰還インピーダ
   ンスの他方の端子との相互接続点を出力側に接続して成
   ることを特徴とする広帯域増幅回路。
9. 【請求項９】 請求項８に記載の広帯域増幅回路におい
   て、前記入力側に信号電流源を接続したことを特徴とす
   る広帯域増幅回路。
10. 【請求項１０】 請求項９に記載の広帯域増幅回路にお
    いて、前記信号電流源を、第１の電極を接地する構成と
    した第３のトランジスタを介して、前記入力側に接続す
    ることを特徴とする広帯域増幅回路。
11. 【請求項１１】 請求項１０に記載の広帯域増幅回路に
    おいて、前記信号電流源が集積回路により構成されたこ
    とを特徴とする広帯域増幅回路。
12. 【請求項１２】 請求項７に記載の広帯域増幅回路にお
    いて、前記２つの抵抗が２つのレベルシフト回路で構成
    されることを特徴とする広帯域増幅回路。
13. 【請求項１３】 請求項８に記載の広帯域増幅回路にお
    いて、前記２つの抵抗が２つのレベルシフト回路で構成
    されることを特徴とする広帯域増幅回路。