JPH0450700Y2 - - Google Patents

Info

Publication number
JPH0450700Y2
JPH0450700Y2 JP9916686U JP9916686U JPH0450700Y2 JP H0450700 Y2 JPH0450700 Y2 JP H0450700Y2 JP 9916686 U JP9916686 U JP 9916686U JP 9916686 U JP9916686 U JP 9916686U JP H0450700 Y2 JPH0450700 Y2 JP H0450700Y2
Authority
JP
Japan
Prior art keywords
transistor
voltage
circuit
collector
video signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP9916686U
Other languages
English (en)
Other versions
JPS635773U (ja
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP9916686U priority Critical patent/JPH0450700Y2/ja
Publication of JPS635773U publication Critical patent/JPS635773U/ja
Application granted granted Critical
Publication of JPH0450700Y2 publication Critical patent/JPH0450700Y2/ja
Expired legal-status Critical Current

Links

Landscapes

  • Picture Signal Circuits (AREA)

Description

【考案の詳細な説明】 [考案の目的] (産業上の利用分野) 本考案は、映像増幅用トランジスタと受像管と
の間にインピーダンス整合用の出力バツフア回路
を介装して高域特性を改善した映像信号出力回路
に係り、特に上記増幅用トランジスタのコレクタ
電流の変化により特性が劣化されることのないよ
うにした映像信号出力回路に関する。
(従来の技術) テレビジヨン受像機等のCRT装置における映
像信号出力回路の一例を第3図に示す。第3図の
回路は、映像信号処理回路1からの映像信号を増
幅用トランジスタ2のベースに入力し、そのコレ
クタからの出力をプツシユプル接続された第1、
第2のトランジスタ3,4を含む出力バツフア回
路5を介してCRT6のカソードに供給している。
上記出力バツフア回路5は、CRT6のカソー
ドの持つ入力容量を打消し、映像信号の広帯域化
を実現するためのものである。なお、上記増幅用
トランジスタ2のエミツタは抵抗R1、及びコン
デンサC1からなる並列ピーキング回路を介して
基準電位点に接続され、コレクタは抵抗R2を介
して電圧源端子7に接続される。また、出力バツ
フア回路5は、第1、第2のトランジスタ3,4
のベースを共通接続し、これらのベースに上記増
幅用トランジスタ2からの信号を入力するととも
に、エミツタ同士を共通に結合して、その接続点
より抵抗R3を介してCRT6のカソードに信号
を導いている。なお、第1のトランジスタ3は
NPN形を用いコレクタが上記電圧源端子7に接
続され、第2のトランジスタ4はPNP形を用い
コレクタが基準電位点に接続されている。
第3図の回路における出力バツフア回路5の働
きを説明するため、第4図を参照する。
第4図は出力バツフア回路5を設けない場合の
構成を示す。この第4図の場合、高域遮断周波数
fhは、 fh=1/2πC・R2 …(1) ここでCはCRT6の入力容量(第4図点線参
照)、増幅用トランジスタ2のコレクタ出力容量、
及び浮遊容量の総和である。したがつて、第4図
の回路を広帯域化するためには、(1)式における
C,R2の値を小さくすれば良い。
出力バツフア回路5は、上記容量Cを与える要
素のうち、CRT6の入力容量を小さくすること
によつて、高域遮断周波数を高くしている。この
場合、第1、第2トランジスタ3,4の入力容
量、及び増幅用トランジスタ2のコレクタ出力容
量は、CRT6の入力容量等に比べてはるかに小
さいものであるから、等価的にCの値を小さくす
ることができるわけである。
ところが、第3図の回路は、増幅用トランジス
タ2の動作電流が所定量流れている状態(白レベ
ルの信号を増幅するとき)では出力バツフア回路
5の共通ベース点の電圧が電圧源端子Vccの供給
電圧より充分に低くなるので、かなりの高域改善
効果を示すが、増幅用トランジスタ2がカツトオ
フ領域に近いような領域で動作する黒レベル信号
を増幅する場合には、共通ベース点の電位が高く
なり、例えば第5図の実線にて示すように、白レ
ベルから黒レベルに変化するときの特性が劣化す
るという欠点が有つた。第5図は受像管6のカソ
ード入力波形を示し、増幅用トランジスタ2の動
作電流に応じて共通ベース点の電圧が変化する
と、点線にて示す理想波形の場合より、白レベル
から黒レベルに変化するときの所要時間tfが長く
なり、これによる波形鈍りは、画像の劣化を起こ
す。なお、黒レベルから白レベルに変化するとき
の所要時間trには影響はない。
上記のような波形鈍りの原因は、増幅用トラン
ジスタ2の動作電流が小さいときは、出力バツフ
ア回路5の共通ベース点の電位が高いので、第1
のトランジスタ3のコレクタ・エミツタ間電圧
VCEが小さくなることによつて、第6図に示す
VCE対コレクタ電流Ic特性より、第1のトラン
ジスタ3の電流増幅率hFEが低下するためであ
る。なお、第6図はコレクタ・ベース間電圧VCE
の変化(15[V],10[V],5[V])に対するトラ
ンジスタのhFE−Ic特性の変化を示す特性図であ
る。
(考案が解決しようとする問題点) このように、第3図の回路は増幅用トランジス
タ2のコレクタ電流の大きさに従つて出力バツフ
ア回路5における第1のトランジスタ3の電流増
幅率hFEが変化するため、トランジスタ3のコレ
クタ電流が減少してCRT6のカソードに供給さ
れる映像信号波形が白レベルから黒レベルに変化
するときに劣化し、プツシユプル増幅回路の持つ
広帯域特性が損われるという問題があつた。増幅
用トランジスタ2は、カツトオフ状態、もしくは
それに近い状態まで動作状態が変化するので、こ
のような場合には映出される画像の劣化は免れな
かつた。
本考案は上記問題点を除去し、出力バツフア回
路における広帯域特性を増幅用トランジスタのコ
レクタ電流の変化に拘らず維持できる映像信号出
力回路の提供を目的とする。
[考案の構成] (問題点を解決するための手段) 本考案は、第1の電圧源からの電圧により動作
する映像信号増幅用トランジスタと、エミツタが
共通に結合されたプツシユプル接続された第1、
第2トランジスタを含み、上記増幅用トランジス
タのコレクタからの映像信号を上記第1、第2の
トランジスタの各ベース点に入力し、上記共通エ
ミツタより受像管のカソードに出力信号を供給す
る回路とを具備し、上記プツシユプル接続に対す
る電源電圧として上記第1の電圧源からの電圧よ
り高い電圧を供給することで、増幅用トランジス
タのコレクタ電流の大小にかかわらず、出力バツ
フア回路の広帯域特性を保つようにしたことを特
徴とする。
(作用) 映像信号出力回路においては、CRTのカソー
ドの持つ入力容量に影響されることなく映像信号
を広帯域でCRTに供給するために、増幅用トラ
ンジスタとCRTカソードとの間に出力バツフア
回路が設けられる。この場合、上記増幅用トラン
ジスタのコレクタ電流の大小により、出力バツフ
ア回路の広帯域特性が変化するので、本考案は、
増幅用トランジスタと出力バツフア回路とを別々
の電圧源で駆動し、出力バツフア回路を構成する
トランジスタの電流増幅率の低下を阻止し、広帯
域特性を保持することができる。
(実施例) 以下本考案を図示の実施例について説明する。
第1図は本考案にかかる映像信号出力回路の一
実施例を示す回路図である。なお、本実施例の説
明において第5図の波形図も参照する。
第1図において、第3図と同一の機能部分には
同一符号を記し、第3図と異なる構成は、増幅用
トランジスタ2と出力バツフア回路5とをそれぞ
れ別の電圧源からの電圧で駆動するようにしたも
のである。
即ち、映像信号処理回路1からの信号を増幅す
る増幅用トランジスタ2は、エミツタが抵抗R
1、及びコンデンサC1からなる並列回路を介し
て基準電位点に接続されるとともに、コレクタは
抵抗R2を介して第1の電圧源Vcc1からの電圧
が印加されるようになつている。また、出力バツ
フア回路5は、プツシユプル構成された第1、第
2のトランジスタ3,4のうち、第2のトランジ
スタ4のコレクタは基準電位点に接続し、第1の
トランジスタ3のコレクタは、上記第1の電圧源
Vcc1の供給電圧より高い電圧を供給する第2の
電圧源Vcc2に接続されている。
なお、上記構成はCRT6の1つのカソードに
対する回路であり、他の2軸についての構成は省
略してある。
以上のように構成された映像信号出力回路によ
れば、例えば矩形波の映像信号が増幅用トランジ
スタ2のベースに入力した場合、白レベルの期間
には増幅用トランジスタ2のコレクタ電流が多く
流れるために、第1のトランジスタ3のコレク
タ・エミツタ間電圧VCEも大きくとれ、プツシユ
プル増幅による広帯域特性を損うことなく、且つ
CRT6のカソード入力容量打消し効果も充分に
達成される。
また、白レベルから黒レベルに変るときには、
増幅用トランジスタ2のコレクタ電流が減少して
共通ベース点の電位が上昇するが、第2の電圧源
Vcc2の供給する電圧が第1の電圧源Vcc1の供
給する電圧より高いために、その分、第3図の場
合より第1のトランジスタ3のベースとコレクタ
との電位差が大きくなり、第1のトランジスタ3
のコレクタ・エミツタ間電圧VCEは、電流増幅率
を低下させることのない範囲での変化に制限され
る。これにより、第1のトランジスタ3のコレク
タ電流は、増幅用トランジスタ2のコレクタ電流
の大小による影響を受けなくなり、出力バツフア
回路5は充分な広帯域特性を実現するものであ
る。第5図の点線にて示す波形は、理想的カソー
ド波形の例であるが、上記のごとく第2の電圧源
Vcc2の供給電圧を第1の電圧源Vcc1の供給電
圧より大きくした場合には、上記理想波形に近い
入力波形が得られる。
第2図は本考案の他の実施例を示し、その特徴
とする点は、第1、第2トランジスタ3,4のベ
ース間にダイオード7を配設したものである。こ
のダイオード7は、第1、第2トランジスタ3,
4のベース・エミツタ間電圧を、その順方向電圧
で規制し、第1図の実施例より高域遮断周波数改
善性能を更に良好にしている。
[考案の効果] 以上説明したように本考案によれば、増幅用ト
ランジスタのコレクタ電流が変化しても、出力バ
ツフア回路の広帯域特性が劣化されるということ
がなく、高画質の映像をデイスプレイする効果が
ある。
【図面の簡単な説明】
第1図は本考案に係る映像信号増幅回路の一実
施例を示す回路図、第2図は他の実施例を示す回
路図、第3図及び第4図は従来の映像信号増幅回
路を示す回路図、第5図はカソード入力波形を従
来と本実施例について示す動作説明図、第6図は
トランジスタの特性を示す特性図である。 2……増幅用トランジスタ、3,4……第1、
第2のトランジスタ、5……出力バツフア回路、
6……CRT、Vcc1……第1の電圧源、Vcc2…
…第2の電圧源。

Claims (1)

  1. 【実用新案登録請求の範囲】 第1の電圧源からの電圧がコレクタに供給さ
    れ、ベースに映像信号が供給され、コレクタより
    増幅された映像信号を取出すようにした増幅用ト
    ランジスタと、 エミツタが共通に結合されてプツシユプル接続
    された第1、第2トランジスタを含み、上記増幅
    用トランジスタのコレクタからの映像信号を上記
    第1、第2のトランジスタの各ベース点に入力
    し、上記共通エミツタより受像管のカソードに出
    力信号を供給する回路であつて、上記プツシユプ
    ル接続に対する電源電圧として上記第1の電圧源
    からの電圧より高い電圧が供給されて成る出力バ
    ツフア回路とを具備したことを特徴とする映像信
    号出力回路。
JP9916686U 1986-06-30 1986-06-30 Expired JPH0450700Y2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9916686U JPH0450700Y2 (ja) 1986-06-30 1986-06-30

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9916686U JPH0450700Y2 (ja) 1986-06-30 1986-06-30

Publications (2)

Publication Number Publication Date
JPS635773U JPS635773U (ja) 1988-01-14
JPH0450700Y2 true JPH0450700Y2 (ja) 1992-11-30

Family

ID=30967796

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9916686U Expired JPH0450700Y2 (ja) 1986-06-30 1986-06-30

Country Status (1)

Country Link
JP (1) JPH0450700Y2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH024627U (ja) * 1988-06-21 1990-01-12

Also Published As

Publication number Publication date
JPS635773U (ja) 1988-01-14

Similar Documents

Publication Publication Date Title
US4587495A (en) Cascode amplifier with an improved biasing arrangement
KR100269007B1 (ko) 증폭회로
US6417734B1 (en) High-frequency amplifier circuit with negative impedance cancellation
JP3116884B2 (ja) 光受信器用トランスインピーダンスアンプ
JPH0450700Y2 (ja)
US4727336A (en) Wide band low power loss video amplifier
JP2543971B2 (ja) 広帯域の、高速ビデオ増幅器
US4858015A (en) Video display driver coupling circuit
US5680173A (en) Kinescope driver apparatus
EP1046282B1 (en) Display driver apparatus
JP3686131B2 (ja) 電子ビーム偏向用の装置
US5416442A (en) Slew rate enhancement circuit for class A amplifier
JP3129704B2 (ja) 広帯域増幅回路
JP2796348B2 (ja) 出力回路
JP3348754B2 (ja) 増幅回路、陰極線管駆動装置および表示装置
US6424324B1 (en) Display driver apparatus
US6265908B1 (en) Low voltage balun circuit
JPH0121643B2 (ja)
JP3058900B2 (ja) 走査速度変調回路
JPS6017192B2 (ja) 垂直偏向回路
JP3833089B2 (ja) 可変利得増幅器
JP2831718B2 (ja) ボルテージフォロワ回路
JP2848390B2 (ja) 出力回路
JP2633291B2 (ja) ブランキング回路
JPH04103266A (ja) テレビジョン受像機のcrtカソードドライブ回路