JP3833089B2 - 可変利得増幅器 - Google Patents
可変利得増幅器 Download PDFInfo
- Publication number
- JP3833089B2 JP3833089B2 JP2001272988A JP2001272988A JP3833089B2 JP 3833089 B2 JP3833089 B2 JP 3833089B2 JP 2001272988 A JP2001272988 A JP 2001272988A JP 2001272988 A JP2001272988 A JP 2001272988A JP 3833089 B2 JP3833089 B2 JP 3833089B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- voltage
- emitter
- gain amplifier
- variable
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Picture Signal Circuits (AREA)
- Control Of Amplification And Gain Control (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、集積回路で用いられる利得の制御が可能な可変利得増幅器に関するものである。特に、デジタル衛星放送受信用集積回路に用いられる可変利得増幅器に関するものである。
【０００２】
【従来の技術】
従来の可変利得増幅器の構成を図１０に示す。入力電圧信号ＶIN1を入力する端子がＮＰＮ型の入力トランジスタＱ１のベースに接続され、入力電圧信号ＶIN2を入力する端子がＮＰＮ型の入力トランジスタＱ２のベースに接続される。入力トランジスタＱ１のエミッタと入力トランジスタＱ２のエミッタとは抵抗ＲＥ１を介して接続される。また、入力トランジスタＱ１のエミッタは定電流ＩCを出力する定電流源１を介して接地され、トランジスタＱ２のエミッタは定電流ＩCを出力する定電流源２を介して接地される。
【０００３】
入力トランジスタＱ１のコレクタにＮＰＮ型トランジスタＱ３とＮＰＮ型トランジスタＱ４のエミッタが共通に接続される。また、トランジスタＱ２のコレクタにＮＰＮ型トランジスタＱ５とＮＰＮ型トランジスタＱ６のエミッタが共通に接続される。
【０００４】
定電圧ＶCCが供給される端子に、抵抗ＲＬ１の一端、トランジスタＱ４のコレクタ、トランジスタＱ５のコレクタ、及び抵抗ＲＬ２の一端が共通に接続される。そして、抵抗ＲＬ１の他端にトランジスタＱ３のコレクタ及び出力電圧信号ＶOU1を出力する端子が接続され、抵抗ＲＬ２の他端にトランジスタＱ６のコレクタ及び出力電圧信号ＶOUT2を出力する端子が接続される。
【０００５】
基準電圧ＶB1が供給される端子に、トランジスタＱ３のベースとトランジスタＱ６のベースとが共通に接続される。また、制御電圧ＶC1が供給される端子に、トランジスタＱ４のベースとトランジスタＱ５のベースとが共通に接続される。
【０００６】
次に、図１０に示した従来の可変利得増幅器の動作について説明する。入力電圧信号Ｖin1及びＶin2のレベルが小さいときは制御電圧ＶC1を小さくして、トランジスタＱ４及びＱ５のベース電位に対してトランジスタＱ３及びＱ６のベース電位を高くする。そうすると、トランジスタＱ４及びＱ５にはほとんど電流が流れず、入力トランジスタのコレクタ電流の大部分がトランジスタＱ３及びＱ６に流れるため出力負荷抵抗ＲＬ１及びＲＬ２に大きな電流が流れ、利得が大きくなる。
【０００７】
一方、入力信号Ｖin1及びＶin2のレベルが大きいときは制御電圧ＶC1を大きくして、トランジスタＱ４及びＱ５のベース電位に対してトランジスタＱ３及びＱ６のベース電位を低くする。そうすると、入力トランジスタのコレクタ電流の大部分がトランジスタＱ４及びＱ６に流れ、トランジスタＱ３及びＱ６にはほとんど電流が流れないため出力負荷抵抗ＲＬ１及びＲＬ２に流れる電流が少なくなり、利得が小さくなる。したがって、従来の可変利得増幅器の制御電圧ＶC1に対する利得特性曲線Ｔ１は図１１のようになる。なお、図１１中のＶth1は、従来の可変利得増幅器が利得減衰動作を開始する制御電圧ＶC1の閾値を示している。
【０００８】
【発明が解決しようとする課題】
可変利得増幅器をデジタル衛星放送システムや地上波放送システムに用いた場合、入力電圧信号ＶIN1及びＶIN2は数百ＭＨｚ〜数ＧＨｚ程度の高周波信号になる。そして、デジタル衛星放送システムや地上波放送システムでは、通常６０ｄＢ以上の高入力ダイナミックレンジが要求される。
【０００９】
しかしながら、図１０に示した従来の可変利得増幅器では、高周波信号入力時にトランジスタＱ３及びＱ６のコレクタ−エミッタ間の寄生容量（数十ｆＦ程度）を介してリーク電流が流れてしまう。その結果、利得減衰が飽和してしまい、高周波信号入力時の制御電圧ＶC1に対する可変利得増幅器の利得の特性曲線Ｔ２は図１２のようになる。
【００１０】
このように図１０に示した従来の可変利得増幅器では高周波信号入力時に利得を十分に減衰することができないため、デジタル衛星放送システムや地上波放送システムにおいて要求される高入力ダイナミックレンジ特性を満たすことができないという問題点があった。
【００１１】
本発明は、上記の問題点に鑑み、高周波数信号入力時においても十分な利得減衰量を確保することができる可変利得増幅器を提供することを目的とする。
【００１２】
【課題を解決するための手段】
上記目的を達成するために、本発明に係る可変利得増幅器においては、ベース間に差動入力電圧が印加される第１のトランジスタ及び第２のトランジスタを有する第１の差動増幅回路と、前記第１のトランジスタのコレクタにエミッタが共通接続される第３のトランジスタ及び第４のトランジスタを有し、前記第１のトランジスタで増幅された信号を前記第３のトランジスタ及び前記第４のトランジスタのベース間電圧に応じて減衰して出力する第２の差動増幅回路と、前記第２のトランジスタのコレクタにエミッタが共通接続される第５のトランジスタ及び第６のトランジスタを有し、前記第２のトランジスタで増幅された信号を前記第５のトランジスタ及び前記第６のトランジスタのベース間電圧に応じて減衰して出力する第３の差動増幅回路と、前記第１のトランジスタの動作状態を制御する第１の制御手段と、前記第２のトランジスタの動作状態を制御する第２の制御手段と、を備え、利得が所定値未満のときに、前記第１の制御手段が、前記第３のトランジスタを流れる電流が利得の減少に応じて小さくなるように、前記第１のトランジスタの動作状態を制御し、前記第２の制御手段が、前記第６のトランジスタを流れる電流が利得の減少に応じて小さくなるように、前記第２のトランジスタの動作状態を制御し、利得が所定値以上のときに、前記第１の制御手段が、前記第１のトランジスタの動作状態の制御を停止し、前記第２の制御手段が、前記第２のトランジスタの動作状態の制御を停止する構成とする。
【００１３】
また、前記第１の制御手段が前記第１のトランジスタの動作を活性状態からオフ状態まで連続して制御し、前記第２の制御手段が前記第２のトランジスタの動作を活性状態からオフ状態まで連続して制御するようにしてもよい。
【００１４】
また、前記第１の制御手段が前記第１のトランジスタの動作を活性状態からオフ状態まで段階的に制御し、前記第２の制御手段が前記第２のトランジスタの動作を活性状態からオフ状態まで段階的に制御するようにしてもよい。
【００１５】
また、外部から入力される第１の制御信号に基づいて前記第１の制御手段が前記第１のトランジスタのエミッタ電位を制御し、外部から入力される第２の制御信号に基づいて前記第２の制御手段が前記第２のトランジスタのエミッタ電位を制御するようにしてもよい。さらに、前記第１の制御手段が、前記第１のトランジスタのエミッタにエミッタが接続され、ベースに印加される前記第１の制御信号に応じたエミッタ電流を送出する第７のトランジスタからなり、前記第２の制御手段が、前記第２のトランジスタのエミッタにエミッタが接続され、ベースに印加される前記第２の制御信号に応じたエミッタ電流を送出する第８のトランジスタからなるようにしてもよい。
【００１７】
【発明の実施の形態】
本発明の一実施形態について図面を参照して説明する。本発明に係る第一実施形態の可変利得増幅器の構成を図１に示す。なお、図１０と同一の部分には同一の符号を付し、説明を省略する。ＮＰＮ型トランジスタＱ７のエミッタが入力トランジスタＱ１のエミッタに、ＮＰＮ型トランジスタＱ８のエミッタが入力トランジスタＱ２のエミッタに、それぞれ接続される。そして、定電圧ＶCCが供給される端子に、トランジスタＱ７のコレクタ及びトランジスタＱ８のコレクタが接続される。さらに、サブ制御電圧ＶC2が供給される端子に、トランジスタＱ７のベース及びトランジスタＱ８のベースが接続される。
【００１８】
ここで、説明を簡略化するために、全てのトランジスタのベース−エミッタ間電圧が等しいと仮定しその値をＶBEとする。また、サブ制御電圧ＶC2を設定する際に入力電圧信号の交流成分は考慮しないものとする。
【００１９】
基準電圧ＶB1と入力電圧信号ＶIN1及びＶIN2に含まれる直流バイアス電圧ＶB2との間に（１）式の関係が成り立つように、基準電圧ＶB1及び直流バイアス電圧ＶB2の値を設定する。
ＶB2≦ＶB1−ＶBE…（１）
したがって、トランジスタＱ４及びＱ５に電流が流れ始める制御電圧ＶC1の閾値をＶth1とし、トランジスタＱ７及びＱ８に電流が流れ始めるサブ制御電圧ＶC2の閾値をＶth2とすると、（２）式が成り立つ。
Ｖth2＜Ｖth1…（２）
【００２０】
そこで、サブ制御電圧ＶC2を（３）式のように設定する。ただし、α＞Ｖth1−Ｖth2である。これにより、トランジスタＱ７及びトランジスタＱ８に電流が流れ始めるときの制御電圧ＶC1の値が、トランジスタＱ４及びトランジスタＱ５に電流が流れ始めるときの制御電圧ＶC1の値より大きくなる。
ＶC2＝ＶC1−α…（３）
【００２１】
（３）式のようにサブ制御電圧ＶC2を設定すると、高周波信号入力時における制御電圧ＶC1に対する利得特性曲線Ｔ３は図２のようになる。なお、利得特性曲線Ｔ２は、図１２に示した高周波信号入力時における従来の可変利得増幅器の利得特性曲線である。
【００２２】
ＶC1＜Ｖth1の領域では、トランジスタＱ３及びＱ６に入力トランジスタから出力される電流のほとんど全てが流れ、トランジスタＱ４及びＱ５には電流がほとんど流れない。このとき、ＶC2＜Ｖth2のためトランジスタＱ７及びＱ８には電流がほとんど流れない。したがって、ＶC1＜Ｖth1の領域では利得は最大となる。
【００２３】
また、Ｖth1＜ＶC1＜Ｖth2＋αの領域では、トランジスタＱ４及びＱ５が動作してトランジスタＱ４及びＱ５に電流が流れる。その電流値は制御電圧ＶC1の増加に応じて増加するので、利得は制御電圧ＶC1の増加に応じて低下する。このとき、ＶC2＜Ｖth2のためトランジスタＱ７及びＱ８には電流がほとんど流れない。
【００２４】
したがって、ＶC1＜Ｖth2＋αの領域では、第一実施形態の可変増幅器の利得特性曲線Ｔ３は、従来の可変利得増幅器の利得特性曲線Ｔ２と一致する。
【００２５】
一方、Ｖth2＋α＜ＶC1の領域では、トランジスタＱ３及びＱ６の動作がＯＦＦ状態になるので、トランジスタＱ３及びＱ６に流れる電流は寄生容量を介してリークする電流のみとなる。また、Ｖth2＜ＶC2となるのでトランジスタＱ７及びＱ８が動作してトランジスタＱ７及びＱ８に電流が流れる。その電流値は制御電圧ＶC1の増加に応じて増加するので、入力トランジスタＱ１及びＱ２に流れる電流が制御電圧ＶC1の増加に応じて減少する。このため、入力トランジスタＱ１及びＱ２のコレクタに出力される信号のレベルは制御電圧ＶC1の増加に応じて低下する。その結果、トランジスタＱ３及びＱ６の寄生容量によってリークする信号のレベルが制御電圧ＶC1の増加に応じて小さくなる。これにより、第一実施形態の可変増幅器は高周波信号入力時においても十分な利得減衰量を得ることができる。
【００２６】
なお、制御電圧ＶC1を十分大きくすると、トランジスタＱ７及びＱ８を飽和状態にすることができる。これにより、入力トランジスタＱ１及びＱ２のコレクタに出力される信号を、入力トランジスタの寄生容量によりリークする信号レベル分まで小さくすることができる。
【００２７】
また、上述した（３）式のαの値は通常、Ｖth2＋αの値が従来の利得増幅器において高周波信号入力時に利得減少が飽和し始める制御電圧の値付近になるように設定される（図２参照）が、αの値をそれより小さく設定してもよい。
【００２８】
αの値を変えた場合の制御電圧ＶC1に対する利得特性を図３に示す。利得特性曲線Ｔ５はα＝α1のときの利得特性曲線を、利得特性曲線Ｔ４はα＝α2のときの利得特性曲線を、利得特性曲線Ｔ３はα＝α3のときの利得特性曲線を、それぞれ示している。ただし、α1＜α2＜α3であり、α＝α3のときにＶth2＋αの値が高周波信号入力時に利得減少が飽和し始める制御電圧の値付近になるものとする。図３から明らかなように、αの値が小さいほど高い利得値から急峻にトランジスタＱ７及びＱ８の動作による利得の減衰が起こる。すなわち、αの値を小さくすると、制御電圧ＶC1に対する利得減衰量が切り替わる利得の値を高くすることができるとともに、切り替わり後の制御電圧ＶC1に対する利得減衰量を大きくすることができる。
【００２９】
上述した実施形態ではサブ制御電圧ＶC2を制御電圧ＶC1に応じて（３）式の関係を満たすように連続的に変化させたが、図４に示すようにサブ制御電圧ＶC2を制御電圧ＶC1に応じてＶth2＋α＜ＶC1の領域でステップ状に変化させてもよい。このようなステップ状に変化するサブ制御電圧ＶC2を用いると、トランジスタＱ７及びＱ８が段階的に制御される。これにより、制御電圧ＶC1に対する利得特性は図５に示すようになる。
【００３０】
サブ制御電圧ＶC2を制御電圧ＶC1に応じて（３）式の関係を満たすように連続的に変化させた場合と同様に、高周波信号入力時においても十分な減衰量を得ることが可能になる。また、αの値を小さくすると、制御電圧ＶC1に対する利得減衰量が切り替わる利得の値を高くすることができるとともに、切り替わり後の制御電圧ＶC1に対する利得減衰量を大きくすることができる。
【００３１】
さらに、サブ制御電圧ＶC2を制御電圧ＶC1に応じて（３）式の関係を満たすように連続的に変化させなくてよいので、サブ制御電圧ＶC2の生成が容易になる。また、ＶC1＜Ｖth2＋αの領域において、サブ制御電圧ＶC2を零にすることができる。なお、Ｖth2＋α＜ＶC1の領域において、制御電圧ＶC1のステップ幅を小さくすればするほど、図３に示した利得特性曲線に近いなめらかな利得特性曲線が得られる。
【００３２】
次に、本発明に係る第二実施形態の可変利得増幅器について説明する。第二実施形態の可変利得増幅器の構成を図６に示す。なお、図１０と同一の部分には同一の符号を付し、説明を省略する。
【００３３】
定電圧ＶCCが供給される端子に、可変抵抗３の一端及び可変抵抗４の一端が接続される。また、可変抵抗３の他端が入力トランジスタＱ１のエミッタに、可変抵抗４の他端が入力トランジスタＱ２のエミッタに、それぞれ接続される。
【００３４】
可変抵抗３及び４の抵抗値は制御電圧ＶC1によって制御される。制御電圧ＶC1に対する可変抵抗３及び４の抵抗値特性を図７に示す。なお、可変抵抗３の抵抗値特性と可変抵抗器４の抵抗値特性は同一とする。そして、（４）式の関係を満たすように可変抵抗３及び４の最大抵抗値Ｒmaxを設定する。ただし、（４）式中のＩp（Ｒmax）は可変抵抗３及び４の抵抗値がＲmaxのときに可変抵抗３及び４に流れる電流の電流値である。
ＶCC−Ｒmax×Ｉp（Ｒmax）≪ＶB2−ＶBE …（４）
【００３５】
可変抵抗３及び４の最大抵抗値Ｒmaxを（４）式の関係を満たすように設定することによって、制御電圧ＶC1が小さいときに入力トランジスタＱ１及びＱ２のエミッタ電位がＶB2−ＶBEよりも大きくなることを防止できる。したがって、制御電圧ＶC1が小さいとき、すなわちＶC1＜Ｖth2＋αの領域で、入力トランジスタＱ１及びＱ２に流れる電流が減少することはない。
【００３６】
一方、Ｖth2＋α＜ＶC1の領域では、制御電圧ＶC1の増加に応じて可変抵抗Ｒ３及びＲ４の抵抗値が急激に減少するので、可変抵抗器Ｒ３及びＲ４に流れる電流の電流値が制御電圧ＶC1の増加に応じて急激に増加する。その結果、入力トランジスタＱ１及びＱ２に流れる電流が制御電圧ＶC1の増加に応じて減少し、入力トランジスタＱ１及びＱ２のコレクタに出力される信号レベルが制御電圧ＶC1の増加に応じて低下するので、トランジスタＱ３及びＱ６の寄生容量によってリークする信号のレベルが制御電圧ＶC1の増加に応じて小さくなる。
【００３７】
これにより、第二実施形態の可変利得増幅器は第一実施形態の可変利得増幅器と同一の利得特性を得ることができる。すなわち、第二実施形態の可変利得増幅器は高周波信号入力時においても十分な利得減衰量を確保することができる。
【００３８】
次に、本発明に係る第三実施形態の可変利得増幅器について説明する。第三実施形態の可変利得増幅器の構成を図８に示す。なお、図１０と同一の部分には同一の符号を付し、説明を省略する。
【００３９】
可変電圧源５の正極側は入力トランジスタＱ１のエミッタに接続され、可変電圧源５の負極側は接地される。また、可変電圧源６の正極側は入力トランジスタＱ２のエミッタに接続され、可変電圧源６の負極側は接地される。
【００４０】
可変電圧源５及び６の出力電圧はサブ制御電圧ＶC2によって制御される。また、サブ制御電圧ＶC2と制御電圧ＶC1との間には上述した（３）式の関係が成り立つとする。ただし、第一実施形態の可変利得増幅器と異なり、（３）式中のＶth2は可変電圧源５及び６から電流が流れ始めるサブ制御電圧ＶC2の閾値とする。
【００４１】
制御電圧ＶC1に対する可変電圧源５及び６の出力電圧特性を図９に示す。なお、可変電圧源５の出力電圧特性と可変電圧源６の出力電圧特性は同一とする。
【００４２】
ＶC1＜Ｖth2＋αの領域では、可変電圧源５及び６の出力電圧がＶB2−ＶBEであり、入力トランジスタのエミッタ電位もＶB2−ＶBEのままであるので、入力トランジスタＱ１及びＱ２に流れる電流が減少することはなく、入力可変電圧源５及び６から電流は送出されない。
【００４３】
一方、Ｖth2＋α＜ＶC1の領域では、制御電圧ＶC1の増加に応じて可変電圧源５及び６の出力電圧が急激に増加し、それに伴い入力トランジスタのエミッタ電位も増加する。その結果、入力トランジスタＱ１及びＱ２に流れる電流が制御電圧ＶC1の増加に応じて減少するともに、その減少分を補うために可変電圧源５及び６から電流が送出される。このため入力トランジスタＱ１及びＱ２のコレクタに出力される信号レベルが制御電圧ＶC1の増加に応じて低下するので、トランジスタＱ３及びＱ６の寄生容量によってリークする信号のレベルが制御電圧ＶC1の増加に応じて小さくなる。
【００４４】
これにより、第三実施形態の可変利得増幅器は第一実施形態の可変利得増幅器と同一の利得特性を得ることができる。すなわち、第三実施形態の可変利得増幅器は高周波信号入力時においても十分な利得減衰量を確保することができる。
【００４５】
また、上述した実施形態では、サブ制御電圧ＶC2を設定する際に入力電圧信号ＶIN1及びＶIN2の交流成分を考慮しなかったが、実際には例えば入力電圧信号ＶIN1を交流成分に直流バイアス電圧を加えた信号とし入力電圧信号ＶIN2を直流バイアス電圧のみの信号とした場合、トランジスタＱ７、可変抵抗３、又は可変電圧源５には入力電圧信号ＶIN1の交流成分に応じてサブ制御電圧ＶC2を補正した電圧ＶC2’を入力し、トランジスタＱ８、可変抵抗４、又は可変電圧源６にはサブ制御電圧ＶC2を入力する構成にするとよい。
【００４６】
また、上述した第一〜第三実施形態の可変利得増幅器は抵抗を介して二つの入力トランジスタのエミッタ同士を接続する構成としたが、本発明はこれに限定されることはなく、例えば二つの入力トランジスタのエミッタを一つの定電流源に共通に接続する可変利得増幅器において入力トランジスタのエミッタ接続ノードに電圧を供給する可変電圧源を設ける構成としてもよい。このような可変電圧源を設けることで入力トランジスタのエミッタ電位を制御することができる。これにより、入力トランジスタのコレクタ電流を小さくすることができるので、高周波信号入力時においても十分な利得減衰量を確保することができる。
【００４７】
【発明の効果】
本発明によると、ベース間に差動入力電圧が印加される入力トランジスタが第１のトランジスタ及び第２のトランジスタであって、第１のトランジスタの動作状態を制御する第１の制御手段と、第２のトランジスタの動作状態を制御する第２の制御手段と、を備えるので、入力トランジスタのコレクタに出力される信号レベルを減衰させて、第２の差動増幅器及び第３の差動増幅器に設けられる利得減衰動作時にカットオフ動作をするトランジスタの寄生容量によるリーク電流のレベルを小さくすることができる。これにより、高周波信号入力時においても十分な利得減衰量を確保することができる。
【００４８】
また、本発明によると、第１の制御手段が第１のトランジスタの動作を活性状態からオフ状態まで連続して制御し、第２の制御手段が第２のトランジスタの動作を活性状態からオフ状態まで連続して制御するので、なめらかな利得特性曲線を得ることができる。
【００４９】
また、本発明によると、第１の制御手段が第１のトランジスタの動作を活性状態からオフ状態まで段階的に制御し、第２の制御手段が第２のトランジスタの動作を活性状態からオフ状態まで段階的に制御するので、第１及び第２の制御手段を制御する制御信号の生成が容易になる。
【００５０】
また、本発明によると、外部から入力される第１の制御信号に基づいて第１の制御手段が第１のトランジスタのエミッタ電位を制御し、外部から入力される第２の制御信号に基づいて第２の制御手段が第２のトランジスタのエミッタ電位を制御するので、入力トランジスタのコレクタ電流を制御できる。したがって、入力トランジスタのコレクタに出力される信号レベルを減衰させて、第２の差動増幅器及び第３の差動増幅器に設けられる利得減衰動作時にカットオフ動作をするトランジスタの寄生容量によるリーク電流のレベルを小さくすることができる。これにより、高周波信号入力時においても十分な利得減衰量を確保することができる。
【００５１】
また、本発明によると、第１の制御手段が、第１のトランジスタのエミッタにエミッタが接続され、ベースに印加される第１の制御信号に応じたエミッタ電流を送出する第７のトランジスタからなり、第２の制御手段が、第２のトランジスタのエミッタにエミッタが接続され、ベースに印加される第２の制御信号に応じたエミッタ電流を送出する第８のトランジスタからなるので、第１の制御手段及び第２の制御手段が簡単な回路構成で実現できる。
【００５２】
また、本発明によると、利得が所定値未満のときに、第１の制御手段が、第３のトランジスタを流れる電流が利得の減少に応じて小さくなるように、第１のトランジスタの動作状態を制御し、第２の制御手段が、第６のトランジスタを流れる電流が利得の減少に応じて小さくなるように、第２のトランジスタの動作状態を制御し、利得が所定値以上のときに、第１の制御手段が、第１のトランジスタの動作状態の制御を停止し、第２の制御手段が、第２のトランジスタの動作状態の制御を停止する。このため、利得が所定の値以上の場合は第２の差動増幅回路及び第３の差動増幅回路のみが利得減衰動作を行い、利得が所定の値未満の場合は第２の差動増幅回路及び第３の差動増幅回路に加えて第１の制御手段及び第２の制御手段も利得減衰動作を行う。これにより、第２の差動増幅回路に設けられ及び第３の差動増幅回路にそれぞれ設けられる差動対トランジスタのベース間に印加される電圧に対する利得減衰量を、利得が所定の値未満の場合と利得が所定の値以上の場合とで切り替えることができる。
【図面の簡単な説明】
【図１】 本発明に係る第一実施形態の可変利得増幅器の構成を示す図である。
【図２】 第一実施形態の可変利得増幅器の利得特性を示す図である。
【図３】 サブ制御電圧の設定を変更した場合の第一実施形態の可変利得増幅器の利得特性を示す図である。
【図４】 サブ制御電圧をステップ状に変化させる場合の制御電圧とサブ制御電圧との関係を示す図である。
【図５】 ステップ状に変化させるサブ制御電圧の設定を変更した場合の第一実施形態の可変利得増幅器の利得特性を示す図である。
【図６】 本発明に係る第二実施形態の可変利得増幅器の構成を示す図である。
【図７】 第二実施形態の可変利得増幅器が備える可変抵抗の抵抗値特性を示す図である。
【図８】 本発明に係る第三実施形態の可変利得増幅器の構成を示す図である。
【図９】 第三実施形態の可変利得増幅器が備える可変電圧源の出力電圧特性を示す図である。
【図１０】 従来の可変利得増幅器の構成を示す図である。
【図１１】 従来の可変利得増幅器の利得特性を示す図である。
【図１２】 高周波信号入力時における従来の可変利得増幅器の利得特性を示す図である。
【符号の説明】
１、２ 定電流源
３、４ 可変抵抗
５、６ 可変電圧源
Ｑ１、Ｑ２ 入力トランジスタ
Ｑ３〜Ｑ８ トランジスタ
ＶB1 基準電圧
ＶC1 制御電圧
ＶC2 サブ制御電圧
ＶIN1、ＶIN2 入力電圧信号
【発明の属する技術分野】
本発明は、集積回路で用いられる利得の制御が可能な可変利得増幅器に関するものである。特に、デジタル衛星放送受信用集積回路に用いられる可変利得増幅器に関するものである。
【０００２】
【従来の技術】
従来の可変利得増幅器の構成を図１０に示す。入力電圧信号ＶIN1を入力する端子がＮＰＮ型の入力トランジスタＱ１のベースに接続され、入力電圧信号ＶIN2を入力する端子がＮＰＮ型の入力トランジスタＱ２のベースに接続される。入力トランジスタＱ１のエミッタと入力トランジスタＱ２のエミッタとは抵抗ＲＥ１を介して接続される。また、入力トランジスタＱ１のエミッタは定電流ＩCを出力する定電流源１を介して接地され、トランジスタＱ２のエミッタは定電流ＩCを出力する定電流源２を介して接地される。
【０００３】
入力トランジスタＱ１のコレクタにＮＰＮ型トランジスタＱ３とＮＰＮ型トランジスタＱ４のエミッタが共通に接続される。また、トランジスタＱ２のコレクタにＮＰＮ型トランジスタＱ５とＮＰＮ型トランジスタＱ６のエミッタが共通に接続される。
【０００４】
定電圧ＶCCが供給される端子に、抵抗ＲＬ１の一端、トランジスタＱ４のコレクタ、トランジスタＱ５のコレクタ、及び抵抗ＲＬ２の一端が共通に接続される。そして、抵抗ＲＬ１の他端にトランジスタＱ３のコレクタ及び出力電圧信号ＶOU1を出力する端子が接続され、抵抗ＲＬ２の他端にトランジスタＱ６のコレクタ及び出力電圧信号ＶOUT2を出力する端子が接続される。
【０００５】
基準電圧ＶB1が供給される端子に、トランジスタＱ３のベースとトランジスタＱ６のベースとが共通に接続される。また、制御電圧ＶC1が供給される端子に、トランジスタＱ４のベースとトランジスタＱ５のベースとが共通に接続される。
【０００６】
次に、図１０に示した従来の可変利得増幅器の動作について説明する。入力電圧信号Ｖin1及びＶin2のレベルが小さいときは制御電圧ＶC1を小さくして、トランジスタＱ４及びＱ５のベース電位に対してトランジスタＱ３及びＱ６のベース電位を高くする。そうすると、トランジスタＱ４及びＱ５にはほとんど電流が流れず、入力トランジスタのコレクタ電流の大部分がトランジスタＱ３及びＱ６に流れるため出力負荷抵抗ＲＬ１及びＲＬ２に大きな電流が流れ、利得が大きくなる。
【０００７】
一方、入力信号Ｖin1及びＶin2のレベルが大きいときは制御電圧ＶC1を大きくして、トランジスタＱ４及びＱ５のベース電位に対してトランジスタＱ３及びＱ６のベース電位を低くする。そうすると、入力トランジスタのコレクタ電流の大部分がトランジスタＱ４及びＱ６に流れ、トランジスタＱ３及びＱ６にはほとんど電流が流れないため出力負荷抵抗ＲＬ１及びＲＬ２に流れる電流が少なくなり、利得が小さくなる。したがって、従来の可変利得増幅器の制御電圧ＶC1に対する利得特性曲線Ｔ１は図１１のようになる。なお、図１１中のＶth1は、従来の可変利得増幅器が利得減衰動作を開始する制御電圧ＶC1の閾値を示している。
【０００８】
【発明が解決しようとする課題】
可変利得増幅器をデジタル衛星放送システムや地上波放送システムに用いた場合、入力電圧信号ＶIN1及びＶIN2は数百ＭＨｚ〜数ＧＨｚ程度の高周波信号になる。そして、デジタル衛星放送システムや地上波放送システムでは、通常６０ｄＢ以上の高入力ダイナミックレンジが要求される。
【０００９】
しかしながら、図１０に示した従来の可変利得増幅器では、高周波信号入力時にトランジスタＱ３及びＱ６のコレクタ−エミッタ間の寄生容量（数十ｆＦ程度）を介してリーク電流が流れてしまう。その結果、利得減衰が飽和してしまい、高周波信号入力時の制御電圧ＶC1に対する可変利得増幅器の利得の特性曲線Ｔ２は図１２のようになる。
【００１０】
このように図１０に示した従来の可変利得増幅器では高周波信号入力時に利得を十分に減衰することができないため、デジタル衛星放送システムや地上波放送システムにおいて要求される高入力ダイナミックレンジ特性を満たすことができないという問題点があった。
【００１１】
本発明は、上記の問題点に鑑み、高周波数信号入力時においても十分な利得減衰量を確保することができる可変利得増幅器を提供することを目的とする。
【００１２】
【課題を解決するための手段】
上記目的を達成するために、本発明に係る可変利得増幅器においては、ベース間に差動入力電圧が印加される第１のトランジスタ及び第２のトランジスタを有する第１の差動増幅回路と、前記第１のトランジスタのコレクタにエミッタが共通接続される第３のトランジスタ及び第４のトランジスタを有し、前記第１のトランジスタで増幅された信号を前記第３のトランジスタ及び前記第４のトランジスタのベース間電圧に応じて減衰して出力する第２の差動増幅回路と、前記第２のトランジスタのコレクタにエミッタが共通接続される第５のトランジスタ及び第６のトランジスタを有し、前記第２のトランジスタで増幅された信号を前記第５のトランジスタ及び前記第６のトランジスタのベース間電圧に応じて減衰して出力する第３の差動増幅回路と、前記第１のトランジスタの動作状態を制御する第１の制御手段と、前記第２のトランジスタの動作状態を制御する第２の制御手段と、を備え、利得が所定値未満のときに、前記第１の制御手段が、前記第３のトランジスタを流れる電流が利得の減少に応じて小さくなるように、前記第１のトランジスタの動作状態を制御し、前記第２の制御手段が、前記第６のトランジスタを流れる電流が利得の減少に応じて小さくなるように、前記第２のトランジスタの動作状態を制御し、利得が所定値以上のときに、前記第１の制御手段が、前記第１のトランジスタの動作状態の制御を停止し、前記第２の制御手段が、前記第２のトランジスタの動作状態の制御を停止する構成とする。
【００１３】
また、前記第１の制御手段が前記第１のトランジスタの動作を活性状態からオフ状態まで連続して制御し、前記第２の制御手段が前記第２のトランジスタの動作を活性状態からオフ状態まで連続して制御するようにしてもよい。
【００１４】
また、前記第１の制御手段が前記第１のトランジスタの動作を活性状態からオフ状態まで段階的に制御し、前記第２の制御手段が前記第２のトランジスタの動作を活性状態からオフ状態まで段階的に制御するようにしてもよい。
【００１５】
また、外部から入力される第１の制御信号に基づいて前記第１の制御手段が前記第１のトランジスタのエミッタ電位を制御し、外部から入力される第２の制御信号に基づいて前記第２の制御手段が前記第２のトランジスタのエミッタ電位を制御するようにしてもよい。さらに、前記第１の制御手段が、前記第１のトランジスタのエミッタにエミッタが接続され、ベースに印加される前記第１の制御信号に応じたエミッタ電流を送出する第７のトランジスタからなり、前記第２の制御手段が、前記第２のトランジスタのエミッタにエミッタが接続され、ベースに印加される前記第２の制御信号に応じたエミッタ電流を送出する第８のトランジスタからなるようにしてもよい。
【００１７】
【発明の実施の形態】
本発明の一実施形態について図面を参照して説明する。本発明に係る第一実施形態の可変利得増幅器の構成を図１に示す。なお、図１０と同一の部分には同一の符号を付し、説明を省略する。ＮＰＮ型トランジスタＱ７のエミッタが入力トランジスタＱ１のエミッタに、ＮＰＮ型トランジスタＱ８のエミッタが入力トランジスタＱ２のエミッタに、それぞれ接続される。そして、定電圧ＶCCが供給される端子に、トランジスタＱ７のコレクタ及びトランジスタＱ８のコレクタが接続される。さらに、サブ制御電圧ＶC2が供給される端子に、トランジスタＱ７のベース及びトランジスタＱ８のベースが接続される。
【００１８】
ここで、説明を簡略化するために、全てのトランジスタのベース−エミッタ間電圧が等しいと仮定しその値をＶBEとする。また、サブ制御電圧ＶC2を設定する際に入力電圧信号の交流成分は考慮しないものとする。
【００１９】
基準電圧ＶB1と入力電圧信号ＶIN1及びＶIN2に含まれる直流バイアス電圧ＶB2との間に（１）式の関係が成り立つように、基準電圧ＶB1及び直流バイアス電圧ＶB2の値を設定する。
ＶB2≦ＶB1−ＶBE…（１）
したがって、トランジスタＱ４及びＱ５に電流が流れ始める制御電圧ＶC1の閾値をＶth1とし、トランジスタＱ７及びＱ８に電流が流れ始めるサブ制御電圧ＶC2の閾値をＶth2とすると、（２）式が成り立つ。
Ｖth2＜Ｖth1…（２）
【００２０】
そこで、サブ制御電圧ＶC2を（３）式のように設定する。ただし、α＞Ｖth1−Ｖth2である。これにより、トランジスタＱ７及びトランジスタＱ８に電流が流れ始めるときの制御電圧ＶC1の値が、トランジスタＱ４及びトランジスタＱ５に電流が流れ始めるときの制御電圧ＶC1の値より大きくなる。
ＶC2＝ＶC1−α…（３）
【００２１】
（３）式のようにサブ制御電圧ＶC2を設定すると、高周波信号入力時における制御電圧ＶC1に対する利得特性曲線Ｔ３は図２のようになる。なお、利得特性曲線Ｔ２は、図１２に示した高周波信号入力時における従来の可変利得増幅器の利得特性曲線である。
【００２２】
ＶC1＜Ｖth1の領域では、トランジスタＱ３及びＱ６に入力トランジスタから出力される電流のほとんど全てが流れ、トランジスタＱ４及びＱ５には電流がほとんど流れない。このとき、ＶC2＜Ｖth2のためトランジスタＱ７及びＱ８には電流がほとんど流れない。したがって、ＶC1＜Ｖth1の領域では利得は最大となる。
【００２３】
また、Ｖth1＜ＶC1＜Ｖth2＋αの領域では、トランジスタＱ４及びＱ５が動作してトランジスタＱ４及びＱ５に電流が流れる。その電流値は制御電圧ＶC1の増加に応じて増加するので、利得は制御電圧ＶC1の増加に応じて低下する。このとき、ＶC2＜Ｖth2のためトランジスタＱ７及びＱ８には電流がほとんど流れない。
【００２４】
したがって、ＶC1＜Ｖth2＋αの領域では、第一実施形態の可変増幅器の利得特性曲線Ｔ３は、従来の可変利得増幅器の利得特性曲線Ｔ２と一致する。
【００２５】
一方、Ｖth2＋α＜ＶC1の領域では、トランジスタＱ３及びＱ６の動作がＯＦＦ状態になるので、トランジスタＱ３及びＱ６に流れる電流は寄生容量を介してリークする電流のみとなる。また、Ｖth2＜ＶC2となるのでトランジスタＱ７及びＱ８が動作してトランジスタＱ７及びＱ８に電流が流れる。その電流値は制御電圧ＶC1の増加に応じて増加するので、入力トランジスタＱ１及びＱ２に流れる電流が制御電圧ＶC1の増加に応じて減少する。このため、入力トランジスタＱ１及びＱ２のコレクタに出力される信号のレベルは制御電圧ＶC1の増加に応じて低下する。その結果、トランジスタＱ３及びＱ６の寄生容量によってリークする信号のレベルが制御電圧ＶC1の増加に応じて小さくなる。これにより、第一実施形態の可変増幅器は高周波信号入力時においても十分な利得減衰量を得ることができる。
【００２６】
なお、制御電圧ＶC1を十分大きくすると、トランジスタＱ７及びＱ８を飽和状態にすることができる。これにより、入力トランジスタＱ１及びＱ２のコレクタに出力される信号を、入力トランジスタの寄生容量によりリークする信号レベル分まで小さくすることができる。
【００２７】
また、上述した（３）式のαの値は通常、Ｖth2＋αの値が従来の利得増幅器において高周波信号入力時に利得減少が飽和し始める制御電圧の値付近になるように設定される（図２参照）が、αの値をそれより小さく設定してもよい。
【００２８】
αの値を変えた場合の制御電圧ＶC1に対する利得特性を図３に示す。利得特性曲線Ｔ５はα＝α1のときの利得特性曲線を、利得特性曲線Ｔ４はα＝α2のときの利得特性曲線を、利得特性曲線Ｔ３はα＝α3のときの利得特性曲線を、それぞれ示している。ただし、α1＜α2＜α3であり、α＝α3のときにＶth2＋αの値が高周波信号入力時に利得減少が飽和し始める制御電圧の値付近になるものとする。図３から明らかなように、αの値が小さいほど高い利得値から急峻にトランジスタＱ７及びＱ８の動作による利得の減衰が起こる。すなわち、αの値を小さくすると、制御電圧ＶC1に対する利得減衰量が切り替わる利得の値を高くすることができるとともに、切り替わり後の制御電圧ＶC1に対する利得減衰量を大きくすることができる。
【００２９】
上述した実施形態ではサブ制御電圧ＶC2を制御電圧ＶC1に応じて（３）式の関係を満たすように連続的に変化させたが、図４に示すようにサブ制御電圧ＶC2を制御電圧ＶC1に応じてＶth2＋α＜ＶC1の領域でステップ状に変化させてもよい。このようなステップ状に変化するサブ制御電圧ＶC2を用いると、トランジスタＱ７及びＱ８が段階的に制御される。これにより、制御電圧ＶC1に対する利得特性は図５に示すようになる。
【００３０】
サブ制御電圧ＶC2を制御電圧ＶC1に応じて（３）式の関係を満たすように連続的に変化させた場合と同様に、高周波信号入力時においても十分な減衰量を得ることが可能になる。また、αの値を小さくすると、制御電圧ＶC1に対する利得減衰量が切り替わる利得の値を高くすることができるとともに、切り替わり後の制御電圧ＶC1に対する利得減衰量を大きくすることができる。
【００３１】
さらに、サブ制御電圧ＶC2を制御電圧ＶC1に応じて（３）式の関係を満たすように連続的に変化させなくてよいので、サブ制御電圧ＶC2の生成が容易になる。また、ＶC1＜Ｖth2＋αの領域において、サブ制御電圧ＶC2を零にすることができる。なお、Ｖth2＋α＜ＶC1の領域において、制御電圧ＶC1のステップ幅を小さくすればするほど、図３に示した利得特性曲線に近いなめらかな利得特性曲線が得られる。
【００３２】
次に、本発明に係る第二実施形態の可変利得増幅器について説明する。第二実施形態の可変利得増幅器の構成を図６に示す。なお、図１０と同一の部分には同一の符号を付し、説明を省略する。
【００３３】
定電圧ＶCCが供給される端子に、可変抵抗３の一端及び可変抵抗４の一端が接続される。また、可変抵抗３の他端が入力トランジスタＱ１のエミッタに、可変抵抗４の他端が入力トランジスタＱ２のエミッタに、それぞれ接続される。
【００３４】
可変抵抗３及び４の抵抗値は制御電圧ＶC1によって制御される。制御電圧ＶC1に対する可変抵抗３及び４の抵抗値特性を図７に示す。なお、可変抵抗３の抵抗値特性と可変抵抗器４の抵抗値特性は同一とする。そして、（４）式の関係を満たすように可変抵抗３及び４の最大抵抗値Ｒmaxを設定する。ただし、（４）式中のＩp（Ｒmax）は可変抵抗３及び４の抵抗値がＲmaxのときに可変抵抗３及び４に流れる電流の電流値である。
ＶCC−Ｒmax×Ｉp（Ｒmax）≪ＶB2−ＶBE …（４）
【００３５】
可変抵抗３及び４の最大抵抗値Ｒmaxを（４）式の関係を満たすように設定することによって、制御電圧ＶC1が小さいときに入力トランジスタＱ１及びＱ２のエミッタ電位がＶB2−ＶBEよりも大きくなることを防止できる。したがって、制御電圧ＶC1が小さいとき、すなわちＶC1＜Ｖth2＋αの領域で、入力トランジスタＱ１及びＱ２に流れる電流が減少することはない。
【００３６】
一方、Ｖth2＋α＜ＶC1の領域では、制御電圧ＶC1の増加に応じて可変抵抗Ｒ３及びＲ４の抵抗値が急激に減少するので、可変抵抗器Ｒ３及びＲ４に流れる電流の電流値が制御電圧ＶC1の増加に応じて急激に増加する。その結果、入力トランジスタＱ１及びＱ２に流れる電流が制御電圧ＶC1の増加に応じて減少し、入力トランジスタＱ１及びＱ２のコレクタに出力される信号レベルが制御電圧ＶC1の増加に応じて低下するので、トランジスタＱ３及びＱ６の寄生容量によってリークする信号のレベルが制御電圧ＶC1の増加に応じて小さくなる。
【００３７】
これにより、第二実施形態の可変利得増幅器は第一実施形態の可変利得増幅器と同一の利得特性を得ることができる。すなわち、第二実施形態の可変利得増幅器は高周波信号入力時においても十分な利得減衰量を確保することができる。
【００３８】
次に、本発明に係る第三実施形態の可変利得増幅器について説明する。第三実施形態の可変利得増幅器の構成を図８に示す。なお、図１０と同一の部分には同一の符号を付し、説明を省略する。
【００３９】
可変電圧源５の正極側は入力トランジスタＱ１のエミッタに接続され、可変電圧源５の負極側は接地される。また、可変電圧源６の正極側は入力トランジスタＱ２のエミッタに接続され、可変電圧源６の負極側は接地される。
【００４０】
可変電圧源５及び６の出力電圧はサブ制御電圧ＶC2によって制御される。また、サブ制御電圧ＶC2と制御電圧ＶC1との間には上述した（３）式の関係が成り立つとする。ただし、第一実施形態の可変利得増幅器と異なり、（３）式中のＶth2は可変電圧源５及び６から電流が流れ始めるサブ制御電圧ＶC2の閾値とする。
【００４１】
制御電圧ＶC1に対する可変電圧源５及び６の出力電圧特性を図９に示す。なお、可変電圧源５の出力電圧特性と可変電圧源６の出力電圧特性は同一とする。
【００４２】
ＶC1＜Ｖth2＋αの領域では、可変電圧源５及び６の出力電圧がＶB2−ＶBEであり、入力トランジスタのエミッタ電位もＶB2−ＶBEのままであるので、入力トランジスタＱ１及びＱ２に流れる電流が減少することはなく、入力可変電圧源５及び６から電流は送出されない。
【００４３】
一方、Ｖth2＋α＜ＶC1の領域では、制御電圧ＶC1の増加に応じて可変電圧源５及び６の出力電圧が急激に増加し、それに伴い入力トランジスタのエミッタ電位も増加する。その結果、入力トランジスタＱ１及びＱ２に流れる電流が制御電圧ＶC1の増加に応じて減少するともに、その減少分を補うために可変電圧源５及び６から電流が送出される。このため入力トランジスタＱ１及びＱ２のコレクタに出力される信号レベルが制御電圧ＶC1の増加に応じて低下するので、トランジスタＱ３及びＱ６の寄生容量によってリークする信号のレベルが制御電圧ＶC1の増加に応じて小さくなる。
【００４４】
これにより、第三実施形態の可変利得増幅器は第一実施形態の可変利得増幅器と同一の利得特性を得ることができる。すなわち、第三実施形態の可変利得増幅器は高周波信号入力時においても十分な利得減衰量を確保することができる。
【００４５】
また、上述した実施形態では、サブ制御電圧ＶC2を設定する際に入力電圧信号ＶIN1及びＶIN2の交流成分を考慮しなかったが、実際には例えば入力電圧信号ＶIN1を交流成分に直流バイアス電圧を加えた信号とし入力電圧信号ＶIN2を直流バイアス電圧のみの信号とした場合、トランジスタＱ７、可変抵抗３、又は可変電圧源５には入力電圧信号ＶIN1の交流成分に応じてサブ制御電圧ＶC2を補正した電圧ＶC2’を入力し、トランジスタＱ８、可変抵抗４、又は可変電圧源６にはサブ制御電圧ＶC2を入力する構成にするとよい。
【００４６】
また、上述した第一〜第三実施形態の可変利得増幅器は抵抗を介して二つの入力トランジスタのエミッタ同士を接続する構成としたが、本発明はこれに限定されることはなく、例えば二つの入力トランジスタのエミッタを一つの定電流源に共通に接続する可変利得増幅器において入力トランジスタのエミッタ接続ノードに電圧を供給する可変電圧源を設ける構成としてもよい。このような可変電圧源を設けることで入力トランジスタのエミッタ電位を制御することができる。これにより、入力トランジスタのコレクタ電流を小さくすることができるので、高周波信号入力時においても十分な利得減衰量を確保することができる。
【００４７】
【発明の効果】
本発明によると、ベース間に差動入力電圧が印加される入力トランジスタが第１のトランジスタ及び第２のトランジスタであって、第１のトランジスタの動作状態を制御する第１の制御手段と、第２のトランジスタの動作状態を制御する第２の制御手段と、を備えるので、入力トランジスタのコレクタに出力される信号レベルを減衰させて、第２の差動増幅器及び第３の差動増幅器に設けられる利得減衰動作時にカットオフ動作をするトランジスタの寄生容量によるリーク電流のレベルを小さくすることができる。これにより、高周波信号入力時においても十分な利得減衰量を確保することができる。
【００４８】
また、本発明によると、第１の制御手段が第１のトランジスタの動作を活性状態からオフ状態まで連続して制御し、第２の制御手段が第２のトランジスタの動作を活性状態からオフ状態まで連続して制御するので、なめらかな利得特性曲線を得ることができる。
【００４９】
また、本発明によると、第１の制御手段が第１のトランジスタの動作を活性状態からオフ状態まで段階的に制御し、第２の制御手段が第２のトランジスタの動作を活性状態からオフ状態まで段階的に制御するので、第１及び第２の制御手段を制御する制御信号の生成が容易になる。
【００５０】
また、本発明によると、外部から入力される第１の制御信号に基づいて第１の制御手段が第１のトランジスタのエミッタ電位を制御し、外部から入力される第２の制御信号に基づいて第２の制御手段が第２のトランジスタのエミッタ電位を制御するので、入力トランジスタのコレクタ電流を制御できる。したがって、入力トランジスタのコレクタに出力される信号レベルを減衰させて、第２の差動増幅器及び第３の差動増幅器に設けられる利得減衰動作時にカットオフ動作をするトランジスタの寄生容量によるリーク電流のレベルを小さくすることができる。これにより、高周波信号入力時においても十分な利得減衰量を確保することができる。
【００５１】
また、本発明によると、第１の制御手段が、第１のトランジスタのエミッタにエミッタが接続され、ベースに印加される第１の制御信号に応じたエミッタ電流を送出する第７のトランジスタからなり、第２の制御手段が、第２のトランジスタのエミッタにエミッタが接続され、ベースに印加される第２の制御信号に応じたエミッタ電流を送出する第８のトランジスタからなるので、第１の制御手段及び第２の制御手段が簡単な回路構成で実現できる。
【００５２】
また、本発明によると、利得が所定値未満のときに、第１の制御手段が、第３のトランジスタを流れる電流が利得の減少に応じて小さくなるように、第１のトランジスタの動作状態を制御し、第２の制御手段が、第６のトランジスタを流れる電流が利得の減少に応じて小さくなるように、第２のトランジスタの動作状態を制御し、利得が所定値以上のときに、第１の制御手段が、第１のトランジスタの動作状態の制御を停止し、第２の制御手段が、第２のトランジスタの動作状態の制御を停止する。このため、利得が所定の値以上の場合は第２の差動増幅回路及び第３の差動増幅回路のみが利得減衰動作を行い、利得が所定の値未満の場合は第２の差動増幅回路及び第３の差動増幅回路に加えて第１の制御手段及び第２の制御手段も利得減衰動作を行う。これにより、第２の差動増幅回路に設けられ及び第３の差動増幅回路にそれぞれ設けられる差動対トランジスタのベース間に印加される電圧に対する利得減衰量を、利得が所定の値未満の場合と利得が所定の値以上の場合とで切り替えることができる。
【図面の簡単な説明】
【図１】 本発明に係る第一実施形態の可変利得増幅器の構成を示す図である。
【図２】 第一実施形態の可変利得増幅器の利得特性を示す図である。
【図３】 サブ制御電圧の設定を変更した場合の第一実施形態の可変利得増幅器の利得特性を示す図である。
【図４】 サブ制御電圧をステップ状に変化させる場合の制御電圧とサブ制御電圧との関係を示す図である。
【図５】 ステップ状に変化させるサブ制御電圧の設定を変更した場合の第一実施形態の可変利得増幅器の利得特性を示す図である。
【図６】 本発明に係る第二実施形態の可変利得増幅器の構成を示す図である。
【図７】 第二実施形態の可変利得増幅器が備える可変抵抗の抵抗値特性を示す図である。
【図８】 本発明に係る第三実施形態の可変利得増幅器の構成を示す図である。
【図９】 第三実施形態の可変利得増幅器が備える可変電圧源の出力電圧特性を示す図である。
【図１０】 従来の可変利得増幅器の構成を示す図である。
【図１１】 従来の可変利得増幅器の利得特性を示す図である。
【図１２】 高周波信号入力時における従来の可変利得増幅器の利得特性を示す図である。
【符号の説明】
１、２ 定電流源
３、４ 可変抵抗
５、６ 可変電圧源
Ｑ１、Ｑ２ 入力トランジスタ
Ｑ３〜Ｑ８ トランジスタ
ＶB1 基準電圧
ＶC1 制御電圧
ＶC2 サブ制御電圧
ＶIN1、ＶIN2 入力電圧信号
Claims (5)
- ベース間に差動入力電圧が印加される第１のトランジスタ及び第２のトランジスタを有する第１の差動増幅回路と、
前記第１のトランジスタのコレクタにエミッタが共通接続される第３のトランジスタ及び第４のトランジスタを有し、前記第１のトランジスタで増幅された信号を前記第３のトランジスタ及び前記第４のトランジスタのベース間電圧に応じて減衰して出力する第２の差動増幅回路と、
前記第２のトランジスタのコレクタにエミッタが共通接続される第５のトランジスタ及び第６のトランジスタを有し、前記第２のトランジスタで増幅された信号を前記第５のトランジスタ及び前記第６のトランジスタのベース間電圧に応じて減衰して出力する第３の差動増幅回路と、
を備えた可変利得増幅器において、
前記第１のトランジスタの動作状態を制御する第１の制御手段と、前記第２のトランジスタの動作状態を制御する第２の制御手段と、を備え、
利得が所定値未満のときに、前記第１の制御手段が、前記第３のトランジスタを流れる電流が利得の減少に応じて小さくなるように、前記第１のトランジスタの動作状態を制御し、前記第２の制御手段が、前記第６のトランジスタを流れる電流が利得の減少に応じて小さくなるように、前記第２のトランジスタの動作状態を制御し、
利得が所定値以上のときに、前記第１の制御手段が、前記第１のトランジスタの動作状態の制御を停止し、前記第２の制御手段が、前記第２のトランジスタの動作状態の制御を停止することを特徴とする可変利得増幅器。 - 前記第１の制御手段が前記第１のトランジスタの動作を活性状態からオフ状態まで連続して制御し、前記第２の制御手段が前記第２のトランジスタの動作を活性状態からオフ状態まで連続して制御する請求項１に記載の可変利得増幅器。
- 前記第１の制御手段が前記第１のトランジスタの動作を活性状態からオフ状態まで段階的に制御し、前記第２の制御手段が前記第２のトランジスタの動作を活性状態からオフ状態まで段階的に制御する請求項１に記載の可変利得増幅器。
- 外部から入力される第１の制御信号に基づいて前記第１の制御手段が前記第１のトランジスタのエミッタ電位を制御し、外部から入力される第２の制御信号に基づいて前記第２の制御手段が前記第２のトランジスタのエミッタ電位を制御する請求項１〜３のいずれかに記載の可変利得増幅器。
- 前記第１の制御手段が、前記第１のトランジスタのエミッタにエミッタが接続され、ベースに印加される前記第１の制御信号に応じたエミッタ電流を送出する第７のトランジスタからなり、前記第２の制御手段が、前記第２のトランジスタのエミッタにエミッタが接続され、ベースに印加される前記第２の制御信号に応じたエミッタ電流を送出する第８のトランジスタからなる請求項４に記載の可変利得増幅器。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001272988A JP3833089B2 (ja) | 2001-09-10 | 2001-09-10 | 可変利得増幅器 |
| US10/216,873 US6710659B2 (en) | 2001-08-21 | 2002-08-13 | Variable-gain amplifier with stepwise controller |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001272988A JP3833089B2 (ja) | 2001-09-10 | 2001-09-10 | 可変利得増幅器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003087067A JP2003087067A (ja) | 2003-03-20 |
| JP3833089B2 true JP3833089B2 (ja) | 2006-10-11 |
Family
ID=19098264
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001272988A Expired - Fee Related JP3833089B2 (ja) | 2001-08-21 | 2001-09-10 | 可変利得増幅器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3833089B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4752272B2 (ja) * | 2005-01-05 | 2011-08-17 | ソニー株式会社 | 通信装置 |
-
2001
- 2001-09-10 JP JP2001272988A patent/JP3833089B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003087067A (ja) | 2003-03-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5929710A (en) | Cascode single-ended to differential converter | |
| US5379457A (en) | Low noise active mixer | |
| US20130057344A1 (en) | Differential rf amplifier | |
| CA2324109A1 (en) | Wide-dynamic-range variable-gain amplifier | |
| US4240040A (en) | Operational amplifier | |
| US6710659B2 (en) | Variable-gain amplifier with stepwise controller | |
| EP0025977B1 (en) | Gain controlled amplifier | |
| JP3833089B2 (ja) | 可変利得増幅器 | |
| JP2002368559A (ja) | 差動増幅回路、ミキサ回路および可変利得増幅回路 | |
| CN107222174B (zh) | 一种低损耗自适应偏置电路及无线发射系统 | |
| US6278299B1 (en) | Voltage to current converter | |
| JP3570298B2 (ja) | 可変利得増幅器 | |
| US7652509B2 (en) | Differential input and output transconductance circuit | |
| US6958650B1 (en) | Push-pull buffer/amplifier | |
| JP3832570B2 (ja) | 可変利得増幅器 | |
| JPH04233813A (ja) | 広帯域増幅器 | |
| US7009450B2 (en) | Low distortion and high slew rate output stage for voltage feedback amplifier | |
| JP4867066B2 (ja) | 増幅回路 | |
| JP3834422B2 (ja) | 可変利得増幅器 | |
| US11368129B2 (en) | Amplifier circuit | |
| JP4221131B2 (ja) | 可変利得増幅回路 | |
| US6414548B1 (en) | Differential amplifier having two channels | |
| JPH0450700Y2 (ja) | ||
| JP2003188667A (ja) | 多段可変利得増幅器 | |
| JPS645371Y2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040611 |
|
| A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20060126 |
|
| A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20060413 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060417 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060425 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060605 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060718 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060718 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 3833089 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100728 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110728 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110728 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120728 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120728 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130728 Year of fee payment: 7 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| LAPS | Cancellation because of no payment of annual fees | ||
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |