JP3570298B2 - 可変利得増幅器 - Google Patents
可変利得増幅器 Download PDFInfo
- Publication number
- JP3570298B2 JP3570298B2 JP16792099A JP16792099A JP3570298B2 JP 3570298 B2 JP3570298 B2 JP 3570298B2 JP 16792099 A JP16792099 A JP 16792099A JP 16792099 A JP16792099 A JP 16792099A JP 3570298 B2 JP3570298 B2 JP 3570298B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- base
- terminal
- bias
- amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Control Of Amplification And Gain Control (AREA)
- Amplifiers (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明はデジタル無線通信装置の受信フロントエンド部に使用される可変利得増幅器に関するものである。
【０００２】
【従来の技術】
移動体通信では、基地局−移動局間の距離に応じて受信電界が大きく変化するため受信系に広いダイナミックレンジが必要となり、受信フロントエンド部の低雑音増幅器には利得制御機能が要求される。また回路の大規模集積化に伴い、集積回路内での信号分岐が不可欠である。
【０００３】
以下、従来の可変利得増幅器について説明する。図７は従来の可変利得増幅器の回路図である。
【０００４】
図７において、７０１、７０２はトランジスタ、７０３、７０４は抵抗、７０５はインダクタ、７０６は接地容量、７０７は入力整合回路、７０８は出力整合回路、７０９は利得制御端子、７１０、７１１は電源端子、７１２は高周波入力端子、７１３は高周波出力端子である。
【０００５】
以上のように構成された可変利得増幅器について、以下その動作について説明する。
【０００６】
弱電界入力時には、利得制御端子７０９には高利得が得られる電圧Ｖａｇｃ１を印加する。この時、増幅器の入出力インピーダンスは、伝送線路の特性インピーダンスに一致するように、入力整合回路７０７と出力整合回路７０８の回路構成およびインダクタ７０５の値を設定する。一方、強電界入力時には利得制御端子７０９には低利得となる電圧Ｖａｇｃ２（Ｖａｇｃ２＜Ｖａｇｃ１）を設定し、増幅器の利得を低減する。
【０００７】
また、従来の信号分岐の方法としては、増幅器を２段用意して、初段の増幅器の出力で信号を分岐し、２段目の増幅器で再度信号を増幅することにより、分岐による損失を補っていた。
【０００８】
【発明が解決しようとする課題】
しかしながら前記従来の可変利得増幅器の構成では、利得切替時に増幅器の入力インピーダンスが変動し、伝送線路の特性インピーダンスと不整合を生じるとともに、トランジスタの電流を下げて利得を低減するために、非線形効果による高次歪が増大するという欠点を有していた。
【０００９】
また、前記従来の信号分岐の構成では、信号を複数に分岐するために、初段の増幅器に大電流を流さなければならないという欠点を有していた。
【００１０】
本発明は、前記従来技術の課題を解決するもので、トランジスタの遮断電圧を利用した回路の切替により、利得切替時でも、入力整合を保ち、かつ良好な高次歪特性を有する可変利得増幅器を提供すること、及び大電流を必要とせずに信号分岐を実現する増幅器を提供することを目的とする。
【００１１】
【課題を解決するための手段】
この第１の目的を達成するため本発明は、利得が異なる経路を切り替えることによって可変利得を得る可変利得増幅器であって、ベース端子に信号を入力するエミッタ接地型の第一のトランジスタを含む増幅器を有する第一の経路と、エミッタ端子に前記第一のトランジスタのベース端子が接続されているベース接地型の第三のトランジスタを含む増幅器を有する第二の経路と、前記第一のトランジスタ及び前記第三のトランジスタにベースバイアスを供給するバイアス切替回路とを備え、前記バイアス切替回路は、前記第二の経路に切り替える場合には、前記第一のトランジスタが遮断領域となるベースバイアスを前記第三のトランジスタのベース端子に供給するとともに、前記第一のトランジスタのベース端子には前記バイアス切替回路からのベースバイアスを供給しないことを特徴とする。
【００１２】
これにより、利得切替時でも、入力整合を保ち、かつ良好な高次歪特性を有する可変利得増幅器が得られる。
【００１３】
また、第２の目的を達成するため本発明は、初段増幅器と第１及び第２の緩衝増幅器との間に、初段増幅器からの直流成分を含む交流信号出力を入力し、第１、第２の緩衝増幅器に直流成分を除去せずに信号を分配する２つのエミッタフォロワを備えるものである。
【００１４】
これにより、大電流を必要とせずに信号分岐を実現する増幅器が得られる。
【００１５】
本発明の請求項１に記載の発明は、利得が異なる経路を切り替えることによって可変利得を得る可変利得増幅器であって、ベース端子に信号を入力するエミッタ接地型の第一のトランジスタを含む増幅器を有する第一の経路と、エミッタ端子に前記第一のトランジスタのベース端子が接続されているベース接地型の第三のトランジスタを含む増幅器を有する第二の経路と、前記第一のトランジスタ及び前記第三のトランジスタにベースバイアスを供給するバイアス切替回路とを備え、前記バイアス切替回路は、前記第二の経路に切り替える場合には、前記第一のトランジスタが遮断領域となるベースバイアスを前記第三のトランジスタのベース端子に供給するとともに、前記第一のトランジスタのベース端子には前記バイアス切替回路からのベースバイアスを供給しない可変利得増幅器である。
本発明の請求項２に記載の発明は、第二の経路はコレクタ端子に前記第三のトランジスタのエミッタ端子が接続されている第四のトランジスタを含む増幅器を有するとともに、前記第一のトランジスタと前記第三のトランジスタと前記第四のトランジスタにベースバ
イアスを供給するバイアス切替回路とを備え、前記バイアス切替回路は、前記第一の経路に切り替える場合には、前記第三のトランジスタ及び前記第四のトランジスタが遮断領域となるベースバイアスを前記第三のトランジスタ及び前記第四のトランジスタのベース端子に供給するとともに、非遮断領域となるベースバイアスを前記第一のトランジスタのベース端子に供給する請求項１記載の可変利得増幅器である。
本発明の請求項３に記載の発明は、前記第一の経路は、エミッタ端子に前記第一のトランジスタのコレクタ端子が接続されているベース接地型の第二のトランジスタを備える請求項１または２記載の可変利得増幅器である。
【００１６】
この構成によれば、高利得回路としてのカスコード接続増幅器と低利得回路としての第３のトランジスタとの接続において、対接地間に寄生成分を有する集積回路内蔵の容量を使用していないため、高利得時においてカスコード接続増幅器単体の利得及び雑音指数特性をほとんど劣化させない。
【００１７】
また低利得回路としてベース接地トランジスタ単体を使用するため、電流を削減する低利得時でも、カスコード接続増幅器単体と比べ、入力段のエミッタ接地トランジスタの非線形効果による高次歪がなく、カスコード接続増幅器単体を用いるよりも高次歪特性が改善される。
【００１８】
さらに、カスコード接続増幅器の入力容量により、カスコード接続増幅器及びベース接地トランジスタの入力インピーダンスは、高周波においてはどちらも高くないため、利得切替時でも入力整合を保つことができるという作用を有する。
【００１９】
請求項４に記載の発明は、前記第一のトランジスタのベース端子と前記第三のトランジスタのエミッタ端子との間に、入力抵抗を接続することで、低利得時において、高次歪の発生を抑圧しながら、利得を任意に調整することができるという作用を有する。
【００２０】
請求項５に記載の発明は、一端が前記第三のトランジスタのコレクタ端子と接続する出力抵抗と、エミッタ端子が前記出力抵抗の他端と接続するとともにベース端子がコレクタ端子と接続する第五のトランジスタとを備え、前記第五のトランジスタの非動作時におけるコレクタ端子とエミッタ端子との間の分離度を利用して、高利得時におけるカスコード接続増幅器の出力電力に対する、前記出力抵抗によるダンピング作用を抑止することを特徴とするものであり、集積回路特有の配線容量との相互作用により、高利得時におけるカスコード接続増幅器の利得及び雑音指数劣化を招く可能性がある入力抵抗を使用する場合よりも、高利得時特性への影響をより強く抑止することができるという作用を有する。
【００２１】
請求項６に記載の発明は、前記第一のトランジスタのエミッタ端子と接地との間に、インピーダンス調整回路を設けたことを特徴とするものであり、ボンディングワイヤ長、あるいは本数を調節することで、第一のトランジスタのエミッタ端子のインピーダンスを調整できるため、使用周波数における、利得整合点と雑音指数整合点とを近接可能であるという作用を有する。
請求項７に記載の発明は、前記バイアス切替回路は、トランジスタが非遮断領域にある第一のベースバイアス及びトランジスタが遮断領域にある第二のベースバイアスを供給する電源と、前記第一のベースバイアスを供給する第一の接続状態と前記第一のベースバイアスを供給しない開放状態とに切り替える第一のスイッチと、前記第一の接続状態と前記第二のベースバイアスを供給する第二の接続状態とに切替える第二のスイッチとを有し、前記第一のトランジスタへのベースバイアスの切替を前記第一のスイッチで行う請求項１ないし６のいずれか記載の可変利得増幅器である。
【００２５】
以下、本発明の実施の形態について、図１から図６を用いて説明する。
【００２６】
（実施の形態１）
図１は本発明の実施の形態１における可変利得増幅器の回路図である。
【００２７】
図１において、１はエミッタ端子を直接接地した第１のトランジスタ、２は第１のトランジスタ１とカスコード接続する第２のトランジスタ、３は第２のトランジスタ２のベース端子を高周波的に接地する第１の接地容量で、これらの第１のトランジスタ１、第２のトランジスタ２および第１の接地容量３によりカスコード接続増幅器が構成される。
【００２８】
５は第１のトランジスタ１のベース端子にエミッタ端子を、第２のトランジスタ２のコレクタ端子にコレクタ端子を接続する第３のトランジスタ、６は第３のトランジスタ５のベース端子を高周波的に接地する第２の接地容量、７は第３のトランジスタ５のエミッタ端子に接続する定電流源としての第４のトランジスタ、８は第４のトランジスタ７のエミッタ端子に接続するエミッタ抵抗、９は入力整合回路、１０は出力整合回路、１１は第２のトランジスタ２及び第３のトランジスタ５にコレクタバイアスを供給し、かつ出力整合回路９とともに出力整合をとるインダクタ、１２は高周波入力端子、１３は高周波出力端子、１４は電源端子である。
【００２９】
１５は利得制御端子、１６は第１のトランジスタ１のベース電位を決定する第１のスイッチ、１７は第２のトランジスタ２のベース電位を決定する第２のスイッチ、１８は第３のトランジスタ５のベース電位を決定する第３のスイッチ、１９は第４のトランジスタ７のベース電位を決定する第４のスイッチ、２０は電源、２１、２２、２３、２４は第１のトランジスタ１、第２のトランジスタ２、第３のトランジスタ５、第４のトランジスタ７にそれぞれベースバイアスを供給する抵抗である。利得制御端子１５、第１のスイッチ１６、第２のスイッチ１７、第３のスイッチ１８、第４のスイッチ１９、電源２０、抵抗２１、２２、２３、２４によりバイアス切替回路２５が構成される。
【００３０】
１０１はカスコード接続増幅器４、第３のトランジスタ５、第２の接地容量６、第４のトランジスタ７、エミッタ抵抗８、バイアス切替回路２５より構成される集積回路である。
【００３１】
つぎに、本実施の形態１の動作を説明する。
【００３２】
高周波入力端子１２より入力された高周波信号は、入力整合回路９を通って第１のトランジスタ１のベース端子及び第３のトランジスタ５のエミッタ端子に入力される。
【００３３】
弱電界入力時は、第１のトランジスタ１及び第２のトランジスタ２が非遮断領域にある電圧Ｖ１ａ、Ｖ２ａをこの２つのトランジスタのベース端子にそれぞれ印加することで、所望の利得Ｇ１を得る。この時、第３のトランジスタ５及び第４のトランジスタ７が遮断領域にある電圧Ｖ３ａ、Ｖ４ａをこの２つのトランジスタのベース端子にそれぞれ印加することにより、高周波入力端子から入力された高周波信号はカスコード接続増幅器４のみを通って高周波出力端子から出力されるため、カスコード接続増幅器単独で用いる場合と比べ利得及び雑音指数特性はほとんど劣化しない。
【００３４】
一方、強電界入力時は、バイアス切替回路２５を用いて、弱電界入力時に第１のトランジスタ１のベース端子に印加していたＶ１ａを開放にし、第２のトランジスタ２が遮断領域にある電圧Ｖ２ｂをこのトランジスタのベース端子に印加し、第４のトランジスタ７が非遮断領域にある電圧Ｖ４ｂをこのトランジスタのベース端子に印加し、第１のトランジスタ１が遮断領域、かつ第４のトランジスタ７が非飽和領域、さらに第３のトランジスタ５が非遮断領域にある電圧Ｖ３ｂを第３のトランジスタ５のベース端子に印加することで、高周波入力端子から入力された高周波信号は第３のトランジスタ５のみを通って高周波出力端子から出力されるため、前記条件を満たしたＶ３ｂ及びＶ４ｂとして適切な値を選択することで所望の利得Ｇ２（Ｇ２＜Ｇ１）が得られ、所望利得差の切替を実現できる。
【００３５】
ここで、低利得回路としてベース接地トランジスタ単体を使用するため、電流を削減する低利得時でも、カスコード接続増幅器単体と比べ、入力段のエミッタ接地トランジスタの非線形効果による高次歪がなく、カスコード接続増幅器単体を用いるよりも高次歪特性が改善される。さらには、カスコード接続増幅器の入力インピーダンスは、高周波においては、入力容量の影響のためそれほど高くなく、ベース接地トランジスタの入力インピーダンスと大差ないため、利得切替時でも入力整合を保つことができる。
【００３６】
（実施の形態２）
図２は本発明の実施の形態２における可変利得増幅器の回路図である。
【００３７】
図２において、２０１は第３のトランジスタ５のエミッタ端子と第４のトランジスタ７のコレクタ端子との接続中点と、第１のトランジスタ１のベース端子との間に接続し、低利得時の利得を低減させる入力抵抗、２０２は入力抵抗２０１より構成される低利得時利得調整回路、２０３はカスコード接続増幅器４、第３のトランジスタ５、第２の接地容量６、第４のトランジスタ７、エミッタ抵抗８、バイアス切替回路２５、低利得時利得調整回路２０２より構成される集積回路である。なお、上記以外の構成要素、符号については実施の形態１と同一であり、説明を省略する。
【００３８】
入力抵抗２０１に適切な値を選択することにより、低利得時における第３のトランジスタ５への入力信号を減衰させ、高利得時の利得に関わりなく低利得時の利得を調整することができ、高次歪の発生を抑圧しながら実施の形態１よりさらに広いダイナミックレンジを実現することができる。
【００３９】
動作、作用は実施の形態１と同様であり、説明を省略する。
【００４０】
（実施の形態３）
図３は本発明の実施の形態３における可変利得増幅器の回路図である。
【００４１】
図３において、３０１は第３のトランジスタ５の出力信号を減衰する出力抵抗、３０２は出力抵抗３０１より構成される低利得時利得調整回路、３０３はエミッタ端子を低利得時利得調整回路３０２に接続し、第２のトランジスタ２のコレクタ端子と出力整合回路１０との接続中点に、短絡させたベース端子及びコレクタ端子を接続する第５のトランジスタ、３０４はカスコード接続増幅器４、第３のトランジスタ５、第２の接地容量６、第４のトランジスタ７、エミッタ抵抗８、バイアス切替回路２５、低利得時利得調整回路３０２、第５のトランジスタ３０３より構成される集積回路である。なお、上記以外の構成要素、符号については実施の形態２と同一であり、説明を省略する。
【００４２】
トランジスタの高集積化を図る場合に、トランジスタ配置上の問題から、第１のトランジスタ１のベース端子−第３のトランジスタ５のエミッタ端子間配線が長くなると、第１のトランジスタ１のベース端子−接地間、及び第３のトランジスタ５のエミッタ端子−接地間に、集積回路特有の大容量の配線容量が存在することになる。第３のトランジスタ５のエミッタ端子に接続した、低利得時の利得調整を行う抵抗と、この大容量の配線容量との相互作用により、高利得時におけるカスコード接続増幅器４の利得及び雑音指数劣化を招く可能性があるため、第３のトランジスタ５のコレクタ端子に接続する出力抵抗３０１により、低利得時の利得調整を行う。
【００４３】
非動作時における、第３のトランジスタ５のコレクタ端子のインピーダンスは、理想トランジスタモデルの場合には非常に高いため、高利得時のカスコード接続増幅器４の出力電力に対して、出力抵抗３０１は影響を与えない。しかし、電極容量、配線容量が存在し、第３のトランジスタ５のコレクタ端子のインピーダンスが低下する場合には、出力抵抗３０１により、高利得時のカスコード接続増幅器４の出力電力にダンピングがかかるため、第５のトランジスタ３０３の非動作時におけるコレクタ端子とエミッタ端子との間の分離度を利用して、出力抵抗３０１によるダンピング作用を抑止する。
【００４４】
動作、作用は実施の形態２と同様であり、説明を省略する。
【００４５】
（実施の形態４）
図４は本発明の実施の形態４における可変利得増幅器の回路図である。
【００４６】
図４において、４０１は集積回路チップを基板に接続するボンディングワイヤを利用したインピーダンス調整回路である。上記以外の構成要素、符号については実施の形態１と同一であり、説明を省略する。
【００４７】
カスコード接続増幅器４のエミッタ端子のインピーダンス調整により、使用周波数での利得整合点と雑音指数整合点とを近接可能である。インピーダンス調整回路４０１において、ボンディングワイヤ長の伸縮、あるいは本数を調節することでインピーダンス調整を行う。
【００４８】
動作、作用は実施の形態１と同様であり、説明を省略する。
【００４９】
（実施の形態５）
図５は本発明の実施の形態５における増幅器の回路図である。
【００５０】
図５において、５０１は入力端子、５０２、５０３は第１及び第２の出力端子、５０４は入力信号を最初に増幅する初段増幅器、５０５は初段増幅器５０４の出力負荷となるエミッタフォロワ、５０６、５０７は分配された信号を再び増幅するとともに、それぞれの後段の回路の影響を緩和する第１及び第２の緩衝増幅器、５０８は初段増幅器５０４、エミッタフォロワ５０５、第１の緩衝増幅器５０６、第２の緩衝増幅器５０７より構成される増幅器である。
【００５１】
エミッタ接地トランジスタよりもさらに入力インピーダンスの高いエミッタフォロワ５０５を初段増幅器５０４の出力負荷として利用することにより、初段増幅器５０４の電流を削減できること、及びこのエミッタフォロワ５０５の後段に第１及び第２の緩衝増幅器５０６、５０７として用いるエミッタ接地トランジスタのベース端子を接続することにより、エミッタフォロワ５０５の出力インピーダンスは高くてよいため、エミッタフォロワ５０５自体を低電流で駆動できることになり、増幅器全体の電流を削減することができる。
【００５２】
なお、初段増幅器５０４、第１及び第２の緩衝増幅器５０６、５０７として、バイポーラ及びＦＥＴのどちらを用いてもよく、またエミッタフォロワ５０５の代わりにソースフォロワを用いてもよいこと、さらに、２分配して２出力を取り出すだけでなく、３分配以上して３出力以上を取り出すことができるということは言うまでもない。
【００５３】
（実施の形態６）
図６は本発明の実施の形態６における増幅器の回路図である。
【００５４】
図６において、６０１は周波数変換を行うミキサ、６０２、６０３はミキサ６０１にローカル信号を入力する第１及び第２のローカル信号入力端子、６０４、６０５は周波数変換前の信号の入力端子、６０６、６０７は周波数変換後の信号の出力端子、６０８は増幅器５０８、ミキサ６０１、第１及び第２のローカル信号入力端子６０２、６０３、入力端子６０４、６０５、出力端子６０６、６０７より構成される集積回路である。なお、上記以外の構成要素、符号については実施の形態５と同１であり省略する。
【００５５】
２つのミキサを１つの集積回路に内蔵する場合に、ローカル信号入力端子は２つ必要となるが、増幅器５０８をミキサ６０１の第１及び第２のローカル信号入力端子６０２、６０３に接続することで、集積回路６０８の電流をほとんど増加させずにローカル信号入力端子を１つに統合することができる。
【００５６】
なお、３つ以上のミキサを１つの集積回路に内蔵する場合でも、増幅器５０８の出力端子をミキサの個数分用意することで、ローカル信号入力端子を１つに統合できることは言うまでもない。
【００５７】
動作、作用は実施の形態５と同様であり、説明を省略する。
【００５８】
（実施の形態７）
図６において、ミキサ６０１に用いるトランジスタに関して、トランジスタサイズを小さくして、第１及び第２のローカル信号入力端子６０２、６０３に関わる寄生容量を低減することにより、第１及び第２のローカル信号入力端子６０２、６０３のインピーダンスを高くすることで、第１及び第２の緩衝増幅器５０６、５０７の負荷インピーダンスを高めることになり、第１及び第２の緩衝増幅器５０６、５０７の駆動電流を削減しても出力電力を一定に維持できる。
【００５９】
なお、ミキサ６０１に用いるトランジスタは、バイポーラ及びＦＥＴのどちらを用いてもよく、また、バイポーラトランジスタのベース端子とコレクタ端子とを短絡させたダイオードを用いてもよい、ということは言うまでもない。
【００６０】
動作、作用は実施の形態６と同様であり、説明を省略する。
【００６１】
【発明の効果】
以上のように本発明によれば、トランジスタの遮断電圧を利用した回路の切替により、利得切替時でも、入力整合を保ち、かつ高次歪の発生を防止するという効果、及び、エミッタフォロワの高入力インピーダンスを利用した増幅器の高効率化により、集積回路の電流をほとんど増加させることなく信号を分岐し、端子数を削減できるという効果が得られる。
【図面の簡単な説明】
【図１】本発明の実施の形態１における可変利得増幅器の回路図
【図２】本発明の実施の形態２における可変利得増幅器の回路図
【図３】本発明の実施の形態３における可変利得増幅器の回路図
【図４】本発明の実施の形態４における可変利得増幅器の回路図
【図５】本発明の実施の形態５における増幅器の回路図
【図６】本発明の実施の形態６及び７における増幅器の回路図
【図７】従来の可変利得増幅器の回路図
【符号の説明】
１ 第１のトランジスタ
２ 第２のトランジスタ
３ 第１の接地容量
４ カスコード接続増幅器
５ 第３のトランジスタ
６ 第２の接地容量
７ 第４のトランジスタ
８ 第１のエミッタ抵抗
９ 入力整合回路
１０ 出力整合回路
１１ インダクタ
１２ 高周波入力端子
１３ 高周波出力端子
１４ 電源端子
１５ 利得制御端子
１６ 第１のスイッチ
１７ 第２のスイッチ
１８ 第３のスイッチ
１９ 第４のスイッチ
２０ 電源
２１、２２、２３、２４ 抵抗
２５ バイアス切替回路
１０１ 集積回路
２０１ 入力抵抗
２０２、３０２ 低利得時利得調整回路
２０３、３０４ 集積回路
３０１ 出力抵抗
３０３ 第５のトランジスタ
４０１ インピーダンス調整回路
５０１ 入力端子
５０２ 第１の出力端子
５０３ 第２の出力端子
５０４ 初段増幅器
５０５ エミッタフォロワ
５０６ 第１の緩衝増幅器
５０７ 第２の緩衝増幅器
５０８ 増幅器
６０１ ミキサ
６０２ 第１のローカル信号入力端子
６０３ 第２のローカル信号入力端子
６０４、６０５ 入力端子
６０６、６０７ 出力端子
７０１、７０２ トランジスタ
７０３、７０４ 抵抗
７０５ インダクタ
７０６ 接地容量
７０７ 入力整合回路
７０８ 出力整合回路
７０９ 利得制御端子
７１０、７１１ 電源端子
７１２ 高周波入力端子
７１３ 高周波出力端子
【発明の属する技術分野】
本発明はデジタル無線通信装置の受信フロントエンド部に使用される可変利得増幅器に関するものである。
【０００２】
【従来の技術】
移動体通信では、基地局−移動局間の距離に応じて受信電界が大きく変化するため受信系に広いダイナミックレンジが必要となり、受信フロントエンド部の低雑音増幅器には利得制御機能が要求される。また回路の大規模集積化に伴い、集積回路内での信号分岐が不可欠である。
【０００３】
以下、従来の可変利得増幅器について説明する。図７は従来の可変利得増幅器の回路図である。
【０００４】
図７において、７０１、７０２はトランジスタ、７０３、７０４は抵抗、７０５はインダクタ、７０６は接地容量、７０７は入力整合回路、７０８は出力整合回路、７０９は利得制御端子、７１０、７１１は電源端子、７１２は高周波入力端子、７１３は高周波出力端子である。
【０００５】
以上のように構成された可変利得増幅器について、以下その動作について説明する。
【０００６】
弱電界入力時には、利得制御端子７０９には高利得が得られる電圧Ｖａｇｃ１を印加する。この時、増幅器の入出力インピーダンスは、伝送線路の特性インピーダンスに一致するように、入力整合回路７０７と出力整合回路７０８の回路構成およびインダクタ７０５の値を設定する。一方、強電界入力時には利得制御端子７０９には低利得となる電圧Ｖａｇｃ２（Ｖａｇｃ２＜Ｖａｇｃ１）を設定し、増幅器の利得を低減する。
【０００７】
また、従来の信号分岐の方法としては、増幅器を２段用意して、初段の増幅器の出力で信号を分岐し、２段目の増幅器で再度信号を増幅することにより、分岐による損失を補っていた。
【０００８】
【発明が解決しようとする課題】
しかしながら前記従来の可変利得増幅器の構成では、利得切替時に増幅器の入力インピーダンスが変動し、伝送線路の特性インピーダンスと不整合を生じるとともに、トランジスタの電流を下げて利得を低減するために、非線形効果による高次歪が増大するという欠点を有していた。
【０００９】
また、前記従来の信号分岐の構成では、信号を複数に分岐するために、初段の増幅器に大電流を流さなければならないという欠点を有していた。
【００１０】
本発明は、前記従来技術の課題を解決するもので、トランジスタの遮断電圧を利用した回路の切替により、利得切替時でも、入力整合を保ち、かつ良好な高次歪特性を有する可変利得増幅器を提供すること、及び大電流を必要とせずに信号分岐を実現する増幅器を提供することを目的とする。
【００１１】
【課題を解決するための手段】
この第１の目的を達成するため本発明は、利得が異なる経路を切り替えることによって可変利得を得る可変利得増幅器であって、ベース端子に信号を入力するエミッタ接地型の第一のトランジスタを含む増幅器を有する第一の経路と、エミッタ端子に前記第一のトランジスタのベース端子が接続されているベース接地型の第三のトランジスタを含む増幅器を有する第二の経路と、前記第一のトランジスタ及び前記第三のトランジスタにベースバイアスを供給するバイアス切替回路とを備え、前記バイアス切替回路は、前記第二の経路に切り替える場合には、前記第一のトランジスタが遮断領域となるベースバイアスを前記第三のトランジスタのベース端子に供給するとともに、前記第一のトランジスタのベース端子には前記バイアス切替回路からのベースバイアスを供給しないことを特徴とする。
【００１２】
これにより、利得切替時でも、入力整合を保ち、かつ良好な高次歪特性を有する可変利得増幅器が得られる。
【００１３】
また、第２の目的を達成するため本発明は、初段増幅器と第１及び第２の緩衝増幅器との間に、初段増幅器からの直流成分を含む交流信号出力を入力し、第１、第２の緩衝増幅器に直流成分を除去せずに信号を分配する２つのエミッタフォロワを備えるものである。
【００１４】
これにより、大電流を必要とせずに信号分岐を実現する増幅器が得られる。
【００１５】
本発明の請求項１に記載の発明は、利得が異なる経路を切り替えることによって可変利得を得る可変利得増幅器であって、ベース端子に信号を入力するエミッタ接地型の第一のトランジスタを含む増幅器を有する第一の経路と、エミッタ端子に前記第一のトランジスタのベース端子が接続されているベース接地型の第三のトランジスタを含む増幅器を有する第二の経路と、前記第一のトランジスタ及び前記第三のトランジスタにベースバイアスを供給するバイアス切替回路とを備え、前記バイアス切替回路は、前記第二の経路に切り替える場合には、前記第一のトランジスタが遮断領域となるベースバイアスを前記第三のトランジスタのベース端子に供給するとともに、前記第一のトランジスタのベース端子には前記バイアス切替回路からのベースバイアスを供給しない可変利得増幅器である。
本発明の請求項２に記載の発明は、第二の経路はコレクタ端子に前記第三のトランジスタのエミッタ端子が接続されている第四のトランジスタを含む増幅器を有するとともに、前記第一のトランジスタと前記第三のトランジスタと前記第四のトランジスタにベースバ
イアスを供給するバイアス切替回路とを備え、前記バイアス切替回路は、前記第一の経路に切り替える場合には、前記第三のトランジスタ及び前記第四のトランジスタが遮断領域となるベースバイアスを前記第三のトランジスタ及び前記第四のトランジスタのベース端子に供給するとともに、非遮断領域となるベースバイアスを前記第一のトランジスタのベース端子に供給する請求項１記載の可変利得増幅器である。
本発明の請求項３に記載の発明は、前記第一の経路は、エミッタ端子に前記第一のトランジスタのコレクタ端子が接続されているベース接地型の第二のトランジスタを備える請求項１または２記載の可変利得増幅器である。
【００１６】
この構成によれば、高利得回路としてのカスコード接続増幅器と低利得回路としての第３のトランジスタとの接続において、対接地間に寄生成分を有する集積回路内蔵の容量を使用していないため、高利得時においてカスコード接続増幅器単体の利得及び雑音指数特性をほとんど劣化させない。
【００１７】
また低利得回路としてベース接地トランジスタ単体を使用するため、電流を削減する低利得時でも、カスコード接続増幅器単体と比べ、入力段のエミッタ接地トランジスタの非線形効果による高次歪がなく、カスコード接続増幅器単体を用いるよりも高次歪特性が改善される。
【００１８】
さらに、カスコード接続増幅器の入力容量により、カスコード接続増幅器及びベース接地トランジスタの入力インピーダンスは、高周波においてはどちらも高くないため、利得切替時でも入力整合を保つことができるという作用を有する。
【００１９】
請求項４に記載の発明は、前記第一のトランジスタのベース端子と前記第三のトランジスタのエミッタ端子との間に、入力抵抗を接続することで、低利得時において、高次歪の発生を抑圧しながら、利得を任意に調整することができるという作用を有する。
【００２０】
請求項５に記載の発明は、一端が前記第三のトランジスタのコレクタ端子と接続する出力抵抗と、エミッタ端子が前記出力抵抗の他端と接続するとともにベース端子がコレクタ端子と接続する第五のトランジスタとを備え、前記第五のトランジスタの非動作時におけるコレクタ端子とエミッタ端子との間の分離度を利用して、高利得時におけるカスコード接続増幅器の出力電力に対する、前記出力抵抗によるダンピング作用を抑止することを特徴とするものであり、集積回路特有の配線容量との相互作用により、高利得時におけるカスコード接続増幅器の利得及び雑音指数劣化を招く可能性がある入力抵抗を使用する場合よりも、高利得時特性への影響をより強く抑止することができるという作用を有する。
【００２１】
請求項６に記載の発明は、前記第一のトランジスタのエミッタ端子と接地との間に、インピーダンス調整回路を設けたことを特徴とするものであり、ボンディングワイヤ長、あるいは本数を調節することで、第一のトランジスタのエミッタ端子のインピーダンスを調整できるため、使用周波数における、利得整合点と雑音指数整合点とを近接可能であるという作用を有する。
請求項７に記載の発明は、前記バイアス切替回路は、トランジスタが非遮断領域にある第一のベースバイアス及びトランジスタが遮断領域にある第二のベースバイアスを供給する電源と、前記第一のベースバイアスを供給する第一の接続状態と前記第一のベースバイアスを供給しない開放状態とに切り替える第一のスイッチと、前記第一の接続状態と前記第二のベースバイアスを供給する第二の接続状態とに切替える第二のスイッチとを有し、前記第一のトランジスタへのベースバイアスの切替を前記第一のスイッチで行う請求項１ないし６のいずれか記載の可変利得増幅器である。
【００２５】
以下、本発明の実施の形態について、図１から図６を用いて説明する。
【００２６】
（実施の形態１）
図１は本発明の実施の形態１における可変利得増幅器の回路図である。
【００２７】
図１において、１はエミッタ端子を直接接地した第１のトランジスタ、２は第１のトランジスタ１とカスコード接続する第２のトランジスタ、３は第２のトランジスタ２のベース端子を高周波的に接地する第１の接地容量で、これらの第１のトランジスタ１、第２のトランジスタ２および第１の接地容量３によりカスコード接続増幅器が構成される。
【００２８】
５は第１のトランジスタ１のベース端子にエミッタ端子を、第２のトランジスタ２のコレクタ端子にコレクタ端子を接続する第３のトランジスタ、６は第３のトランジスタ５のベース端子を高周波的に接地する第２の接地容量、７は第３のトランジスタ５のエミッタ端子に接続する定電流源としての第４のトランジスタ、８は第４のトランジスタ７のエミッタ端子に接続するエミッタ抵抗、９は入力整合回路、１０は出力整合回路、１１は第２のトランジスタ２及び第３のトランジスタ５にコレクタバイアスを供給し、かつ出力整合回路９とともに出力整合をとるインダクタ、１２は高周波入力端子、１３は高周波出力端子、１４は電源端子である。
【００２９】
１５は利得制御端子、１６は第１のトランジスタ１のベース電位を決定する第１のスイッチ、１７は第２のトランジスタ２のベース電位を決定する第２のスイッチ、１８は第３のトランジスタ５のベース電位を決定する第３のスイッチ、１９は第４のトランジスタ７のベース電位を決定する第４のスイッチ、２０は電源、２１、２２、２３、２４は第１のトランジスタ１、第２のトランジスタ２、第３のトランジスタ５、第４のトランジスタ７にそれぞれベースバイアスを供給する抵抗である。利得制御端子１５、第１のスイッチ１６、第２のスイッチ１７、第３のスイッチ１８、第４のスイッチ１９、電源２０、抵抗２１、２２、２３、２４によりバイアス切替回路２５が構成される。
【００３０】
１０１はカスコード接続増幅器４、第３のトランジスタ５、第２の接地容量６、第４のトランジスタ７、エミッタ抵抗８、バイアス切替回路２５より構成される集積回路である。
【００３１】
つぎに、本実施の形態１の動作を説明する。
【００３２】
高周波入力端子１２より入力された高周波信号は、入力整合回路９を通って第１のトランジスタ１のベース端子及び第３のトランジスタ５のエミッタ端子に入力される。
【００３３】
弱電界入力時は、第１のトランジスタ１及び第２のトランジスタ２が非遮断領域にある電圧Ｖ１ａ、Ｖ２ａをこの２つのトランジスタのベース端子にそれぞれ印加することで、所望の利得Ｇ１を得る。この時、第３のトランジスタ５及び第４のトランジスタ７が遮断領域にある電圧Ｖ３ａ、Ｖ４ａをこの２つのトランジスタのベース端子にそれぞれ印加することにより、高周波入力端子から入力された高周波信号はカスコード接続増幅器４のみを通って高周波出力端子から出力されるため、カスコード接続増幅器単独で用いる場合と比べ利得及び雑音指数特性はほとんど劣化しない。
【００３４】
一方、強電界入力時は、バイアス切替回路２５を用いて、弱電界入力時に第１のトランジスタ１のベース端子に印加していたＶ１ａを開放にし、第２のトランジスタ２が遮断領域にある電圧Ｖ２ｂをこのトランジスタのベース端子に印加し、第４のトランジスタ７が非遮断領域にある電圧Ｖ４ｂをこのトランジスタのベース端子に印加し、第１のトランジスタ１が遮断領域、かつ第４のトランジスタ７が非飽和領域、さらに第３のトランジスタ５が非遮断領域にある電圧Ｖ３ｂを第３のトランジスタ５のベース端子に印加することで、高周波入力端子から入力された高周波信号は第３のトランジスタ５のみを通って高周波出力端子から出力されるため、前記条件を満たしたＶ３ｂ及びＶ４ｂとして適切な値を選択することで所望の利得Ｇ２（Ｇ２＜Ｇ１）が得られ、所望利得差の切替を実現できる。
【００３５】
ここで、低利得回路としてベース接地トランジスタ単体を使用するため、電流を削減する低利得時でも、カスコード接続増幅器単体と比べ、入力段のエミッタ接地トランジスタの非線形効果による高次歪がなく、カスコード接続増幅器単体を用いるよりも高次歪特性が改善される。さらには、カスコード接続増幅器の入力インピーダンスは、高周波においては、入力容量の影響のためそれほど高くなく、ベース接地トランジスタの入力インピーダンスと大差ないため、利得切替時でも入力整合を保つことができる。
【００３６】
（実施の形態２）
図２は本発明の実施の形態２における可変利得増幅器の回路図である。
【００３７】
図２において、２０１は第３のトランジスタ５のエミッタ端子と第４のトランジスタ７のコレクタ端子との接続中点と、第１のトランジスタ１のベース端子との間に接続し、低利得時の利得を低減させる入力抵抗、２０２は入力抵抗２０１より構成される低利得時利得調整回路、２０３はカスコード接続増幅器４、第３のトランジスタ５、第２の接地容量６、第４のトランジスタ７、エミッタ抵抗８、バイアス切替回路２５、低利得時利得調整回路２０２より構成される集積回路である。なお、上記以外の構成要素、符号については実施の形態１と同一であり、説明を省略する。
【００３８】
入力抵抗２０１に適切な値を選択することにより、低利得時における第３のトランジスタ５への入力信号を減衰させ、高利得時の利得に関わりなく低利得時の利得を調整することができ、高次歪の発生を抑圧しながら実施の形態１よりさらに広いダイナミックレンジを実現することができる。
【００３９】
動作、作用は実施の形態１と同様であり、説明を省略する。
【００４０】
（実施の形態３）
図３は本発明の実施の形態３における可変利得増幅器の回路図である。
【００４１】
図３において、３０１は第３のトランジスタ５の出力信号を減衰する出力抵抗、３０２は出力抵抗３０１より構成される低利得時利得調整回路、３０３はエミッタ端子を低利得時利得調整回路３０２に接続し、第２のトランジスタ２のコレクタ端子と出力整合回路１０との接続中点に、短絡させたベース端子及びコレクタ端子を接続する第５のトランジスタ、３０４はカスコード接続増幅器４、第３のトランジスタ５、第２の接地容量６、第４のトランジスタ７、エミッタ抵抗８、バイアス切替回路２５、低利得時利得調整回路３０２、第５のトランジスタ３０３より構成される集積回路である。なお、上記以外の構成要素、符号については実施の形態２と同一であり、説明を省略する。
【００４２】
トランジスタの高集積化を図る場合に、トランジスタ配置上の問題から、第１のトランジスタ１のベース端子−第３のトランジスタ５のエミッタ端子間配線が長くなると、第１のトランジスタ１のベース端子−接地間、及び第３のトランジスタ５のエミッタ端子−接地間に、集積回路特有の大容量の配線容量が存在することになる。第３のトランジスタ５のエミッタ端子に接続した、低利得時の利得調整を行う抵抗と、この大容量の配線容量との相互作用により、高利得時におけるカスコード接続増幅器４の利得及び雑音指数劣化を招く可能性があるため、第３のトランジスタ５のコレクタ端子に接続する出力抵抗３０１により、低利得時の利得調整を行う。
【００４３】
非動作時における、第３のトランジスタ５のコレクタ端子のインピーダンスは、理想トランジスタモデルの場合には非常に高いため、高利得時のカスコード接続増幅器４の出力電力に対して、出力抵抗３０１は影響を与えない。しかし、電極容量、配線容量が存在し、第３のトランジスタ５のコレクタ端子のインピーダンスが低下する場合には、出力抵抗３０１により、高利得時のカスコード接続増幅器４の出力電力にダンピングがかかるため、第５のトランジスタ３０３の非動作時におけるコレクタ端子とエミッタ端子との間の分離度を利用して、出力抵抗３０１によるダンピング作用を抑止する。
【００４４】
動作、作用は実施の形態２と同様であり、説明を省略する。
【００４５】
（実施の形態４）
図４は本発明の実施の形態４における可変利得増幅器の回路図である。
【００４６】
図４において、４０１は集積回路チップを基板に接続するボンディングワイヤを利用したインピーダンス調整回路である。上記以外の構成要素、符号については実施の形態１と同一であり、説明を省略する。
【００４７】
カスコード接続増幅器４のエミッタ端子のインピーダンス調整により、使用周波数での利得整合点と雑音指数整合点とを近接可能である。インピーダンス調整回路４０１において、ボンディングワイヤ長の伸縮、あるいは本数を調節することでインピーダンス調整を行う。
【００４８】
動作、作用は実施の形態１と同様であり、説明を省略する。
【００４９】
（実施の形態５）
図５は本発明の実施の形態５における増幅器の回路図である。
【００５０】
図５において、５０１は入力端子、５０２、５０３は第１及び第２の出力端子、５０４は入力信号を最初に増幅する初段増幅器、５０５は初段増幅器５０４の出力負荷となるエミッタフォロワ、５０６、５０７は分配された信号を再び増幅するとともに、それぞれの後段の回路の影響を緩和する第１及び第２の緩衝増幅器、５０８は初段増幅器５０４、エミッタフォロワ５０５、第１の緩衝増幅器５０６、第２の緩衝増幅器５０７より構成される増幅器である。
【００５１】
エミッタ接地トランジスタよりもさらに入力インピーダンスの高いエミッタフォロワ５０５を初段増幅器５０４の出力負荷として利用することにより、初段増幅器５０４の電流を削減できること、及びこのエミッタフォロワ５０５の後段に第１及び第２の緩衝増幅器５０６、５０７として用いるエミッタ接地トランジスタのベース端子を接続することにより、エミッタフォロワ５０５の出力インピーダンスは高くてよいため、エミッタフォロワ５０５自体を低電流で駆動できることになり、増幅器全体の電流を削減することができる。
【００５２】
なお、初段増幅器５０４、第１及び第２の緩衝増幅器５０６、５０７として、バイポーラ及びＦＥＴのどちらを用いてもよく、またエミッタフォロワ５０５の代わりにソースフォロワを用いてもよいこと、さらに、２分配して２出力を取り出すだけでなく、３分配以上して３出力以上を取り出すことができるということは言うまでもない。
【００５３】
（実施の形態６）
図６は本発明の実施の形態６における増幅器の回路図である。
【００５４】
図６において、６０１は周波数変換を行うミキサ、６０２、６０３はミキサ６０１にローカル信号を入力する第１及び第２のローカル信号入力端子、６０４、６０５は周波数変換前の信号の入力端子、６０６、６０７は周波数変換後の信号の出力端子、６０８は増幅器５０８、ミキサ６０１、第１及び第２のローカル信号入力端子６０２、６０３、入力端子６０４、６０５、出力端子６０６、６０７より構成される集積回路である。なお、上記以外の構成要素、符号については実施の形態５と同１であり省略する。
【００５５】
２つのミキサを１つの集積回路に内蔵する場合に、ローカル信号入力端子は２つ必要となるが、増幅器５０８をミキサ６０１の第１及び第２のローカル信号入力端子６０２、６０３に接続することで、集積回路６０８の電流をほとんど増加させずにローカル信号入力端子を１つに統合することができる。
【００５６】
なお、３つ以上のミキサを１つの集積回路に内蔵する場合でも、増幅器５０８の出力端子をミキサの個数分用意することで、ローカル信号入力端子を１つに統合できることは言うまでもない。
【００５７】
動作、作用は実施の形態５と同様であり、説明を省略する。
【００５８】
（実施の形態７）
図６において、ミキサ６０１に用いるトランジスタに関して、トランジスタサイズを小さくして、第１及び第２のローカル信号入力端子６０２、６０３に関わる寄生容量を低減することにより、第１及び第２のローカル信号入力端子６０２、６０３のインピーダンスを高くすることで、第１及び第２の緩衝増幅器５０６、５０７の負荷インピーダンスを高めることになり、第１及び第２の緩衝増幅器５０６、５０７の駆動電流を削減しても出力電力を一定に維持できる。
【００５９】
なお、ミキサ６０１に用いるトランジスタは、バイポーラ及びＦＥＴのどちらを用いてもよく、また、バイポーラトランジスタのベース端子とコレクタ端子とを短絡させたダイオードを用いてもよい、ということは言うまでもない。
【００６０】
動作、作用は実施の形態６と同様であり、説明を省略する。
【００６１】
【発明の効果】
以上のように本発明によれば、トランジスタの遮断電圧を利用した回路の切替により、利得切替時でも、入力整合を保ち、かつ高次歪の発生を防止するという効果、及び、エミッタフォロワの高入力インピーダンスを利用した増幅器の高効率化により、集積回路の電流をほとんど増加させることなく信号を分岐し、端子数を削減できるという効果が得られる。
【図面の簡単な説明】
【図１】本発明の実施の形態１における可変利得増幅器の回路図
【図２】本発明の実施の形態２における可変利得増幅器の回路図
【図３】本発明の実施の形態３における可変利得増幅器の回路図
【図４】本発明の実施の形態４における可変利得増幅器の回路図
【図５】本発明の実施の形態５における増幅器の回路図
【図６】本発明の実施の形態６及び７における増幅器の回路図
【図７】従来の可変利得増幅器の回路図
【符号の説明】
１ 第１のトランジスタ
２ 第２のトランジスタ
３ 第１の接地容量
４ カスコード接続増幅器
５ 第３のトランジスタ
６ 第２の接地容量
７ 第４のトランジスタ
８ 第１のエミッタ抵抗
９ 入力整合回路
１０ 出力整合回路
１１ インダクタ
１２ 高周波入力端子
１３ 高周波出力端子
１４ 電源端子
１５ 利得制御端子
１６ 第１のスイッチ
１７ 第２のスイッチ
１８ 第３のスイッチ
１９ 第４のスイッチ
２０ 電源
２１、２２、２３、２４ 抵抗
２５ バイアス切替回路
１０１ 集積回路
２０１ 入力抵抗
２０２、３０２ 低利得時利得調整回路
２０３、３０４ 集積回路
３０１ 出力抵抗
３０３ 第５のトランジスタ
４０１ インピーダンス調整回路
５０１ 入力端子
５０２ 第１の出力端子
５０３ 第２の出力端子
５０４ 初段増幅器
５０５ エミッタフォロワ
５０６ 第１の緩衝増幅器
５０７ 第２の緩衝増幅器
５０８ 増幅器
６０１ ミキサ
６０２ 第１のローカル信号入力端子
６０３ 第２のローカル信号入力端子
６０４、６０５ 入力端子
６０６、６０７ 出力端子
７０１、７０２ トランジスタ
７０３、７０４ 抵抗
７０５ インダクタ
７０６ 接地容量
７０７ 入力整合回路
７０８ 出力整合回路
７０９ 利得制御端子
７１０、７１１ 電源端子
７１２ 高周波入力端子
７１３ 高周波出力端子
Claims (8)
- 利得が異なる経路を切り替えることによって可変利得を得る可変利得増幅器であって、ベース端子に信号を入力するエミッタ接地型の第一のトランジスタを含む増幅器を有する第一の経路と、エミッタ端子に前記第一のトランジスタのベース端子が接続されているベース接地型の第三のトランジスタを含む増幅器を有する第二の経路と、前記第一のトランジスタ及び前記第三のトランジスタにベースバイアスを供給するバイアス切替回路とを備え、前記バイアス切替回路は、前記第二の経路に切り替える場合には、前記第一のトランジスタが遮断領域となるベースバイアスを前記第三のトランジスタのベース端子に供給するとともに、前記第一のトランジスタのベース端子には前記バイアス切替回路からのベースバイアスを供給しない可変利得増幅器。
- 第二の経路はコレクタ端子に前記第三のトランジスタのエミッタ端子が接続されている第四のトランジスタを含む増幅器を有するとともに、前記第一のトランジスタと前記第三のトランジスタと前記第四のトランジスタにベースバイアスを供給するバイアス切替回路とを備え、前記バイアス切替回路は、前記第一の経路に切り替える場合には、前記第三のトランジスタ及び前記第四のトランジスタが遮断領域となるベースバイアスを前記第三のトランジスタ及び前記第四のトランジスタのベース端子に供給するとともに、非遮断領域となるベースバイアスを前記第一のトランジスタのベース端子に供給する請求項１記載の可変利得増幅器。
- 前記第一の経路は、エミッタ端子に前記第一のトランジスタのコレクタ端子が接続されているベース接地型の第二のトランジスタを備える請求項１または２記載の可変利得増幅器。
- 前記第一のトランジスタのベース端子と前記第三のトランジスタのエミッタ端子との間に、入力抵抗を接続する請求項１ないし３のいずれか記載の可変利得増幅器。
- 一端が前記第三のトランジスタのコレクタ端子と接続する出力抵抗と、エミッタ端子が前記出力抵抗の他端と接続するとともにベース端子がコレクタ端子と接続する第五のトランジスタとを備える請求項１ないし４のいずれか記載の可変利得増幅器。
- 前記第一のトランジスタのエミッタ端子と接地との間に、インピーダンス調整回路を設ける請求項１ないし５のいずれか記載の可変利得増幅器。
- 前記バイアス切替回路は、トランジスタが非遮断領域にある第一のベースバイアス及びトランジスタが遮断領域にある第二のベースバイアスを供給する電源と、
前記第一のベースバイアスを供給する第一の接続状態と前記第一のベースバイアスを供給しない開放状態とに切り替える第一のスイッチと、前記第一の接続状態と前記第二のベースバイアスを供給する第二の接続状態とに切替える第二のスイッチとを有し、前記第一のトランジスタへのベースバイアスの切替を前記第一のスイッチで行う請求項１ないし６のいずれか記載の可変利得増幅器。 - 請求項１ないし７のいずれか記載の可変利得増幅器を有する無線通信装置。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16792099A JP3570298B2 (ja) | 1999-01-19 | 1999-06-15 | 可変利得増幅器 |
| DE60044314T DE60044314D1 (de) | 1999-01-19 | 2000-01-19 | Verstärker und zugehörige Funkübertragungsvorrichtung |
| US09/487,849 US6331804B1 (en) | 1999-01-19 | 2000-01-19 | Amplifier and radio communication apparatus using the same |
| EP00100978A EP1022848B1 (en) | 1999-01-19 | 2000-01-19 | Amplifier and radio communication apparatus using the same |
| EP05012608A EP1578012A3 (en) | 1999-01-19 | 2000-01-19 | Amplifier and radio communication apparatus using the same |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11-10147 | 1999-01-19 | ||
| JP1014799 | 1999-01-19 | ||
| JP16792099A JP3570298B2 (ja) | 1999-01-19 | 1999-06-15 | 可変利得増幅器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000278061A JP2000278061A (ja) | 2000-10-06 |
| JP3570298B2 true JP3570298B2 (ja) | 2004-09-29 |
Family
ID=26345356
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16792099A Expired - Fee Related JP3570298B2 (ja) | 1999-01-19 | 1999-06-15 | 可変利得増幅器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3570298B2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3973486B2 (ja) | 2002-05-24 | 2007-09-12 | Ｎｅｃエレクトロニクス株式会社 | 可変利得増幅器及び差動増幅器 |
| JP2007104141A (ja) * | 2005-09-30 | 2007-04-19 | Mitsumi Electric Co Ltd | 可変利得回路 |
| JP4956059B2 (ja) * | 2006-06-12 | 2012-06-20 | ルネサスエレクトロニクス株式会社 | 可変利得増幅器 |
| JP4312779B2 (ja) * | 2006-08-10 | 2009-08-12 | シャープ株式会社 | 可変増幅器およびそれを用いた携帯無線端末 |
| JP5596451B2 (ja) * | 2010-07-16 | 2014-09-24 | 新日本無線株式会社 | 利得可変型増幅器 |
| JP2015165639A (ja) * | 2014-03-03 | 2015-09-17 | パナソニック株式会社 | 可変利得多段増幅器及び受信機 |
-
1999
- 1999-06-15 JP JP16792099A patent/JP3570298B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000278061A (ja) | 2000-10-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7705681B2 (en) | Apparatus for coupling at least one of a plurality of amplified input signals to an output terminal using a directional coupler | |
| US5550513A (en) | High frequency, differential limiting distributed amplifier | |
| US7439805B1 (en) | Enhancement-depletion Darlington device | |
| JP4008451B2 (ja) | カスコード接続増幅回路及びそれを用いた通信装置 | |
| JP3684861B2 (ja) | 可変利得増幅器 | |
| US8963612B1 (en) | Multiple mode RF circuit | |
| WO2007012465A1 (en) | Amplifier arrangement and method | |
| CN108429541B (zh) | 用于对放大器的线性度进行补偿的前置补偿器 | |
| JP2007259409A (ja) | 可変利得増幅器 | |
| JP2003347870A (ja) | 電力増幅器 | |
| US9059662B1 (en) | Active combiner | |
| JP2000223963A (ja) | 高周波増幅器 | |
| JP3570298B2 (ja) | 可変利得増幅器 | |
| US5389896A (en) | HBT monolithic variable gain amplifier with bias compensation and buffering | |
| JP2005136846A (ja) | 可変増幅器およびそれを用いた携帯無線端末 | |
| JP2000323936A (ja) | 増幅器 | |
| JP4215304B2 (ja) | ミキサー回路 | |
| JP2006093773A (ja) | 高周波電力増幅モジュール | |
| US9667211B1 (en) | Variable gain and slope active topology | |
| US6535062B1 (en) | Low noise, low distortion, complementary IF amplifier | |
| KR101007579B1 (ko) | 증폭기 장치, 방송 무선 수신기, 및 데이터 신호용 수신기 | |
| CN114830528A (zh) | 功率放大电路、高频电路、以及通信装置 | |
| JP3233107B2 (ja) | バイアス発生回路およびミキサ | |
| WO2003107529A2 (en) | High voltage-wide band amplifier | |
| US4829265A (en) | Operational amplifier |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040301 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040309 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040428 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040601 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040614 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070702 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080702 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090702 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100702 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110702 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110702 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120702 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120702 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130702 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |