JP2006093773A

JP2006093773A - 高周波電力増幅モジュール

Info

Publication number: JP2006093773A
Application number: JP2004272945A
Authority: JP
Inventors: Masami Onishi; 正己大西; Tomonori Tagami; 知紀田上; Hidetoshi Matsumoto; 秀俊松本
Original assignee: Renesas Technology Corp
Current assignee: Renesas Technology Corp
Priority date: 2004-09-21
Filing date: 2004-09-21
Publication date: 2006-04-06
Also published as: US20060061417A1; CN100533952C; US7408405B2; CN1753301A

Abstract

【課題】大出力増幅器と小出力増幅器が高周波的に常に接続されている、スイッチを用いない増幅器切替え型増幅器において、増幅器間のアイソレーションが高く増幅器の安定性が良い高周波電力増幅モジュールを提供する。
【解決手段】増幅器の効率に影響を及ぼしにくい入力整合回路部分に、高アイソレーション特性を持つ入力整合回路１０７を用いて、動作状態の小出力増幅部１１０から停止状態の大出力増幅部１０９への回り込み、および大動作状態の出力増幅部から停止状態の小出力増幅部への回り込みを低減する。各増幅部の動作状態と停止状態の切替は、バイアス入力端子１０３〜１０６の制御により行う構成とする。
【選択図】図１

Description

本発明は、携帯電話等の無線通信装置の送信部に使われる高周波電力増幅器に係り、特にバイアス制御により大出力増幅器と小出力増幅器を切替えることのできる高周波電力増幅モジュールに関する。

近年、移動体通信分野では、小型化、軽量化が携帯端末のみならず基地局においても求められており、それに伴い小型化、軽量化に大きく影響する電力増幅器部の高効率化が重要となっている。この中でも携帯端末器では、通常、電池が電源として用いられており、連続動作可能な時間には限界がある。そのため、この携帯端末器を長時間動作可能とするためには、回路中で最も電力消費の大きい電力増幅器部の少消費電力化（高効率化）が大きな課題となっている。また、基地局においてもケーブル損失の低減などの目的からアンテナ近傍への設置を行うため高周波電力増幅部の小型化、軽量化が要求されており、高周波電力増幅器部の高効率化が必須となる。

一般に半導体素子を用いた高周波電力増幅器では、出力レベルが大きいほど効率が良くなり、飽和出力の近傍で最も高くなる。また、その取り出し得る最大の出力（飽和出力）レベルは、使う半導体素子の大きさに依存する。このため、低出力時の効率を良くする為に使用する半導体素子を小さな物にして飽和レベルの低い増幅器を作ると、高出力時に必要とする出力が得られない。また、高出力時で高効率となる増幅器にしておくと低出力時に著しく効率が低下する。この様に一つの増幅器で高出力時と低出力時の高効率を実現することは極めて難しい。

この高出力時と低出力時の両方において高効率動作を行うための従来例としては、複数の出力段増幅器を用意しておき、出力レベルに応じてそれぞれの出力段増幅器をスイッチで切り替えて使う構成が知られている（例えば、特許文献１参照）。

また、更に効率を向上させるための従来例としては、出力段増幅器にスイッチを使用せずに増幅器を切り替えて使う構成も知られている（例えば、特許文献２参照）。

特開平７−３３６１６８号公報特開２００３−４６３４０号公報

出力段増幅器をスイッチで切り替えて使う従来例では、スイッチを用いているため効率は低下するものの、並列接続される出力増幅器間のアイソレーションが良好となる。しかし、出力段増幅器にスイッチを使用せずに切り替えて使う構成では、スイッチによる効率低下は無いものの、大小の出力増幅器が高周波的に常に接続されているため、増幅器間のアイソレーションが低く増幅器の安定性が低下するという問題があった。

そこで、本発明の目的は出力増幅器間のアイソレーションが高く、安定度の高い高周波電力増幅モジュールを提供することにある。

本明細書において開示される発明のうち代表的なものを示せば、下記の通りである。すなわち、本発明に係る高周波電力増幅器モジュールは、高周波信号が電力増幅される第１の増幅部と、高周波信号が電力増幅される第２の増幅部と、前記第１および第２の増幅部の入力整合が行われる入力整合回路と、前記第１および第２の増幅部の出力整合が行われる出力整合回路とを有し、前記第１および第２の増幅部の動作がバイアス電圧あるいはバイアス電流によって切替制御され、前記入力整合回路が前記第１の増幅部と前記第２の増幅部間で高アイソレーション特性を持つことを特徴とする高周波電力増幅モジュール。

本発明によれば、動作状態にある小出力増幅部から、停止状態の大出力増幅部への回り込み、および動作状態にある大出力増幅部から停止状態の小出力増幅部への回り込みを低減し、安定度の高い高周波電力増幅モジュールを実現できる。

以下、本発明に係る高周波電力増幅モジュールの実施例について、添付図面を参照しながら詳細に詳述する。なお、同一の構成部分には、同一の参照符号を付して、説明の便宜上、その詳細な説明を省略する。

図１は、本発明の高周波電力増幅モジュールの構成を示す回路ブロック図である。高周波電力は、高周波入力（ＲＦｉｎ）端子１０１から入力され、高アイソレーション型入力整合回路（ＨＩＳＯ＿ＭＴｉｎ）１０７を通過し、大出力増幅部（ＨＰ＿ＡＭＰ）１０９あるいは、小出力増幅部（ＬＰ＿ＡＭＰ）１１０で増幅されて出力整合回路（ＭＴｏｕｔ）１０８を通過し、高周波出力（ＲＦｏｕｔ）端子１０２から出力される。なお、高アイソレーション型入力整合回路としては、例えばウイルキンソン型分配器がある。

高周波電力増幅モジュールの増幅部の動作として、小出力増幅部１１０を動作させ、大出力増幅部１０９を停止させる場合には、大出力増幅部の入力側バイアス端子（Ｃｏｎｔ１）１０３と、大出力増幅部の出力側バイアス端子（Ｂｉａｓ１）１０５のうちどちらか一方、あるいは大出力増幅部の入力側バイアス端子１０３と大出力増幅部の出力側バイアス端子１０５の双方をオフさせ、小出力増幅部１１０の入力側バイアス端子（Ｃｏｎｔ２）１０４と出力側バイアス端子（Ｂｉａｓ２）１０６をオンさせることで可能となる。

また、大出力増幅部１０９を動作させ、小出力増幅部１１０を停止させる場合には、上記と同様の方法で小出力増幅部１１０の入力側バイアス端子１０４と、小出力増幅部の出力側バイアス端子１０６のうちどちらか一方、あるいは小出力増幅部の入力側バイアス端子１０４と小出力増幅部の出力側バイアス端子１０６の双方をオフさせ、大出力増幅部１０９の入力側バイアス端子１０３と出力側バイアス端子１０５をオンさせることで実現している。

このように高アイソレーション型入力整合回路を設け、スイッチを用いずにオン状態の増幅部側からオフ状態の増幅部側への信号の回り込みを抑制することができるので、安定度が高く、効率の向上した高周波増幅モジュールを得ることができる。

図７は小出力増幅部と大出力増幅部の入出力特性および効率特性である。図７において、横軸は入力電力Ｐｉｎ、縦軸は出力電力Ｐｏｕｔと効率ηを示し、特性線ａとｂは小出力増幅部１１０の入出力特性と効率特性をそれぞれ示し、特性線ｃとｄは大出力増幅部１０９の入出力特性と効率特性をそれぞれ示している。

大出力と小出力の増幅器を、入力電力に応じて各増幅部のバイアス制御により切替えることによって、図７に示すように大出力増幅部１０９だけを動作させた場合の低入力電力時効率特性ｄと比較して、小出力増幅部１１０での低入力電力時効率特性ｂは大幅に向上する。

図２は、本発明の高周波電力増幅モジュールの他の実施例の構成を示す回路ブロック図である。図１に示した高アイソレーション型入力整合回路１０７を、分布定数型ウイルキンソン回路で構成したものである。

本実施例では、分布定数線路（ＭＳＬ）２１２，２１３と、抵抗２１４で分布定数ウイルキンソン回路を構成している。この場合、分布定数線路２１２，２１３の線路インピーダンスまたは電気長、または線路インピーダンスおよび電気長は、必ずしも同一値でなくても良い。すなわち、ウィルキンソン型分配端子におけるインピーダンスおよび／または分配量が、小出力増幅部１１０側と大出力増幅部１０９側とでそれぞれ異なってもよい。

なぜならば、大出力増幅部１０９と小出力増幅部１１０での増幅利得または入力インピーダンスが同一とは限らないからである。インピーダンスおよび／または分配量が、大出力と小出力の増幅部間で一致する場合に較べて、異なる場合では大出力増幅部１０９および小出力増幅部１１０の入力インピーダンス整合を兼ねた構成とすることができ、更に利得差を補うことが可能となるという利点がある。異なる分配量差ΔＧの許容範囲は使用されるシステムによって異なるが一般的に０＜ΔＧ≦１０ｄＢ程度である。
分布定数型ウイルキンソン回路を用いた場合、基本波周波数だけではなく奇数次高調波においても高アイソレーションとなる。高周波電力は、高周波入力端子１０１から入力され、分布定数型ウイルキンソン回路を通過し、大出力増幅部１０９または小出力増幅部１１０に至る。後の動作は、図１と同様である。本実施例の構成も図１の構成の場合と同様に大出力増幅部１０９だけを動作させた場合の低入力電力時効率特性と比較し、小出力増幅部１１０での低入力電力時効率特性が大幅に向上する。

図３は、本発明の高周波電力増幅モジュールの他の実施例の構成を示す回路ブロック図である。図１における高アイソレーション型入力整合回路１０７を、集中定数型ウイルキンソン回路で構成したものである。本実施例では、インダクタンス３１１ａ，３１１ｂと、キャパシタンス３１３と、抵抗３１４で集中定数ウイルキンソン回路を構成している。この場合、インダクタンス３１１ａ，３１１ｂは、必ずしも同一値でなくても良い。高周波電力は、高周波入力端子１０１から入力され、集中定数型ウイルキンソン回路を通過し、大出力増幅部１０９または、小出力増幅部１１０に至る。後の動作は、図１と同様である。本実施例の場合も図１の構成の場合と同様の効果を奏する。

図４は、本発明の高周波電力増幅モジュールの他の実施例の構成を示す回路ブロック図である。図１における高アイソレーション型入力整合回路１０７を、集中定数型ウイルキンソン回路で構成したものである。本実施例では、インダクタンス４１１と、キャパシタンス４１２，４１３と、抵抗４１４で集中定数型ウイルキンソン回路を構成している。この場合、キャパシタンス４１２，４１３は、必ずしも同一値でなくても良い。高周波電力は、高周波入力端子１０１から入力され、集中定数型ウイルキンソン回路を通過し、大出力増幅部１０９または、小出力増幅部１１０に至る。後の動作は、図１と同様である。本実施例の場合も図１の構成の場合と同様の効果を奏する。

図５は、本発明の高周波電力増幅モジュールの他の実施例を示す図であり、図４での集中定数型ウイルキンソン回路を、インダクタンス４１１と、キャパシタンス４１２，４１３、５１５と、抵抗５１４で構成したものである。本実施例の構成により、大出力増幅部１０９と小出力増幅部１１０間での直流およびキャパシタンス５１５で決まる低周波数でのアイソレーションも高く設定できるという利点がある。

図６は、本発明の高周波電力増幅モジュールの他の実施例の構成を示す回路ブロック図である。図１の構成において、大電力増幅部１０９および小出力増幅部１１０に、バイポーラトランジスタを用いた構造のものである。大出力増幅部１０９の入力側バイアス端子１０３は抵抗Ｒ１を介してエミッタ接地の大出力トランジスタＱ１のベースに接続され、出力側バイアス端子１０５はインダクタンス６１１を介してトランジスタＱ１のコレクタに接続される。同様に、小出力増幅部１１０の入力側バイアス端子１０４は抵抗Ｒ２を介してエミッタ接地の小出力トランジスタＱ２のベースに接続され、出力側バイアス端子１０６はインダクタ６１２を介してトランジスタＱ２のコレクタに接続される。

トランジスタＱ１のベースはキャパシタＣ１を介して、トランジスタＱ２のベースはキャパシタＣ２を介して、それぞれ高アイソレーション型整合回路入力１０７の出力に接続されている。大出力増幅部１０９で用いられるトランジスタＱ１のデバイスサイズは、小出力増幅部１１０で用いられるトランジスタＱ２のデバイスサイズ以上である。

図８は、本発明の高周波電力増幅モジュールの他の実施例の構成を示す回路ブロック図である。図３に示した等価回路を、モジュール基板８０１上にパタン化した一例である。図８において、斜線部はモジュール基板上の配線導体部を示し、ｃａｐはチップコンデンサ、ｉｎｄはチップインダクタ、ｒｅｓはチップ抵抗をそれぞれ示し、８０６はボンディングワイアを示している。これらにより、集中定数型ウイルキンソン回路８０５を構成している。なお、図８においては要部だけを示し、出力側整合回路、出力端子、出力側ボンディングワイヤ等は省略している。次の、図９も同様の省略をしている。この集中定数型ウイルキンソン回路８０５は、図４および図５で示した回路でも同様に構成できる。

高周波電力は、高周波入力端子８０７から入力され、集中定数型ウイルキンソン回路８０５を通過し、半導体チップ８０２上の大出力増幅部１０９または、小出力増幅部１１０に至る。後の動作は、図１と同様である。

図９は、本発明の高周波電力増幅モジュールの他の実施例の構成を示す回路ブロック図である。図８に示した集中定数ウイルキンソン回路８０５を、半導体チップ９０２上に集積化したものである。集中定数ウイルキンソンを用いた高アイソレーション型入力整合回路の集積化により、図８に比べて一層の小型化が図られる。モジュール基板８０１上に半導体チップ９０２が搭載される。この集中定数ウイルキンソン回路９０５は、図４および図５で示した回路にも同様に適用できる。高周波電力は、高周波入力端子９０７から入力され、集中定数型ウイルキンソン回路９０５を通過し、半導体チップ９０２上の大出力増幅部９０３または、小出力増幅部９０４に至る。後の動作は、図１と同様である。

以上、本発明の好適な実施例について説明したが、本発明は上記実施例に限定されるものではなく、本発明の精神を逸脱しない範囲内において、種々の設計変更をなし得ることは勿論である。

本発明に係る高周波電力増幅モジュールの第１実施例の構成を示す回路ブロック図。本発明に係る高周波電力増幅モジュールの第２実施例の構成を示す回路ブロック図。本発明に係る高周波電力増幅モジュールの第３実施例を示す回路ブロック図。本発明に係る高周波電力増幅モジュールの第４実施例を示す回路ブロック図。本発明に係る高周波電力増幅モジュールの第５実施例を示す回路ブロック図。本発明に係る高周波電力増幅モジュールの第６実施例を示す回路ブロック図。本発明に係る高周波電力増幅モジュールの各増幅部の入出力特性と効率特性を示す図。本発明に係る高周波電力増幅モジュールの第７実施例を示す回路ブロック図。本発明に係る高周波電力増幅モジュールの第８実施例を示す回路ブロック図。

符号の説明

１０１…高周波入力端子、１０２…高周波出力端子、１０３…大出力増幅部入力側バイアス端子（Ｃｏｎｔ１）、１０４…小出力増幅部入力側バイアス端子（Ｃｏｎｔ２）、１０５…大出力増幅部出力側バイアス端子（Ｂｉａｓ１）、１０６…小出力増幅部出力側バイアス端子（Ｂｉａｓ２）、１０７…高アイソレーション型入力整合回路（ＨＩＳＯ＿ＭＴｉｎ）、１０８…出力整合回路（ＭＴｏｕｔ）、１０９…大出力増幅部（ＨＰ＿ＡＭＰ）、１１０…小出力増幅部（ＬＰ＿ＡＭＰ）、２１２，２１３…分布定数線路（ＭＳＬ）、２１４，３１４，５１４…抵抗、３１１ａ…，３１１ｂ，４１１…インダクタンス、３１３，４１２，４１３，５１５…キャパシタンス、６１１，６１２…インダクタンス、８０１…モジュール基板、８０２，９０２…半導体チップ、８０５…集中定数型ウイルキンソン回路、８０６…ボンディングワイア、８０７…高周波入力端子、９０５…集積化された集中定数型ウイルキンソン回路、η…効率、ｃａｐ…チップキャパシタ、ｉｎｄ…チップインダクタ、ｒｅｓ…チップ抵抗、Ｃ１，Ｃ２…キャパシタ、Ｐｉｎ…入力電力、Ｐｏｕｔ…出力電力、Ｑ１，Ｑ２…バイポーラトランジスタ、Ｒ１，Ｒ２…抵抗。

Claims

高周波信号が電力増幅される第１の増幅部と、
高周波信号が電力増幅される第２の増幅部と、
前記第１および第２の増幅部の入力整合が行われる入力整合回路と、
前記第１および第２の増幅部の出力整合が行われる出力整合回路とを有し、
前記第１および第２の増幅部の動作がバイアス電圧あるいはバイアス電流によって切替制御され、
前記入力整合回路が前記第１の増幅部と前記第２の増幅部間で高アイソレーション特性を持つことを特徴とする高周波電力増幅モジュール。
請求項１記載の高周波電力増幅モジュールにおいて、
前記入力整合回路がウイルキンソン型分配器で構成されることを特徴とする高周波電力増幅モジュール。
請求項２記載の高周波電力増幅モジュールにおいて、
前記ウイルキンソン型分配器が集中定数回路で構成されることを特徴とする高周波電力増幅モジュール。
請求項２記載の高周波電力増幅モジュールにおいて、
前記ウイルキンソン型分配器が分布定数回路で構成されることを特徴とする高周波電力増幅モジュール。
請求項１乃至４のいずれかに記載の高周波電力増幅モジュールにおいて、
前記第１の増幅部は大出力増幅器で構成され、
前記第２の増幅部は小出力増幅器で構成されることを特徴とする高周波電力増幅モジュール。
請求項１記載の高周波電力増幅モジュールにおいて、
前記入力整合回路の分配端子におけるインピーダンスおよび分配量が、前記第１の増幅部側と前記第２の増幅部側のそれぞれで異なることを特徴とする高周波電力増幅モジュール。
請求項１記載の高周波電力増幅モジュールにおいて、
前記入力整合回路の分配端子におけるインピーダンスまたは分配量が、前記第１の増幅部側と前記第２の増幅部側のそれぞれで異なることを特徴とする高周波電力増幅モジュール。
請求項２乃至４のいずれかに記載の高周波電力増幅モジュールにおいて、
前記入力整合回路を構成する前記ウイルキンソン型分配器の分配端子におけるインピーダンスおよび分配量が、前記第１の増幅部側と前記第２の増幅部側のそれぞれで異なることを特徴とする高周波電力増幅モジュール。
請求項２乃至４のいずれかに記載の高周波電力増幅モジュールにおいて、
前記入力整合回路を構成する前記ウイルキンソン型分配器の分配端子におけるインピーダンスまたは分配量が、前記第１の増幅部側と前記第２の増幅部側のそれぞれで異なることを特徴とする高周波電力増幅モジュール。