JP4166318B2 - 電力増幅器 - Google Patents
電力増幅器 Download PDFInfo
- Publication number
- JP4166318B2 JP4166318B2 JP07714498A JP7714498A JP4166318B2 JP 4166318 B2 JP4166318 B2 JP 4166318B2 JP 07714498 A JP07714498 A JP 07714498A JP 7714498 A JP7714498 A JP 7714498A JP 4166318 B2 JP4166318 B2 JP 4166318B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- output
- circuit
- input
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/60—Amplifiers in which coupling networks have distributed constants, e.g. with waveguide resonators
- H03F3/602—Combinations of several amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
- H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
- H03F3/211—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only using a combination of several amplifiers
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
- Microwave Amplifiers (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、携帯電話などに用いられるプッシュプル動作する電力増幅器に関するものである。
【０００２】
【従来の技術】
従来、同一半導体チップ上に形成されたプッシュプル電力増幅器は図５のブロック図に示した構成のものが考えられる。図５において、入力端子５１から信号を入力すると、入力側バラン回路５２により等電力で互いの位相差を１８０度とする２つの信号に分配される。分配された信号の一方は第１の入力整合回路５３でインピーダンス整合され、第１のトランジスタ５４で増幅された後、第１の出力整合回路５５でインピーダンス整合され、出力側バラン回路５６の２つの入力のうちの一方に入力される。同様に分配された信号の他方は第２の入力整合回路５７でインピーダンス整合され、第２のトランジスタ５８で増幅された後、第２の出力整合回路５９でインピーダンス整合され、出力側バラン回路５６の入力のうちの他方に入力される。
【０００３】
出力側バラン回路５６では、第１の出力整合回路５５からの入力と第２の出力整合回路５９からの入力との位相差を１８０度とするため同相で合成されて出力端子６０から信号を出力する。
【０００４】
【発明が解決しようとする課題】
しかしながら、図５に示した構成のプッシュプル電力増幅器では、低出力時に効率が低下するという課題がある。また、全ての構成要素を同一半導体チップ上に構成した場合には、出力側バラン回路における損失が大きくなり電力利得が小さくなってしまうという課題があった。
【０００５】
本発明は、従来の電力増幅器のこのような課題を考慮し、高出力時にプッシュプル動作する増幅器の一方を低出力時にオフにすることで効率を高めるとともに、同一半導体チップ上に構成した場合に損失を小さくして電力利得を大きくすることのできる電力増幅器を提供することを目的とする。
【０００６】
【課題を解決するための手段】
請求項１の本発明は、信号を入力する入力端子と、その入力信号を等電力で互いの位相差を１８０度とする２つの信号に分配して出力する入力信号分配手段と、その入力信号分配手段の一方の出力信号の導通・非導通を切り換える第１の信号オンオフ選択手段と、その第１の信号オンオフ選択手段からの信号を増幅し、出力整合回路を有する第１の増幅手段と、その第１の増幅手段から出力される信号の導通・非導通を切り換える第２の信号オンオフ選択手段と、入力信号分配手段のもう一方の出力信号を増幅し、出力整合回路を有する第２の増幅手段と、第２の信号オンオフ選択手段の出力と第２の増幅手段の出力とを互いの位相差を１８０度として合成する出力信号合成手段と、その合成された信号を出力する出力端子と、少なくとも第１の増幅手段のオンオフを切り換えるバイアスオンオフ手段とを備え、高出力時には、第１及び第２の信号オンオフ選択手段をオンにするとともに、バイアスオンオフ手段をオンして第１及び第２の増幅手段によるプッシュプル動作を行い、低出力時には、第１及び第２の信号オンオフ選択手段をオフにするとともに、バイアスオンオフ手段により第１の増幅手段をオフとして第２の増幅手段によるシングルエンド動作を行い、入力信号分配手段は、ソースを接地した第１のＦＥＴと、ゲートを接地した第２のＦＥＴと、インピーダンスを切り換え可能なスイッチ回路とを有するアクティブバラン回路であり、第１のＦＥＴのゲートはスイッチ回路を介して第２のＦＥＴのソースに接続され、第１の信号オンオフ選択手段が第２のＦＥＴのオンオフで実現される電力増幅器である。
【０００７】
請求項１の本発明は、上記構成とすることにより、入力信号分配手段に接続された第１の信号オンオフ選択手段を第２のＦＥＴのオンオフで実現することが可能となり回路構成を簡素化することができる。
【０００９】
請求項３の本発明は、請求項１と２に記載の発明において、アクティブバラン回路の構成を第１のＦＥＴのバイアスコントロール回路を有し、バイアスコントロール回路により変化させたインピーダンスの違いでインピーダンスを切り換える構成とすることにより、スイッチ回路の代用をすることが可能となるため回路構成を簡素化することができる。
【００１０】
請求項４の本発明は、請求項１と２に記載の発明において、アクティブバラン回路の構成を第２のＦＥＴのオン時とオフ時のインピーダンスの違いでインピーダンスを切り換える構成とすることにより、スイッチ回路の代用をすることが可能となるため回路構成を簡素化することができる。
【００１２】
【発明の実施の形態】
以下に、本発明をその実施の形態を示す図面に基づいて説明する。
（実施の形態１）
図１は、本発明にかかる実施の形態１の電力増幅器のブロック図である。図１において、本実施の形態の電力増幅器は、信号を入力する入力端子１と、その入力信号を等電力で互いの位相差を１８０度とする２つの信号に分配し、２つの出力を有する入力信号分配手段である入力側バラン回路２と、第１の増幅手段を構成する第１の入力整合回路４及び第１のトランジスタ５及び第１の出力整合回路６と、第２の増幅手段を構成する第２の入力整合回路９及び第２のトランジスタ１０及び第２の出力整合回路１１と、上記第１及び第２のトランジスタ５，１０のバイアスをそれぞれ独自にオンオフを切り換え可能なバイアスオンオフ手段である第１のバイアススイッチ回路１３及び第２のバイアススイッチ回路１４と、信号の導通と非導通を切り換える第１及び第２の信号オンオフ選択手段である第１のスイッチ回路３及び第２のスイッチ回路７と、２つの入力を有し、入力信号の互いの位相差を１８０度として合成する出力信号合成手段である出力側バラン回路８と、信号を出力する出力端子１２とを備えている。
【００１３】
入力端子１は入力側バラン回路２の入力に接続され、入力側バラン回路２の出力の一方は第１のスイッチ回路３を介して第１の入力整合回路４に接続され、第１の入力整合回路４の出力は第１のトランジスタ５に接続され、第１のトランジスタ５の出力は第１の出力整合回路６を介して第２のスイッチ回路７に接続され、第２のスイッチ回路７の出力は出力側バラン回路８の２つの入力の一方に接続される。また、入力側バラン回路２の出力の他方は、第２の入力整合回路９を介して第２のトランジスタ１０に接続され、第２のトランジスタ１０の出力は第２の出力整合回路１１を介して出力側バラン回路８の入力の他方に接続される。出力側バラン回路８の出力は出力端子１２に接続されている。
【００１４】
次に、上記実施の形態１の電力増幅器の動作について、図面を参照しながら説明する。
【００１５】
信号Ａとしてたとえば入力電力が１０〜２０ｄＢｍの信号を、また信号Ａと同じ周波数帯域である信号Ｂとして同様に入力電力が０〜１０ｄＢｍの信号を扱うものとする。
【００１６】
まず、信号Ａを増幅するとき、入力端子１から入力電力が１０〜２０ｄＢｍの信号を入力すると、この場合、入力側バラン回路２によって等電力で互いの位相差を１８０度とする２つの信号に分配され、分配された２つの信号の一方は第１のスイッチ回路３に入力される。この場合、第１のスイッチ回路３はオン状態（導通状態）となっているため信号は第１のスイッチ回路３を通過し、信号Ａに対してインピーダンス整合可能な第１の入力整合回路４によってインピーダンス整合された後、第１のトランジスタ５に入力される。この場合、第１のバイアススイッチ回路１３はオン状態となっているため信号は第１のトランジスタ５によって増幅され、その出力は信号Ａに対してインピーダンス整合可能な第１の出力整合回路６によってインピーダンス整合された後、第２のスイッチ回路７に入力される。この場合、第２のスイッチ回路７のスイッチがオン状態（導通状態）となっているため信号は第２のスイッチ回路７を通過して出力側バラン回路８の２つの入力の一方に入力さる。
【００１７】
また、入力側バラン回路２で分配された信号の他方は、信号Ａに対してインピーダンス整合可能な第２の入力整合回路９によってインピーダンス整合された後、第１のトランジスタ５とほぼ同じ特性を有する第２のトランジスタ１０に入力される。この場合、第２のバイアススイッチ回路１４はオン状態となっているため信号は第２のトランジスタ１０によって増幅され、その出力は信号Ａに対してインピーダンス整合可能な第２の出力整合回路１１によってインピーダンス整合された後、出力側バラン回路８の入力の他方に入力される。
【００１８】
出力側バラン回路８の２つの入力にこのように入力された互いの位相差を１８０度とする２つの信号は、出力側バラン回路８により同相で合成され出力端子１２に出力される。
【００１９】
一方、信号Ｂを増幅するとき、入力端子１から入力電力０〜１０ｄＢｍの信号を入力すると、この場合、入力側バラン回路２によって等電力で互いの位相差を１８０度とする２つの信号に分配される。分配された２つの信号の一方は第１のスイッチ回路３に入力されるが、この場合、第１のスイッチ回路３はオフ状態（非導通状態）となっているため信号は阻止される。
【００２０】
また、分配された信号の他方は、信号Ｂに対してインピーダンス整合可能な第２の入力整合回路９によってインピーダンス整合された後、第１のトランジスタ５とほぼ同じ特性を有する第２のトランジスタ１０によって増幅され、その出力は信号Ｂに対してインピーダンス整合可能な第２の出力整合回路１１によってインピーダンス整合された後、出力側バラン回路８の入力に入力される。出力側バラン回路８に入力された信号は、この場合、第２のスイッチ回路７がオフ状態（非導通状態）となっているため第１の出力整合回路６に漏洩することなく出力端子１２に出力される。また、この場合、第１のバイアススイッチ回路１３はオフ状態となっており、第２のバイアススイッチ回路１４はオン状態となっていることが重要である。
【００２１】
このように、入力電力のレベルに応じて、第１及び第２の信号オンオフ選択手段である第１のスイッチ回路３と第２のスイッチ回路７のスイッチを連動させてオンオフすることにより、一方の信号の阻止、通過を切り替えることで、高出力時にはプッシュプル電力増幅器として信号の増幅を行い、低出力時にはシングルエンド電力増幅器として信号の増幅を行うため、低出力時の効率を高めることができる。
【００２２】
図２に、図１のブロック図の具体的な回路図を示す。図２において、図１と同一部分には同一符号を付けて説明を省略する。整合回路はコイルとコンデンサーにより構成されているものとする。
【００２３】
入力側バラン回路２はコイルＬ１、Ｌ２ａおよびＬ２ｂで構成され、入力端子１はコイルＬ１の一端と接続され、コイルＬ１の他端は接地されている。コイルＬ２ａとＬ２ｂは直列接続されるとともに、その接続点が接地されており、コイルＬ１との間でトランスを構成している。コイルＬ２ａの他端は第１のスイッチ回路３の入力に接続されており、コイルＬ２ｂの他端は第２の入力整合回路９の入力に接続されている。
【００２４】
第１のスイッチ回路３はトランジスタＴＲ１、コンデンサＣ１および抵抗Ｒ１で構成されており、トランジスタＴＲ１はソースが接地され、ゲートには電圧Ｖｇ１からコンデンサＣ１でバイパスされ抵抗Ｒ１を介してバイアス電圧が印加されており、ドレインは入力側バラン回路２の出力と第１の入力整合回路４の入力との接続点に接続されている。
【００２５】
第１のトランジスタ５はトランジスタＴＲ２のソースが接地され、ゲートは第１の入力整合回路４の出力に接続されるとともに、電圧Ｖｇ２からコンデンサＣ２でバイパスされコイルＬ３を介してバイアス電圧が印加されており、ドレインには電圧Ｖｄ１から第１のバイアススイッチ回路１３を介してコンデンサＣ３でバイパスされコイルＬ４を介してバイアス電圧が印加されており、第１の出力整合回路６の入力に接続している。
【００２６】
第１のバイアススイッチ回路１３はトランジスタＴＲ５、コンデンサＣ７および抵抗Ｒ３で構成されており、トランジスタＴＲ５はソースとドレインが第１のトランジスタ５のドレイン電圧Ｖｄ１とコイルＬ４の間に直列に挿入されており、ゲートには電圧Ｖｇ５からコンデンサＣ７でバイパスされ抵抗Ｒ３を介してバイアス電圧が印加されている。
【００２７】
第２のトランジスタ１０はトランジスタＴＲ３のソースが接地され、ゲートは第２の入力整合回路９の出力に接続されるとともに、電圧Ｖｇ３からコンデンサＣ４でバイパスされコイルＬ５を介してバイアス電圧が印加されており、ドレインには電圧Ｖｄ２から第２のバイアススイッチ回路１４を介してコンデンサＣ５でバイパスされコイルＬ６を介してバイアス電圧が印加されており、第２の出力整合回路１１の入力に接続している。
【００２８】
第２のバイアススイッチ回路１４はトランジスタＴＲ６、コンデンサＣ８および抵抗Ｒ４で構成されており、トランジスタＴＲ６はソースとドレインが第２のトランジスタ１０のドレイン電圧Ｖｄ２とコイルＬ６の間に直列に挿入されており、ゲートには電圧Ｖｇ６からコンデンサＣ８でバイパスされ抵抗Ｒ４を介してバイアス電圧が印加されている。
【００２９】
第２のスイッチ回路７はトランジスタＴＲ４、コンデンサＣ６および抵抗Ｒ２で構成されており、トランジスタＴＲ４はソースが接地され、ゲートには電圧Ｖｇ４からコンデンサＣ６でバイパスされ抵抗Ｒ２を介してバイアス電圧が印加されており、ドレインは出力側バラン回路８の入力と第１の出力整合回路６の出力との接続点に接続されている。
【００３０】
コイルＬ７ａ、Ｌ７ｂおよびＬ８で出力側バラン回路８を構成している。第１の出力整合回路６の出力とトランジスタＴＲ４のドレインとの接続点にコイルＬ７ａの一端が接続され、第２の出力整合回路１１の出力にコイルＬ７ｂの一端が接続され、それらコイルＬ７ａとＬ７ｂのそれぞれの他端は直列接続されるとともに、その接続点が接地されている。コイルＬ８はコイルＬ７ａとＬ７ｂと結合するよう配置され、一端が出力端子１２に接続されるとともに、他端が接地されている。
【００３１】
次に、以上のように構成された電力増幅器の動作について、図面を参照しながら説明する。
【００３２】
まず、信号Ａを増幅するとき、第１のスイッチ回路３と第２のスイッチ回路７は連動して導通状態となっており、第１のバイアススイッチ回路１３と第２のバイアススイッチ回路１４はそれぞれ独自に導通状態となっている。
【００３３】
この状態において、入力端子１から入力した信号は、入力側バラン回路２のコイルＬ１を介してＬ２ａには入力信号に対して同相の、Ｌ２ｂには入力信号に対して逆相のそれぞれ等電力の信号に分配される。
【００３４】
コイルＬ２ａから第１のスイッチ回路３に入力された信号は、この場合第１のスイッチ回路３が電圧Ｖｇ１によりトランジスタＴＲ１が非導通状態となるよう制御されているためトランジスタＴＲ１には漏洩せず第１のスイッチ回路３を通過し、第１の入力整合回路４によってインピーダンス整合された後、トランジスタＴＲ２によって構成された第１のトランジスタ５に入力される。この場合、電圧Ｖｇ５によりトランジスタＴＲ５が導通状態となるよう制御されているため第１のバイアススイッチ回路１３はオン状態となっており、信号は第１のトランジスタ５により増幅され、第１の出力整合回路６によってインピーダンス整合された後、第２のスイッチ回路７に入力される。この場合、第２のスイッチ回路７が電圧Ｖｇ４によりトランジスタＴＲ４が非導通状態となるよう制御されているため信号はトランジスタＴＲ４には漏洩せず第２のスイッチ回路７を通過し、出力側バラン回路８のコイルＬ７ａに入力される。
【００３５】
一方、コイルＬ２ｂから第２の入力整合回路９に入力された信号は、第２の入力整合回路９によってインピーダンス整合された後、トランジスタＴＲ３によって構成された第２のトランジスタ１０に入力される。この場合、電圧Ｖｇ６によりトランジスタＴＲ６が導通状態となるよう制御されているため第２のバイアススイッチ回路１４はオン状態となっており、信号は第２のトランジスタ１０により増幅され、第２の出力整合回路１１によってインピーダンス整合された後、出力側バラン回路８のコイルＬ７ｂに入力される。
【００３６】
出力側バラン回路８に入力された信号は、コイルＬ７ａの信号は同相でコイルＬ８に出力され、コイルＬ７ｂの信号は逆相でコイルＬ８に出力されるため、入力側バラン回路２で分配されたときの位相差が１８０度であったことからコイルＬ８にはそれぞれの信号が同相で合成され、出力端子１２より出力される。
【００３７】
つぎに、信号Ｂを増幅するとき、第１のスイッチ回路３と第２のスイッチ回路７は連動して非導通状態となっており、第１のバイアススイッチ回路１３は非道通状態となり、第２のバイアススイッチ回路１４は導通状態となっている。
【００３８】
この状態において、入力端子１から入力した信号は、入力側バラン回路２のコイルＬ１を介してＬ２ａには入力信号に対して同相の、Ｌ２ｂには入力信号に対して逆相のそれぞれ等電力の信号に分配される。
【００３９】
コイルＬ２ａから第１のスイッチ回路３に入力された信号は、この場合第１のスイッチ回路３が電圧Ｖｇ１によりトランジスタＴＲ１が導通状態となるよう制御されているため、トランジスタＴＲ１を介して接地され、第１の入力整合回路４には入力されない。
【００４０】
一方、Ｌ２ｂから第２の入力整合回路９に入力された信号は、第２の入力整合回路９によってインピーダンス整合された後、トランジスタＴＲ３によって構成された第２のトランジスタ１０に入力される。この場合、電圧Ｖｇ６によりトランジスタＴＲ６が導通状態となるよう制御されているため第２のバイアススイッチ回路１４はオン状態となっており、信号は第２のトランジスタ１０により増幅され、第２の出力整合回路１１によってインピーダンス整合された後、出力側バラン回路８のコイルＬ７ｂに入力される。
【００４１】
出力側バラン回路８に入力された信号は、この場合、第２のスイッチ回路７が電圧Ｖｇ４によりトランジスタＴＲ４が導通状態となるよう制御されているため、出力バラン回路８のコイルＬ７ａは両端が接地されているのでコイルＬ７ａには漏洩せず、コイルＬ８を介して出力端子１２より出力される。この場合、電圧Ｖｇ５によりトランジスタＴＲ５が非導通状態となるよう制御されているため第１のバイアススイッチ回路１３はオフ状態となっており、第１のトランジスタ５のトランジスタＴＲ２には電流が流れないことが重要である。このことにより、高出力時にはプッシュプル動作を行う電力増幅器を、低出力時にはシングルエンド動作を行う電力増幅器として動作させて、低出力時の効率を改善することが可能となる。
【００４２】
なお、上記実施の形態１における第１の入力整合回路４と第２の入力整合回路９は利得の損失を無視すれば省略してもよい。
(実施の形態２）
図３は、本発明にかかる実施の形態２の電力増幅器における入力側部分のブロック図である。すなわち、本発明の実施の形態２の図３は、前述の実施の形態１の図１と図２において、入力側バラン回路２と第１のスイッチ回路３をアクティブバラン回路３１とインピーダンス切り換えスイッチ３２により実現していることである。
【００４３】
図３において、アクティブバラン回路３１は、トランジスタＴＲ３１からＴＲ３３、コイルＬ３１からＬ３４、コンデンサＣ３１からＣ３９、抵抗Ｒ３１、電圧Ｖｇ３１からＶｇ３３およびＶｄ３１からＶｄ３２により構成されている。トランジスタＴＲ３１は、そのソースが接地され、ゲートにはトランジスタＴＲ３２のソースが接続されるとともに、電圧Ｖｇ３１からコンデンサＣ３２でバイパスされコイルＬ３１を介してバイアス電圧が印加され、ゲートとコイルＬ３１との接続点は結合コンデンサＣ３１を介して入力端子１に接続されるとともに、インピーダンス切り換えスイッチ３２に接続されている。また、ドレインには電圧Ｖｄ３１からコンデンサＣ３５でバイパスされコイルＬ３２を介してバイアス電圧が印加され、結合コンデンサＣ３６が接続されている。更に、この結合コンデンサＣ３６に例えば図１の第２の入力整合回路９が接続されている。
【００４４】
トランジスタＴＲ３２は、そのソースがＴＲ３１のゲートに接続されており、ゲートには電圧Ｖｇ３２からコンデンサＣ３７でバイパスされコイルＬ３３を介してバイアス電圧が印加され、ドレインには電圧Ｖｄ３２からコンデンサＣ３８でバイパスされコイルＬ３４を介してバイアス電圧が印加され、結合コンデンサＣ３９に接続されている。更に、この結合コンデンサＣ３９に例えば図１の第１の入力整合回路４が接続されている。
【００４５】
トランジスタＴＲ３３は、そのソースが接地され、ゲートには電圧Ｖｇ３３からコンデンサＣ３３でバイパスされ抵抗Ｒ３１を介してバイアス電圧が印加され、また、ドレインはアクティブバラン回路３１のトランジスタＴＲ３１のゲートに接続されており、これらによりインピーダンス切り換えスイッチ３２を構成している。
【００４６】
次に、上記実施の形態２の電力増幅器の動作について、図面を参照しながら説明する。
【００４７】
まず、信号Ａを増幅するとき、インピーダンス切り換えスイッチ回路３２はオフ状態となっている。
【００４８】
この状態において、入力端子１から入力した信号は、この場合、インピーダンス切り換えスイッチ回路３２が電圧Ｖｇ３３によりトランジスタＴＲ３３が非導通状態となるよう制御されているため、トランジスタＴＲ３３に信号が漏洩することなく結合コンデンサＣ３１を介してトランジスタＴＲ３１のゲートとトランジスタＴＲ３２のソースに入力される。この場合、トランジスタＴＲ３１とＴＲ３２がともにオン状態となるように電圧Ｖｇ３１、Ｖｇ３２、Ｖｄ３１およびＶｄ３２は制御回路により制御されている。ただし、制御回路は図３には示していない。トランジスタＴＲ３１に入力された信号はソースが接地されているため結合コンデンサＣ３６を介して逆相で出力され、トランジスタＴＲ３２に入力された信号はゲートが接地されているため結合コンデンサＣ３９を介して同相で出力される。この場合、トランジスタＴＲ３１とＴＲ３２が同じ電力利得を有するように整合回路を構成することが重要である。
【００４９】
つぎに、信号Ｂを増幅するとき、インピーダンス切り換えスイッチ回路３２はオン状態となっている。
【００５０】
この状態において、入力端子１から入力した信号は結合コンデンサ３１を介して、電圧Ｖｇ３１とＶｄ３１によりオン状態となるよう制御されているトランジスタＴＲ３１のゲートに入力されるが、この場合、インピーダンス切り換えスイッチ回路３２が電圧Ｖｇ３３によりトランジスタＴＲ３３が導通状態となるよう制御されているため、コンデンサＣ３４によりトランジスタＴＲ３１のインピーダンスが変換される。このとき、電圧Ｖｄ３２によりトランジスタＴＲ３２がオフ状態となるように制御されており、信号はトランジスタＴＲ３２に漏洩しないが、オン時とオフ時でインピーダンスが変化するため、インピーダンス切り換えスイッチ回路３２により整合状態を保持するのである。これによりトランジスタＴＲ３２をオフ状態とした場合にもオン状態の時と同じインピーダンスとなり、トランジスタＴＲ３１のゲートに入力された信号は結合コンデンサＣ３６を介して逆相で出力される。
【００５１】
この場合、トランジスタＴＲ３２の電圧Ｖｄ３２は、第２のスイッチ回路７の動作と連動してオンオフされることが重要である。このように、第１のスイッチ回路３をアクティブバラン回路３１のトランジスタＴＲ３２のオンオフで代用することにより、実施の形態１の作用効果に加えて、回路構成を簡素化することが可能となる。
【００５２】
なお、上記実施の形態２においては、入力側バラン回路２と第１のスイッチ回路３をアクティブバラン回路３１とインピーダンス切り換えスイッチ回路３２により実現する方法を示したが、出力側バラン回路８と第２のスイッチ回路７を同様の手法により、アクティブバラン回路とインピーダンス切り換えスイッチ回路により実現可能なことは当然のことである。
【００５３】
また、アクティブバラン回路３１のトランジスタＴＲ３１のバイアス回路を、トランジスタＴＲ３２のオンオフに応じてインピーダンスを切り換えることにより、インピーダンス切り換えスイッチ回路の代用をすることも可能であり、これによりさらに回路構成を簡素化することが可能となる。
【００５４】
また、図４のインピーダンス切り換えスイッチ回路３３に示すように、インピーダンス切り換えスイッチ回路をアクティブバラン回路３１のトランジスタＴＲ３２を構成要素として形成し、トランジスタＴＲ３２のオン時とオフ時のインピーダンスの違いによりインピーダンスを切り換えることで、インピーダンス切り換えスイッチ回路の回路構成を簡素化することも可能である。
（実施の形態３）
つぎに、本発明の実施の形態３として、上記実施の形態１の回路を集積回路化する場合について説明する。
【００５５】
図１における全ブロックすなわち破線１６に囲まれた範囲を同一半導体チップ上で実現する。このように構成することによって各部品間の間隔を縮め不要なインダクタンスやキャパシタンスの発生を防ぎ回路動作を安定化させ、かつ構成部品数を減少することができ、特に同一条件の製品を大量に生産する場合に好適である。
【００５６】
また、出力端子１２の外部条件が異なる場合等に対応するためには、出力側バラン回路８を外付け部品として図１の破線１７に囲まれた範囲、すなわち入力側バラン回路２、第１のスイッチ回路３、第１の入力整合回路４、第１のトランジスタ５、第１の出力整合回路６、第２のスイッチ回路７、第２の入力整合回路９、第２のトランジスタ１０および第２の出力整合回路１１を含む部分を同一半導体チップ上で実現することにより、出力側バラン回路８を同一半導体チップ上で実現した場合に生じる損失を回避することができ、電力利得の低下を防ぐことができる上、さらに汎用性が増し多くの機種に適用する範囲が広がることも考えられる。
【００５７】
同様に図１の破線１８に囲まれた範囲、すなわち入力側バラン回路２、第１のスイッチ回路３、第１の入力整合回路４、第１のトランジスタ５、第１の出力整合回路６、第２の入力整合回路９、第２のトランジスタ１０、および第２の出力整合回路１１を同一半導体チップ上で実現することにより、さらに汎用性が増し多くの機種に適用する範囲が広がることも考えられる。
【００５８】
また、同様に図１の破線１９に囲まれた範囲、すなわち入力側バラン回路２、第１のスイッチ回路３、第１の入力整合回路４、第１のトランジスタ５、第２の入力整合回路９および第２のトランジスタ１０を含む部分を同一半導体チップ上で実現することによりさらに汎用性が増し多くの機種に適用する範囲が広がることも考えられる。この場合トランジスタの出力電力が大きく発熱による他部品への影響があるような場合にも好適である。
【００５９】
なお、ここでは、入力端子１と出力端子１２との間の各破線で囲まれた部分を同一半導体チップ上に構成する場合を説明したが、少なくとも上記の範囲を含み、上記の入力端子１より前段の回路もしくは出力端子１２以後の回路、もしくは各トランジスタのバイアススイッチ回路を同一半導体チップ上に構成することは差し支えない。
【００６０】
また、上記実施の形態３の集積回路化は、実施の形態２にも適用できることは言うまでもない。
【００６１】
また、上記実施の形態に例示した入力電力の数値は一例であり、この値に限定されるものではない。
【００６２】
また、以上各実施の形態における回路構成の細部は、任意に変更または同様な機能の他の回路で置き換えることができ、特許請求の範囲内での細部の変更は可能であり、例示の回路構成に限定されるものではない。
【００６３】
また、上記実施の形態では、いずれも第１のトランジスタと第２のトランジスタをオンオフ制御可能な構成としたが、これに限らず、第１のトランジスタのみをオンオフ制御できる構成としてもよい。
【００６４】
【発明の効果】
以上述べたところから明らかなように、本発明の電力増幅器の請求項１の構成によれば、第１の信号オンオフ選択手段をアクティブバラン回路の第２のＦＥＴのオンオフで実現することが可能となり、回路構成を簡素化することができる。
【００６６】
また、請求項３と４の構成によれば、請求項１あるいは２の構成において、インピーダンス切り換えスイッチ回路の構成を簡素化あるいは省略することが可能となり、部品点数の簡素化が可能となる。
【図面の簡単な説明】
【図１】本発明にかかる実施の形態１の電力増幅器のブロック図である。
【図２】同実施の形態１における具体的な回路図である。
【図３】本発明にかかる実施の形態２の電力増幅器におけるアクティブバラン回路とインピーダンス切り換えスイッチ回路の一例を示す具体的な回路図である。
【図４】同実施の形態２における図３とは異なる一例を示す具体的な回路図である。
【図５】従来の電力増幅器のブロック図である。
【符号の説明】
１，５１ 入力端子
２，５２ 入力側バラン回路
３ 第１のスイッチ回路
５，５４ 第１のトランジスタ
７ 第２のスイッチ回路
８，５６ 出力側バラン回路
１０，５８ 第２のトランジスタ
１２，６０ 出力端子
１３ 第１のバイアススイッチ回路
１４ 第２のバイアススイッチ回路
３１ アクティブバラン回路
３２，３３ インピーダンス切り換えスイッチ回路
【発明の属する技術分野】
本発明は、携帯電話などに用いられるプッシュプル動作する電力増幅器に関するものである。
【０００２】
【従来の技術】
従来、同一半導体チップ上に形成されたプッシュプル電力増幅器は図５のブロック図に示した構成のものが考えられる。図５において、入力端子５１から信号を入力すると、入力側バラン回路５２により等電力で互いの位相差を１８０度とする２つの信号に分配される。分配された信号の一方は第１の入力整合回路５３でインピーダンス整合され、第１のトランジスタ５４で増幅された後、第１の出力整合回路５５でインピーダンス整合され、出力側バラン回路５６の２つの入力のうちの一方に入力される。同様に分配された信号の他方は第２の入力整合回路５７でインピーダンス整合され、第２のトランジスタ５８で増幅された後、第２の出力整合回路５９でインピーダンス整合され、出力側バラン回路５６の入力のうちの他方に入力される。
【０００３】
出力側バラン回路５６では、第１の出力整合回路５５からの入力と第２の出力整合回路５９からの入力との位相差を１８０度とするため同相で合成されて出力端子６０から信号を出力する。
【０００４】
【発明が解決しようとする課題】
しかしながら、図５に示した構成のプッシュプル電力増幅器では、低出力時に効率が低下するという課題がある。また、全ての構成要素を同一半導体チップ上に構成した場合には、出力側バラン回路における損失が大きくなり電力利得が小さくなってしまうという課題があった。
【０００５】
本発明は、従来の電力増幅器のこのような課題を考慮し、高出力時にプッシュプル動作する増幅器の一方を低出力時にオフにすることで効率を高めるとともに、同一半導体チップ上に構成した場合に損失を小さくして電力利得を大きくすることのできる電力増幅器を提供することを目的とする。
【０００６】
【課題を解決するための手段】
請求項１の本発明は、信号を入力する入力端子と、その入力信号を等電力で互いの位相差を１８０度とする２つの信号に分配して出力する入力信号分配手段と、その入力信号分配手段の一方の出力信号の導通・非導通を切り換える第１の信号オンオフ選択手段と、その第１の信号オンオフ選択手段からの信号を増幅し、出力整合回路を有する第１の増幅手段と、その第１の増幅手段から出力される信号の導通・非導通を切り換える第２の信号オンオフ選択手段と、入力信号分配手段のもう一方の出力信号を増幅し、出力整合回路を有する第２の増幅手段と、第２の信号オンオフ選択手段の出力と第２の増幅手段の出力とを互いの位相差を１８０度として合成する出力信号合成手段と、その合成された信号を出力する出力端子と、少なくとも第１の増幅手段のオンオフを切り換えるバイアスオンオフ手段とを備え、高出力時には、第１及び第２の信号オンオフ選択手段をオンにするとともに、バイアスオンオフ手段をオンして第１及び第２の増幅手段によるプッシュプル動作を行い、低出力時には、第１及び第２の信号オンオフ選択手段をオフにするとともに、バイアスオンオフ手段により第１の増幅手段をオフとして第２の増幅手段によるシングルエンド動作を行い、入力信号分配手段は、ソースを接地した第１のＦＥＴと、ゲートを接地した第２のＦＥＴと、インピーダンスを切り換え可能なスイッチ回路とを有するアクティブバラン回路であり、第１のＦＥＴのゲートはスイッチ回路を介して第２のＦＥＴのソースに接続され、第１の信号オンオフ選択手段が第２のＦＥＴのオンオフで実現される電力増幅器である。
【０００７】
請求項１の本発明は、上記構成とすることにより、入力信号分配手段に接続された第１の信号オンオフ選択手段を第２のＦＥＴのオンオフで実現することが可能となり回路構成を簡素化することができる。
【０００９】
請求項３の本発明は、請求項１と２に記載の発明において、アクティブバラン回路の構成を第１のＦＥＴのバイアスコントロール回路を有し、バイアスコントロール回路により変化させたインピーダンスの違いでインピーダンスを切り換える構成とすることにより、スイッチ回路の代用をすることが可能となるため回路構成を簡素化することができる。
【００１０】
請求項４の本発明は、請求項１と２に記載の発明において、アクティブバラン回路の構成を第２のＦＥＴのオン時とオフ時のインピーダンスの違いでインピーダンスを切り換える構成とすることにより、スイッチ回路の代用をすることが可能となるため回路構成を簡素化することができる。
【００１２】
【発明の実施の形態】
以下に、本発明をその実施の形態を示す図面に基づいて説明する。
（実施の形態１）
図１は、本発明にかかる実施の形態１の電力増幅器のブロック図である。図１において、本実施の形態の電力増幅器は、信号を入力する入力端子１と、その入力信号を等電力で互いの位相差を１８０度とする２つの信号に分配し、２つの出力を有する入力信号分配手段である入力側バラン回路２と、第１の増幅手段を構成する第１の入力整合回路４及び第１のトランジスタ５及び第１の出力整合回路６と、第２の増幅手段を構成する第２の入力整合回路９及び第２のトランジスタ１０及び第２の出力整合回路１１と、上記第１及び第２のトランジスタ５，１０のバイアスをそれぞれ独自にオンオフを切り換え可能なバイアスオンオフ手段である第１のバイアススイッチ回路１３及び第２のバイアススイッチ回路１４と、信号の導通と非導通を切り換える第１及び第２の信号オンオフ選択手段である第１のスイッチ回路３及び第２のスイッチ回路７と、２つの入力を有し、入力信号の互いの位相差を１８０度として合成する出力信号合成手段である出力側バラン回路８と、信号を出力する出力端子１２とを備えている。
【００１３】
入力端子１は入力側バラン回路２の入力に接続され、入力側バラン回路２の出力の一方は第１のスイッチ回路３を介して第１の入力整合回路４に接続され、第１の入力整合回路４の出力は第１のトランジスタ５に接続され、第１のトランジスタ５の出力は第１の出力整合回路６を介して第２のスイッチ回路７に接続され、第２のスイッチ回路７の出力は出力側バラン回路８の２つの入力の一方に接続される。また、入力側バラン回路２の出力の他方は、第２の入力整合回路９を介して第２のトランジスタ１０に接続され、第２のトランジスタ１０の出力は第２の出力整合回路１１を介して出力側バラン回路８の入力の他方に接続される。出力側バラン回路８の出力は出力端子１２に接続されている。
【００１４】
次に、上記実施の形態１の電力増幅器の動作について、図面を参照しながら説明する。
【００１５】
信号Ａとしてたとえば入力電力が１０〜２０ｄＢｍの信号を、また信号Ａと同じ周波数帯域である信号Ｂとして同様に入力電力が０〜１０ｄＢｍの信号を扱うものとする。
【００１６】
まず、信号Ａを増幅するとき、入力端子１から入力電力が１０〜２０ｄＢｍの信号を入力すると、この場合、入力側バラン回路２によって等電力で互いの位相差を１８０度とする２つの信号に分配され、分配された２つの信号の一方は第１のスイッチ回路３に入力される。この場合、第１のスイッチ回路３はオン状態（導通状態）となっているため信号は第１のスイッチ回路３を通過し、信号Ａに対してインピーダンス整合可能な第１の入力整合回路４によってインピーダンス整合された後、第１のトランジスタ５に入力される。この場合、第１のバイアススイッチ回路１３はオン状態となっているため信号は第１のトランジスタ５によって増幅され、その出力は信号Ａに対してインピーダンス整合可能な第１の出力整合回路６によってインピーダンス整合された後、第２のスイッチ回路７に入力される。この場合、第２のスイッチ回路７のスイッチがオン状態（導通状態）となっているため信号は第２のスイッチ回路７を通過して出力側バラン回路８の２つの入力の一方に入力さる。
【００１７】
また、入力側バラン回路２で分配された信号の他方は、信号Ａに対してインピーダンス整合可能な第２の入力整合回路９によってインピーダンス整合された後、第１のトランジスタ５とほぼ同じ特性を有する第２のトランジスタ１０に入力される。この場合、第２のバイアススイッチ回路１４はオン状態となっているため信号は第２のトランジスタ１０によって増幅され、その出力は信号Ａに対してインピーダンス整合可能な第２の出力整合回路１１によってインピーダンス整合された後、出力側バラン回路８の入力の他方に入力される。
【００１８】
出力側バラン回路８の２つの入力にこのように入力された互いの位相差を１８０度とする２つの信号は、出力側バラン回路８により同相で合成され出力端子１２に出力される。
【００１９】
一方、信号Ｂを増幅するとき、入力端子１から入力電力０〜１０ｄＢｍの信号を入力すると、この場合、入力側バラン回路２によって等電力で互いの位相差を１８０度とする２つの信号に分配される。分配された２つの信号の一方は第１のスイッチ回路３に入力されるが、この場合、第１のスイッチ回路３はオフ状態（非導通状態）となっているため信号は阻止される。
【００２０】
また、分配された信号の他方は、信号Ｂに対してインピーダンス整合可能な第２の入力整合回路９によってインピーダンス整合された後、第１のトランジスタ５とほぼ同じ特性を有する第２のトランジスタ１０によって増幅され、その出力は信号Ｂに対してインピーダンス整合可能な第２の出力整合回路１１によってインピーダンス整合された後、出力側バラン回路８の入力に入力される。出力側バラン回路８に入力された信号は、この場合、第２のスイッチ回路７がオフ状態（非導通状態）となっているため第１の出力整合回路６に漏洩することなく出力端子１２に出力される。また、この場合、第１のバイアススイッチ回路１３はオフ状態となっており、第２のバイアススイッチ回路１４はオン状態となっていることが重要である。
【００２１】
このように、入力電力のレベルに応じて、第１及び第２の信号オンオフ選択手段である第１のスイッチ回路３と第２のスイッチ回路７のスイッチを連動させてオンオフすることにより、一方の信号の阻止、通過を切り替えることで、高出力時にはプッシュプル電力増幅器として信号の増幅を行い、低出力時にはシングルエンド電力増幅器として信号の増幅を行うため、低出力時の効率を高めることができる。
【００２２】
図２に、図１のブロック図の具体的な回路図を示す。図２において、図１と同一部分には同一符号を付けて説明を省略する。整合回路はコイルとコンデンサーにより構成されているものとする。
【００２３】
入力側バラン回路２はコイルＬ１、Ｌ２ａおよびＬ２ｂで構成され、入力端子１はコイルＬ１の一端と接続され、コイルＬ１の他端は接地されている。コイルＬ２ａとＬ２ｂは直列接続されるとともに、その接続点が接地されており、コイルＬ１との間でトランスを構成している。コイルＬ２ａの他端は第１のスイッチ回路３の入力に接続されており、コイルＬ２ｂの他端は第２の入力整合回路９の入力に接続されている。
【００２４】
第１のスイッチ回路３はトランジスタＴＲ１、コンデンサＣ１および抵抗Ｒ１で構成されており、トランジスタＴＲ１はソースが接地され、ゲートには電圧Ｖｇ１からコンデンサＣ１でバイパスされ抵抗Ｒ１を介してバイアス電圧が印加されており、ドレインは入力側バラン回路２の出力と第１の入力整合回路４の入力との接続点に接続されている。
【００２５】
第１のトランジスタ５はトランジスタＴＲ２のソースが接地され、ゲートは第１の入力整合回路４の出力に接続されるとともに、電圧Ｖｇ２からコンデンサＣ２でバイパスされコイルＬ３を介してバイアス電圧が印加されており、ドレインには電圧Ｖｄ１から第１のバイアススイッチ回路１３を介してコンデンサＣ３でバイパスされコイルＬ４を介してバイアス電圧が印加されており、第１の出力整合回路６の入力に接続している。
【００２６】
第１のバイアススイッチ回路１３はトランジスタＴＲ５、コンデンサＣ７および抵抗Ｒ３で構成されており、トランジスタＴＲ５はソースとドレインが第１のトランジスタ５のドレイン電圧Ｖｄ１とコイルＬ４の間に直列に挿入されており、ゲートには電圧Ｖｇ５からコンデンサＣ７でバイパスされ抵抗Ｒ３を介してバイアス電圧が印加されている。
【００２７】
第２のトランジスタ１０はトランジスタＴＲ３のソースが接地され、ゲートは第２の入力整合回路９の出力に接続されるとともに、電圧Ｖｇ３からコンデンサＣ４でバイパスされコイルＬ５を介してバイアス電圧が印加されており、ドレインには電圧Ｖｄ２から第２のバイアススイッチ回路１４を介してコンデンサＣ５でバイパスされコイルＬ６を介してバイアス電圧が印加されており、第２の出力整合回路１１の入力に接続している。
【００２８】
第２のバイアススイッチ回路１４はトランジスタＴＲ６、コンデンサＣ８および抵抗Ｒ４で構成されており、トランジスタＴＲ６はソースとドレインが第２のトランジスタ１０のドレイン電圧Ｖｄ２とコイルＬ６の間に直列に挿入されており、ゲートには電圧Ｖｇ６からコンデンサＣ８でバイパスされ抵抗Ｒ４を介してバイアス電圧が印加されている。
【００２９】
第２のスイッチ回路７はトランジスタＴＲ４、コンデンサＣ６および抵抗Ｒ２で構成されており、トランジスタＴＲ４はソースが接地され、ゲートには電圧Ｖｇ４からコンデンサＣ６でバイパスされ抵抗Ｒ２を介してバイアス電圧が印加されており、ドレインは出力側バラン回路８の入力と第１の出力整合回路６の出力との接続点に接続されている。
【００３０】
コイルＬ７ａ、Ｌ７ｂおよびＬ８で出力側バラン回路８を構成している。第１の出力整合回路６の出力とトランジスタＴＲ４のドレインとの接続点にコイルＬ７ａの一端が接続され、第２の出力整合回路１１の出力にコイルＬ７ｂの一端が接続され、それらコイルＬ７ａとＬ７ｂのそれぞれの他端は直列接続されるとともに、その接続点が接地されている。コイルＬ８はコイルＬ７ａとＬ７ｂと結合するよう配置され、一端が出力端子１２に接続されるとともに、他端が接地されている。
【００３１】
次に、以上のように構成された電力増幅器の動作について、図面を参照しながら説明する。
【００３２】
まず、信号Ａを増幅するとき、第１のスイッチ回路３と第２のスイッチ回路７は連動して導通状態となっており、第１のバイアススイッチ回路１３と第２のバイアススイッチ回路１４はそれぞれ独自に導通状態となっている。
【００３３】
この状態において、入力端子１から入力した信号は、入力側バラン回路２のコイルＬ１を介してＬ２ａには入力信号に対して同相の、Ｌ２ｂには入力信号に対して逆相のそれぞれ等電力の信号に分配される。
【００３４】
コイルＬ２ａから第１のスイッチ回路３に入力された信号は、この場合第１のスイッチ回路３が電圧Ｖｇ１によりトランジスタＴＲ１が非導通状態となるよう制御されているためトランジスタＴＲ１には漏洩せず第１のスイッチ回路３を通過し、第１の入力整合回路４によってインピーダンス整合された後、トランジスタＴＲ２によって構成された第１のトランジスタ５に入力される。この場合、電圧Ｖｇ５によりトランジスタＴＲ５が導通状態となるよう制御されているため第１のバイアススイッチ回路１３はオン状態となっており、信号は第１のトランジスタ５により増幅され、第１の出力整合回路６によってインピーダンス整合された後、第２のスイッチ回路７に入力される。この場合、第２のスイッチ回路７が電圧Ｖｇ４によりトランジスタＴＲ４が非導通状態となるよう制御されているため信号はトランジスタＴＲ４には漏洩せず第２のスイッチ回路７を通過し、出力側バラン回路８のコイルＬ７ａに入力される。
【００３５】
一方、コイルＬ２ｂから第２の入力整合回路９に入力された信号は、第２の入力整合回路９によってインピーダンス整合された後、トランジスタＴＲ３によって構成された第２のトランジスタ１０に入力される。この場合、電圧Ｖｇ６によりトランジスタＴＲ６が導通状態となるよう制御されているため第２のバイアススイッチ回路１４はオン状態となっており、信号は第２のトランジスタ１０により増幅され、第２の出力整合回路１１によってインピーダンス整合された後、出力側バラン回路８のコイルＬ７ｂに入力される。
【００３６】
出力側バラン回路８に入力された信号は、コイルＬ７ａの信号は同相でコイルＬ８に出力され、コイルＬ７ｂの信号は逆相でコイルＬ８に出力されるため、入力側バラン回路２で分配されたときの位相差が１８０度であったことからコイルＬ８にはそれぞれの信号が同相で合成され、出力端子１２より出力される。
【００３７】
つぎに、信号Ｂを増幅するとき、第１のスイッチ回路３と第２のスイッチ回路７は連動して非導通状態となっており、第１のバイアススイッチ回路１３は非道通状態となり、第２のバイアススイッチ回路１４は導通状態となっている。
【００３８】
この状態において、入力端子１から入力した信号は、入力側バラン回路２のコイルＬ１を介してＬ２ａには入力信号に対して同相の、Ｌ２ｂには入力信号に対して逆相のそれぞれ等電力の信号に分配される。
【００３９】
コイルＬ２ａから第１のスイッチ回路３に入力された信号は、この場合第１のスイッチ回路３が電圧Ｖｇ１によりトランジスタＴＲ１が導通状態となるよう制御されているため、トランジスタＴＲ１を介して接地され、第１の入力整合回路４には入力されない。
【００４０】
一方、Ｌ２ｂから第２の入力整合回路９に入力された信号は、第２の入力整合回路９によってインピーダンス整合された後、トランジスタＴＲ３によって構成された第２のトランジスタ１０に入力される。この場合、電圧Ｖｇ６によりトランジスタＴＲ６が導通状態となるよう制御されているため第２のバイアススイッチ回路１４はオン状態となっており、信号は第２のトランジスタ１０により増幅され、第２の出力整合回路１１によってインピーダンス整合された後、出力側バラン回路８のコイルＬ７ｂに入力される。
【００４１】
出力側バラン回路８に入力された信号は、この場合、第２のスイッチ回路７が電圧Ｖｇ４によりトランジスタＴＲ４が導通状態となるよう制御されているため、出力バラン回路８のコイルＬ７ａは両端が接地されているのでコイルＬ７ａには漏洩せず、コイルＬ８を介して出力端子１２より出力される。この場合、電圧Ｖｇ５によりトランジスタＴＲ５が非導通状態となるよう制御されているため第１のバイアススイッチ回路１３はオフ状態となっており、第１のトランジスタ５のトランジスタＴＲ２には電流が流れないことが重要である。このことにより、高出力時にはプッシュプル動作を行う電力増幅器を、低出力時にはシングルエンド動作を行う電力増幅器として動作させて、低出力時の効率を改善することが可能となる。
【００４２】
なお、上記実施の形態１における第１の入力整合回路４と第２の入力整合回路９は利得の損失を無視すれば省略してもよい。
(実施の形態２）
図３は、本発明にかかる実施の形態２の電力増幅器における入力側部分のブロック図である。すなわち、本発明の実施の形態２の図３は、前述の実施の形態１の図１と図２において、入力側バラン回路２と第１のスイッチ回路３をアクティブバラン回路３１とインピーダンス切り換えスイッチ３２により実現していることである。
【００４３】
図３において、アクティブバラン回路３１は、トランジスタＴＲ３１からＴＲ３３、コイルＬ３１からＬ３４、コンデンサＣ３１からＣ３９、抵抗Ｒ３１、電圧Ｖｇ３１からＶｇ３３およびＶｄ３１からＶｄ３２により構成されている。トランジスタＴＲ３１は、そのソースが接地され、ゲートにはトランジスタＴＲ３２のソースが接続されるとともに、電圧Ｖｇ３１からコンデンサＣ３２でバイパスされコイルＬ３１を介してバイアス電圧が印加され、ゲートとコイルＬ３１との接続点は結合コンデンサＣ３１を介して入力端子１に接続されるとともに、インピーダンス切り換えスイッチ３２に接続されている。また、ドレインには電圧Ｖｄ３１からコンデンサＣ３５でバイパスされコイルＬ３２を介してバイアス電圧が印加され、結合コンデンサＣ３６が接続されている。更に、この結合コンデンサＣ３６に例えば図１の第２の入力整合回路９が接続されている。
【００４４】
トランジスタＴＲ３２は、そのソースがＴＲ３１のゲートに接続されており、ゲートには電圧Ｖｇ３２からコンデンサＣ３７でバイパスされコイルＬ３３を介してバイアス電圧が印加され、ドレインには電圧Ｖｄ３２からコンデンサＣ３８でバイパスされコイルＬ３４を介してバイアス電圧が印加され、結合コンデンサＣ３９に接続されている。更に、この結合コンデンサＣ３９に例えば図１の第１の入力整合回路４が接続されている。
【００４５】
トランジスタＴＲ３３は、そのソースが接地され、ゲートには電圧Ｖｇ３３からコンデンサＣ３３でバイパスされ抵抗Ｒ３１を介してバイアス電圧が印加され、また、ドレインはアクティブバラン回路３１のトランジスタＴＲ３１のゲートに接続されており、これらによりインピーダンス切り換えスイッチ３２を構成している。
【００４６】
次に、上記実施の形態２の電力増幅器の動作について、図面を参照しながら説明する。
【００４７】
まず、信号Ａを増幅するとき、インピーダンス切り換えスイッチ回路３２はオフ状態となっている。
【００４８】
この状態において、入力端子１から入力した信号は、この場合、インピーダンス切り換えスイッチ回路３２が電圧Ｖｇ３３によりトランジスタＴＲ３３が非導通状態となるよう制御されているため、トランジスタＴＲ３３に信号が漏洩することなく結合コンデンサＣ３１を介してトランジスタＴＲ３１のゲートとトランジスタＴＲ３２のソースに入力される。この場合、トランジスタＴＲ３１とＴＲ３２がともにオン状態となるように電圧Ｖｇ３１、Ｖｇ３２、Ｖｄ３１およびＶｄ３２は制御回路により制御されている。ただし、制御回路は図３には示していない。トランジスタＴＲ３１に入力された信号はソースが接地されているため結合コンデンサＣ３６を介して逆相で出力され、トランジスタＴＲ３２に入力された信号はゲートが接地されているため結合コンデンサＣ３９を介して同相で出力される。この場合、トランジスタＴＲ３１とＴＲ３２が同じ電力利得を有するように整合回路を構成することが重要である。
【００４９】
つぎに、信号Ｂを増幅するとき、インピーダンス切り換えスイッチ回路３２はオン状態となっている。
【００５０】
この状態において、入力端子１から入力した信号は結合コンデンサ３１を介して、電圧Ｖｇ３１とＶｄ３１によりオン状態となるよう制御されているトランジスタＴＲ３１のゲートに入力されるが、この場合、インピーダンス切り換えスイッチ回路３２が電圧Ｖｇ３３によりトランジスタＴＲ３３が導通状態となるよう制御されているため、コンデンサＣ３４によりトランジスタＴＲ３１のインピーダンスが変換される。このとき、電圧Ｖｄ３２によりトランジスタＴＲ３２がオフ状態となるように制御されており、信号はトランジスタＴＲ３２に漏洩しないが、オン時とオフ時でインピーダンスが変化するため、インピーダンス切り換えスイッチ回路３２により整合状態を保持するのである。これによりトランジスタＴＲ３２をオフ状態とした場合にもオン状態の時と同じインピーダンスとなり、トランジスタＴＲ３１のゲートに入力された信号は結合コンデンサＣ３６を介して逆相で出力される。
【００５１】
この場合、トランジスタＴＲ３２の電圧Ｖｄ３２は、第２のスイッチ回路７の動作と連動してオンオフされることが重要である。このように、第１のスイッチ回路３をアクティブバラン回路３１のトランジスタＴＲ３２のオンオフで代用することにより、実施の形態１の作用効果に加えて、回路構成を簡素化することが可能となる。
【００５２】
なお、上記実施の形態２においては、入力側バラン回路２と第１のスイッチ回路３をアクティブバラン回路３１とインピーダンス切り換えスイッチ回路３２により実現する方法を示したが、出力側バラン回路８と第２のスイッチ回路７を同様の手法により、アクティブバラン回路とインピーダンス切り換えスイッチ回路により実現可能なことは当然のことである。
【００５３】
また、アクティブバラン回路３１のトランジスタＴＲ３１のバイアス回路を、トランジスタＴＲ３２のオンオフに応じてインピーダンスを切り換えることにより、インピーダンス切り換えスイッチ回路の代用をすることも可能であり、これによりさらに回路構成を簡素化することが可能となる。
【００５４】
また、図４のインピーダンス切り換えスイッチ回路３３に示すように、インピーダンス切り換えスイッチ回路をアクティブバラン回路３１のトランジスタＴＲ３２を構成要素として形成し、トランジスタＴＲ３２のオン時とオフ時のインピーダンスの違いによりインピーダンスを切り換えることで、インピーダンス切り換えスイッチ回路の回路構成を簡素化することも可能である。
（実施の形態３）
つぎに、本発明の実施の形態３として、上記実施の形態１の回路を集積回路化する場合について説明する。
【００５５】
図１における全ブロックすなわち破線１６に囲まれた範囲を同一半導体チップ上で実現する。このように構成することによって各部品間の間隔を縮め不要なインダクタンスやキャパシタンスの発生を防ぎ回路動作を安定化させ、かつ構成部品数を減少することができ、特に同一条件の製品を大量に生産する場合に好適である。
【００５６】
また、出力端子１２の外部条件が異なる場合等に対応するためには、出力側バラン回路８を外付け部品として図１の破線１７に囲まれた範囲、すなわち入力側バラン回路２、第１のスイッチ回路３、第１の入力整合回路４、第１のトランジスタ５、第１の出力整合回路６、第２のスイッチ回路７、第２の入力整合回路９、第２のトランジスタ１０および第２の出力整合回路１１を含む部分を同一半導体チップ上で実現することにより、出力側バラン回路８を同一半導体チップ上で実現した場合に生じる損失を回避することができ、電力利得の低下を防ぐことができる上、さらに汎用性が増し多くの機種に適用する範囲が広がることも考えられる。
【００５７】
同様に図１の破線１８に囲まれた範囲、すなわち入力側バラン回路２、第１のスイッチ回路３、第１の入力整合回路４、第１のトランジスタ５、第１の出力整合回路６、第２の入力整合回路９、第２のトランジスタ１０、および第２の出力整合回路１１を同一半導体チップ上で実現することにより、さらに汎用性が増し多くの機種に適用する範囲が広がることも考えられる。
【００５８】
また、同様に図１の破線１９に囲まれた範囲、すなわち入力側バラン回路２、第１のスイッチ回路３、第１の入力整合回路４、第１のトランジスタ５、第２の入力整合回路９および第２のトランジスタ１０を含む部分を同一半導体チップ上で実現することによりさらに汎用性が増し多くの機種に適用する範囲が広がることも考えられる。この場合トランジスタの出力電力が大きく発熱による他部品への影響があるような場合にも好適である。
【００５９】
なお、ここでは、入力端子１と出力端子１２との間の各破線で囲まれた部分を同一半導体チップ上に構成する場合を説明したが、少なくとも上記の範囲を含み、上記の入力端子１より前段の回路もしくは出力端子１２以後の回路、もしくは各トランジスタのバイアススイッチ回路を同一半導体チップ上に構成することは差し支えない。
【００６０】
また、上記実施の形態３の集積回路化は、実施の形態２にも適用できることは言うまでもない。
【００６１】
また、上記実施の形態に例示した入力電力の数値は一例であり、この値に限定されるものではない。
【００６２】
また、以上各実施の形態における回路構成の細部は、任意に変更または同様な機能の他の回路で置き換えることができ、特許請求の範囲内での細部の変更は可能であり、例示の回路構成に限定されるものではない。
【００６３】
また、上記実施の形態では、いずれも第１のトランジスタと第２のトランジスタをオンオフ制御可能な構成としたが、これに限らず、第１のトランジスタのみをオンオフ制御できる構成としてもよい。
【００６４】
【発明の効果】
以上述べたところから明らかなように、本発明の電力増幅器の請求項１の構成によれば、第１の信号オンオフ選択手段をアクティブバラン回路の第２のＦＥＴのオンオフで実現することが可能となり、回路構成を簡素化することができる。
【００６６】
また、請求項３と４の構成によれば、請求項１あるいは２の構成において、インピーダンス切り換えスイッチ回路の構成を簡素化あるいは省略することが可能となり、部品点数の簡素化が可能となる。
【図面の簡単な説明】
【図１】本発明にかかる実施の形態１の電力増幅器のブロック図である。
【図２】同実施の形態１における具体的な回路図である。
【図３】本発明にかかる実施の形態２の電力増幅器におけるアクティブバラン回路とインピーダンス切り換えスイッチ回路の一例を示す具体的な回路図である。
【図４】同実施の形態２における図３とは異なる一例を示す具体的な回路図である。
【図５】従来の電力増幅器のブロック図である。
【符号の説明】
１，５１ 入力端子
２，５２ 入力側バラン回路
３ 第１のスイッチ回路
５，５４ 第１のトランジスタ
７ 第２のスイッチ回路
８，５６ 出力側バラン回路
１０，５８ 第２のトランジスタ
１２，６０ 出力端子
１３ 第１のバイアススイッチ回路
１４ 第２のバイアススイッチ回路
３１ アクティブバラン回路
３２，３３ インピーダンス切り換えスイッチ回路
Claims (4)
- 信号を入力する入力端子と、
その入力信号を等電力で互いの位相差を１８０度とする２つの信号に分配して出力する入力信号分配手段と、
その入力信号分配手段の一方の出力信号の導通・非導通を切り換える第１の信号オンオフ選択手段と、
その第１の信号オンオフ選択手段からの信号を増幅し、出力整合回路を有する第１の増幅手段と、
その第１の増幅手段から出力される信号の導通・非導通を切り換える第２の信号オンオフ選択手段と、
前記入力信号分配手段のもう一方の出力信号を増幅し、出力整合回路を有する第２の増幅手段と、
前記第２の信号オンオフ選択手段の出力と前記第２の増幅手段の出力とを互いの位相差を１８０度として合成する出力信号合成手段と、
その合成された信号を出力する出力端子と、
少なくとも前記第１の増幅手段のオンオフを切り換えるバイアスオンオフ手段とを備え、
高出力時には、前記第１及び第２の信号オンオフ選択手段をオンにするとともに、前記バイアスオンオフ手段をオンして前記第１及び第２の増幅手段によるプッシュプル動作を行い、
低出力時には、前記第１及び第２の信号オンオフ選択手段をオフにするとともに、前記バイアスオンオフ手段により前記第１の増幅手段をオフとして前記第２の増幅手段によるシングルエンド動作を行い、
前記入力信号分配手段は、ソースを接地した第１のＦＥＴと、ゲートを接地した第２のＦＥＴと、インピーダンスを切り換え可能なスイッチ回路とを有するアクティブバラン回路であり、前記第１のＦＥＴのゲートは前記スイッチ回路を介して前記第２のＦＥＴのソースに接続され、前記第１の信号オンオフ選択手段が前記第２のＦＥＴのオンオフで実現されることを特徴とする電力増幅器。 - 前記第２の増幅手段のオンオフを切り換えるバイアスオンオフ手段を備え、
高出力時には、両方の前記バイアスオンオフ手段をオンとし、低出力時には、前記第２の増幅手段のバイアスオンオフ手段のみオンとすることを特徴とする請求項１記載の電力増幅器。 - 前記第１のＦＥＴのバイアスコントロール回路を備え、前記バイアスコントロール回路により変化させたインピーダンスの違いでインピーダンスを切り換え、前記スイッチ回路の代用をすることを特徴とする請求項１、又は２に記載の電力増幅器。
- 前記第２のＦＥＴのオン時とオフ時のインピーダンスの違いでインピーダンスを切り換え、前記スイッチ回路の代用をすることを特徴とする請求項１、又は２に記載の電力増幅器。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP07714498A JP4166318B2 (ja) | 1998-03-25 | 1998-03-25 | 電力増幅器 |
| EP99105961A EP0945977B1 (en) | 1998-03-25 | 1999-03-24 | Power amplifier |
| US09/275,385 US6114911A (en) | 1998-03-25 | 1999-03-24 | Power amplifier |
| DE69931543T DE69931543T2 (de) | 1998-03-25 | 1999-03-24 | Leistungsverstärker |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP07714498A JP4166318B2 (ja) | 1998-03-25 | 1998-03-25 | 電力増幅器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11274866A JPH11274866A (ja) | 1999-10-08 |
| JP4166318B2 true JP4166318B2 (ja) | 2008-10-15 |
Family
ID=13625613
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP07714498A Expired - Fee Related JP4166318B2 (ja) | 1998-03-25 | 1998-03-25 | 電力増幅器 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6114911A (ja) |
| EP (1) | EP0945977B1 (ja) |
| JP (1) | JP4166318B2 (ja) |
| DE (1) | DE69931543T2 (ja) |
Families Citing this family (38)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000332542A (ja) * | 1999-05-20 | 2000-11-30 | Mitsubishi Electric Corp | 多段電力増幅器のバイアス回路及びそのバイアス供給方法 |
| JP4227248B2 (ja) * | 1999-05-20 | 2009-02-18 | 三菱電機株式会社 | 高周波電力増幅器 |
| US6317002B1 (en) * | 2000-06-27 | 2001-11-13 | International Business Machines Corporation | Circuit for efficiently producing low-power radio frequency signals |
| US6498535B1 (en) * | 2000-06-28 | 2002-12-24 | Trw Inc. | High dynamic range low noise amplifier |
| KR100852315B1 (ko) | 2000-10-10 | 2008-08-14 | 캘리포니아 인스티튜트 오브 테크놀로지 | 전력 증폭기, 방법 및 인덕터 |
| US6856199B2 (en) * | 2000-10-10 | 2005-02-15 | California Institute Of Technology | Reconfigurable distributed active transformers |
| US6960959B2 (en) * | 2000-12-15 | 2005-11-01 | Matsushita Electric Industrial Co., Ltd. | Power amplifier and communication apparatus |
| US6359513B1 (en) * | 2001-01-31 | 2002-03-19 | U.S. Philips Corporation | CMOS power amplifier with reduced harmonics and improved efficiency |
| JP2002261554A (ja) * | 2001-02-28 | 2002-09-13 | Sony Corp | 半導体集積回路およびこれを用いた無線通信装置 |
| US6639471B2 (en) * | 2001-04-16 | 2003-10-28 | Matsushita Electric Industrial Co., Ltd. | Power amplifier circuit, control method for power amplifier circuit, and portable terminal apparatus for mobile communication |
| JP3877558B2 (ja) * | 2001-09-11 | 2007-02-07 | 株式会社ルネサステクノロジ | 高周波電力増幅器、高周波電力増幅器モジュール及び携帯電話機 |
| US6819941B2 (en) | 2001-10-11 | 2004-11-16 | Rf Micro Devices, Inc. | Single output stage power amplification for multimode applications |
| TWI326967B (en) * | 2002-03-11 | 2010-07-01 | California Inst Of Techn | Differential amplifier |
| KR100704568B1 (ko) | 2002-08-05 | 2007-04-06 | 인티그런트 테크놀로지즈(주) | 가변 이득 저잡음 증폭기 |
| KR100487347B1 (ko) * | 2002-11-27 | 2005-05-03 | 엘지전자 주식회사 | 고효율 전력 증폭기 |
| JP3951123B2 (ja) * | 2002-12-04 | 2007-08-01 | 日本電気株式会社 | 増幅回路 |
| US6888382B2 (en) * | 2002-12-18 | 2005-05-03 | Bae Systems Information And Electronic Systems Integration Inc. | High speed track and hold amplifier for direct digital down-conversion |
| KR100473811B1 (ko) * | 2003-02-21 | 2005-03-10 | 학교법인 포항공과대학교 | 링크 전력 송신기 |
| JP2005184245A (ja) * | 2003-12-17 | 2005-07-07 | Mitsumi Electric Co Ltd | 結合装置及び高周波モジュール |
| JP2005184244A (ja) * | 2003-12-17 | 2005-07-07 | Mitsumi Electric Co Ltd | 結合装置及び高周波モジュール |
| DE10361660A1 (de) * | 2003-12-30 | 2005-02-03 | Infineon Technologies Ag | Leistungsverstärkeranordnung und Verfahren zum Verstärken eines Signals |
| DE102004001094B4 (de) * | 2004-01-05 | 2013-01-31 | Infineon Technologies Ag | Leistungsverstärkeranordnung |
| US7183841B2 (en) | 2004-01-05 | 2007-02-27 | Infineon Technologies Ag | Power amplifier arrangement, and a method for amplification of a signal |
| JP2006093773A (ja) * | 2004-09-21 | 2006-04-06 | Renesas Technology Corp | 高周波電力増幅モジュール |
| US7053714B1 (en) * | 2005-10-12 | 2006-05-30 | Peavey Electronics Corporation | Methods and apparatus for switching between class A and A/B operation in a power amplifier |
| JP4896990B2 (ja) * | 2006-11-30 | 2012-03-14 | 三菱電機株式会社 | 高周波増幅器 |
| WO2008111172A1 (ja) * | 2007-03-13 | 2008-09-18 | Panasonic Corporation | 電力増幅器 |
| US7710197B2 (en) * | 2007-07-11 | 2010-05-04 | Axiom Microdevices, Inc. | Low offset envelope detector and method of use |
| CN101373952B (zh) * | 2007-08-24 | 2010-09-08 | 锐迪科创微电子（北京）有限公司 | 可实现差分放大的低噪声放大器及方法 |
| KR101523403B1 (ko) * | 2007-08-29 | 2015-05-27 | 스카이워크스 솔루션즈, 인코포레이티드 | 밸룬 시그널 스플리터 |
| US7944293B2 (en) * | 2008-12-11 | 2011-05-17 | Samsung Electro-Mechanics Company, Ltd. | Systems and methods for an adaptive bias circuit for a differential power amplifier |
| JP5163577B2 (ja) * | 2009-03-27 | 2013-03-13 | 富士通株式会社 | 増幅回路及び送受信機 |
| JP2012238960A (ja) * | 2011-05-10 | 2012-12-06 | Mitsubishi Electric Corp | プッシュプル増幅器 |
| CN105450190B (zh) * | 2014-09-26 | 2018-11-27 | 刘自华 | 单端与推挽双结构的电子管功放电路 |
| WO2018123914A1 (ja) * | 2016-12-27 | 2018-07-05 | 株式会社村田製作所 | 高周波モジュール及び通信装置 |
| WO2019008730A1 (ja) * | 2017-07-06 | 2019-01-10 | 三菱電機株式会社 | 高周波増幅器 |
| US10547279B2 (en) * | 2017-11-17 | 2020-01-28 | Kabushiki Kaisha Toshiba | Switched amplifier |
| CN113037223B (zh) * | 2021-03-31 | 2023-01-24 | 广东工业大学 | 一种具有二次谐波抑制的宽带差分射频功率放大器 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4590436A (en) * | 1984-04-27 | 1986-05-20 | Gte Laboratories Incorporated | High voltage, high frequency amplifier circuit |
| US4808942A (en) * | 1988-04-04 | 1989-02-28 | General Electric Company | Continuous mode auto-zero offset amplifier or integrator |
| JP2665251B2 (ja) * | 1989-02-15 | 1997-10-22 | 富士通株式会社 | マイクロ波増幅器 |
| JPH0454006A (ja) * | 1990-06-22 | 1992-02-21 | Fujitsu Ltd | 増幅装置 |
| IT1243920B (it) * | 1990-11-20 | 1994-06-28 | Sgs Thomson Microelectronics | Amplificatore audio di potenza ad alta efficienza composto da due amplificatori con unica alimentazione. |
| JP2529038B2 (ja) * | 1991-07-19 | 1996-08-28 | 株式会社日立製作所 | 高周波高効率電力増幅器 |
| JP3290533B2 (ja) * | 1994-03-17 | 2002-06-10 | 富士通株式会社 | 電力増幅器 |
| US5541554A (en) * | 1995-03-06 | 1996-07-30 | Motorola, Inc. | Multi-mode power amplifier |
| US5712592A (en) * | 1995-03-06 | 1998-01-27 | Applied Materials, Inc. | RF plasma power supply combining technique for increased stability |
| US5973557A (en) * | 1996-10-18 | 1999-10-26 | Matsushita Electric Industrial Co., Ltd. | High efficiency linear power amplifier of plural frequency bands and high efficiency power amplifier |
-
1998
- 1998-03-25 JP JP07714498A patent/JP4166318B2/ja not_active Expired - Fee Related
-
1999
- 1999-03-24 EP EP99105961A patent/EP0945977B1/en not_active Expired - Lifetime
- 1999-03-24 DE DE69931543T patent/DE69931543T2/de not_active Expired - Lifetime
- 1999-03-24 US US09/275,385 patent/US6114911A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| EP0945977B1 (en) | 2006-05-31 |
| DE69931543T2 (de) | 2006-11-02 |
| EP0945977A2 (en) | 1999-09-29 |
| US6114911A (en) | 2000-09-05 |
| EP0945977A3 (en) | 2001-02-07 |
| DE69931543D1 (de) | 2006-07-06 |
| JPH11274866A (ja) | 1999-10-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4166318B2 (ja) | 電力増幅器 | |
| KR100451010B1 (ko) | 복수주파수대역의고효율선형전력증폭기및고효율전력증폭기 | |
| JP3811557B2 (ja) | 複数周波数帯域高効率線形電力増幅器 | |
| KR101125500B1 (ko) | 사후-왜곡 모드 및 고이득 모드를 갖는 ｌｎａ | |
| US8736374B2 (en) | Class AB amplifiers | |
| JP2003060451A (ja) | 相補型プッシュプル増幅器 | |
| US8305143B2 (en) | Amplifier circuit and transceiver | |
| JP5239451B2 (ja) | 差動単相変換回路 | |
| US10211797B2 (en) | Bidirectional amplifier | |
| US6255909B1 (en) | Ultra low voltage CMOS class AB power amplifier with parasitic capacitance internal compensation | |
| JP2022002360A (ja) | 差動増幅回路 | |
| JPH0376609B2 (ja) | ||
| WO2024099059A1 (zh) | 射频接收模组旁路模式下的无源电路及射频接收模组 | |
| JPH10190379A (ja) | 複数周波数帯域高効率線形電力増幅器 | |
| KR100287280B1 (ko) | 보상소자를 이용한 병렬 푸시풀 증폭기 | |
| JPH06232657A (ja) | 高周波増幅器 | |
| US20110128079A1 (en) | Multi-band power amplifier with high-frequency transformer | |
| JP2508353B2 (ja) | 高周波増幅回路 | |
| JPH01173908A (ja) | 発振装置 | |
| US20030064698A1 (en) | Linearization apparatus for mixer | |
| WO2003079542A1 (fr) | Circuit hyperfrequence | |
| JP2006279745A (ja) | 可変利得低雑音増幅器 | |
| WO2024154407A1 (ja) | 位相反転増幅器 | |
| JPH0878977A (ja) | 高周波増幅回路 | |
| JP2005534213A (ja) | 集積回路の高周波増幅器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041012 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070925 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071120 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080603 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080610 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080708 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080730 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110808 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110808 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120808 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |