JP5163577B2 - 増幅回路及び送受信機 - Google Patents

増幅回路及び送受信機 Download PDF

Info

Publication number
JP5163577B2
JP5163577B2 JP2009079357A JP2009079357A JP5163577B2 JP 5163577 B2 JP5163577 B2 JP 5163577B2 JP 2009079357 A JP2009079357 A JP 2009079357A JP 2009079357 A JP2009079357 A JP 2009079357A JP 5163577 B2 JP5163577 B2 JP 5163577B2
Authority
JP
Japan
Prior art keywords
node
gate
field effect
effect transistor
inductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009079357A
Other languages
English (en)
Other versions
JP2010233026A (ja
Inventor
俊秀 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2009079357A priority Critical patent/JP5163577B2/ja
Priority to US12/719,208 priority patent/US8305143B2/en
Priority to EP10157103.2A priority patent/EP2234271B1/en
Priority to CN201010151093.XA priority patent/CN101847972B/zh
Publication of JP2010233026A publication Critical patent/JP2010233026A/ja
Application granted granted Critical
Publication of JP5163577B2 publication Critical patent/JP5163577B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/211—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only using a combination of several amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H03F1/0277—Selecting one or more amplifiers from a plurality of amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/56—Modifications of input or output impedances, not otherwise provided for
    • H03F1/565—Modifications of input or output impedances, not otherwise provided for using inductive elements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/24—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages
    • H03F3/245—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages with semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/72—Gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/541—Transformer coupled at the output of an amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45394—Indexing scheme relating to differential amplifiers the AAC of the dif amp comprising FETs whose sources are not coupled, i.e. the AAC being a pseudo-differential amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45481—Indexing scheme relating to differential amplifiers the CSC comprising only a direct connection to the supply voltage, no other components being present
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45554—Indexing scheme relating to differential amplifiers the IC comprising one or more coils
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45728—Indexing scheme relating to differential amplifiers the LC comprising one switch
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45731—Indexing scheme relating to differential amplifiers the LC comprising a transformer

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)
  • Control Of Amplification And Gain Control (AREA)

Description

本発明は、増幅回路及び送受信機に関する。
無線通信用送受信機における消費電力低減のために、通信距離に合せて信号出力電力を可変する方法が一般的に用いられる。そこで、信号出力電力に応じて送信機最終段に配置されている複数の高出力増幅器の動作数を変えることによって、常に電力効率が最大の状態で動作させる方式がある。
下記の非特許文献１には、トランスフォーマを用いた増幅回路が開示されている。また、下記の特許文献１には、入力されたＲＦ入力信号を増幅して共通の合成トランスへ出力する複数のブリッジ型シングルエンドプッシュプル回路による電力増幅器を用いた電力合成方法において、ＲＦ信号が入力されない電力増幅器については、ブリッジ型シングルエンドプッシュプル回路を構成するトランジスタへのバイアス電圧を供給しないことが開示されている。
特開平９−３０７３６７号公報
Ｇ. Liu, P. Haldi, T.-J. K. Liu, and A. M. Niknejad, "Fully Integrated CMOS Power Amplifier With Efficiency Enhancement at Power Back-Off," IEEE JOURNAL OF SOLID-STATE CIRCUITS, VOL. 43, NO. 3, pp 600 - 609, MARCH 2008.
本発明の目的は、不要な電力損失の防止及び／又は高周波数特性の低下防止を実現することができる増幅回路及び送受信機を提供することである。
本発明の一観点によれば、第１のゲート、第１のソース及び第１のドレインを含み、前記第１のゲートには差動信号の一方の信号が入力され、前記第１のソースが基準電位ノードに接続された第１の電界効果トランジスタと、第２のゲート、第２のソース及び第２のドレインを含み、前記第２のゲートには前記差動信号の他方の信号が入力され、前記第２のソースが基準電位ノードに接続された第２の電界効果トランジスタと、磁気結合された第１の１次側インダクタ及び第１の２次側インダクタを含み、前記第１の１次側インダクタが前記第１の電界効果トランジスタの前記第１のドレイン及び前記第２の電界効果トランジスタの前記第２のドレイン間に接続され、前記第１の２次側インダクタが出力端子及び基準電位ノード間に接続された第１のトランスフォーマと、前記第１の１次側インダクタの中点に電源電位ノード又は基準電位ノードを接続する第１のスイッチ回路とを有し、前記第１のスイッチ回路が前記第１の１次側インダクタの中点に前記電源電位ノードを接続することにより増幅動作状態になり、前記第１のスイッチ回路が前記第１の１次側インダクタの中点に前記基準電位ノードを接続することにより非増幅動作状態になることを特徴とする増幅回路が提供される。
第１の１次側インダクタの中点に電源電位ノードを接続すれば、第１の電界効果トランジスタ及び第２の電界効果トランジスタは増幅動作をする。これに対し、第１の１次側インダクタの中点に基準電位ノードを接続すれば、第１の電界効果トランジスタ及び第２の電界効果トランジスタの増幅動作を停止させることができると共に、不要な電力損失を防止することができる。また、第１のスイッチ回路は、上記の増幅動作に悪影響を与えないので、高周波数特性の低下を防止することができる。
増幅回路の構成例を示す回路図である。 増幅回路の他の構成例を示す回路図である。 本発明の第１の実施形態による増幅回路を有する送受信機の構成例を示す回路図である。 図３の増幅回路の動作例を示すタイミングチャートである。 本発明の第２の実施形態による増幅回路を有する送受信機の構成例を示す回路図である。 本発明の第３の実施形態による増幅回路を有する送受信機の構成例を示す回路図である。 本発明の第３の実施形態による増幅回路を有する送受信機の他の動作例を示す図である。
（参考技術）
図１は、増幅回路の構成例を示す回路図である。増幅回路は、第１の増幅器１１１、第２の増幅器１１２及び第３の増幅器１１３を有する。増幅器１１１、１１２及び１１３は、それぞれ、第１の電界効果トランジスタ１０１、第２の電界効果トランジスタ１０２、１次側インダクタ１０３及び２次側インダクタ１０４を有する。１次側インダクタ１０３及び２次側インダクタ１０４は、磁気結合により、トランスフォーマを構成する。
第１の増幅器１１１では、第１の電界効果トランジスタ１０１のゲート及び第２の電界効果トランジスタ１０２のゲートのノードＩＮ１＋及びＩＮ１−に差動信号が入力される。第２の増幅器１１２では、第１の電界効果トランジスタ１０１のゲート及び第２の電界効果トランジスタ１０２のゲートのノードＩＮ２＋及びＩＮ２−に差動信号が入力される。第３の増幅器１１３では、第１の電界効果トランジスタ１０１のゲート及び第２の電界効果トランジスタ１０２のゲートのノードＩＮ３＋及びＩＮ３−に差動信号が入力される。ノードＩＮ１＋及びＩＮ１−の差動信号、ノードＩＮ２＋及びＩＮ２−の差動信号、並びにノードＩＮ３＋及びＩＮ３−の差動信号は、同じ信号である。
信号１２１は、第３の増幅器１２３により増幅された信号を表す。信号１２２は、第２の増幅器１１２により増幅された信号と第３の増幅器１１３により増幅された信号とが合成された信号を表す。信号１２３は、第１の増幅器１１１により増幅された信号と、第２の増幅器１１２により増幅された信号と、第３の増幅器１１３により増幅された信号とが合成された信号を表す。出力端子Ｐｏｕｔからは、３個の増幅器１１１〜１１３により増幅された信号の合成信号１２３が出力される。
３個の増幅器１１１〜１１３のうち、増幅動作させる増幅器の数を変えることができる。増幅動作していない増幅器がある場合、トランスフォーマの１次側インダクタ１０３及び２次側インダクタ１０４は磁気結合されているので、増幅動作している増幅器から増幅動作していない増幅器に高周波電力が入射され、増幅動作していない増幅器の電界効果トランジスタ１０１及び１０２のソース及びドレイン間の容量を介して、高周波電力が消費されてしまうという問題がある。この問題を解決するための増幅回路を、図２を参照しながら説明する。
図２は、増幅回路の他の構成例を示す回路図である。図２の増幅回路は、図１の増幅回路に対して、第１のインダクタ２０１、第２のインダクタ２０２及び電界効果トランジスタ２０３を追加したものである。ゲートバイアスノードＶｇ１は、インダクタ２０１及び２０２に接続される。電源電位ノードＶｄ１は、１次側インダクタ１０３の中点に接続される。増幅器が増幅動作しないときには、電界効果トランジスタ２０３はオンし、上記の高周波電力が入射されない状態にする。
これに対して、増幅器が増幅動作するときには、電界効果トランジスタ２０３はオフする。しかし、この状態では、図１の回路に対して、電界効果トランジスタ２０３のソース及びドレイン間の容量が付加された状態になるので、高周波数特性の低下、及び電界効果トランジスタ２０３による不要な電力損失が問題となる。
以下、不要な電力損失の防止及び／又は高周波数特性の低下防止を実現することができる増幅回路の実施形態を説明する。
（第１の実施形態）
図３は、本発明の第１の実施形態による増幅回路を有する送受信機の構成例を示す回路図であり、図６の第１の増幅器６１１に対応する。増幅回路は、無線通信送受信機等に用いられる高出力増幅回路である。
第１の電界効果トランジスタ１０１は、ｎチャネル電界効果トランジスタであり、第１のゲート、第１のソース及び第１のドレインを含み、第１のゲートのノードＩＮ１＋には差動信号の一方の信号が入力され、第１のソースが基準電位ノードに接続される。ノードＤ−は、第１の電界効果トランジスタ１０１の第１のドレインのノードである。
第２の電界効果トランジスタ１０２は、ｎチャネル電界効果トランジスタであり、第２のゲート、第２のソース及び第２のドレインを含み、第２のゲートのノードＩＮ１−には上記の差動信号の他方の信号が入力され、第２のソースが基準電位ノードに接続される。ノードＤ＋は、第２の電界効果トランジスタ１０２の第２のドレインのノードである。上記のノードＩＮ１＋及びＩＮ１−に入力される差動信号は、相互に位相が反転した信号である。
第１のトランスフォーマは、磁気結合された第１の１次側インダクタ１０３及び第１の２次側インダクタ１０４を含む。第１の１次側インダクタ１０３は、第１の電界効果トランジスタ１０１の第１のドレイン及び第２の電界効果トランジスタ１０２の第２のドレイン間に接続される。第１の２次側インダクタ１０４は、図６に示すように、出力端子Ｐｏｕｔ及び基準電位ノード間に接続される。ノードＡは、第１の１次側インダクタ１０３の中点のノードである。ノードＴは、第１の２次側インダクタ１０４のノードである。
第１のスイッチ回路は、ｐチャネル電界効果トランジスタ３０１及びｎチャネル電界効果トランジスタ３０２を含むインバータであり、第１の１次側インダクタ１０３の中点のノードＡに電源電位ノードＶｄ１又は基準電位ノードを接続する。ｐチャネル電界効果トランジスタ３０１は、ゲートに信号ＳＷ１が入力され、ソースが電源電位ノードＶｄ１に接続され、ドレインが第１の１次側インダクタ１０３の中点のノードＡに接続される。ｎチャネル電界効果トランジスタ３０２は、ゲートに信号ＳＷ１が入力され、ソースが基準電位ノードに接続され、ドレインが第１の１次側インダクタ１０３の中点のノードＡに接続される。
第１のインダクタ２０１は、第１の電界効果トランジスタ１０１の第１のゲート及びゲートバイアスノードＶｇ１間に接続される。第２のインダクタ２０２は、第２の電界効果トランジスタ１０２の第２のゲート及びゲートバイアスノードＶｇ１間に接続される。
図４は、図３の増幅回路の動作例を示すタイミングチャートである。電源電位ノードＶｄ１は、例えば３．３Ｖである。図４の左半分は増幅器が増幅動作している状態を示し、図４の右半分は増幅器が増幅動作していない状態を示す。
まず、図４の左半分の増幅器が増幅動作している状態を説明する。この増幅動作状態では、信号ＳＷ１がローレベルになり、ゲートバイアスノードＶｇ１が第２のバイアスノードＶｇ２の電位になり、ノードＩＮ１＋及びＩＮ１−に差動信号が入力される。第２のバイアスノードＶｇ２の電位は、基準電位ノード（例えばグランド電位ノード）ＧＮＤの電位より高く、電源電位（３．３Ｖ）より低い。ノードＩＮ１＋及びＩＮ１−の電位は、それぞれ、ゲートバイアスノードＶｇ１の電位に、上記の差動信号が合成された電位になる。
信号ＳＷ１がローレベルになると、ｐチャネル電界効果トランジスタ３０１がオンし、ｎチャネル電界効果トランジスタ３０２がオフする。すると、第１の１次側インダクタ１０３の中点のノードＡは、電源電位ノードＶｄ１と同じ電位になる。これにより、第１の電界効果トランジスタ１０１及び第２の電界効果トランジスタ１０２は、ドレインバイアスの供給受け、増幅動作を行うことができる。
第１の電界効果トランジスタ１０１は、第１のゲートのノードＩＮ１＋の信号を反転増幅し、反転増幅した信号を第１のドレインのノードＤ−に出力する。第２の電界効果トランジスタ１０２は、第２のゲートのノードＩＮ１−の信号を反転増幅し、反転増幅した信号を第２のドレインのノードＤ＋に出力する。ノードＩＮ１＋及びＩＮ１−の信号は差動信号であるので、ノードＤ＋及びＤ−の信号も差動信号になる。第１の１次側インダクタ１０３及び第１の２次側インダクタ１０４は磁気結合されているので、第１の２次側インダクタ１０４のノードＴには、ノードＤ＋の信号及びノードＤ−の信号の差分信号が誘導発生する。これにより、増幅器は、増幅した信号をノードＴに出力することができる。
なお、増幅動作状態では、トランジスタ３０１及び３０２の第１のスイッチ回路が第１の１次側インダクタ１０３の中点のノードＡに電源電位ノードＶｄ１を接続したときには、第１の電界効果トランジスタ１０１の第１のゲート及び第２の電界効果トランジスタ１０２の第２のゲートに差動信号が入力される。
次に、図４の右半分の増幅器が増幅動作していない状態を説明する。この非増幅動作状態では、信号ＳＷ１がハイレベルになり、ゲートバイアスノードＶｇ１が電源電位（３．３Ｖ）になり、ノードＩＮ１＋及びＩＮ１−に差動信号が入力されない。ノードＩＮ１＋及びＩＮ１−の電位は、それぞれ、ゲートバイアスノードＶｇ１の電位と同じ電位になる。
信号ＳＷ１がハイレベルになると、ｐチャネル電界効果トランジスタ３０１がオフし、ｎチャネル電界効果トランジスタ３０２がオンする。すると、第１の１次側インダクタ１０３の中点のノードＡは、基準電位ノードＧＮＤと同じ電位になる。これにより、第１の電界効果トランジスタ１０１及び第２の電界効果トランジスタ１０２は、ドレインバイアスが供給されず、増幅動作を行わない。ゲートバイアスノードＶｇ１がハイレベルであるので、第１の電界効果トランジスタ１０１及び第２の電界効果トランジスタ１０２はオンする。すると、ノードＤ−及びＤ＋は、基準電位ノードＧＮＤと同じ電位になる。これにより、第１の２次側インダクタ１０４のノードＴも、基準電位ノードＧＮＤと同じ電位になる。増幅器は、非増幅動作状態では、第１の２次側インダクタ１０４のノードＴに増幅信号を出力しない。
なお、非増幅動作状態では、トランジスタ３０１及び３０２の第１のスイッチ回路が第１の１次側インダクタ１０３の中点のノードＡに基準電位ノードＧＮＤを接続したときには、第１の電界効果トランジスタ１０１の第１のゲート及び第２の電界効果トランジスタ１０２の第２のゲートに差動信号が入力されない。
以上のように、本実施形態の増幅回路は、トランジスタ３０１及び３０２の第１のスイッチ回路を第１の１次側インダクタ１０３の中点のノードＡに接続する。増幅器を増幅動作状態にする場合には、信号ＳＷ１をローレベルにし、ノードＡに電源電位ノードＶＤ１と同じ電位が印加される状態にする。この場合、差動増幅回路のトランジスタ１０１及び１０２は、入力されたＲＦ差動信号を増幅し、インダクタ１０３及び１０４のトランスフォーマを介して出力端子Ｐｏｕｔに出力する。一方、この増幅器を非増幅動作状態にする場合、信号ＳＷ１をハイレベルにし、ノードＡに基準電位ノードＧＮＤと同じ電位が印加される状態にする。さらに、差動増幅回路のトランジスタ１０１及び１０２のゲートバイアスノードＶｇ１に電源電位ノードＶｄ１と同じ電位を印加する。このとき、差動増幅回路を構成するトランジスタ１０１及び１０２自身がスイッチとしての役割を持ち、トランジスタ１０１及び１０２がオンし、ノードＡが基準電位ノードＧＮＤと直流（ＤＣ）的に短絡された状態になる。差動増幅回路のトランジスタ１０１及び１０２のソース及びドレイン間は短絡されるが、ノードＡが基準電位ノードＧＮＤに接続されている。そのため、差動増幅回路のトランジスタ１０１及び１０２は、電源電流が供給されず、消費する電力もゼロとなる。
すなわち、非増幅動作状態では、信号ＳＷ１をハイレベルにし、ノードＡに基準電位ノードＧＮＤを接続する。そして、ゲートバイアスノードＶｇ１に電源電位（３．３Ｖ）を供給し、差動増幅回路のトランジスタ１０１及び１０２がオンする。すると、トランジスタ１０１及び１０２のソース及びドレインが導通し、ノードＡが基準電位ノードＧＮＤと短絡された状態になる。すなわち、トランスフォーマの第１の１次側インダクタ１０３の両端のノードＤ−及びＤ＋が基準電位ノードＧＮＤと短絡された状態となる。そのため、トランスフォーマを介して増幅器に高周波電力が入射されず、増幅器は電力損失を抑制することが可能となる。
これにより、不要な電力損失を防止することができる。また、トランジスタ３０１及び３０２の第１のスイッチ回路がノードＡに接続されるが、ノードＡは、信号の節に相当するノードであるので、トランジスタ３０１及び３０２の第１のスイッチ回路を接続したことによる悪影響は発生しない。したがって、トランジスタ３０１及び３０２の第１のスイッチ回路を接続したことによる高周波数特性の低下を防止することができる。
（第２の実施形態）
図５は、本発明の第２の実施形態による増幅回路を有する送受信機の構成例を示す回路図であり、図６の第１の増幅器６１１に対応する。本実施形態は、第１の実施形態（図３）に対して、抵抗５０１及びトランジスタ５０２を追加したものであり、ゲートバイアスノードＶｇ１へゲートバイアスを印加するための回路例を示す。以下、本実施形態が第１の実施形態と異なる点を説明する。
抵抗５０１は、電源電位ノードＶｄ１及びゲートバイアスノードＶｇ１間に接続される。ｎチャネル電界効果トランジスタ５０２は、ゲートには信号／ＳＷ１が入力され、ドレインがゲートバイアスノードＶｇ１に接続され、ソースがバイアスノードＶｇ２に接続される。信号／ＳＷ１は、信号ＳＷ１の反転信号である。
抵抗５０１及びトランジスタ５０２は、バイアススイッチ回路を構成し、ゲートバイアスノードＶｇ１に電源電位ノード（第１のバイアスノード）Ｖｄ１又はバイアスノード（第２のバイアスノード）Ｖｇ２を接続する。
電源電位ノード（第１のバイアスノード）Ｖｄ１は、バイアスノード（第２のバイアスノード）Ｖｇ２より電位が高い。図４に示すように、トランジスタ３０１及び３０２の第１のスイッチ回路が第１の１次側インダクタ１０２の中点のノードＡに電源電位ノードＶｄ１を接続したときには、抵抗５０１及びトランジスタ５０２のバイアススイッチ回路はゲートバイアスノードＶｇ１にバイアスノード（第２のバイアスノード）Ｖｇ２を接続する。これに対して、トランジスタ３０１及び３０２の第１のスイッチ回路が第１の１次側インダクタ１０３の中点のノードＡに基準電位ノードＧＮＤを接続したときには、抵抗５０１及びトランジスタ５０２のバイアススイッチ回路はゲートバイアスノードＶｇ１に電源電位ノード（第１のバイアスノード）Ｖｄ１を接続する。
図４の左半分に示すように、増幅器を増幅動作状態にする場合、信号ＳＷ１をローレベルにし、ノードＡに電源電位ノードＶｄ１を接続する。この時、信号／ＳＷ１がハイレベルになるので、トランジスタ５０２がオンする。すると、ゲートバイアスノードＶｇ１には、バイアスノードＶｇ２が接続される。トランジスタ１０１及び１０２の差動増幅回路は、入力されたＲＦ差動信号を増幅し、トランスフォーマを介して出力端子Ｐｏｕｔに増幅信号を出力する。
一方、図４の右半分に示すように、増幅器を非増幅動作状態にする場合、信号ＳＷ１をハイレベルにし、ノードＡに基準電位ノードＧＮＤを接続する。この時、信号／ＳＷ１はローレベルになるので、トランジスタ５０２がオフする。すると、ゲートバイアスノードＶｇ１は、バイアスノードＶｇ２から切り離され、代わりに電源電位ノードＶｄ１に接続される。この時、差動増幅回路のトランジスタ１０１及び１０２のドレイン及びソースは、直流（ＤＣ）的に短絡された状態になる。これにより、不要な電力消費を防止することができる。
（第３の実施形態）
図６は、本発明の第３の実施形態による増幅回路を有する送受信機の構成例を示す回路図である。本実施形態は、第２の実施形態（図６）に対して、増幅器６１２及び６１３を追加したものである。以下、本実施形態が第２の実施形態と異なる点を説明する。
増幅回路は、第１の増幅器６１１、第２の増幅器６１２及び第３の増幅器６１３を有する。第１の増幅器６１１は、図５の増幅器と同じ構成を有するので、その説明を省略する。増幅器６１２及び６１３は、増幅器６１１と同様の構成を有する。ノードＩＮ１＋、ＩＮ２＋及びＩＮ３＋には選択的に同じ信号が入力され、ノードＩＮ１−、ＩＮ２−及びＩＮ３−には選択的に同じ信号が入力される。出力端子Ｐｏｕｔ及び基準電位ノード間には、第１の２次側インダクタ１０４、第２の２次側インダクタ１０４ａ及び第３の２次側インダクタ１０４ｂが直列に接続される。
まず、第２の増幅器６１２の構成を説明する。第３の電界効果トランジスタ１０１ａは、ｎチャネル電界効果トランジスタであり、第３のゲート、第３のソース及び第３のドレインを含み、第３のゲートのノードＩＮ２＋には差動信号の一方の信号が入力され、第３のソースが基準電位ノードに接続される。ノードＤａ−は、第３の電界効果トランジスタ１０１ａの第３のドレインのノードである。第４の電界効果トランジスタ１０２ａは、ｎチャネル電界効果トランジスタであり、第４のゲート、第４のソース及び第４のドレインを含み、第４のゲートのノードＩＮ２−には上記の差動信号の他方の信号が入力され、第４のソースが基準電位ノードに接続される。ノードＤａ＋は、第４の電界効果トランジスタ１０２ａの第４のドレインのノードである。上記のノードＩＮ２＋及びＩＮ２−に入力される差動信号は、相互に位相が反転した信号である。第２のトランスフォーマは、磁気結合された第２の１次側インダクタ１０３ａ及び第２の２次側インダクタ１０４ａを含む。第２の１次側インダクタ１０３ａは、第３の電界効果トランジスタ１０１ａの第３のドレイン及び第４の電界効果トランジスタ１０２ａの第４のドレイン間に接続される。第２の２次側インダクタ１０４ａは、出力端子Ｐｏｕｔ及び基準電位ノード間において第１の２次側インダクタ１０４及び第３の２次側インダクタ１０４ｂに直列に接続される。ノードＡａは、第２の１次側インダクタ１０３ａの中点のノードである。第２のスイッチ回路は、ｐチャネル電界効果トランジスタ３０１ａ及びｎチャネル電界効果トランジスタ３０２ａを含むインバータであり、第２の１次側インダクタ１０３ａの中点のノードＡａに電源電位ノードＶｄ１又は基準電位ノードを接続する。ｐチャネル電界効果トランジスタ３０１ａは、ゲートに信号ＳＷ１ａが入力され、ソースが電源電位ノードＶｄ１に接続され、ドレインが第２の１次側インダクタ１０３ａの中点のノードＡａに接続される。ｎチャネル電界効果トランジスタ３０２ａは、ゲートに信号ＳＷ１ａが入力され、ソースが基準電位ノードに接続され、ドレインが第２の１次側インダクタ１０３ａの中点のノードＡａに接続される。第３のインダクタ２０１ａは、第３の電界効果トランジスタ１０１ａの第３のゲート及びゲートバイアスノードＶｇ１ａ間に接続される。第４のインダクタ２０２ａは、第４の電界効果トランジスタ１０２ａの第４のゲート及びゲートバイアスノードＶｇ１ａ間に接続される。抵抗５０１ａは、電源電位ノードＶｄ１及びゲートバイアスノードＶｇ１ａ間に接続される。ｎチャネル電界効果トランジスタ５０２ａは、ゲートには信号／ＳＷ１ａが入力され、ドレインがゲートバイアスノードＶｇ１ａに接続され、ソースがバイアスノードＶｇ２に接続される。信号／ＳＷ１ａは、信号ＳＷ１ａの反転信号である。
次に、第３の増幅器６１３の構成を説明する。第５の電界効果トランジスタ１０１ｂは、ｎチャネル電界効果トランジスタであり、第５のゲート、第５のソース及び第５のドレインを含み、第５のゲートのノードＩＮ３＋には差動信号の一方の信号が入力され、第５のソースが基準電位ノードに接続される。ノードＤｂ−は、第５の電界効果トランジスタ１０１ｂの第５のドレインのノードである。第６の電界効果トランジスタ１０２ｂは、ｎチャネル電界効果トランジスタであり、第６のゲート、第６のソース及び第６のドレインを含み、第６のゲートのノードＩＮ３−には上記の差動信号の他方の信号が入力され、第６のソースが基準電位ノードに接続される。ノードＤｂ＋は、第６の電界効果トランジスタ１０２ｂの第６のドレインのノードである。上記のノードＩＮ３＋及びＩＮ３−に入力される差動信号は、相互に位相が反転した信号である。第３のトランスフォーマは、磁気結合された第３の１次側インダクタ１０３ｂ及び第３の２次側インダクタ１０４ｂを含む。第３の１次側インダクタ１０３ｂは、第５の電界効果トランジスタ１０１ｂの第５のドレイン及び第６の電界効果トランジスタ１０２ｂの第６のドレイン間に接続される。第３の２次側インダクタ１０４ｂは、出力端子Ｐｏｕｔ及び基準電位ノード間において第１の２次側インダクタ１０４及び第２の２次側インダクタ１０４ａに直列に接続される。ノードＡｂは、第３の１次側インダクタ１０３ｂの中点のノードである。第３のスイッチ回路は、ｐチャネル電界効果トランジスタ３０１ｂ及びｎチャネル電界効果トランジスタ３０２ｂを含むインバータであり、第３の１次側インダクタ１０３ｂの中点のノードＡｂに電源電位ノードＶｄ１又は基準電位ノードを接続する。ｐチャネル電界効果トランジスタ３０１ｂは、ゲートに信号ＳＷ１ｂが入力され、ソースが電源電位ノードＶｄ１に接続され、ドレインが第３の１次側インダクタ１０３ｂの中点のノードＡｂに接続される。ｎチャネル電界効果トランジスタ３０２ｂは、ゲートに信号ＳＷ１ｂが入力され、ソースが基準電位ノードに接続され、ドレインが第３の１次側インダクタ１０３ｂの中点のノードＡｂに接続される。第５のインダクタ２０１ｂは、第５の電界効果トランジスタ１０１ｂの第５のゲート及びゲートバイアスノードＶｇ１ｂ間に接続される。第６のインダクタ２０２ｂは、第６の電界効果トランジスタ１０２ｂの第６のゲート及びゲートバイアスノードＶｇ１ｂ間に接続される。抵抗５０１ｂは、電源電位ノードＶｄ１及びゲートバイアスノードＶｇ１ｂ間に接続される。ｎチャネル電界効果トランジスタ５０２ｂは、ゲートには信号／ＳＷ１ｂが入力され、ドレインがゲートバイアスノードＶｇ１ｂに接続され、ソースがバイアスノードＶｇ２に接続される。信号／ＳＷ１ｂは、信号ＳＷ１ｂの反転信号である。
第１の増幅器６１１は、信号ＳＷ１をローレベル、信号／ＳＷ１をハイレベルにし、ノードＩＮ１＋及びＩＮ１−に差動信号を入力することにより、増幅動作状態になる。また、第１の増幅器６１１は、信号ＳＷ１をハイレベル、信号／ＳＷ１をローレベルにし、ノードＩＮ１＋及びＩＮ１−に差動信号を入力しないことにより、非増幅動作状態になる。
同様に、第２の増幅器６１２は、信号ＳＷ１ａをローレベル、信号／ＳＷ１ａをハイレベルにし、ノードＩＮ２＋及びＩＮ２−に差動信号を入力することにより、増幅動作状態になる。また、第２の増幅器６１２は、信号ＳＷ１ａをハイレベル、信号／ＳＷ１ａをローレベルにし、ノードＩＮ２＋及びＩＮ２−に差動信号を入力しないことにより、非増幅動作状態になる。
同様に、第３の増幅器６１３は、信号ＳＷ１ｂをローレベル、信号／ＳＷ１ｂをハイレベルにし、ノードＩＮ３＋及びＩＮ３−に差動信号を入力することにより、増幅動作状態になる。また、第３の増幅器６１３は、信号ＳＷ１ｂをハイレベル、信号／ＳＷ１ｂをローレベルにし、ノードＩＮ３＋及びＩＮ３−に差動信号を入力しないことにより、非増幅動作状態になる。
図６では、第１〜第３の増幅器６１１〜６１３のすべてが増幅動作状態である場合を示す。信号６２１は、第３の増幅器６１３により増幅された信号を表す。信号６２２は、第２の増幅器６１２により増幅された信号と第３の増幅器６１３により増幅された信号とが合成された信号を表す。信号６２３は、第１の増幅器６１１により増幅された信号と、第２の増幅器６１２により増幅された信号と、第３の増幅器６１３により増幅された信号とが合成された信号を表す。出力端子Ｐｏｕｔからは、３個の増幅器６１１〜６１３により増幅された信号の合成信号６２３が出力される。
図７は、本発明の第３の実施形態による増幅回路を有する送受信機の他の動作例を示す図である。３個の増幅器６１１〜６１３のうち、増幅動作状態の増幅器の数を変えることができる。例えば、第１の増幅器６１１を増幅動作状態にし、第２の増幅器６１２及び第３の増幅器６１３を非増幅動作状態にすることができる。信号７０１は、第１の増幅器６１１により増幅された信号を表す。出力端子Ｐｏｕｔからは、１個の増幅器６１１のみにより増幅された信号７０１が出力される。
無線通信用送受信機では、消費電力低減のために、通信距離に合せて信号出力電力を可変する。本実施形態の増幅回路は、無線通信用送信機の最終段に用いることができ、信号出力電力に応じて、複数の増幅器６１１〜６１３の増幅動作数を変えることによって、常に電力効率が最大の状態で動作させることができる。
以上のように、第１〜第３の実施形態によれば、第１の１次側インダクタ１０３の中点のノードＡに電源電位ノードＶｄ１を接続すれば、第１の電界効果トランジスタ１０１及び第２の電界効果トランジスタ１０２は増幅動作をする。これに対し、第１の１次側インダクタ１０３の中点のノードＡに基準電位ノードＧＮＤを接続すれば、第１の電界効果トランジスタ１０１及び第２の電界効果トランジスタ１０２の増幅動作を停止させることができると共に、不要な電力損失を防止することができる。また、トランジスタ３０１及び３０２の第１のスイッチ回路は、上記の増幅動作に悪影響を与えないので、高周波数特性の低下を防止することができる。
なお、上記実施形態は、何れも本発明を実施するにあたっての具体化の例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその技術思想、又はその主要な特徴から逸脱することなく、様々な形で実施することができる。
本発明の実施形態は、例えば以下のように種々の適用が可能である。
（付記１）
第１のゲート、第１のソース及び第１のドレインを含み、前記第１のゲートには差動信号の一方の信号が入力され、前記第１のソースが基準電位ノードに接続された第１の電界効果トランジスタと、
第２のゲート、第２のソース及び第２のドレインを含み、前記第２のゲートには前記差動信号の他方の信号が入力され、前記第２のソースが基準電位ノードに接続された第２の電界効果トランジスタと、
磁気結合された第１の１次側インダクタ及び第１の２次側インダクタを含み、前記第１の１次側インダクタが前記第１の電界効果トランジスタの前記第１のドレイン及び前記第２の電界効果トランジスタの前記第２のドレイン間に接続され、前記第１の２次側インダクタが出力端子及び基準電位ノード間に接続された第１のトランスフォーマと、
前記第１の１次側インダクタの中点に電源電位ノード又は基準電位ノードを接続する第１のスイッチ回路と
を有することを特徴とする増幅回路。
（付記２）
さらに、前記第１の電界効果トランジスタの前記第１のゲート及びゲートバイアスノード間に接続される第１のインダクタと、
前記第２の電界効果トランジスタの前記第２のゲート及び前記ゲートバイアスノード間に接続される第２のインダクタとを有することを特徴とする付記１記載の増幅回路。
（付記３）
さらに、前記ゲートバイアスノードに第１のバイアスノード又は第２のバイアスノードを接続するバイアススイッチ回路を有することを特徴とする付記２記載の増幅回路。
（付記４）
前記第１のバイアスノードは、前記第２のバイアスノードより電位が高く、
前記第１のスイッチ回路が前記第１の１次側インダクタの中点に前記電源電位ノードを接続したときには、前記バイアススイッチ回路は前記ゲートバイアスノードに前記第２のバイアスノードを接続し、
前記第１のスイッチ回路が前記第１の１次側インダクタの中点に前記基準電位ノードを接続したときには、前記バイアススイッチ回路は前記ゲートバイアスノードに前記第１のバイアスノードを接続することを特徴とする付記３記載の増幅回路。
（付記５）
前記第１のスイッチ回路が前記第１の１次側インダクタの中点に前記電源電位ノードを接続したときには、前記第１の電界効果トランジスタの前記第１のゲート及び前記第２の電界効果トランジスタの前記第２のゲートに前記差動信号が入力され、
前記第１のスイッチ回路が前記第１の１次側インダクタの中点に前記基準電位ノードを接続したときには、前記第１の電界効果トランジスタの前記第１のゲート及び前記第２の電界効果トランジスタの前記第２のゲートに前記差動信号が入力されないことを特徴とする付記１〜４のいずれか１項に記載の増幅回路。
（付記６）
前記第１のスイッチ回路は、インバータであることを特徴とする付記１〜５のいずれか１項に記載の増幅回路。
（付記７）
さらに、第３のゲート、第３のソース及び第３のドレインを含み、前記第３のゲートには前記差動信号の一方の信号が入力され、前記第３のソースが基準電位ノードに接続された第３の電界効果トランジスタと、
第４のゲート、第４のソース及び第４のドレインを含み、前記第４のゲートには前記差動信号の他方の信号が入力され、前記第４のソースが基準電位ノードに接続された第４の電界効果トランジスタと、
磁気結合された第２の１次側インダクタ及び第２の２次側インダクタを含み、前記第２の１次側インダクタが前記第３の電界効果トランジスタの前記第３のドレイン及び前記第４の電界効果トランジスタの前記第４のドレイン間に接続され、前記第２の２次側インダクタが前記出力端子及び基準電位ノード間において前記第１の２次側インダクタに直列に接続された第２のトランスフォーマと、
前記第２の１次側インダクタの中点に電源電位ノード又は基準電位ノードを接続する第２のスイッチ回路と
を有することを特徴とする付記１〜６のいずれか１項に記載の増幅回路。
（付記８）
第１のゲート、第１のソース及び第１のドレインを含み、前記第１のゲートには差動信号の一方の信号が入力され、前記第１のソースが基準電位ノードに接続された第１の電界効果トランジスタと、
第２のゲート、第２のソース及び第２のドレインを含み、前記第２のゲートには前記差動信号の他方の信号が入力され、前記第２のソースが基準電位ノードに接続された第２の電界効果トランジスタと、
磁気結合された第１の１次側インダクタ及び第１の２次側インダクタを含み、前記第１の１次側インダクタが前記第１の電界効果トランジスタの前記第１のドレイン及び前記第２の電界効果トランジスタの前記第２のドレイン間に接続され、前記第１の２次側インダクタが出力端子及び基準電位ノード間に接続された第１のトランスフォーマと、
前記第１の１次側インダクタの中点に電源電位ノード又は基準電位ノードを接続する第１のスイッチ回路と
を有することを特徴とする送受信機。
（付記９）
さらに、前記第１の電界効果トランジスタの前記第１のゲート及びゲートバイアスノード間に接続される第１のインダクタと、
前記第２の電界効果トランジスタの前記第２のゲート及び前記ゲートバイアスノード間に接続される第２のインダクタとを有することを特徴とする付記８記載の送受信機。
（付記１０）
さらに、前記ゲートバイアスノードに第１のバイアスノード又は第２のバイアスノードを接続するバイアススイッチ回路を有することを特徴とする付記９記載の送受信機。
（付記１１）
前記第１のバイアスノードは、前記第２のバイアスノードより電位が高く、
前記第１のスイッチ回路が前記第１の１次側インダクタの中点に前記電源電位ノードを接続したときには、前記バイアススイッチ回路は前記ゲートバイアスノードに前記第２のバイアスノードを接続し、
前記第１のスイッチ回路が前記第１の１次側インダクタの中点に前記基準電位ノードを接続したときには、前記バイアススイッチ回路は前記ゲートバイアスノードに前記第１のバイアスノードを接続することを特徴とする付記１０記載の送受信機。
（付記１２）
前記第１のスイッチ回路が前記第１の１次側インダクタの中点に前記電源電位ノードを接続したときには、前記第１の電界効果トランジスタの前記第１のゲート及び前記第２の電界効果トランジスタの前記第２のゲートに前記差動信号が入力され、
前記第１のスイッチ回路が前記第１の１次側インダクタの中点に前記基準電位ノードを接続したときには、前記第１の電界効果トランジスタの前記第１のゲート及び前記第２の電界効果トランジスタの前記第２のゲートに前記差動信号が入力されないことを特徴とする付記８〜１１のいずれか１項に記載の送受信機。
（付記１３）
前記第１のスイッチ回路は、インバータであることを特徴とする付記８〜１２のいずれか１項に記載の送受信機。
（付記１４）
さらに、第３のゲート、第３のソース及び第３のドレインを含み、前記第３のゲートには前記差動信号の一方の信号が入力され、前記第３のソースが基準電位ノードに接続された第３の電界効果トランジスタと、
第４のゲート、第４のソース及び第４のドレインを含み、前記第４のゲートには前記差動信号の他方の信号が入力され、前記第４のソースが基準電位ノードに接続された第４の電界効果トランジスタと、
磁気結合された第２の１次側インダクタ及び第２の２次側インダクタを含み、前記第２の１次側インダクタが前記第３の電界効果トランジスタの前記第３のドレイン及び前記第４の電界効果トランジスタの前記第４のドレイン間に接続され、前記第２の２次側インダクタが前記出力端子及び基準電位ノード間において前記第１の２次側インダクタに直列に接続された第２のトランスフォーマと、
前記第２の１次側インダクタの中点に電源電位ノード又は基準電位ノードを接続する第２のスイッチ回路と
を有することを特徴とする付記８〜１３のいずれか１項に記載の送受信機。
１０１ 第１の電界効果トランジスタ
１０２ 第２の電界効果トランジスタ
１０３ 第１の１次側インダクタ
１０４ 第１の２次側インダクタ
２０１ 第１のインダクタ
２０２ 第２のインダクタ
３０１ ｐチャネル電界効果トランジスタ
３０２ ｎチャネル電界効果トランジスタ

Claims (10)

  1. 第１のゲート、第１のソース及び第１のドレインを含み、前記第１のゲートには差動信号の一方の信号が入力され、前記第１のソースが基準電位ノードに接続された第１の電界効果トランジスタと、
    第２のゲート、第２のソース及び第２のドレインを含み、前記第２のゲートには前記差動信号の他方の信号が入力され、前記第２のソースが基準電位ノードに接続された第２の電界効果トランジスタと、
    磁気結合された第１の１次側インダクタ及び第１の２次側インダクタを含み、前記第１の１次側インダクタが前記第１の電界効果トランジスタの前記第１のドレイン及び前記第２の電界効果トランジスタの前記第２のドレイン間に接続され、前記第１の２次側インダクタが出力端子及び基準電位ノード間に接続された第１のトランスフォーマと、
    前記第１の１次側インダクタの中点に電源電位ノード又は基準電位ノードを接続する第１のスイッチ回路とを有し、
    前記第１のスイッチ回路が前記第１の１次側インダクタの中点に前記電源電位ノードを接続することにより増幅動作状態になり、前記第１のスイッチ回路が前記第１の１次側インダクタの中点に前記基準電位ノードを接続することにより非増幅動作状態になることを特徴とする増幅回路。
  2. さらに、前記第１の電界効果トランジスタの前記第１のゲート及びゲートバイアスノード間に接続される第１のインダクタと、
    前記第２の電界効果トランジスタの前記第２のゲート及び前記ゲートバイアスノード間に接続される第２のインダクタとを有することを特徴とする請求項１記載の増幅回路。
  3. さらに、前記ゲートバイアスノードに第１のバイアスノード又は第２のバイアスノードを接続するバイアススイッチ回路を有することを特徴とする請求項２記載の増幅回路。
  4. 前記第１のバイアスノードは、前記第２のバイアスノードより電位が高く、
    前記第１のスイッチ回路が前記第１の１次側インダクタの中点に前記電源電位ノードを接続したときには、前記バイアススイッチ回路は前記ゲートバイアスノードに前記第２のバイアスノードを接続し、
    前記第１のスイッチ回路が前記第１の１次側インダクタの中点に前記基準電位ノードを接続したときには、前記バイアススイッチ回路は前記ゲートバイアスノードに前記第１のバイアスノードを接続することを特徴とする請求項３記載の増幅回路。
  5. 前記第１のスイッチ回路が前記第１の１次側インダクタの中点に前記電源電位ノードを接続したときには、前記第１の電界効果トランジスタの前記第１のゲート及び前記第２の電界効果トランジスタの前記第２のゲートに前記差動信号が入力され、
    前記第１のスイッチ回路が前記第１の１次側インダクタの中点に前記基準電位ノードを接続したときには、前記第１の電界効果トランジスタの前記第１のゲート及び前記第２の電界効果トランジスタの前記第２のゲートに前記差動信号が入力されないことを特徴とする請求項１〜４のいずれか１項に記載の増幅回路。
  6. さらに、第３のゲート、第３のソース及び第３のドレインを含み、前記第３のゲートには前記差動信号の一方の信号が入力され、前記第３のソースが基準電位ノードに接続された第３の電界効果トランジスタと、
    第４のゲート、第４のソース及び第４のドレインを含み、前記第４のゲートには前記差動信号の他方の信号が入力され、前記第４のソースが基準電位ノードに接続された第４の電界効果トランジスタと、
    磁気結合された第２の１次側インダクタ及び第２の２次側インダクタを含み、前記第２の１次側インダクタが前記第３の電界効果トランジスタの前記第３のドレイン及び前記第４の電界効果トランジスタの前記第４のドレイン間に接続され、前記第２の２次側インダクタが前記出力端子及び基準電位ノード間において前記第１の２次側インダクタに直列に接続された第２のトランスフォーマと、
    前記第２の１次側インダクタの中点に電源電位ノード又は基準電位ノードを接続する第２のスイッチ回路と
    を有することを特徴とする請求項１〜５のいずれか１項に記載の増幅回路。
  7. 第１のゲート、第１のソース及び第１のドレインを含み、前記第１のゲートには差動信号の一方の信号が入力され、前記第１のソースが基準電位ノードに接続された第１の電界効果トランジスタと、
    第２のゲート、第２のソース及び第２のドレインを含み、前記第２のゲートには前記差動信号の他方の信号が入力され、前記第２のソースが基準電位ノードに接続された第２の電界効果トランジスタと、
    磁気結合された第１の１次側インダクタ及び第１の２次側インダクタを含み、前記第１の１次側インダクタが前記第１の電界効果トランジスタの前記第１のドレイン及び前記第２の電界効果トランジスタの前記第２のドレイン間に接続され、前記第１の２次側インダクタが出力端子及び基準電位ノード間に接続された第１のトランスフォーマと、
    前記第１の１次側インダクタの中点に電源電位ノード又は基準電位ノードを接続する第１のスイッチ回路とを有し、
    前記第１のスイッチ回路が前記第１の１次側インダクタの中点に前記電源電位ノードを接続することにより増幅動作状態になり、前記第１のスイッチ回路が前記第１の１次側インダクタの中点に前記基準電位ノードを接続することにより非増幅動作状態になることを特徴とする送受信機。
  8. さらに、前記第１の電界効果トランジスタの前記第１のゲート及びゲートバイアスノード間に接続される第１のインダクタと、
    前記第２の電界効果トランジスタの前記第２のゲート及び前記ゲートバイアスノード間に接続される第２のインダクタとを有することを特徴とする請求項７記載の送受信機。
  9. さらに、前記ゲートバイアスノードに第１のバイアスノード又は第２のバイアスノードを接続するバイアススイッチ回路を有することを特徴とする請求項８記載の送受信機。
  10. 前記第１のバイアスノードは、前記第２のバイアスノードより電位が高く、
    前記第１のスイッチ回路が前記第１の１次側インダクタの中点に前記電源電位ノードを接続したときには、前記バイアススイッチ回路は前記ゲートバイアスノードに前記第２のバイアスノードを接続し、
    前記第１のスイッチ回路が前記第１の１次側インダクタの中点に前記基準電位ノードを接続したときには、前記バイアススイッチ回路は前記ゲートバイアスノードに前記第１のバイアスノードを接続することを特徴とする請求項９記載の送受信機。
JP2009079357A 2009-03-27 2009-03-27 増幅回路及び送受信機 Expired - Fee Related JP5163577B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2009079357A JP5163577B2 (ja) 2009-03-27 2009-03-27 増幅回路及び送受信機
US12/719,208 US8305143B2 (en) 2009-03-27 2010-03-08 Amplifier circuit and transceiver
EP10157103.2A EP2234271B1 (en) 2009-03-27 2010-03-19 Amplifier Circuit and Transceiver
CN201010151093.XA CN101847972B (zh) 2009-03-27 2010-03-23 放大器电路以及收发机

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009079357A JP5163577B2 (ja) 2009-03-27 2009-03-27 増幅回路及び送受信機

Publications (2)

Publication Number Publication Date
JP2010233026A JP2010233026A (ja) 2010-10-14
JP5163577B2 true JP5163577B2 (ja) 2013-03-13

Family

ID=42313156

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009079357A Expired - Fee Related JP5163577B2 (ja) 2009-03-27 2009-03-27 増幅回路及び送受信機

Country Status (4)

Country Link
US (1) US8305143B2 (ja)
EP (1) EP2234271B1 (ja)
JP (1) JP5163577B2 (ja)
CN (1) CN101847972B (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2545645B1 (en) * 2010-03-09 2015-01-07 Marvell World Trade Ltd. Class ab amplifiers
KR101682375B1 (ko) * 2010-07-12 2016-12-07 삼성전자주식회사 구동 증폭기
US9306502B2 (en) 2011-05-09 2016-04-05 Qualcomm Incorporated System providing switchable impedance transformer matching for power amplifiers
JP5719259B2 (ja) * 2011-09-06 2015-05-13 ルネサスエレクトロニクス株式会社 高周波電力増幅装置
US8970297B2 (en) 2012-03-19 2015-03-03 Qualcomm Incorporated Reconfigurable input power distribution doherty amplifier with improved efficiency
US9031518B2 (en) 2012-12-17 2015-05-12 Qualcomm Incorporated Concurrent hybrid matching network
JP6476669B2 (ja) * 2014-09-05 2019-03-06 株式会社デンソー 高周波ｉｃおよび無線通信用モジュール
EP3451530A1 (en) * 2017-08-30 2019-03-06 MediaTek Inc. Transformer or inductor sharing in a radio frequency amplifier and method therefor
WO2019215281A1 (en) * 2018-05-09 2019-11-14 Freemelt Ab Hybrid amplifier for inductive load

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57131016A (en) 1981-02-06 1982-08-13 Yokogawa Hokushin Electric Corp Testing method for precision of recorder
JPS6238334Y2 (ja) * 1981-02-09 1987-09-30
JP2809195B2 (ja) 1996-05-13 1998-10-08 日本電気株式会社 電力合成方法および高周波用電力増幅器
JP2917949B2 (ja) * 1996-12-20 1999-07-12 日本電気株式会社 電力増幅装置及び電力増幅方法
JP3791115B2 (ja) * 1997-05-09 2006-06-28 ソニー株式会社 高周波増幅回路、送信回路及び受信回路
JP4166318B2 (ja) * 1998-03-25 2008-10-15 松下電器産業株式会社 電力増幅器
US5930128A (en) * 1998-04-02 1999-07-27 Ericsson Inc. Power waveform synthesis using bilateral devices
US6323733B1 (en) 2000-03-30 2001-11-27 Nortel Networks Limited High efficiency dual supply power amplifier
US7890069B2 (en) * 2007-11-09 2011-02-15 Broadcom Corporation Selectable low noise amplifier for wireless communication
US8483627B2 (en) * 2008-05-09 2013-07-09 Texas Instruments Incorporated Circuits, processes, devices and systems for full integration of RF front end module including RF power amplifier
US8374196B2 (en) * 2010-02-19 2013-02-12 Qualcomm, Incorporated Methods and apparatus for a switchable balun for combined Bluetooth® and WLAN operation

Also Published As

Publication number Publication date
EP2234271A3 (en) 2012-03-07
JP2010233026A (ja) 2010-10-14
US8305143B2 (en) 2012-11-06
CN101847972B (zh) 2015-03-25
EP2234271A2 (en) 2010-09-29
EP2234271B1 (en) 2013-06-12
CN101847972A (zh) 2010-09-29
US20100248648A1 (en) 2010-09-30

Similar Documents

Publication Publication Date Title
JP5163577B2 (ja) 増幅回路及び送受信機
KR101320468B1 (ko) 보호 회로를 갖는 캐스코드 증폭기를 위한 장치, 무선 디바이스, 및 방법
EP2804315B1 (en) Class AB Amplifiers
CN106656068B (zh) 双运行模式功率放大器
US20080036538A1 (en) Rail-to-rail class ab amplifier
CN108809259B (zh) 功率放大器电路及其形成方法
US7859338B2 (en) Compact low-power class AB amplifier
US20150155831A1 (en) Rf amplifier operational in different power modes
KR20110069685A (ko) 캐스코드 증폭기용 피드백 바이어싱을 이용한 전력 전송 시스템
US8766723B1 (en) Methods and devices for folded push pull power amplifiers
CN101521489B (zh) 放大器和ab类放大器
JPWO2007105282A1 (ja) ゲイン可変増幅器
US7646241B2 (en) Low-voltage operational amplifier and operational amplifying method
US20120299657A1 (en) Multi-mode power amplifier
JP2006270923A (ja) 電力増幅器およびポーラー変調システム
TWI551040B (zh) 多區間操作之功率放大器
US6710660B1 (en) Class B power buffer with rail to rail output swing and small deadband
KR100856443B1 (ko) 저전압 하이브리드 발룬 회로 및 그를 이용한 차동 저잡음증폭기
JP5120248B2 (ja) 増幅回路
Guo et al. A micropower comparator for high power-efficiency hearing aid class D amplifiers
JP2008205827A (ja) 増幅回路
KR101727610B1 (ko) 무선 주파수용 전력 증폭기
JP5673824B2 (ja) 差動型増幅回路
JP2009272879A (ja) 増幅回路
KR101584448B1 (ko) 대신호용 능동 발룬 회로 및 이를 이용한 차동 전력 증폭기

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110513

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120413

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120424

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120621

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121120

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121203

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151228

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5163577

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees