JP2005534213A - 集積回路の高周波増幅器 - Google Patents

Abstract

本発明は１〜数ＧＨｚの周波数帯において数百ｍＷの出力の増幅信号を供給するために設計された集積回路増幅器に関する。本増幅器の最終段は、増幅すべき信号を差動モードで受信する二つの信号増幅用入力点Ｅ及びＥ’と、それぞれがベース、エミッタ及びコレクタを有する、同じタイプの導通特性を持った四つの主要なトランジスタとを備える。トランジスタはそれぞれ、コモンエミッタ方式で繋がれた、コレクタが集積回路の出力（Ｓ）に接続されている第１のトランジスタ、即ち、出力トランジスタ（Ｑ１）、入力点Ｅと出力トランジスタのベース間に電圧フォロワー方式で繋がれた第２のトランジスタ（Ｑ２）、コモンエミッタ方式で繋がれた、コレクタが出力トランジスタのベースに接続される第３のトランジスタ（Ｑ３）、及び電圧フォロワー方式で繋がれた、ベースが入力点Ｅ’に接続され、エミッタが第３のトランジスタのベースに接続されている第４のトランジスタ（Ｑ４）である。前記回路は、更に、第１のトランジスタのベースに接続される第１の電流源（Ｍ２）と、第３のトランジスタのベースと第４のトランジスタのエミッタに接続される第２の電流源（Ｍ４）とを有する。

Description

本発明は、入力信号を少なくとも２０〜３０ｄＢの増幅利得、及び適切な効率（例えば、３０％を超える）で増幅することにより、１ＧＨｚ以上の周波数帯において数百ｍＷ程度の電力を得ることのできるシリコン集積回路を用いた増幅器に関する。

このような増幅器は、出来るだけ安価で非常に小型の回路を用いた低出力の無線周波伝送に主に利用される。増幅器の占有面積を出来るだけ小さくするため、少数の外付け部品に接続する単一の集積回路を用いた増幅器を製造することが望ましい。現実問題として、コスト要件の一つには外付け部品の存在があり、これは、これら部品のコストやその実装コストだけではなく、主にこれらの部品を増幅器の内部に接続するための出力端を集積回路上に追加しなければならないことから生じるものである。

通常、無線周波で動作する増幅器は多くの増幅段を要し、各増幅段間にはインピーダンス整合用のインダクタンスやキャパシタンスが必要である。当該無線周波（１ＧＨｚから数ＧＨｚ程度）においては、これらのインダクタンスやキャパシタンスは大きすぎシリコン集積回路内に収納することが出来ない。これ故、増幅段間にインピーダンス整合用の外付けキャパシタンスやインダクタンスを接続するための特別な出力端を集積回路上に設けることが必要となる。

従って、本発明の目的は、増幅段の間にインピーダンス整合用のキャパシタンスやインダクタンスを要しない無線周波増幅器を提案することである。

このために、最終段が増幅すべき信号を差動モードで受信する二つの信号増幅用入力点Ｅ及びＥ’と、それぞれがベース、エミッタ及びコレクタを有し、同じタイプの導通特性を持つ四つの主要なトランジスタとを備える増幅器から構成される集積回路であって、トランジスタがそれぞれ、コモンエミッタ方式で搭載され、そのコレクタが集積回路の出力に接続されている第１のトランジスタ、即ち、出力トランジスタ、入力点Ｅと出力トランジスタのベース間に電圧フォロワー方式で搭載される第２のトランジスタ、コモンエミッタ方式で搭載され、そのコレクタが出力トランジスタのベースに接続される第３のトランジスタ、及び電圧フォロワー方式で搭載され、そのベースが入力点Ｅ’に接続され、そのエミッタが第３のトランジスタのベースに接続されている第４のトランジスタであり、第１のトランジスタのベースに接続される第１の電流源と、第３のトランジスタのベースに接続される第２の電流源とを更に有する集積回路を提案する。

従って、出力トランジスタの前段には、インピーダンス整合用のインダクタンスやキャパシタンスを使用する代わりに、プッシュプル方式で動作する同極性の二つのトランジスタ（第２及び第３のトランジスタ）を有する回路が用いられる。

前記トランジスタがバイポーラ型トランジスタであるならば、本発明はさらに効果を発揮する。勿論、ＭＯＳ型電界効果トランジスタの使用も考えられる。この場合、バイポーラ型トランジスタの簡潔な語彙を使用する本発明の一般的定義において、ベース、エミッタ及びコレクタという用語は、それぞれＭＯＳ型トランジスタのゲート、ソース及びドレインに相当するとみなす。

好ましくは、第１のトランジスタの大きさは第３のトランジスタのＮ倍であり、第２のトランジスタの大きさは第４のトランジスタに対し同じ比率Ｎであり、第１及び第２の電源は同じ比率Ｎで電流を供給する。

ベースを固定電圧によってバイアスし、エミッタを抵抗を介して接地し、コレクタを第３のトランジスタのベースと第４のトランジスタのエミッタに接続する第５のトランジスタを設けることが好ましい。好ましくは、この第５のトランジスタの大きさは、第３のトランジスタのＮ分の１である。第２、第３、第４、及び第５のトランジスタの大きさ及び零入力電流を同じ比率で減少させるため、比率Ｎはかなり高く、例えば８，１６が選ばれる。第１のトランジスタの大きさは、必要とする出力電流、即ち、必要な出力電力によって決定される。

尚、本発明の増幅器は二つの同一な半増幅器から構成され、同一で逆位相の差動入力電圧で制御されることが好ましい。本集積回路は二つの出力端を有し、各出力端は必要な出力電力の半分を逆位相で出力する。これらの出力を二つの出力端から供給される電流を結合する結合回路によって集積回路の外部で結合して正規の位相に戻し、必要に応じてこれらのインピーダンスを整合することができる。

出力増幅器以外の部品を本発明の集積回路内に組み込むことも出来る。ある種の応用分野において、本集積回路は制御された周波数発振器と増幅器から構成される周波数シンセサイザーである。これは必要な無線周波を生成、増幅し、数百ｍＷの電力レベルで出力する。

添付図面を参照する以下の詳細説明によって、本発明の他の特徴や利点を明らかにする。

図１に本発明の増幅器の最終段を示す。前段がある場合、該先行段は特に問題とはならないので、これに関しては記述しない。先行段は増幅すべき差動信号を最終段の二つの入力点ＥとＥ’の間に供給する。

入力点ＥとＥ’における電位は、最終段の前段の出力バイアスによって決められるコモンモード電位Ｖｍｃ付近で互いに逆位相で変化する。

本増幅器の最終段は主にＱ１〜Ｑ４の四つのトランジスタから構成される。これらの接続及び機能に関し説明する。尚、五番目の補助トランジスタＱ５を設けることが好ましい。

ここで説明する実施例において使用される集積回路技術は、混合バイポーラとＣＭＯＳ（ＢｉＣＭＯＳ）技術である。この実施例において、五つのトランジスタＱ１〜Ｑ５はバイポーラトランジスタである。使用する技術が全てＭＯＳ或いはＣＭＯＳである場合、使用するトランジスタは必然的に電界効果トランジスタとなる。

第１のトランジスタＱ１は本増幅器の出力トランジスタであり、そのコレクタは本集積回路の出力端Ｓに接続される。該トランジスタはコモンエミッタ方式（ベース制御、抵抗Ｒ１を介してエミッタを回路グラウンドＭへ接地、コレクタ出力）で搭載される。

トランジスタＱ１のベースは、第２のトランジスタＱ２のエミッタと第３のトランジスタＱ３のコレクタによって同時に制御される。第２のトランジスタＱ２は、Ｅ点の入力電圧が増大し、Ｅ’点の電圧が減少した時、出力トランジスタＱ１のベースに増大する入力電流を供給する。反対に、Ｅ点の入力電圧が減少し、Ｅ’点の電圧が増大すると、第３のトランジスタＱ３は出力トランジスタＱ１のベースから増大する電流を引き込む。

第２のトランジスタＱ２のベースは入力点Ｅに直接接続している。第２のトランジスタＱ２はフォロワー方式（ベース入力、エミッタ出力、好ましくはコレクタを正電源Ｖｃｃへ直接接続）で搭載され、そのエミッタは出力トランジスタＱ１のベースに直接接続される。

第３のトランジスタＱ３はコモンエミッタ方式（ベース制御、抵抗Ｒ３を介してエミッタをグラウンドＭに接続、コレクタ出力を出力トランジスタＱ１のベースへ接続）で搭載され、このトランジスタＱ３のベースは第４のトランジスタＱ４のエミッタに接続され、該エミッタによって制御される。

第４のトランジスタＱ４はフォロワー方式（ベース入力、エミッタ出力、コレクタを電源Ｖｃｃへ接続）で搭載され、そのベースは入力点Ｅ’に接続される。Ｑ４のエミッタは第３のトランジスタＱ３のベースに接続される。

トランジスタＱ２及びＱ４を電圧フォロワー方式で正しく動作させるには、これらのエミッタを、それぞれ定電流源を介してグラウンドＭに接続することが好ましい。各電流源はそれぞれＭＯＳトランジスタを備えることが好ましい。トランジスタＱ２のための電流源は、Ｑ２のエミッタとグラウンドＭとの間に設けられるＭＯＳ型トランジスタＭ２であり、電流Ｉ２を供給する。トランジスタＭ２のベースは一定電位Ｖｇｎによって制御される。トランジスタＱ４のための電流源は、Ｑ４のエミッタとグラウンドＭとの間に設けられるＭＯＳ型トランジスタＭ４であり、電流Ｉ４を供給する。トランジスタＭ４のベースはトランジスタＭ２と同じように電位Ｖｇｎによって制御される。トランジスタＭ２とＭ４は相似型であるので、Ｉ２とＩ４の電流比はトランジスタＭ２とＭ４の寸法比と同じである。これらのトランジスタＭ２とＭ４もバイポーラ型トランジスタであって良い。

本回路は以下の説明のように動作する。

出力トランジスタＱ１は、増幅すべき差動信号の正の半サイクルにおいては（ここで正の信号とは、入力点Ｅにおいてはコモンモード電位Ｖｍｃより高い電位を有する信号、入力点Ｅ’においてはＶｍｃより低い電位を有する信号を指す）、フォロワートランジスタＱ２を介し導通しようとする。この時トランジスタＱ４は遮断され、トランジスタＱ３の電流は減少する。従って、出力トランジスタの導通増加を阻害することはない。

増幅すべき信号が負の半サイクルである場合、状況は異なる。Ｅ点の電圧が減少し、Ｅ’点の電圧が増加すると、出力トランジスタＱ１のベース電流は減少し、トランジスタＱ１のコレクタ電流も減少する。トランジスタＱ１の入力キャパシタンスは比較的大きく、Ｑ１のベース電流の減少を妨げる。然しながら、トランジスタＱ４の制御により導通状態が向上するトランジスタＱ３の存在が、トランジスタＱ１のベース電流を減少させることに寄与する。

信号電位は、Ｅ点とＥ’点においてコモンモード電位Ｖｍｃ（対グラウンドＭに対し計測）付近で変化し、トランジスタのベース−エミッタ間電圧の約二倍（例えば１．３ボルト）である。

出力トランジスタＱ１は、例えば数百ミリアンペア等の必要全出力電流を流すのに十分な大きさを有し、トランジスタＱ２とトランジスタＱ３は、Ｑ１のベース制御に必要な電流に近い電流を流すだけでよいのでそれよりも遥かに小さい。トランジスタＱ１とトランジスタＱ３の寸法比Ｎは、トランジスタＱ１の電流利得の平方根より小さいことが好ましい。

トランジスタＱ１がトランジスタＱ２を介して制御されているのと同様に、トランジスタＱ３はトランジスタＱ４を介して制御される：即ち、トランジスタＱ１がコモンエミッタ方式で搭載されており、フォロワー方式で搭載されたトランジスタＱ２によって制御されるのと同様に、トランジスタＱ３はコモンエミッタ方式で搭載され、フォロワー方式で搭載されているトランジスタＱ４によって制御される。理論的に、トランジスタＱ２とトランジスタＱ４の寸法比は、相似電流については、Ｑ１とＱ３の寸法比Ｎに等しい。電流Ｉ２とＩ４の比は同じ比率Ｎであり、トランジスタＭ２とＭ４の寸法比も同じである。これらのトランジスタのゲートは同一電位Ｖｇｎにより制御される。

Ｅ点（Ｑ２のベース入力）から見た入力インピーダンスとＥ’点（Ｑ４のベース入力）から見た入力インピーダンスは本来的に同じではない。これは、トランジスタＱ４はトランジスタＱ３と電流源Ｉ４によってのみ予め充電されるが、一方トランジスタＱ２はトランジスタＱ１、電流源Ｉ２及びトランジスタＱ３によって同時に充電されるからである。この事が、トランジスタＱ２に対しトランジスタＱ３を設けるのと同様に、補助トランジスタＱ５をトランジスタＱ４に対して設けることが好ましい理由である。トランジスタＱ５のエミッタはエミッタ抵抗５を介し充電され、コレクタはＱ４のエミッタに接続され、ベースはＱ１のベースの平均電位に等しい一定電位Ｖ’ｍｃによって制御される。

トランジスタＱ５の大きさはトランジスタＱ３のＮ分の１であり、トランジスタＱ３の大きさはＱ１のＮ分の１である。エミッタ抵抗Ｒ５は抵抗Ｒ３のＮ倍であり、抵抗Ｒ３は抵抗Ｒ１のＮ倍である。

この結果、トランジスタＱ５はトランジスタＱ１のＮ×Ｎ分の１となる。比率Ｎは、トランジスタＱ１に選択された大きさに対してトランジスタＱ５が技術的に不可能な程小さくならないように選択される。例えば、出力トランジスタを３００ミリアンペアの電流を供給できるように使用する増幅器には、比率Ｎ＝８、或いは、Ｎ＝１６が理想的である。この場合、すでに述べたように、出力トランジスタＱ１の電流利得は少なくともＮ^２、即ち、６４或いは２５６に等しいという仮定が成り立つ。これは特に難しい事ではない。

トランジスタＱ５の寸法をこのように適正に定めると、電流密度は構造的に均等になり、技術パラメータの変動に対して動作が卓越した独立性を示すようになる。

事実、トランジスタの寸法選択と補助トランジスタの使用により、確実にこれらトランジスタのバイアス点が一致し、又、二つの相似形トランジスタにおける同一のベース−エミッタ間電圧の変化がトランジスタの寸法比に応じて相似形の電流変化を引き起こすことが保障される。然しながら、高周波回路においては、トランジスタのキャパシタンスの影響も出てくる。Ｅ点とＥ’点における入力電流は異なり、これらの点から見たキャパシタンスも異なっている。大きなトランジスタのキャパシタンスは、小さなトランジスタのキャパシタンスよりも大きい。従って、入力点Ｅから見たキャパシタンスは、入力点Ｅ’から見たキャパシタンスよりも遥かに大きい（比率Ｎ）。

増幅段の正しい動作においてＥ点とＥ’点における信号は、理論上完全に逆位相であることを前提としている。さもないと増幅器の効率は極端に低下する（僅か数度の位相のズレにより数％の効率低下）。然しながら、入力点ＥとＥ’の上流に位置する段の出力インピーダンスが決定的に低くない場合、異なった入力キャパシタンスの存在は正確な逆位相での動作を阻害する。

これ故、入力点Ｅ及びＥ’の上流に極端に低い出力インピーダンスを求めることなく、問題を解決するための工夫がなされた。このため、増幅段を第１の半増幅段Ａ１と第２の半増幅段Ａ２の二つに分割し、それぞれが同一信号をクロスして受信することにより厳密に逆位相で動作させた。このようにすると、入力点信号の一つは増幅段Ａ１のトランジスタＱ２と増幅段Ａ２のトランジスタＱ４に同時に印加され、一方、第１の信号と逆位相の他方の入力信号は、増幅段Ａ１のトランジスタＱ４と増幅段Ａ２のトランジスタＱ２とに印加される。これらの入力は逆位相で互いにクロスしているので、これら二つの増幅器の出力は、合算（電流方向の）を行う前に位相の再調整を行うことにより単一の増幅器出力を形成する。二つの対称な半増幅段を有する構成により、入力キャパシタンスの不均衡の問題が解消される。これは、入力点Ｅ、或いはＥ’が、半増幅段の片側の大きなトランジスタ（Ｑ２）ともう他方の半増幅段の小さなトランジスタ（Ｑ４）の両者を並列に見ることができるからである。

半増幅段Ａ１とＡ２は、予定最終出力電流、即ち、その予定増幅電力に対して、増幅段が１つである場合の２分の１の大きさのトランジスタを使用する。

図２に適切に分割した増幅器の構成図を示す。本実施例においては、増幅されるべき差動入力信号を受信する共通の前置増幅器ＰＡがあるものと仮定した。この入力信号は本前置増幅器の二つの入力点ＩｎとＩｎ’に印加される。前置増幅器は、前置増幅器の出力トランジスタをバイアスすることによって調整されたコモンモード電圧Ｖｍｃで、差動出力を二つの入力点Ｅ点及びＥ’点に供給する。主要増幅段は二つの同一の半増幅器Ａ１とＡ２から構成され、その各々は図１に示すように構成されている。これらの増幅段の各々は正の符号＋で識別される第１の非反転入力点と、負の符号−で識別される第２の入力点を有していると仮定する。例えば、＋入力点はトランジスタＱ２のベースに該当し、−入力点はトランジスタＱ４のベースに該当する。

本半増幅器はクロスする入力点を有している。即ち、Ｅ点は増幅段Ａ１の＋入力点と増幅段Ａ２の−入力点に接続され、これと逆に、Ｅ’点は増幅段Ａ１の−入力点と増幅段Ａ２の＋入力点に接続されている。

増幅段Ａ１は出力端Ｓ１を有し、これは本集積回路の外部出力端である。増幅段Ａ２も同様の出力端Ｓ２を有し、これも本集積回路のもう１つの外部出力端である。本集積回路は二つの増幅段Ａ１，Ａ２、及び前置増幅器ＰＡから構成されており、他の部品は便宜上図示を省略した。出力端Ｓ１とＳ２は互いに逆位相の電流を供給する。これらの電流は位相の再調整後、本集積回路の外で合算される。

この位相再調整と電流合算は次のような様々な手段を用いて行なわれる。即ち、適切な巻線を有するトランス（低周波数に）、又は、ハイブリッドカプラ−（高い周波数に）、又は、場合によっては電磁結合されたライン（非常に高い周波数に）が用いられる。これらの要素は同時にインピーダンス整合機能も有しており、増幅段Ａ１或いはＡ２の出力トランジスタが負荷インピーダンスと等しくない出力インピーダンスにおいて最適に動作する場合、増幅器の出力インピーダンスを励起負荷インピーダンスに整合させる。

図２にインダクタンスとキャパシタンスから構成されたハイブリッドカプラ−ＣＨを示す。このカプラ−の二つの入力点は出力端Ｓ１及びＳ２に接続され、カプラ−の出力部は出力端ＯＵＴとグラウンドにより形成される。出力端ＯＵＴは位相再調整された増幅器Ａ１とＡ２の出力電流の合算電流を出力する。

出力端ＯＵＴは、低出力の無線周波伝送用の無線アンテナに直接接続できる。負荷インピーダンスは５０オーム、周波数は９１７ＭＨｚ以上とすることができ、本集積回路がシリコンＢｉＭＯＳ技術を用いて製造されているならば、供給電源は２．４〜３ボルトとすることができる。

逆位相の二つの出力電流から構成される本増幅器は、単一の出力から構成される増幅器よりも電波障害レベルが低い。事実、互いに逆位相の半波電流は互いに電磁放射を打ち消し合う傾向にある。

本発明の増幅回路は電源電圧Ｖｃｃの変動の影響を比較的受けずに電力レベルを供給できる。この事は、バッテリーを使用する応用分野において、（バッテリーの内部抵抗のため）電源電圧が降下しがちになる増幅器のフル出力稼動時に特に有効である。

又、本集積回路内は同調要素を有しないので、本増幅器は広い周波数範囲に対応できる。必要な動作周波数に応じ、外付け要素（例えば、ハイブリッドカプラ−等）を決定するだけで良い。

半増幅器Ａ１及びＡ２の入力を、温度や技術パラメータの変動に比較的左右されないコモンモード電圧Ｖｍｃにバイアスするため、前置増幅器ＰＡの出力バイアス上で動作する補助回路を使用することも可能である。このために、大きさが小さいことを除いては増幅段Ａ１及びＡ２と同じ補助増幅器（全てのトランジスタがＡ１とＡ２のそれらと相似形）を同一集積回路内に組み込む事もできる。この補助増幅器は入力点に、前置増幅器の出力をバイアスするために使用するコモンモード電圧Ｖｍｃ（補助増幅器入力点においては差動信号でない）を有している。温度、電源電圧、及び技術パラメータの変動の影響を受けずに補助増幅器内（よって増幅器Ａ１とＡ２内）の零入力電流を最高の安定性で保つように、このコモンモード電圧を制御する。電位Ｖｍｃに作用することによって得られた補助増幅器の零入力電流の安定性は、同じコモンモード電圧Ｖｍｃによってバイアスされる半増幅器Ａ１とＡ２の零入力電流にも同様な安定性をもたらす。

本集積回路は、電源Ｖｃｃとグラウンド間の直列結合が少数である場合、２．２Ｖ程度の低い電源電圧でも動作可能である。

本発明の増幅器を備える集積回路は、増幅すべき信号の為の外部入力点を有する場合と、有しない場合がある。即ち、集積回路が信号増幅機能を有する場合は外部信号入力用の入力点を有し、集積回路チップ上に形成された発振器からの入力との周波数シンセサイザー等の場合は外部入力点を必要としない。

本発明の増幅器の回路図である。 出力がハイブリッドカプラ−を介して統合された、逆位相で動作する二つの増幅器を結合することによって形成される増幅器を示す。

Claims (10)

1. 最終段が、増幅すべき信号を差動モードで受信する二つの信号増幅用入力点Ｅ及びＥ’と、それぞれがベース、エミッタ及びコレクタを有する同じタイプの導通特性を持った四つの主要なトランジスタを備える増幅器から構成される集積回路であって、四つのトランジスタとは、コモンエミッタ方式で搭載され、コレクタが集積回路の出力（Ｓ）に接続されている第１のトランジスタ、即ち、出力トランジスタ（Ｑ１）、入力点Ｅと出力トランジスタ（Ｑ１）のベースとの間に電圧フォロワー方式で搭載される第２のトランジスタ（Ｑ２）、コモンエミッタ方式で搭載され、コレクタが出力トランジスタ（Ｑ１）のベースに接続される第３のトランジスタ（Ｑ３）、及び電圧フォロワー方式で搭載され、ベースが入力点Ｅ’に接続され、エミッタが第３のトランジスタ（Ｑ３）のベースに接続されている第４のトランジスタ（Ｑ４）であり、第１のトランジスタ（Ｑ１）のベースに接続される第１の電流源（Ｍ２）と、第３のトランジスタ（Ｑ３）のベースに接続される第２の電流源（Ｍ４）とを更に有する集積回路。
2. 四つのトランジスタが全てバイポーラトランジスタであることを特徴とする請求項１に記載の集積回路。
3. 出力トランジスタ（Ｑ１）の大きさが第３のトランジスタ（Ｑ３）の大きさのＮ倍であることを特徴とする請求項１又は２に記載の集積回路。
4. 第２のトランジスタ（Ｑ２）の大きさが第４のトランジスタ（Ｑ４）と同じ比率Ｎであることを特徴とする請求項３に記載の集積回路。
5. 第１と第２の電流源が同じ比率Ｎで電流を供給することを特徴とする請求項４に記載の集積回路。
6. エミッタ抵抗（Ｒ１）が出力トランジスタ（Ｑ１）のエミッタとグラウンド(Ｍ)との間に設けられ、エミッタ抵抗（Ｒ３）が第３のトランジスタのエミッタとグラウンド(Ｍ)との間に設けられ、出力トランジスタのエミッタ抵抗（Ｒ１）が第３のトランジスタのエミッタ抵抗（Ｒ３）のＮ分の１であることを特徴とする請求項３ないし５のいずれか１項に記載の集積回路。
7. ベースが固定電圧（Ｖｍｃ）によってバイアスされ、エミッタがエミッタ抵抗（Ｒ５）を介してグラウンドに接続され、コレクタが第３のトランジスタ（Ｑ３）のベースに接続されている第５のトランジスタ（Ｑ５）を有することを特徴とする請求項１ないし５のいずれか１項に記載の集積回路。
8. 第５のトランジスタ（Ｑ５）の大きさは、第３のトランジスタ（Ｑ３）より小さく、その比率は第１と第３のトランジスタ間の大きさの比と同じであることを特徴とする請求項７に記載の集積回路。
9. 請求項１ないし８のいずれか１項に記載されている増幅器から構成される二つの半増幅器（Ａ１，Ａ２）を備え、同一で逆位相の入力信号を受信し、位相再調整された該半増幅器の出力電流を合算するために設けられている結合回路（ＣＨ）に接続できる二つの出力を有することを特徴とする集積回路。
10. 半増幅器の出力は集積回路の出力であることと、結合回路（ＣＨ）は集積回路の外部に存在することとを特徴とする請求項９に記載の集積回路。

Images