JP3617377B2 - 入力切替型増幅器及びそれを用いた周波数切替型発振器 - Google Patents
入力切替型増幅器及びそれを用いた周波数切替型発振器 Download PDFInfo
- Publication number
- JP3617377B2 JP3617377B2 JP17717999A JP17717999A JP3617377B2 JP 3617377 B2 JP3617377 B2 JP 3617377B2 JP 17717999 A JP17717999 A JP 17717999A JP 17717999 A JP17717999 A JP 17717999A JP 3617377 B2 JP3617377 B2 JP 3617377B2
- Authority
- JP
- Japan
- Prior art keywords
- input
- frequency
- signal
- transistor
- switching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000003990 capacitor Substances 0.000 claims description 21
- 238000010586 diagram Methods 0.000 description 9
- 230000007423 decrease Effects 0.000 description 8
- 230000003321 amplification Effects 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 238000003199 nucleic acid amplification method Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 230000005283 ground state Effects 0.000 description 2
- 230000010355 oscillation Effects 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
- H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
- H03F3/191—Tuned amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/72—Gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2201/00—Indexing scheme relating to details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements covered by H03F1/00
- H03F2201/32—Indexing scheme relating to modifications of amplifiers to reduce non-linear distortion
- H03F2201/3215—To increase the output power or efficiency
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
- Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)
Description
【発明の属する技術分野】
本発明は、入力切替型増幅器及びそれを用いた周波数切替型発振器、特に異なる周波数の2つの信号をスイッチで切替えて増幅出力する入力切替型増幅器及びそれを用いた周波数切替型発振器に関する。
【0002】
【従来の技術】
図6に、従来の周波数切替型発振器11を示す。なお、図6に示した周波数切替型発振器11の基本的な考え方は、特開平10−126152号公報に開示されている。
【0003】
図6において、周波数切替型発振器11は、入力切替型増幅器10と第一及び第二の信号源51、52とを有する。入力切替型増幅器10のトランジスタ2は増幅素子であり、トランジスタ2のベースは入力端子であり、エミッタは接地端子であり、コレクタは出力端子である。トランジスタ2のエミッタは、接地コンデンサ400を介してGNDに接続されている接地回路40に接続される。トランジスタ2のベースは、接続点24で第一及び第二の信号源51、52と接続されている。第一及び第二の信号源51、52からは、それぞれ第一及び第二の高周波信号s1及びs2のいずれか一方のみが出力され、信号s1又はs2は接続点24を通りトランジスタ2のベースに入力される。接地回路40の接地コンデンサ400は、高周波の電流に対して十分に小さいインピーダンスとなるように設計されているため、トランジスタ2のベースに高周波の信号s1又はs2が入力されたときトランジスタ2はエミッタ接地となる。
【0004】
【発明が解決しようとする課題】
図6に示した周波数切替型発振器11によれば、例えば第一の信号源51から出力された信号s1は、その一部が第二の信号源52に流れ込むため、トランジスタ2のベースに入力される信号のレベルが低下する。信号s2についても同様に、トランジスタ2のベースに入力される信号のレベルが低下する。つまり、一方の信号源と他方の信号源が接続点24で接続されているため、一方の信号源から出力された信号が他方の信号源に流れ込み、トランジスタ2のベースに入力される信号のレベルが低下する。トランジスタ2のベースに入力される信号のレベルが低下するとトランジスタ2のコレクタから出力される信号のレベルが低下するという問題が生じる。そして、トランジスタ2のコレクタから出力される信号のレベルが低下すると外部負荷に対する安定度を高くすることが困難になるという問題がある。
【0005】
これを解決する方法として、信号源の接続点24にトラップ回路、スイッチ回路等を設け、それぞれの周波数帯で整合を取ることにより、一方の信号源から出力された信号が他方の信号源に流れ込まないようにして増幅素子に入力される信号のレベルの低下を防ぐ方法がある。しかし、この方法では、第一に増幅素子に入力されるそれぞれの信号のレベルを両方とも低下させることなく、増幅素子に入力することが困難であるという問題がある。第二に、整合回路を加える分だけ部品数が増え、小型化が困難であるという問題がある。第三に、整合回路の設計に非常に時間がかかるという問題がある。
【0006】
そこで本発明は、周波数の異なる2つの信号を、信号のレベルを低下させることなく増幅素子に入力することにより、信号のレベルの高い出力が得られる入力切替型増幅器を用いた周波数切替型発振器を提供することを目的とする。
【0007】
また、本発明は、信号源の接続点にトラップ回路、スイッチ回路等の整合回路を設ける必要をなくすことにより、部品点数を減らし、小型化を容易にし、短時間で回路設計ができる切替型増幅器及びそれを用いた周波数切替型発振器を提供することを目的とする。
【0008】
【課題を解決するための手段】
上記目的を達成するために、本発明の周波数切替型発振器は、第一(エミッタ)及び第二(ベース)の入力端子と一つの出力端子(コレクタ)とを有する増幅素子(2)と、前記第二の入力端子(ベース)に接続され、前記第一の入力端子(エミッタ)に入力される信号の周波数に対し高周波的に接地できる第一の接地回路(33)と、前記第一の入力端子(エミッタ)に接続され、前記第二の入力端子(ベース)に入力される信号の周波数に対し高周波的に接地できる第二の接地回路(41)とを有する入力切替型増幅器(1)と、前記第一の入力端子(エミッタ)に接続された第一の信号源(51)および前記第二の入力端子(ベース)に接続された第二の信号源(52)とを備え、前記第一の接地回路(33)はスイッチ手段(332)を有し、該スイッチ手段(332)は、前記第一の信号源(51)を動作させる切替信号によって前記第一の接地回路(33)が接地動作するように制御されることを特徴とする。
【0009】
また、本発明の周波数切替型発振器は、前記第一の接地回路(33)は、前記スイッチ手段(332)の一端(エミッタ)を前記第二の入力端子(ベース)に接続するとともに他端(コレクタ)をコンデンサ(333)を介して接地することによって構成されており、前記スイッチ手段(332)の一端(エミッタ)を抵抗(84)を介して電源に接続するとともに他端(コレクタ)を前記第一の信号源(51)に接続することによって、前記スイッチ手段(332)を導通して前記第一の接地回路(33)を接地動作させるときに前記スイッチ手段(332)を介して前記第一の信号源(51)に動作電流を供給することを特徴とする。なお、かっこ内に示した符号は図5に示した実施例に対応させている。
【0013】
このように構成することにより、本発明の周波数切替型発振器は、周波数の異なる2つの信号について、信号がそれぞれ別の経路で増幅器に入力されるため、信号のレベルを低下させることなく信号を増幅素子に入力することができ、信号レベルの高い出力を得ることができる。
【0014】
また、このように構成することにより、本発明の周波数切替型発振器は、信号の経路の接続点に整合回路を設ける必要がないので、部品点数が減り、小型化が容易になり、短時間で回路設計ができる。
【0015】
【発明の実施の形態】
図1に本発明の周波数切替型発振器に用いる入力切替型増幅器の一実施例を示す。図1において、図6と同一もしくは同等の部分には同じ記号を付し、その説明を省略する。
【0016】
図1において、入力切替型増幅器1は、トランジスタ2と第一及び第二の接地回路3、4とを有する。トランジスタ2の第一の入力端子であるエミッタには第二の接地回路4が接続され、トランジスタ2の第二の入力端子であるベースには第一の接地回路3が接続されている。なお、トランジスタ2のコレクタは出力端子である。
【0017】
ここで、第一の接地回路3の内部構成の例を、図2及び図3を用いて説明する。なお、第二の接地回路4の構成については、第一の接地回路3と同様に説明できるので、説明は省略する。
【0018】
第一の接地回路3の具体的な例を図2(a)に示す。図2(a)において、第一の接地回路3は、トランジスタ2の第二の入力端子であるベースに接続される端子300とGNDとの間にコンデンサ301を有する。コンデンサ301のインピーダンスは、端子300から入力される電流I3の周波数によって変化する。一般的には、電流I3の周波数が高いときコンデンサ301のインピーダンスは小さく、電流I3の周波数が低いときコンデンサ301のインピーダンスは大きいので、第一の接地回路3の端子300は、電流I3の周波数が十分に高いときは高周波的に接地、そうでないときは高周波的に非接地とみなせる。
【0019】
また、コンデンサ301は通常、容量成分301aと直列に寄生のインダクタンス成分301bを有し、インダクタンス成分301bと容量成分301aとは自己共振する。そのため、コンデンサ301のインピーダンスは図2(b)のように自己共振周波数fa近傍で極めて小さくなるため、第一の接地回路3の端子300は、電流I3の周波数が自己共振周波数fa近傍となるとき高周波的に接地とみなすこともできる。
【0020】
上記構成を有する第一の接地回路3の端子300は電流I3の周波数によって高周波的に接地又は非接地とみなされるため、端子300が接続されるトランジスタ2の第二の入力端子であるベースを接地端子又は非接地端子として利用できる。なお、上記構成を有する第一の接地回路3は、接地又は非接地の切替にスイッチ手段を必要としない。
【0021】
次に、第一の接地回路の別の具体的な例を図3に示す。図3において、第一の接地回路31は、トランジスタ2の第二の入力端子であるベースに接続される端子310とGNDとの間にスイッチ手段312を有する。端子310から入力される電流I31の周波数に対してインピーダンスが十分小さい接地コンデンサ313をスイッチ手段312と直列に接続することもできる。
【0022】
上記構成を有する第一の接地回路31は、スイッチ手段312がOFFのとき非接地であり、スイッチ手段312がONのとき高周波的に接地されるため、端子310が接続されるトランジスタ2の第二の入力端子であるベースを接地端子又は非接地端子として利用できる。
【0023】
さて、図1に戻って、かかる構成を有する入力切替型増幅器1は、トランジスタ2のエミッタには、周波数がf1である信号s1が入力され、トランジスタ2のベースには、周波数がf2である信号s2が入力される。なお、信号s1と信号s2とは、いずれか一方のみがトランジスタ2に入力される。ここで、周波数がf1である電流に対して、第一の接地回路3は高周波的に接地できるように構成され、第二の接地回路4は高周波的に非接地にできるように構成されているので、トランジスタ2のエミッタに信号s1が入力されたときトランジスタ2をベース接地にできる。同様に、周波数がf2である電流に対して、第一の接地回路3は高周波的に非接地にできるように構成され、第二の接地回路4は高周波的に接地できるように構成されているので、トランジスタ2のベースに信号s2が入力されたときトランジスタ2をエミッタ接地にできる。
【0024】
このように、上記構成を有する入力切替型増幅器1は、信号s1とs2とがトランジスタ2のそれぞれ別の入力端子に入力されるため、信号がトランジスタ2の入力端子に入力される前に一方の信号が他方の信号の経路に入力されることがないので、トランジスタ2の入力端子に入力される信号のレベルが低下しない。
【0025】
図4に本発明の周波数切替型発振器6の一実施例を示す。図4において、図1と同一もしくは同等の部分には同じ記号を付し、その説明を省略する。
【0026】
図4において、周波数切替型発振器6は、入力切替型増幅器1とトランジスタ2の第一の入力端子であるエミッタに接続される第一の信号源51と、トランジスタ2の第二の入力端子であるベースに接続される第二の信号源52とを有する。
【0027】
かかる構成を有する周波数切替型発振器6は、トランジスタ2のエミッタには第一の信号源51から周波数がf1である信号s1が入力され、トランジスタ2のベースには第二の信号源52から周波数がf2である信号s2が入力される。なお、信号s1と信号s2とは、いずれか一方のみがトランジスタ2に入力される。ここで、第一の接地回路3は周波数がf1である電流に対して高周波的に接地できるので、トランジスタ2のエミッタに信号s1が入力されたときトランジスタ2をベース接地にできる。同様に、第二の接地回路4は周波数がf2である電流に対して高周波的に接地できるので、トランジスタ2のベースに信号s2が入力されたときトランジスタ2をエミッタ接地にできる。
【0028】
上記構成を有する周波数切替型発振器6は、第一の信号源51と第二の信号源52とがトランジスタ2のそれぞれ別の入力端子に接続されているため、一方の信号がトランジスタ2の入力端子に入力される前に他方の信号の信号源に入力されることがないので、トランジスタ2の入力端子に入力される前に信号のレベルが低下することがない。
【0029】
図5に、図4に示した周波数切替型発振器の具体的な構成例を示す。図5において、図4と同一もしくは同等の部分には同じ記号を付し、その説明を省略する。
【0030】
図5において、周波数切替型発振器61は、入力切替型増幅器1と第一及び第二の信号源51、52と切替信号入力端子9と出力回路8とを有する。トランジスタ2の第一の入力端子であるエミッタには、第二の接地回路41と第一の信号源51とが接続され、トランジスタ2の第二の入力端子であるベースには、第一の接地回路33と第二の信号源52とが接続されている。第一の信号源51は共振回路510とトランジスタ511とを有して発振回路を構成しており、第二の接地回路41は図2(a)に示した接地回路3と同様の構成でありコンデンサ411を有する。第二の信号源52は共振回路520とトランジスタ521とスイッチ手段であるトランジスタ522とを有して発振回路を構成しており、第一の接地回路33は図3に示した接地回路31と同様の構成であり、スイッチ手段であるトランジスタ332と接地コンデンサ333とを有している。出力回路8は、トランジスタ2の出力端子23から出力された信号を出力する端子81と、バイアス電圧を供給する端子82と、コンデンサ85、86と線路83とからなる出力整合回路と、バイアス抵抗84とを有する。
【0031】
以下、第一の信号源51からf1=1GHzの周波数を持つ信号s1,第二の信号源52からf2=2GHzの周波数を持つ信号s2を出力したときの動作について示す。ここで、第二の接地回路41は、周波数f1=1GHzを持つ電流に対してはコンデンサ411のインピーダンスが十分に大きいため、高周波的に接地とみなされず、周波数f2=2GHzを持つ電流に対してはコンデンサ411のインピーダンスが十分に小さいため、高周波的に接地とみなされる。なお、コンデンサ411の自己共振周波数を、f2=2GHzに略一致させることも可能である。また、第一の接地回路33の接地コンデンサ333は、周波数f1=1GHzを持つ電流に対してインピーダンスが十分に小さいため、高周波的に接地とみなされる。
【0032】
かかる周波数切替型発振器61において、切替信号入力端子9にはHレベルまたはLレベルの切替信号電圧が印加され、スイッチ手段であるトランジスタ522又はトランジスタ332のいずれか一方がON状態となる。
【0033】
まず、切替信号入力端子9にHレベルの切替信号電圧が印加されると、トランジスタ332がOFF状態なので第一の接地回路33は非接地状態になる。そして、第一の信号源51は、トランジスタ511が非動作状態になり、トランジスタ511のコレクタからトランジスタ2のエミッタに信号s1は入力されない。第二の信号源52は、トランジスタ522がON状態になりトランジスタ521が動作状態になり、トランジスタ521のエミッタからトランジスタ2のベースに信号s2を入力する。トランジスタ2のエミッタに接続された第二の接地回路41は周波数f2=2GHzを持つ電流に対して高周波的に接地とみなされる。その結果、トランジスタ2はベース入力、エミッタ接地となり、第二の信号源52から出力される信号s2を増幅し出力する。
【0034】
次に、切替信号入力端子9にLレベルの切替信号電圧が印加されるとスイッチ手段であるトランジスタ332がON状態になり、第一の接地回路33は接地状態になる。第一の信号源51は、トランジスタ511が動作状態になりトランジスタ511のコレクタからトランジスタ2のエミッタに信号s1を入力する。第二の信号源52は、スイッチ手段であるトランジスタ522がOFF状態になりトランジスタ521が非動作状態になりトランジスタ521のエミッタからトランジスタ2のベースに信号s2を入力しなくなる。トランジスタ2のエミッタに接続された第二の接地回路41は周波数f1=1GHzを持つ電流に対して高周波的に非接地とみなされる。その結果、トランジスタ2はエミッタ入力、ベース接地となり、第一の信号源51から出力される信号s1を増幅し出力する。
【0035】
このように本発明の周波数切替型発振器61によれば、信号s1、s2はそれぞれ別の経路でトランジスタ2に入力されるため、信号のレベルを低下させることなく信号s1、s2をトランジスタ2に入力することができるので、信号のレベルの高い出力が得られる。また、信号のレベルの高い出力が得られるため、外部負荷に対する安定度を高くするために必要な出力整合回路の設計が容易となる。また、信号源の接続点にトラップ回路、スイッチ回路等の整合回路を設ける必要がないので、部品点数が減り、小型化が容易になり、短時間で回路設計ができるようになる。
【0036】
以上、周波数切替型発振器について実施例を示す回路図で説明したが、入力切替型増幅器についても同様に説明できる。
【0037】
なお、上記実施例では、f1=1GHz,f2=2GHzという周波数の組合わせとしたが、これは単なる例示でありその他の周波数の組合わせでもよい。
【0038】
また、入力切替型増幅器及び周波数切替型発振器の増幅素子としてNPNトランジスタを用いて説明したが、PNPトランジスタ、FETなどを用いてもよい。また、スイッチ手段であるトランジスタ332、トランジスタ522についても、別の種類のトランジスタ、FET、ダイオードなどを用いてもよい。さらに、第一又は第二の信号源51、52としては、周波数固定の発振器だけでなく電圧制御発振器などであっても構わないものである。また、入力切替型増幅器には、増幅率が一倍、又は一倍以下の入力切替型増幅器も含まれる。
【0039】
【発明の効果】
本発明の周波数切替型発振器で用いる入力切替型増幅器は、周波数の異なる2つの信号について、2つの信号がそれぞれ別の経路で増幅素子に入力されているため、信号のレベルを低下させることなく2つの信号を増幅素子に入力することができ、信号のレベルの高い出力が得られる。
【0040】
また、本発明の周波数切替型発振器で用いる入力切替型増幅器は、増幅素子の出力端子から信号のレベルの高い出力が得られるため、外部負荷に対する安定度を高くするために必要な出力整合回路の設計が容易である。
【0041】
また、本発明の周波数切替型発振器で用いる入力切替型増幅器は、信号の経路の接続点にトラップ回路、スイッチ回路等の整合回路を設ける必要がないため、部品点数が減り、小型化が容易になり、短時間で回路設計ができるようになる。
【0042】
そして、本発明の周波数切替型発振器で用いる入力切替型増幅器の接地回路によれば、信号の周波数により接地回路のコンデンサのインピーダンスが変わるため、接地回路が接続された増幅素子の入力端子を、スイッチ手段を用いることなく接地端子又は非接地端子として用いることができる。つまり、接地回路のコンデンサのインピーダンスが十分に小さいときは増幅素子の入力端子を接地端子として用いることができ、接地回路のコンデンサのインピーダンスが十分に大きいときは増幅素子の入力端子を非接地端子として用いることができる。
【0043】
そして、上記入力切替型増幅器を用いた周波数切替型発振器も同様の効果がある。
【図面の簡単な説明】
【図1】本発明の周波数切替型発振器で用いる入力切替型増幅器の一実施例を示すブロック図である。
【図2】図1の入力切替型増幅器の第一の接地回路の具体例を示す図であり、(a)はその回路図、(b)はその特性を示す図である。
【図3】第一の接地回路の別の実施例を示す回路図である。
【図4】本発明の周波数切替型発振器の一実施例を示すブロック図である。
【図5】図3の周波数切替型発振器の具体的な構成例を示す回路図である。
【図6】従来の周波数切替型発振器を示すブロック図である。
【符号の説明】
1…入力切替型増幅器
2…増幅素子
23…出力端子
3、31、33…第一の接地回路
4、41…第二の接地回路
51…第一の信号源
52…第二の信号源
6、61…周波数切替型発振器
Claims (2)
- 第一及び第二の入力端子と一つの出力端子とを有する増幅素子と、前記第二の入力端子に接続され、前記第一の入力端子に入力される信号の周波数に対し高周波的に接地できる第一の接地回路と、前記第一の入力端子に接続され、前記第二の入力端子に入力される信号の周波数に対し高周波的に接地できる第二の接地回路とを有する入力切替型増幅器と、
前記第一の入力端子に接続された第一の信号源および前記第二の入力端子に接続された第二の信号源とを備え、
前記第一の接地回路はスイッチ手段を有し、該スイッチ手段は、前記第一の信号源を動作させる切替信号によって前記第一の接地回路が接地動作するように制御されることを特徴とする周波数切替型発振器。 - 前記第一の接地回路は、前記スイッチ手段の一端を前記第二の入力端子に接続するとともに他端をコンデンサを介して接地することによって構成されており、
前記スイッチ手段の一端を抵抗を介して電源に接続するとともに他端を前記第一の信号源に接続することによって、前記スイッチ手段を導通して前記第一の接地回路を接地動作させるときに前記スイッチ手段を介して前記第一の信号源に動作電流を供給することを特徴とする、請求項1に記載の周波数切替型発振器。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP17717999A JP3617377B2 (ja) | 1999-06-23 | 1999-06-23 | 入力切替型増幅器及びそれを用いた周波数切替型発振器 |
KR1020000034128A KR100364970B1 (ko) | 1999-06-23 | 2000-06-21 | 입력 절체형 증폭기 및 그것을 이용한 주파수 절체형오실레이터 |
US09/598,390 US6388517B1 (en) | 1999-06-23 | 2000-06-21 | Input change-over type amplifier and frequency change-over type oscillator using the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP17717999A JP3617377B2 (ja) | 1999-06-23 | 1999-06-23 | 入力切替型増幅器及びそれを用いた周波数切替型発振器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001007661A JP2001007661A (ja) | 2001-01-12 |
JP3617377B2 true JP3617377B2 (ja) | 2005-02-02 |
Family
ID=16026571
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP17717999A Expired - Lifetime JP3617377B2 (ja) | 1999-06-23 | 1999-06-23 | 入力切替型増幅器及びそれを用いた周波数切替型発振器 |
Country Status (3)
Country | Link |
---|---|
US (1) | US6388517B1 (ja) |
JP (1) | JP3617377B2 (ja) |
KR (1) | KR100364970B1 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003243931A (ja) * | 2002-02-20 | 2003-08-29 | Alps Electric Co Ltd | 発振器 |
WO2016119824A1 (en) | 2015-01-27 | 2016-08-04 | Huawei Technologies Co., Ltd. | A radio frequency oscillator |
EP3624291A4 (en) * | 2018-01-18 | 2020-05-13 | North China Electric Power University | METHOD FOR HIGH-FREQUENCY OSCILLATION ONLINE ADAPTIVE SUPPRESSION CAUSED BY FLEXIBLE DIRECT CURRENT |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4314374A (en) * | 1977-11-10 | 1982-02-02 | Westinghouse Air Brake Company | High power audio frequency transmitter |
JPS62128205A (ja) * | 1985-11-29 | 1987-06-10 | Toshiba Corp | Agc回路 |
-
1999
- 1999-06-23 JP JP17717999A patent/JP3617377B2/ja not_active Expired - Lifetime
-
2000
- 2000-06-21 US US09/598,390 patent/US6388517B1/en not_active Expired - Lifetime
- 2000-06-21 KR KR1020000034128A patent/KR100364970B1/ko active IP Right Grant
Also Published As
Publication number | Publication date |
---|---|
KR100364970B1 (ko) | 2002-12-16 |
KR20010007468A (ko) | 2001-01-26 |
JP2001007661A (ja) | 2001-01-12 |
US6388517B1 (en) | 2002-05-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6417735B1 (en) | Amplifier with bias compensation using a current mirror circuit | |
US6778016B2 (en) | Simple self-biased cascode amplifier circuit | |
WO2002047251A2 (en) | Low noise amplifier having bypass circuitry | |
EP0893878B1 (en) | High frequency oscillating circuit | |
US7242253B2 (en) | Low noise amplifier | |
US5933057A (en) | Low noise amplifier | |
US6326849B1 (en) | Isolation circuit for use in RF amplifier bias circuit | |
JP3617377B2 (ja) | 入力切替型増幅器及びそれを用いた周波数切替型発振器 | |
US6208205B1 (en) | Amplifier circuit and method for reducing noise therein | |
JP2815575B2 (ja) | 集積マイクロ波シリコンモジュール | |
JP4212102B2 (ja) | 集積回路の高周波増幅器 | |
US20020135432A1 (en) | Oscillator device and electronic apparatus using the same | |
KR19990063796A (ko) | 교류 결합 증폭기의 인덕터없는 전압 바이어싱 회로 | |
US5909147A (en) | Amplifier having DC coupled gain stages | |
JPH06276038A (ja) | 高周波低雑音増幅器 | |
JP3883359B2 (ja) | 発振器 | |
JP3742269B2 (ja) | 発振装置 | |
JPH0983268A (ja) | 高周波増幅器 | |
JP3778596B2 (ja) | 同調増幅回路 | |
JP3830235B2 (ja) | 高周波増幅器 | |
KR20010017641A (ko) | 저 전압용 발룬 회로 | |
JPS61121504A (ja) | 周波数変換器 | |
JP2633368B2 (ja) | マイクロ波集積回路 | |
JPH11308048A (ja) | 高周波発振回路 | |
JP2000216641A (ja) | 電力増幅器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041019 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041101 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 3617377 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071119 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081119 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091119 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101119 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101119 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111119 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111119 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121119 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121119 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131119 Year of fee payment: 9 |
|
EXPY | Cancellation because of completion of term |