JP3742269B2 - 発振装置 - Google Patents
発振装置 Download PDFInfo
- Publication number
- JP3742269B2 JP3742269B2 JP2000032764A JP2000032764A JP3742269B2 JP 3742269 B2 JP3742269 B2 JP 3742269B2 JP 2000032764 A JP2000032764 A JP 2000032764A JP 2000032764 A JP2000032764 A JP 2000032764A JP 3742269 B2 JP3742269 B2 JP 3742269B2
- Authority
- JP
- Japan
- Prior art keywords
- oscillator
- transistor
- oscillation
- oscillation signal
- base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
- H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
- H03B5/18—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising distributed inductance and capacitance
- H03B5/1841—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising distributed inductance and capacitance the frequency-determining element being a strip line resonator
- H03B5/1847—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising distributed inductance and capacitance the frequency-determining element being a strip line resonator the active element in the amplifier being a semiconductor device
- H03B5/1852—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising distributed inductance and capacitance the frequency-determining element being a strip line resonator the active element in the amplifier being a semiconductor device the semiconductor device being a field-effect device
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
- H03B19/00—Generation of oscillations by non-regenerative frequency multiplication or division of a signal from a separate source
- H03B19/05—Generation of oscillations by non-regenerative frequency multiplication or division of a signal from a separate source using non-linear capacitance, e.g. varactor diodes
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は二つの発振器と、二つの発振器が出力する発振信号を増幅する増幅器とを供えた発振装置に関する。
【０００２】
【従来の技術】
従来の発振装置を図５に従って説明すると、第一の発振器５１と第二の発振器５２とは、それぞれバラクタダイオード（図示せず）を備えた電圧制御発振器で構成されており、発振周波数が変えられるようになっている。第一の発振器５１は第一の発振信号を出力し、第二の発振器５２は第二の発振信号を出力する。そして、二つの発振器５１、５２はいずれか一方が動作状態となるように切り替えられ、第一の発振信号は結合コンデンサ５３を介して増幅器５４に入力され、第二の発振信号は結合コンデンサ５５を介して増幅器５４に入力される。
【０００３】
増幅器５４は通常エミッタ接地型増幅器を構成しており、第一の発振信号又は第二の発振信号は増幅器５４内の増幅トランジスタ（図示せず）のベースに入力される。
そして、増幅された発振信号が増幅トランジスタのコレクタから出力されるようになっている。
【０００４】
【発明が解決しようとする課題】
しかし、従来の発振装置では、第一の発振信号又は第二の発振信号は共通の入力端である増幅トランジスタのベースに入力されるので、第一の発振器５１と第二の発振器５２とは、結合コンデンサ５３、５５によって互いに結合している。このため、例えば、第一の発振器５１の動作状態では増幅器５４以外にも第二の発振器５２が負荷となり、増幅器５４に入力される第一の発振信号のレベルが低下するという問題があった。
【０００５】
また、第二の発振器５２の出力インピーダンスに周波数特性があると（周波数が変わると出力インピーダンスが変化する）、第一の発振信号のレベルが周波数に対してほぼ一定であっても、増幅器５４に入力される第一の発振信号のレベルが周波数に対して変化し、さらにはその周波数も変化してしまうという問題もあった。
【０００６】
本発明は、かかる問題点を解決するためになされたもので、その目的は、第一の発振器及び第二の発振器が互いに相手側の負荷にならず、それにより増幅器に入力される第一及び第二の発振信号のレベル低下がなく、しかも第一及び第二の発振信号の周波数変化が起きないようにした発振装置を提供することである。
【０００７】
【課題を解決するための手段】
上記目的を達成するため、本発明の発振装置は、ベースに共振回路が接続され、コレクタが高周波的に接地され、エミッタから第一の発振信号を出力する第一の発振トランジスタからなる第一の発振器と、ベースに共振回路が接続され、高周波的に非接地のコレクタから第二の発振信号を出力する第二の発振トランジスタからなる第二の発振器と、前記第一の発振信号と前記第二の発振信号とをそれぞれ異なる接地形式によって選択的に増幅し、コレクタから増幅信号を出力する増幅トランジスタからなる増幅器と、前記第一の発振器及び前記第二の発振器の各電源回路に配置され、第一及び第二の極性の２値切替電圧で共通駆動される相補トランジスタからなる発振器切替手段と、前記増幅トランジスタのエミッタと接地間に直列接続されたコンデンサとスイッチダイオードからなる第一の選択接地手段及び前記増幅トランジスタのベースと接地間に直列接続されたコンデンサとスイッチダイオードからなる第二の選択接地手段とを備え、前記発振器切替手段は、前記切替電圧が第一の極性のとき、前記第一の発振器だけに電源供給して前記第一の発振器を発振状態に切替え、前記第一の発振信号を前記増幅トランジスタのベースに入力するとともに、前記第一の接地選択手段のスイッチダイオードをオンにして前記増幅トランジスタのエミッタを高周波的に接地し、前記第一の発振信号をエミッタ接地型の前記増幅トランジスタで増幅し、前記切替電圧が第二の極性のとき、前記第二の発振器だけに電源供給して前記第二の発振器を発振状態に切替え、前記第二の発振信号を前記増幅トランジスタのエミッタに入力するとともに、前記第二の接地選択手段のスイッチダイオードをオンにして前記増幅トランジスタのベースを高周波的に接地し、前記第二の発振信号をベース接地型の前記増幅トランジスタで増幅するものである。
【００１２】
【発明の実施の形態】
本発明の発振装置を図１乃至図４に従って説明する。図１は本発明の発振装置の基本構成図、図２、図３は本発明の発振装置における等価回路図、図４は本発明の発振装置の具体的な構成を示す回路図である。
【００１３】
まず、図１において、第一の発振器１と第二の発振器２とは、それぞれバラクタダイオードを備えた電圧制御発振器で構成されており、第一の発振器１は第一の発振信号を出力し、第二の発振器２は第二の発振信号を出力する。第一及び第二の発振信号は、バラクタダイオードの容量変化に対応して、それら発振周波数が変化する。そして、第一及び第二の発振器１、２は、選択的に電源電圧を供給するように開閉するスイッチ手段３、４の切替によっていずれか一方だけが動作状態となるように構成されている。即ち、第一のスイッチ手段３の開閉状態と第二のスイッチ手段４の開閉状態とは互いに逆の関係にあり、第一のスイッチ手段３が閉状態（オン）のときは第二のスイッチ手段４が開状態（オフ）となり、それによって第一の発振器１が動作状態となり、第二の発振器２が非動作状態となる。一方、第一のスイッチ手段３が開状態（オフ）のときは第二のスイッチ手段４が閉状態（オン）となり、それによって第一の発振器１が非動作状態となり、第二の発振器２が動作状態となる。
【００１４】
そして、第一の発振信号は第一の結合コンデンサ５を介して増幅器６を構成する増幅トランジスタ６ａのベースに入力され。第二の発振信号は第二の結合コンデンサ７を介してエミッタに入力される。
【００１５】
増幅トランジスタ６ａのエミッタは、直列接続された第二のバイパスコンデンサ１０と第四のスイッチ手段１１を介して接地接続され、増幅トランジスタ６ａのベースは、直列接続された第一のバイパスコンデンサ８と第三のスイッチ手段９を介して接地接続される。
この場合、第三のスイッチ手段９及び第四のスイッチ手段１１は、第一のスイッチ手段３及び第二のスイッチ手段４に連動して開閉するもので、第一のスイッチ手段３が閉状態（オン）で、第ニのスイッチ手段４が開状態（オフ）のときに、第四のスイッチ手段１１が閉状態（オン）で、第三のスイッチ手段９が開状態（オフ）になり、一方、第ニのスイッチ手段４が閉状態（オン）で、第三のスイッチ手段９が開状態（オフ）のときに、第三のスイッチ手段９が閉状態（オン）で、第四のスイッチ手段１１が開状態（オフ）になる。
【００１６】
増幅トランジスタ６ａのコレクタは負荷回路６ｂを介して電源に接続され、増幅された発振信号はコレクタから出力される。
【００１７】
以上の構成において、第一のスイッチ手段３を閉状態、第二のスイッチ手段４を開状態にすると、第一の発振器１からのみ第一の発振信号が出力される。このとき、第三のスイッチ手段９は開状態、第四のスイッチ手段１１は閉状態となるので、増幅トランジスタ６ａのエミッタは第二のバイパスコンデンサ１０によって高周波的に接地され、ベースに接続された第一のバイパスコンデンサ８はグランドから切り離される。
従って、その等価回路は図２に示すように、増幅器６はエミッタ接地型の増幅器として構成され、第一の発振信号は増幅トランジスタ６ａのベースに入力される。
【００１８】
一方、第一のスイッチ手段３を開状態、第二のスイッチ手段４を閉状態にすると、第二の発振器２からのみ第二の発振信号が出力される。このとき、第三のスイッチ手段９は閉状態、第四のスイッチ手段１１は開状態となるので、増幅トランジスタ６ａのベースは第一のバイパスコンデンサ８によって高周波的に接地され、エミッタに接続された第二のバイパスコンデンサ１０はグランドから切り離される。
従って、その等価回路は図３に示すようになり、増幅器６はベース接地型の増幅器として構成され、第二の発振信号は増幅トランジスタ６ａのエミッタに入力される。
【００１９】
以上のように、本発明の発振装置においては増幅器６がエミッタ接地型の増幅器又はベース接地型の増幅器に切り替えられ、エミッタ接地型に切り替えられたときには、第一の発振信号が増幅トランジスタ６ａのベースに入力される。また、ベース接地型に切り替えられたときには、第二の発振信号が増幅トランジスタ６ａのエミッタに入力される。
従って、第一の発振器１と第二の発振器２とが第一及び第二の結合コンデンサ５、７を介して直接結合することがないので、互いに負荷にならない。よって、増幅トランジスタ６ａに入力される発振信号のレベル低下を防止できる。また、それぞれの発振信号が相手の発振器の出力インピーダンスの影響を受けないので、レベルが安定すると共に、発振周波数の変動も起きない。
【００２０】
図４は、この発明の実施の形態に係る発振装置の構成を示す回路図である。
第一の発振器１は、コレクタ接地型で動作する第一の発振トランジスタ１ａからなる。第一の発振トランジスタ１ａは、コレクタが直流カットコンデンサ１ｂによって高周波的に接地されるとともに、電源に接続される。また、ベースとエミッタとの間、及びエミッタと接地（グランド）との間にそれぞれ帰還コンデンサ１ｃ、１ｄが接続され、ベースと接地（グランド）との間には共振回路１ｅが接続される。共振回路１ｅは、バラクタダイオード１ｅ1 を含み、そのカソードには外部から同調電圧が印加される。この第一の発振器１は、第一の発振トランジスタ１ａのエミッタから第一の発振信号が出力される。
【００２１】
第一の発振トランジスタ１ａのベースと電源との間には第一のスイッチ手段３を構成するＮＰＮトランジスタ３ａが設けられ、そのコレクタが電源に接続され、エミッタはバイアス抵抗１ｆを介して第一の発振トランジスタ１ａのベースに接続される。なお、べースはもう一つのバイアス抵抗１ｇによって接地される。
【００２２】
また、第二の発振器２は、第二の発振トランジスタ２ａからなる。第二の発振トランジスタ２ａは、コレクタが高周波的に接地されずに、微小インダクタンス値を有するインダクタンス素子２ｂを介して電源に接続される。また、第一の発振器１と同様に、ベースとエミッタとの間、及びエミッタと接地（グランド）との間にそれぞれ帰還コンデンサ２ｃ、２ｄが接続され、ベースと接地（グランド）との間には共振回路２ｅが接続される。共振回路２ｅは、バラクタダイオード２ｅ1 を含み、そのカソードには外部から同調電圧が印加される。この第二の発振器２は、第二の発振トランジスタ１ａのコレクタから第二の発振信号が出力される。
【００２３】
第二の発振トランジスタ２ａのベースと電源との間には第二のスイッチ手段４を構成するＰＮＰトランジスタ４ａが設けられ、そのエミッタが電源に接続され、コレクタはバイアス抵抗２ｆを介して第二の発振トランジスタ２ａのベースに接続される。なお、べースはもう一つのバイアス抵抗２ｇによって接地される。そしてＮＰＮトランジスタ３ａのベースとＰＮＰトランジスタ４ａのベースとが互いに接続される。ここにはＮＰＮトランジスタ３ａ、ＰＮＰトランジスタ４ａをオン又はオフに切り替えるための切替電圧が印加される。
【００２４】
増幅器６は、増幅トランジスタ６ａからなっている。増幅トランジスタ６ａは、エミッタと接地間に第二のバイパスコンデンサ１０と第四のスイッチ手段１１であるスイッチダイオード１１ａの直列回路が接続され、この直列回路が第一の選択接地手段を構成している。また、増幅トランジスタ６ａは、ベースと接地間に第一のバイパスコンデンサ８と第三のスイッチ手段１１であるスイッチダイオード９ａの直列回路が接続され、この直列回路が第二の選択接地手段を構成している。
そして、スイッチダイオード１１ａはアノードがＮＰＮトランジスタ３ａのエミッタに接続され、スイッチダイオード９ａはアノードがＰＮＰトランジスタ４ａのコレクタに接続される。
さらに、増幅トランジスタ６ａは、エミッタがバイアス抵抗６ｃとそれに直列接続された並列共振回路６ｄを介して接地接続される。並列共振回路６ｄは、その共振周波数が第二の発振信号の変化する周波数の略中心周波数に一致するように設定される。
【００２５】
増幅トランジスタ６ａのコレクタに接続される負荷回路６ｂは第一の並列同調回路６ｂ１と第二の並列同調回路６ｂ２とが直列に接続されて構成される。そして、第一の並列同調回路６ｂ１は第一の発振信号の周波数の変化範囲のほぼ中心に同調し、第二の並列同調回路６ｂ２は第二の発振信号の周波数の変化範囲のほぼ中心に同調している。
【００２６】
そして、第一の発振器１から出力される第一の発振信号は第一の結合コンデンサ５を介して増幅トランジスタ６ａのベースに入力され、第二の発振器２から出力される第二の発振信号は第二の結合コンデンサ７を介して増幅トランジスタ６ａのエミッタに入力される。
【００２７】
以上の構成において、ＮＰＮトランジスタ３ａのベースとＰＮＰトランジスタ４ａのベースとに共にハイレベルの切替電圧を印加すると、ＮＰＮトランジスタ３ａがオンとなり、ＰＮＰトランジスタ４ａはオフとなる。すると、第一の発振トランジスタ１ａのベースにバイアス電圧が供給され、第一の発振器１が動作する。また、第二のスイッチダイオード１１ａがオンとなって、増幅トランジスタ６ａのエミッタは高周波的に接地される。一方、第二の発振器２は動作せず、第一のスイッチダイオード９ａもオフとなる。
従って、増幅トランジスタ６ａのベースに第一の発振信号が入力され、増幅器６はエミッタ接地型の増幅器として動作する。増幅された第一の発振信号は第一の同調回路６ｂ１に同調してコレクタから出力される。
【００２８】
一方、ＮＰＮトランジスタ３ａのベースとＰＮＰトランジスタ４ａのベースとに共にローレベルの切替電圧を印加すると、ＮＰＮトランジスタ３ａがオフとなり、ＰＮＰトランジスタ４ａはオンとなる。すると、第二の発振トランジスタ２ａのベースにバイアス電圧が供給され、第二の発振器２が動作する。また、第一のスイッチダイオード９ａがオンとなって、増幅トランジスタ６ａのベースは高周波的に接地される。一方、第一の発振器１は動作せず、第二のスイッチダイオード１１もオフとなる。
従って、増幅トランジスタ６ａのエミッタに第二の発振信号が入力され、増幅器６はベース接地型の増幅器として動作する。増幅された第二の発振信号は第二の同調回路６ｂ２に同調してコレクタから出力される。
この場合、エミッタとグランドとの間には並列共振回路６ｄが設けられているので、バイアス抵抗６ｃの抵抗値が小さくてもエミッタに入力される第二の発振信号のレベル低下を招くことはない。
【００２９】
一般的に、この種の発振トランジスタにおいては、発振信号をエミッタから出力した場合とコレクタから出力した場合とを比べると、エミッタから出力したときの発振信号レベルは、コレクタから出力したときの発振信号レベルよりも低くなり、また、増幅トランジスタにおいては、ベース接地形式で増幅した場合とエミッタ接地形式で増幅した場合とを比べると、ベース接地形式で増幅したときの増幅利得は、エミッタ接地形式で増幅したときの増幅利得よりも小さくなる。
そのため、この実施の形態のように、第一の発振トランジスタ１ａのエミッタから第一の発振信号を出力し、その第一の発振信号をベース接地形式の増幅トランジスタ６ａで増幅するようにし、また、第二の発振トランジスタ２ａのコレクタから第二の発振信号を出力し、その第二の発振信号をエミッタ接地形式の増幅トランジスタ６ａで増幅するようにすれば、増幅トランジスタ６ａのコレクタから出力される第一の発振信号と第二の発振信号とのレベル差を少なくすることができる。
【００３０】
【発明の効果】
以上のように、本発明の発振装置は、第一の発振器と、第二の発振器と、増幅器とを備え、第一の発振器を動作状態に切り替えたときには増幅器をエミッタ接地型増幅器として動作させて第一の発振信号を増幅トランジスタのベースに入力し、第二の発振器を動作状態に切り替えたときには増幅器をベース接地型増幅器として動作させて第二の発振信号を増幅トランジスタのエミッタに入力したので、第一の発振器と第二の発振器とが結合コンデンサを介して直接結合せず、互いに負荷にならない。よって、増幅トランジスタに入力される発振信号のレベル低下を防止できる。また、それぞれの発振信号が相手の発振器の出力インピーダンスの影響を受けないので、レベルが安定すると共に、発振周波数の変動も起きない。
【００３１】
また、増幅トランジスタのベースとグランドとの間には互いに直列に接続された第一のバイパスコンデンサ及び第一のスイッチダイオードを接続し、増幅トランジスタのエミッタとグランドとの間には互いに直列に接続された第二のバイパスコンデンサ及び第二のスイッチダイオードを接続すると共に、第二の発振信号の周波数に共振する並列共振回路を接続し、第一の発振器を動作状態に切り替えたときには第一のスイッチダイオードをオフにすると共に第二のスイッチダイオードをオンにし、第二の発振器を動作状態に切り替えたときには第一のスイッチダイオードをオンにすると共に第二のスイッチダイオードをオフにしたので、増幅器をエミッタ接地型増幅器又はベース接地型増幅器に切り替えることが容易であり、ベース接地型増幅器に切り替えたときには、並列共振回路によってエミッタとグランドとの間のインピーダンスが高くなってエミッタに入力された第二の発振信号のレベルは低下しない。
【００３２】
また、第一のスイッチダイオードのカソードと第二のスイッチダイオードのカソードとを接地し、ＮＰＮトランジスタのエミッタを第一の発振トランジスタのベースに接続すると共に第二のスイッチトランジスタのアノードに接続し、ＰＮＰトランジスタのコレクタを第二の発振トランジスタのベースに接続すると共に第一のスイッチダイオードのアノードに接続し、ＮＰＮトランジスタのベースとＰＮＰトランジスタのベースとにハイレベル又はローレベルの切替電圧を共に印加したので、第一の発振器と第二の発振器との動作状態の切替と、増幅器の接地形態の切替とを連動させることができる。
【００３４】
さらに、第一の発振トランジスタのエミッタから第一の発振信号を出力し、その第一の発振信号をベース接地形式の増幅トランジスタで増幅するようにし、また、第二の発振トランジスタのコレクタから第二の発振信号を出力し、その第二の発振信号をエミッタ接地形式の増幅トランジスタ６ａで増幅するようにしたので、増幅トランジスタのコレクタから出力される第一の発振信号と第二の発振信号とのレベル差を少なくすることができる。
【図面の簡単な説明】
【図１】本発明の発振装置の基本構成図である。
【図２】本発明の発振装置における等価回路図である。
【図３】本発明の発振装置における等価回路図である。
【図４】本発明の発振装置の具体的な構成を示す回路図である。
【図５】従来の発振装置の基本構成図である。
【符号の説明】
１ 第一の発振器
１ａ 第一の発振トランジスタ
１ｂ 直流カットコンデンサ
１ｃ、１ｄ 帰還コンデンサ
１ｅ 共振回路
１ｆ、１ｇ バイアス抵抗
２ 第二の発振器
２ａ 第二の発振トランジスタ
２ｂ インダクタンス素子
２ｃ、２ｄ 帰還コンデンサ
２ｅ 共振回路
２ｆ、２ｇ バイアス抵抗
３ 第一のスイッチ手段
３ａ ＮＰＮトランジスタ
４ 第二のスイッチ手段
４ａ ＰＮＰトランジスタ
５ 第一の結合コンデンサ
６ 増幅器
６ａ 増幅トランジスタ
６ｂ 負荷回路
６ｂ１ 第一の並列同調回路
６ｂ２ 第二の並列同調回路
６ｃ バイアス抵抗
６ｄ 並列共振回路
７ 第二の結合コンデンサ
８ 第一のバイパスコンデンサ
９ 第三のスイッチ手段
９ａ 第一のスイッチダイオード
１０ 第二のバイパスコンデンサ
１１ 第四のスイッチ手段
１１ａ 第二のスイッチダイオード
【発明の属する技術分野】
本発明は二つの発振器と、二つの発振器が出力する発振信号を増幅する増幅器とを供えた発振装置に関する。
【０００２】
【従来の技術】
従来の発振装置を図５に従って説明すると、第一の発振器５１と第二の発振器５２とは、それぞれバラクタダイオード（図示せず）を備えた電圧制御発振器で構成されており、発振周波数が変えられるようになっている。第一の発振器５１は第一の発振信号を出力し、第二の発振器５２は第二の発振信号を出力する。そして、二つの発振器５１、５２はいずれか一方が動作状態となるように切り替えられ、第一の発振信号は結合コンデンサ５３を介して増幅器５４に入力され、第二の発振信号は結合コンデンサ５５を介して増幅器５４に入力される。
【０００３】
増幅器５４は通常エミッタ接地型増幅器を構成しており、第一の発振信号又は第二の発振信号は増幅器５４内の増幅トランジスタ（図示せず）のベースに入力される。
そして、増幅された発振信号が増幅トランジスタのコレクタから出力されるようになっている。
【０００４】
【発明が解決しようとする課題】
しかし、従来の発振装置では、第一の発振信号又は第二の発振信号は共通の入力端である増幅トランジスタのベースに入力されるので、第一の発振器５１と第二の発振器５２とは、結合コンデンサ５３、５５によって互いに結合している。このため、例えば、第一の発振器５１の動作状態では増幅器５４以外にも第二の発振器５２が負荷となり、増幅器５４に入力される第一の発振信号のレベルが低下するという問題があった。
【０００５】
また、第二の発振器５２の出力インピーダンスに周波数特性があると（周波数が変わると出力インピーダンスが変化する）、第一の発振信号のレベルが周波数に対してほぼ一定であっても、増幅器５４に入力される第一の発振信号のレベルが周波数に対して変化し、さらにはその周波数も変化してしまうという問題もあった。
【０００６】
本発明は、かかる問題点を解決するためになされたもので、その目的は、第一の発振器及び第二の発振器が互いに相手側の負荷にならず、それにより増幅器に入力される第一及び第二の発振信号のレベル低下がなく、しかも第一及び第二の発振信号の周波数変化が起きないようにした発振装置を提供することである。
【０００７】
【課題を解決するための手段】
上記目的を達成するため、本発明の発振装置は、ベースに共振回路が接続され、コレクタが高周波的に接地され、エミッタから第一の発振信号を出力する第一の発振トランジスタからなる第一の発振器と、ベースに共振回路が接続され、高周波的に非接地のコレクタから第二の発振信号を出力する第二の発振トランジスタからなる第二の発振器と、前記第一の発振信号と前記第二の発振信号とをそれぞれ異なる接地形式によって選択的に増幅し、コレクタから増幅信号を出力する増幅トランジスタからなる増幅器と、前記第一の発振器及び前記第二の発振器の各電源回路に配置され、第一及び第二の極性の２値切替電圧で共通駆動される相補トランジスタからなる発振器切替手段と、前記増幅トランジスタのエミッタと接地間に直列接続されたコンデンサとスイッチダイオードからなる第一の選択接地手段及び前記増幅トランジスタのベースと接地間に直列接続されたコンデンサとスイッチダイオードからなる第二の選択接地手段とを備え、前記発振器切替手段は、前記切替電圧が第一の極性のとき、前記第一の発振器だけに電源供給して前記第一の発振器を発振状態に切替え、前記第一の発振信号を前記増幅トランジスタのベースに入力するとともに、前記第一の接地選択手段のスイッチダイオードをオンにして前記増幅トランジスタのエミッタを高周波的に接地し、前記第一の発振信号をエミッタ接地型の前記増幅トランジスタで増幅し、前記切替電圧が第二の極性のとき、前記第二の発振器だけに電源供給して前記第二の発振器を発振状態に切替え、前記第二の発振信号を前記増幅トランジスタのエミッタに入力するとともに、前記第二の接地選択手段のスイッチダイオードをオンにして前記増幅トランジスタのベースを高周波的に接地し、前記第二の発振信号をベース接地型の前記増幅トランジスタで増幅するものである。
【００１２】
【発明の実施の形態】
本発明の発振装置を図１乃至図４に従って説明する。図１は本発明の発振装置の基本構成図、図２、図３は本発明の発振装置における等価回路図、図４は本発明の発振装置の具体的な構成を示す回路図である。
【００１３】
まず、図１において、第一の発振器１と第二の発振器２とは、それぞれバラクタダイオードを備えた電圧制御発振器で構成されており、第一の発振器１は第一の発振信号を出力し、第二の発振器２は第二の発振信号を出力する。第一及び第二の発振信号は、バラクタダイオードの容量変化に対応して、それら発振周波数が変化する。そして、第一及び第二の発振器１、２は、選択的に電源電圧を供給するように開閉するスイッチ手段３、４の切替によっていずれか一方だけが動作状態となるように構成されている。即ち、第一のスイッチ手段３の開閉状態と第二のスイッチ手段４の開閉状態とは互いに逆の関係にあり、第一のスイッチ手段３が閉状態（オン）のときは第二のスイッチ手段４が開状態（オフ）となり、それによって第一の発振器１が動作状態となり、第二の発振器２が非動作状態となる。一方、第一のスイッチ手段３が開状態（オフ）のときは第二のスイッチ手段４が閉状態（オン）となり、それによって第一の発振器１が非動作状態となり、第二の発振器２が動作状態となる。
【００１４】
そして、第一の発振信号は第一の結合コンデンサ５を介して増幅器６を構成する増幅トランジスタ６ａのベースに入力され。第二の発振信号は第二の結合コンデンサ７を介してエミッタに入力される。
【００１５】
増幅トランジスタ６ａのエミッタは、直列接続された第二のバイパスコンデンサ１０と第四のスイッチ手段１１を介して接地接続され、増幅トランジスタ６ａのベースは、直列接続された第一のバイパスコンデンサ８と第三のスイッチ手段９を介して接地接続される。
この場合、第三のスイッチ手段９及び第四のスイッチ手段１１は、第一のスイッチ手段３及び第二のスイッチ手段４に連動して開閉するもので、第一のスイッチ手段３が閉状態（オン）で、第ニのスイッチ手段４が開状態（オフ）のときに、第四のスイッチ手段１１が閉状態（オン）で、第三のスイッチ手段９が開状態（オフ）になり、一方、第ニのスイッチ手段４が閉状態（オン）で、第三のスイッチ手段９が開状態（オフ）のときに、第三のスイッチ手段９が閉状態（オン）で、第四のスイッチ手段１１が開状態（オフ）になる。
【００１６】
増幅トランジスタ６ａのコレクタは負荷回路６ｂを介して電源に接続され、増幅された発振信号はコレクタから出力される。
【００１７】
以上の構成において、第一のスイッチ手段３を閉状態、第二のスイッチ手段４を開状態にすると、第一の発振器１からのみ第一の発振信号が出力される。このとき、第三のスイッチ手段９は開状態、第四のスイッチ手段１１は閉状態となるので、増幅トランジスタ６ａのエミッタは第二のバイパスコンデンサ１０によって高周波的に接地され、ベースに接続された第一のバイパスコンデンサ８はグランドから切り離される。
従って、その等価回路は図２に示すように、増幅器６はエミッタ接地型の増幅器として構成され、第一の発振信号は増幅トランジスタ６ａのベースに入力される。
【００１８】
一方、第一のスイッチ手段３を開状態、第二のスイッチ手段４を閉状態にすると、第二の発振器２からのみ第二の発振信号が出力される。このとき、第三のスイッチ手段９は閉状態、第四のスイッチ手段１１は開状態となるので、増幅トランジスタ６ａのベースは第一のバイパスコンデンサ８によって高周波的に接地され、エミッタに接続された第二のバイパスコンデンサ１０はグランドから切り離される。
従って、その等価回路は図３に示すようになり、増幅器６はベース接地型の増幅器として構成され、第二の発振信号は増幅トランジスタ６ａのエミッタに入力される。
【００１９】
以上のように、本発明の発振装置においては増幅器６がエミッタ接地型の増幅器又はベース接地型の増幅器に切り替えられ、エミッタ接地型に切り替えられたときには、第一の発振信号が増幅トランジスタ６ａのベースに入力される。また、ベース接地型に切り替えられたときには、第二の発振信号が増幅トランジスタ６ａのエミッタに入力される。
従って、第一の発振器１と第二の発振器２とが第一及び第二の結合コンデンサ５、７を介して直接結合することがないので、互いに負荷にならない。よって、増幅トランジスタ６ａに入力される発振信号のレベル低下を防止できる。また、それぞれの発振信号が相手の発振器の出力インピーダンスの影響を受けないので、レベルが安定すると共に、発振周波数の変動も起きない。
【００２０】
図４は、この発明の実施の形態に係る発振装置の構成を示す回路図である。
第一の発振器１は、コレクタ接地型で動作する第一の発振トランジスタ１ａからなる。第一の発振トランジスタ１ａは、コレクタが直流カットコンデンサ１ｂによって高周波的に接地されるとともに、電源に接続される。また、ベースとエミッタとの間、及びエミッタと接地（グランド）との間にそれぞれ帰還コンデンサ１ｃ、１ｄが接続され、ベースと接地（グランド）との間には共振回路１ｅが接続される。共振回路１ｅは、バラクタダイオード１ｅ1 を含み、そのカソードには外部から同調電圧が印加される。この第一の発振器１は、第一の発振トランジスタ１ａのエミッタから第一の発振信号が出力される。
【００２１】
第一の発振トランジスタ１ａのベースと電源との間には第一のスイッチ手段３を構成するＮＰＮトランジスタ３ａが設けられ、そのコレクタが電源に接続され、エミッタはバイアス抵抗１ｆを介して第一の発振トランジスタ１ａのベースに接続される。なお、べースはもう一つのバイアス抵抗１ｇによって接地される。
【００２２】
また、第二の発振器２は、第二の発振トランジスタ２ａからなる。第二の発振トランジスタ２ａは、コレクタが高周波的に接地されずに、微小インダクタンス値を有するインダクタンス素子２ｂを介して電源に接続される。また、第一の発振器１と同様に、ベースとエミッタとの間、及びエミッタと接地（グランド）との間にそれぞれ帰還コンデンサ２ｃ、２ｄが接続され、ベースと接地（グランド）との間には共振回路２ｅが接続される。共振回路２ｅは、バラクタダイオード２ｅ1 を含み、そのカソードには外部から同調電圧が印加される。この第二の発振器２は、第二の発振トランジスタ１ａのコレクタから第二の発振信号が出力される。
【００２３】
第二の発振トランジスタ２ａのベースと電源との間には第二のスイッチ手段４を構成するＰＮＰトランジスタ４ａが設けられ、そのエミッタが電源に接続され、コレクタはバイアス抵抗２ｆを介して第二の発振トランジスタ２ａのベースに接続される。なお、べースはもう一つのバイアス抵抗２ｇによって接地される。そしてＮＰＮトランジスタ３ａのベースとＰＮＰトランジスタ４ａのベースとが互いに接続される。ここにはＮＰＮトランジスタ３ａ、ＰＮＰトランジスタ４ａをオン又はオフに切り替えるための切替電圧が印加される。
【００２４】
増幅器６は、増幅トランジスタ６ａからなっている。増幅トランジスタ６ａは、エミッタと接地間に第二のバイパスコンデンサ１０と第四のスイッチ手段１１であるスイッチダイオード１１ａの直列回路が接続され、この直列回路が第一の選択接地手段を構成している。また、増幅トランジスタ６ａは、ベースと接地間に第一のバイパスコンデンサ８と第三のスイッチ手段１１であるスイッチダイオード９ａの直列回路が接続され、この直列回路が第二の選択接地手段を構成している。
そして、スイッチダイオード１１ａはアノードがＮＰＮトランジスタ３ａのエミッタに接続され、スイッチダイオード９ａはアノードがＰＮＰトランジスタ４ａのコレクタに接続される。
さらに、増幅トランジスタ６ａは、エミッタがバイアス抵抗６ｃとそれに直列接続された並列共振回路６ｄを介して接地接続される。並列共振回路６ｄは、その共振周波数が第二の発振信号の変化する周波数の略中心周波数に一致するように設定される。
【００２５】
増幅トランジスタ６ａのコレクタに接続される負荷回路６ｂは第一の並列同調回路６ｂ１と第二の並列同調回路６ｂ２とが直列に接続されて構成される。そして、第一の並列同調回路６ｂ１は第一の発振信号の周波数の変化範囲のほぼ中心に同調し、第二の並列同調回路６ｂ２は第二の発振信号の周波数の変化範囲のほぼ中心に同調している。
【００２６】
そして、第一の発振器１から出力される第一の発振信号は第一の結合コンデンサ５を介して増幅トランジスタ６ａのベースに入力され、第二の発振器２から出力される第二の発振信号は第二の結合コンデンサ７を介して増幅トランジスタ６ａのエミッタに入力される。
【００２７】
以上の構成において、ＮＰＮトランジスタ３ａのベースとＰＮＰトランジスタ４ａのベースとに共にハイレベルの切替電圧を印加すると、ＮＰＮトランジスタ３ａがオンとなり、ＰＮＰトランジスタ４ａはオフとなる。すると、第一の発振トランジスタ１ａのベースにバイアス電圧が供給され、第一の発振器１が動作する。また、第二のスイッチダイオード１１ａがオンとなって、増幅トランジスタ６ａのエミッタは高周波的に接地される。一方、第二の発振器２は動作せず、第一のスイッチダイオード９ａもオフとなる。
従って、増幅トランジスタ６ａのベースに第一の発振信号が入力され、増幅器６はエミッタ接地型の増幅器として動作する。増幅された第一の発振信号は第一の同調回路６ｂ１に同調してコレクタから出力される。
【００２８】
一方、ＮＰＮトランジスタ３ａのベースとＰＮＰトランジスタ４ａのベースとに共にローレベルの切替電圧を印加すると、ＮＰＮトランジスタ３ａがオフとなり、ＰＮＰトランジスタ４ａはオンとなる。すると、第二の発振トランジスタ２ａのベースにバイアス電圧が供給され、第二の発振器２が動作する。また、第一のスイッチダイオード９ａがオンとなって、増幅トランジスタ６ａのベースは高周波的に接地される。一方、第一の発振器１は動作せず、第二のスイッチダイオード１１もオフとなる。
従って、増幅トランジスタ６ａのエミッタに第二の発振信号が入力され、増幅器６はベース接地型の増幅器として動作する。増幅された第二の発振信号は第二の同調回路６ｂ２に同調してコレクタから出力される。
この場合、エミッタとグランドとの間には並列共振回路６ｄが設けられているので、バイアス抵抗６ｃの抵抗値が小さくてもエミッタに入力される第二の発振信号のレベル低下を招くことはない。
【００２９】
一般的に、この種の発振トランジスタにおいては、発振信号をエミッタから出力した場合とコレクタから出力した場合とを比べると、エミッタから出力したときの発振信号レベルは、コレクタから出力したときの発振信号レベルよりも低くなり、また、増幅トランジスタにおいては、ベース接地形式で増幅した場合とエミッタ接地形式で増幅した場合とを比べると、ベース接地形式で増幅したときの増幅利得は、エミッタ接地形式で増幅したときの増幅利得よりも小さくなる。
そのため、この実施の形態のように、第一の発振トランジスタ１ａのエミッタから第一の発振信号を出力し、その第一の発振信号をベース接地形式の増幅トランジスタ６ａで増幅するようにし、また、第二の発振トランジスタ２ａのコレクタから第二の発振信号を出力し、その第二の発振信号をエミッタ接地形式の増幅トランジスタ６ａで増幅するようにすれば、増幅トランジスタ６ａのコレクタから出力される第一の発振信号と第二の発振信号とのレベル差を少なくすることができる。
【００３０】
【発明の効果】
以上のように、本発明の発振装置は、第一の発振器と、第二の発振器と、増幅器とを備え、第一の発振器を動作状態に切り替えたときには増幅器をエミッタ接地型増幅器として動作させて第一の発振信号を増幅トランジスタのベースに入力し、第二の発振器を動作状態に切り替えたときには増幅器をベース接地型増幅器として動作させて第二の発振信号を増幅トランジスタのエミッタに入力したので、第一の発振器と第二の発振器とが結合コンデンサを介して直接結合せず、互いに負荷にならない。よって、増幅トランジスタに入力される発振信号のレベル低下を防止できる。また、それぞれの発振信号が相手の発振器の出力インピーダンスの影響を受けないので、レベルが安定すると共に、発振周波数の変動も起きない。
【００３１】
また、増幅トランジスタのベースとグランドとの間には互いに直列に接続された第一のバイパスコンデンサ及び第一のスイッチダイオードを接続し、増幅トランジスタのエミッタとグランドとの間には互いに直列に接続された第二のバイパスコンデンサ及び第二のスイッチダイオードを接続すると共に、第二の発振信号の周波数に共振する並列共振回路を接続し、第一の発振器を動作状態に切り替えたときには第一のスイッチダイオードをオフにすると共に第二のスイッチダイオードをオンにし、第二の発振器を動作状態に切り替えたときには第一のスイッチダイオードをオンにすると共に第二のスイッチダイオードをオフにしたので、増幅器をエミッタ接地型増幅器又はベース接地型増幅器に切り替えることが容易であり、ベース接地型増幅器に切り替えたときには、並列共振回路によってエミッタとグランドとの間のインピーダンスが高くなってエミッタに入力された第二の発振信号のレベルは低下しない。
【００３２】
また、第一のスイッチダイオードのカソードと第二のスイッチダイオードのカソードとを接地し、ＮＰＮトランジスタのエミッタを第一の発振トランジスタのベースに接続すると共に第二のスイッチトランジスタのアノードに接続し、ＰＮＰトランジスタのコレクタを第二の発振トランジスタのベースに接続すると共に第一のスイッチダイオードのアノードに接続し、ＮＰＮトランジスタのベースとＰＮＰトランジスタのベースとにハイレベル又はローレベルの切替電圧を共に印加したので、第一の発振器と第二の発振器との動作状態の切替と、増幅器の接地形態の切替とを連動させることができる。
【００３４】
さらに、第一の発振トランジスタのエミッタから第一の発振信号を出力し、その第一の発振信号をベース接地形式の増幅トランジスタで増幅するようにし、また、第二の発振トランジスタのコレクタから第二の発振信号を出力し、その第二の発振信号をエミッタ接地形式の増幅トランジスタ６ａで増幅するようにしたので、増幅トランジスタのコレクタから出力される第一の発振信号と第二の発振信号とのレベル差を少なくすることができる。
【図面の簡単な説明】
【図１】本発明の発振装置の基本構成図である。
【図２】本発明の発振装置における等価回路図である。
【図３】本発明の発振装置における等価回路図である。
【図４】本発明の発振装置の具体的な構成を示す回路図である。
【図５】従来の発振装置の基本構成図である。
【符号の説明】
１ 第一の発振器
１ａ 第一の発振トランジスタ
１ｂ 直流カットコンデンサ
１ｃ、１ｄ 帰還コンデンサ
１ｅ 共振回路
１ｆ、１ｇ バイアス抵抗
２ 第二の発振器
２ａ 第二の発振トランジスタ
２ｂ インダクタンス素子
２ｃ、２ｄ 帰還コンデンサ
２ｅ 共振回路
２ｆ、２ｇ バイアス抵抗
３ 第一のスイッチ手段
３ａ ＮＰＮトランジスタ
４ 第二のスイッチ手段
４ａ ＰＮＰトランジスタ
５ 第一の結合コンデンサ
６ 増幅器
６ａ 増幅トランジスタ
６ｂ 負荷回路
６ｂ１ 第一の並列同調回路
６ｂ２ 第二の並列同調回路
６ｃ バイアス抵抗
６ｄ 並列共振回路
７ 第二の結合コンデンサ
８ 第一のバイパスコンデンサ
９ 第三のスイッチ手段
９ａ 第一のスイッチダイオード
１０ 第二のバイパスコンデンサ
１１ 第四のスイッチ手段
１１ａ 第二のスイッチダイオード
Claims (1)
- ベースに共振回路が接続され、コレクタが高周波的に接地され、エミッタから第一の発振信号を出力する第一の発振トランジスタからなる第一の発振器と、ベースに共振回路が接続され、高周波的に非接地のコレクタから第二の発振信号を出力する第二の発振トランジスタからなる第二の発振器と、前記第一の発振信号と前記第二の発振信号とをそれぞれ異なる接地形式によって選択的に増幅し、コレクタから増幅信号を出力する増幅トランジスタからなる増幅器と、前記第一の発振器及び前記第二の発振器の各電源回路に配置され、第一及び第二の極性の２値切替電圧で共通駆動される相補トランジスタからなる発振器切替手段と、前記増幅トランジスタのエミッタと接地間に直列接続されたコンデンサとスイッチダイオードからなる第一の選択接地手段及び前記増幅トランジスタのベースと接地間に直列接続されたコンデンサとスイッチダイオードからなる第二の選択接地手段とを備え、前記発振器切替手段は、前記切替電圧が第一の極性のとき、前記第一の発振器だけに電源供給して前記第一の発振器を発振状態に切替え、前記第一の発振信号を前記増幅トランジスタのベースに入力するとともに、前記第一の接地選択手段のスイッチダイオードをオンにして前記増幅トランジスタのエミッタを高周波的に接地し、前記第一の発振信号をエミッタ接地型の前記増幅トランジスタで増幅し、前記切替電圧が第二の極性のとき、前記第二の発振器だけに電源供給して前記第二の発振器を発振状態に切替え、前記第二の発振信号を前記増幅トランジスタのエミッタに入力するとともに、前記第二の接地選択手段のスイッチダイオードをオンにして前記増幅トランジスタのベースを高周波的に接地し、前記第二の発振信号をベース接地型の前記増幅トランジスタで増幅することを特徴とする発振装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000032764A JP3742269B2 (ja) | 2000-02-04 | 2000-02-04 | 発振装置 |
| KR10-2001-0004994A KR100386177B1 (ko) | 2000-02-04 | 2001-02-02 | 발진장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000032764A JP3742269B2 (ja) | 2000-02-04 | 2000-02-04 | 発振装置 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2001223528A JP2001223528A (ja) | 2001-08-17 |
| JP2001223528A5 JP2001223528A5 (ja) | 2004-08-12 |
| JP3742269B2 true JP3742269B2 (ja) | 2006-02-01 |
Family
ID=18557323
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000032764A Expired - Fee Related JP3742269B2 (ja) | 2000-02-04 | 2000-02-04 | 発振装置 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP3742269B2 (ja) |
| KR (1) | KR100386177B1 (ja) |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09294018A (ja) * | 1996-04-25 | 1997-11-11 | Matsushita Electric Ind Co Ltd | 高周波二帯域発振回路 |
| JPH10178316A (ja) * | 1996-12-19 | 1998-06-30 | Iwaki Electron Corp Ltd | 発振器 |
| KR19990048763A (ko) * | 1997-12-10 | 1999-07-05 | 윤종용 | 다중 발진 회로 |
-
2000
- 2000-02-04 JP JP2000032764A patent/JP3742269B2/ja not_active Expired - Fee Related
-
2001
- 2001-02-02 KR KR10-2001-0004994A patent/KR100386177B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR20010078267A (ko) | 2001-08-20 |
| KR100386177B1 (ko) | 2003-06-02 |
| JP2001223528A (ja) | 2001-08-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR960003560B1 (ko) | 전압제어 발진회로 | |
| JPH07154139A (ja) | 発振器 | |
| US6163222A (en) | Buffer amplifier with frequency selective mechanism | |
| JP3742269B2 (ja) | 発振装置 | |
| KR100449647B1 (ko) | 텔레비전튜너 | |
| JP2001060826A (ja) | ２バンド発振装置 | |
| JP3806617B2 (ja) | テレビジョンチューナ | |
| JP2005057725A (ja) | 高周波発振器 | |
| KR100990013B1 (ko) | 고주파 발진기 및 전자기기 | |
| JPH11168324A (ja) | 電圧制御発振器 | |
| JP3174088B2 (ja) | チューナの範囲切換用回路装置 | |
| JP3617377B2 (ja) | 入力切替型増幅器及びそれを用いた周波数切替型発振器 | |
| US5936480A (en) | Selective loading for sideband noise ratio reduction of a voltage controlled oscillator | |
| JP2001127544A (ja) | ２バンド発振装置 | |
| JPH10126215A (ja) | 可変減衰装置 | |
| JP2001111342A (ja) | ２バンド発振器 | |
| JPH09252218A (ja) | 間欠動作型発振器 | |
| JP3883359B2 (ja) | 発振器 | |
| JP2001345638A (ja) | ３バンド切替型発振器 | |
| JP2006005558A (ja) | 高周波発振器 | |
| JP2001284964A (ja) | 発振器 | |
| JP2943333B2 (ja) | 自己発振周波数変換器 | |
| JP3955460B2 (ja) | ２バンド発振器 | |
| JP3601477B2 (ja) | 発振器およびそれを用いた電子装置 | |
| EP1051802A1 (en) | If amplifier in a mixer oscillator with symmetrical and asymmetrical output mode |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050630 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050726 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20050817 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050908 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20051018 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20051110 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091118 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |