JP3955460B2 - 2バンド発振器 - Google Patents

2バンド発振器 Download PDF

Info

Publication number
JP3955460B2
JP3955460B2 JP2001353761A JP2001353761A JP3955460B2 JP 3955460 B2 JP3955460 B2 JP 3955460B2 JP 2001353761 A JP2001353761 A JP 2001353761A JP 2001353761 A JP2001353761 A JP 2001353761A JP 3955460 B2 JP3955460 B2 JP 3955460B2
Authority
JP
Japan
Prior art keywords
frequency band
controlled oscillator
voltage controlled
transistor
base
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2001353761A
Other languages
English (en)
Other versions
JP2003152446A (ja
Inventor
謙 三浦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Alps Alpine Co Ltd
Original Assignee
Alps Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Alps Electric Co Ltd filed Critical Alps Electric Co Ltd
Priority to JP2001353761A priority Critical patent/JP3955460B2/ja
Publication of JP2003152446A publication Critical patent/JP2003152446A/ja
Application granted granted Critical
Publication of JP3955460B2 publication Critical patent/JP3955460B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)

Description

【0001】
【発明の属する技術分野】
この発明は、例えば方式の異なる二つのシステムに共用される携帯電話機の送受信回路に組み込まれる2バンド発振器に関する。
【0002】
【従来の技術】
従来の2バンド発振器を図4によって説明すると、先ず、第一の電圧制御発振器21はほぼ1GHz付近の第一の周波数帯F1で発振し、第一の発振トランジスタ21aのコレクタは高周波的に接地されると共に、緩衝増幅器23における増幅トランジスタ23aのエミッタに接続される。第一の発振トランジスタ21aのエミッタはエミッタバイアス抵抗21bによって接地され、ベースとエミッタとの間、エミッタとグランドとの間にそれぞれ帰還コンデンサ21c、21dが接続される。
【0003】
さらに、ベースは直列接続されたベースバイアス抵抗21e、21fの接続点に接続されると共に、第一の共振回路21gによって接地される。第一の共振回路21gには発振周波数を変えるための制御電圧Vtが印加される。また、ベースバイアス抵抗の一方21fは接地され、他方21eは第一のバイアス切替トランジスタ21hのコレクタに接続され、そのエミッタは増幅トランジスタ23aのベースに接続される。第一のバイアス切替トランジスタ21hはベースに入力される切替信号によってオン又はオフに切り替えられる。そして、第一の発振トランジスタ21aのエミッタが第一の結合コンデンサ21iによって増幅トランジスタ23aのベースに接続される。
【0004】
第二の電圧制御発振器22はほぼ2GHz付近の第二の周波数帯F2で発振し、第二の発振トランジスタ22aのコレクタは高周波的に接地されると共に、緩衝増幅器23における増幅トランジスタ23aのエミッタに接続される。第二の発振トランジスタ2aのエミッタはエミッタバイアス抵抗22bによって接地され、ベースとエミッタとの間、エミッタとグランドとの間にそれぞれ帰還コンデンサ22c、22dが接続される。
【0005】
さらに、ベースは直列接続されたベースバイアス抵抗22e、22fの接続点に接続されると共に、第二の共振回路22gによって接地される。第二の共振回路22gには発振周波数を変えるための制御電圧Vtが印加される。また、ベースバイアス抵抗の一方22fは接地され、他方22eは第二のバイアス切替トランジスタ22hのコレクタに接続され、そのエミッタは増幅トランジスタ23aのベースに接続される。
第二のバイアス切替トランジスタ22hはベースに入力される切替信号によってオン又はオフに切り替えられる。そして、第二の発振トランジスタ22aのエミッタが第二の結合コンデンサ22iによって増幅トランジスタ23aのベースに接続される。
【0006】
増幅トランジスタ23aのコレクタにはストリップライン23bを介して電源Bから電圧が印加される。また、ベースはバイアス抵抗23cを介して電源Bに接続される。ストリップライン23bは2GHzに対する波長のほぼ1/4の長さを有する。従って、その2倍の周波数帯2F2(ほぼ4GHz)に対しては1/2波長となり、増幅トランジスタ23aのコレクタから電源側をみたインピーダンスが低くなるので、緩衝増幅器23は図5に示すように2F2で減衰する利得特性となる。
【0007】
以上の構成において、第一のバイアス切替トランジスタ21hと第二のバイアス切替トランジスタ22hとはオン/オフ動作が逆となっているので、第一のバイアス切替トランジスタ21hがオンのときは第二のバイアス切替トランジスタ22hがオフとなる。すると、第二の電圧制御発振器22は動作せず、第一の電圧制御発振器21が動作して第一の周波数帯F1で発振する。第一の発振トランジスタ21aのエミッタに現れた発振信号は第一の結合コンデンサ21iを介して増幅トランジスタ23aのベースに入力される。増幅された発振信号はコレクタから出力される。
【0008】
同様に、第一のバイアス切替トランジスタ21hがオフのときは第二のバイアス切替トランジスタ22hがオンとなる。すると、第一の電圧制御発振器21は動作せず、第二の電圧制御発振器22が動作して第二の周波数帯F2で発振する。第二の発振トランジスタ22aのエミッタに現れた発振信号は第二の結合コンデンサ22iを介して増幅トランジスタ23aのベースに入力される。増幅された発振信号はコレクタから出力される。
【0009】
【発明が解決しようとする課題】
第一及び第二の電圧制御発振器は基本波である発振信号の他に多数の高調波を出力する。これら高調波の中では2倍高調波のレベルが他に比較して大きい。この2倍高調波は第二の電圧制御発振器が動作する場合は緩衝増幅器によって減衰されるので、発振信号の供給先である混合器等において妨害となることはない。
しかし、第一の電圧制御発振器が動作する場合は、その2倍高調波が丁度第二の電圧制御発振器の発振周波数帯となるので、減衰することなく増幅トランジスタのコレクタから出力される。このため、混合器等に妨害を与える。
【0010】
そこで、本発明では二つの電圧制御発振器から出力されるいずれの2倍高調波も緩衝増幅器から出力される時点でレベルを下げることを目的とする。
【0011】
【課題を解決するための手段】
上記課題を解決する手段として、本発明では第一の周波数帯で発振する第一の電圧制御発振器と、前記第一の周波数帯よりも高い第二の周波数帯で発振する第二の電圧制御発振器と、前記第一の電圧制御発振器から出力される発振信号又は前記第二の電圧制御発振器から出力される発振信号を択一的に増幅すると共に、前記第二の周波数帯のほぼ2倍の周波数帯で利得が減衰する特性を有する緩衝増幅器とを備え、前記第一の電圧制御発振器の出力端と前記緩衝増幅器の入力端との間には前記第一の電圧制御発振器の発振信号を前記緩衝増幅器に入力する結合回路と、トラップ手段とを介挿し、前記トラップ手段を前記第一の周波数帯の波長のほぼ1/4の長さのストリップラインによって構成し、前記ストリップラインの一端を接地すると共に他端を前記結合回路に接続し、前記トラップ手段によって前記第一の周波数帯のほぼ2倍の周波数帯を減衰させ、前記結合回路は、一端が前記第一の電圧制御発振器の出力端に接続された結合コンデンサと、一端が前記緩衝増幅器の入力端に接続された結合抵抗との直列接続回路からなり、前記ストリップラインの他端を前記結合コンデンサと前記結合抵抗との接続点に接続した。
【0014】
また、前記第一の周波数帯をほぼ1GHzとし、前記第二の周波数帯をほぼ2GHzとした。
【0015】
【発明の実施の形態】
以下図面に従って本発明の2バンド発振器を説明する。先ず図1において、第一の電圧制御発振器1はほぼ1GHz付近の第一の周波数帯F1で発振する。この周波数帯はAMPS方式の携帯電話システムで使用される。NPN型の第一の発振トランジスタ1aのコレクタは高周波的に接地されると共に、緩衝増幅器3におけるNPN型の増幅トランジスタ3aのエミッタに接続される。第一の発振トランジスタ1aのエミッタはエミッタバイアス抵抗1bによって接地され、ベースとエミッタとの間、エミッタとグランドとの間にそれぞれ帰還コンデンサ1c、1dが接続される。
【0016】
さらに、ベースは直列接続されたベースバイアス抵抗1e、1fの接続点に接続されると共に、第一の共振回路1gによって接地される。第一の共振回路1gは内部にバラクタダイオード(図示せず)を有し、そのカソードには発振周波数を変えるための制御電圧Vtが印加される。また、一方のベースバイアス抵抗1fは接地され、他方のベースバイアス抵抗1eはPNP型の第一のバイアス切替トランジスタ1hのコレクタに接続され、そのエミッタは増幅トランジスタ3aのベースに接続される。第一のバイアス切替トランジスタ1hはベースに入力される切替信号によってオン又はオフに切り替えられる。
【0017】
第一の発振トランジスタ1aのエミッタは第一の電圧制御発振器1の出力端となり、増幅トランジスタ3aのベースは緩衝増幅器3の入力端となる。そして、第一の発振トランジスタ1aのエミッタと増幅トランジスタ3aのベースとが第一の結合回路1iによって接続される。第一の結合回路1iは結合コンデンサCと結合抵抗Rとの直列接続回路からなり、コンデンサCが第一の発振トランジスタ1aのエミッタ側、抵抗Rが増幅トランジスタ3aのベース側に接続される。
【0018】
また、結合コンデンサCと結合抵抗Rとの接続点とグランドとの間にはトラップ手段であるストリップライン1jが設けられ、その一端が接地され他端は上記接続点に高周波的に接続される。ストリップライン1jは第一の周波数帯F1に対する波長のほぼ1/4の長さを有している。
従って、第一の発振トランジスタ1aのエミッタと増幅トランジスタ3aのベースとの間に介挿された結合回路1iとストリップライン1jとによる伝送特性は、図2に示すように第一の周波数帯F1のほぼ2倍である第二の周波数帯域F2付近で減衰する。
【0019】
第二の電圧制御発振器2はほぼ2GHz付近の第二の周波数帯F2で発振する。この周波数は第一の周波数帯F1のほぼ2倍となっており、PCS方式の携帯電話システムに使用される。NPN型の第二の発振トランジスタ2aのコレクタは高周波的に接地されると共に、緩衝増幅器3における増幅トランジスタ3aのエミッタに接続される。第二の発振トランジスタ2aのエミッタはエミッタバイアス抵抗2bによって接地され、ベースとエミッタとの間、エミッタとグランドとの間にそれぞれ帰還コンデンサ2c、2dが接続される。
【0020】
さらに、ベースは直列接続されたベースバイアス抵抗2e、2fの接続点に接続されると共に、第二の共振回路2gによって接地される。第二の共振回路2gは内部にバラクタダイオード(図示せず)を有し、そのカソードには発振周波数を変えるための制御電圧Vtが印加される。また、一方のベースバイアス抵抗2fは接地され、他方のベースバイアス抵抗2eはPNP型の第二のバイアス切替トランジスタ2hのコレクタに接続され、そのエミッタは増幅トランジスタ3aのベースに接続される。
第二のバイアス切替トランジスタ2hはベースに入力される切替信号によってオン又はオフに切り替えられるが、第一のバイアス切替トランジスタ1hのオン又はオフの切替とは逆となる。
そして、第二の発振トランジスタ2aのエミッタが第二の電圧制御発振器2の出力端となり、第二の結合回路である結合コンデンサ2iによって増幅トランジスタ3aのベースに接続される。
【0021】
増幅トランジスタ3aのコレクタにはストリップライン3bを介して電源Bから電圧が印加される。また、ベースはベースバイアス抵抗3cを介して電源Bに接続される。ストリップライン3bは第二の周波数帯F2に対する波長のほぼ1/4の長さを有する。従って、その2倍の周波数帯2F2(ほぼ4GHz)に対しては1/2波長となり、増幅トランジスタ3aのコレクタから電源側をみたインピーダンスは低くなるので、緩衝増幅器3は図3に示すように4GHz付近で減衰する利得特性となる。
【0022】
以上の構成において、前述したように、第一のバイアス切替トランジスタ1hと第二のバイアス切替トランジスタ2hとはオン/オフ動作が逆となっているので、第一のバイアス切替トランジスタ1hがオンのときは第二のバイアス切替トランジスタ2hがオフとなる。すると、第二の電圧制御発振器2は動作せず、第一の電圧制御発振器1が動作して第一の周波数帯F1で発振する。第一の発振トランジスタ1aのエミッタに現れた発振信号は第一の結合回路1iを介して増幅トランジスタ3aのベースに入力される。
【0023】
このとき、高調波も入力されるが、2倍の高調波2F1(≒F2)に対してはストリップライン1jによって減衰されるので、緩衝増幅器3から出力される基本波の発振信号に対して2倍高調波のレベルは極めて低くなる。
【0024】
同様に、第一のバイアス切替トランジスタ1hがオフのときは第二のバイアス切替トランジスタ2hがオンとなる。すると、第一の電圧制御発振器1は動作せず、第二の電圧制御発振器2が動作して第二の周波数帯F2で発振する。第二の発振トランジスタ2aのエミッタに現れた発振信号は結合コンデンサ2iを介して増幅トランジスタ3aのベースに入力される。
【0025】
このとき、高調波も入力されるが、2倍の高調波2F2に対しては増幅トランジスタ3aに給電するストリップライン3bによって減衰されるので、緩衝増幅器3から出力される基本波の発振信号に対して2倍高調波のレベルは極めて低くなる。
なお、第一の電圧制御発振器1に設けられたストリップライン1jは第二の周波数帯に対してはインピーダンスが低くなるが、ストリップライン1jと増幅トランジスタ3aのベースとの間には結合抵抗Rが介挿されているので互いの干渉がなくなり、第二の周波数帯の発振信号は減衰することなく増幅トランジスタ3aのベースに入力される。結合抵抗Rの抵抗値を大きくするほど干渉を避ける効果があるが、第一の電圧制御発振器1から出力される第一の周波数帯F1の入力を妨げるので、互いの関係によって最適な抵抗値を選べばよい。通常は10オーム程度がよい。
【0026】
【発明の効果】
以上説明したように、本発明では、第一の周波数帯で発振する第一の電圧制御発振器と、第一の周波数帯よりも高い第二の周波数帯で発振する第二の電圧制御発振器と、第一の電圧制御発振器から出力される発振信号又は第二の電圧制御発振器から出力される発振信号を択一的に増幅すると共に、第二の周波数帯のほぼ2倍の周波数帯で利得が減衰する特性を有する緩衝増幅器とを備え、第一の電圧制御発振器の出力端と緩衝増幅器の入力端との間には第一の電圧制御発振器の発振信号を緩衝増幅器に入力する結合回路と、トラップ手段とを介挿し、トラップ手段によって第一の周波数帯のほぼ2倍の周波数帯を減衰したので、第一の電圧制御発振器から出力された発振信号の2倍高調波はトラップ手段によって減衰されて緩衝増幅に入力される。従って、緩衝増幅器から出力される2倍高調波のレベルは下がる。また、第二の電圧制御発振器から出力された発振信号の2倍高調波は感想増幅器によって減衰される。
【0027】
また、トラップ手段を第一の周波数帯の波長のほぼ1/4の長さのストリップラインによって構成し、ストリップラインの一端を接地すると共に他端を前記結合回路に接続したので、トラップ手段は簡単になる。
【0028】
また、結合回路は一端が第一の電圧制御発振器の出力端に接続れた結合コンデンサと、一端が緩衝増幅器の入力端に接続された結合抵抗との直列接続回路からなり、ストリップラインの他端を結合コンデンサと結合抵抗との接続点に接続したので、ストリップラインと緩衝増幅器の入力端との間に結合抵抗が接続されることになり、第二の電圧制御発振器の発振信号はストリップラインによって減衰することなく緩衝増幅器に入力される。
【0029】
また、第一の周波数帯をほぼ1GHzとし、第二の周波数帯をほぼ2GHzとしたので、米国のAMPS方式とPCS方式とに共用される携帯電話機の送受信器に適用出来る。
【図面の簡単な説明】
【図1】本発明の2バンド発振器の構成を示す回路図である。
【図2】本発明の2バンド発振器におけるトラップ手段の伝送特性図である。
【図3】本発明の2バンド発振器における緩衝増幅器の利得特性図である。
【図4】従来の2バンド発振器の構成を示す回路図である。
【図5】従来の2バンド発振器における緩衝増幅器の利得特性図である。
【符号の説明】
1 第一の電圧制御発振器
1a 第一の発振トランジスタ
1b エミッタバイアス抵抗
1c、d 帰還コンデンサ
1e、1f ベースバイアス抵抗
1g 第一の共振回路
1h 第一のバイアス切替トランジスタ
1i 第一の結合回路
1j ストリップライン(トラップ手段)
R 結合抵抗
C 結合コンデンサ
2 第二の電圧制御発振器
2a 第一の発振トランジスタ
2b エミッタバイアス抵抗
2c、2d 帰還コンデンサ
2e、2f ベースバイアス抵抗
2g 第二の共振回路
2h 第二のバイアス切替トランジスタ
2i 結合コンデンサ
3 緩衝増幅器
3a 増幅トランジスタ
3b ストリップライン
3c ベースバイアス抵抗

Claims (2)

  1. 第一の周波数帯で発振する第一の電圧制御発振器と、前記第一の周波数帯よりも高い第二の周波数帯で発振する第二の電圧制御発振器と、前記第一の電圧制御発振器から出力される発振信号又は前記第二の電圧制御発振器から出力される発振信号を択一的に増幅すると共に、前記第二の周波数帯のほぼ2倍の周波数帯で利得が減衰する特性を有する緩衝増幅器とを備え、
    前記第一の電圧制御発振器の出力端と前記緩衝増幅器の入力端との間には前記第一の電圧制御発振器の発振信号を前記緩衝増幅器に入力する結合回路と、トラップ手段とを介挿し、前記トラップ手段を前記第一の周波数帯の波長のほぼ1/4の長さのストリップラインによって構成し、前記ストリップラインの一端を接地すると共に他端を前記結合回路に接続し、前記トラップ手段によって前記第一の周波数帯のほぼ2倍の周波数帯を減衰させ、
    前記結合回路は、一端が前記第一の電圧制御発振器の出力端に接続された結合コンデンサと、一端が前記緩衝増幅器の入力端に接続された結合抵抗との直列接続回路からなり、前記ストリップラインの他端を前記結合コンデンサと前記結合抵抗との接続点に接続したことを特徴とする2バンド発振器。
  2. 前記第一の周波数帯をほぼ1GHzとし、前記第二の周波数帯をほぼ2GHzとしたことを特徴とする請求項1記載の2バンド発振器。
JP2001353761A 2001-11-19 2001-11-19 2バンド発振器 Expired - Fee Related JP3955460B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001353761A JP3955460B2 (ja) 2001-11-19 2001-11-19 2バンド発振器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001353761A JP3955460B2 (ja) 2001-11-19 2001-11-19 2バンド発振器

Publications (2)

Publication Number Publication Date
JP2003152446A JP2003152446A (ja) 2003-05-23
JP3955460B2 true JP3955460B2 (ja) 2007-08-08

Family

ID=19165720

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001353761A Expired - Fee Related JP3955460B2 (ja) 2001-11-19 2001-11-19 2バンド発振器

Country Status (1)

Country Link
JP (1) JP3955460B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4626653B2 (ja) 2006-03-16 2011-02-09 株式会社村田製作所 高周波発振器および電子機器

Also Published As

Publication number Publication date
JP2003152446A (ja) 2003-05-23

Similar Documents

Publication Publication Date Title
EP0803972B1 (en) Dual band oscillator circuit
US6681103B1 (en) On-chip image reject filter
JPH0677749A (ja) 高周波増幅器の安定化回路
JPH09130294A (ja) 送受信スイッチ
US5960334A (en) Amplifier and portable telephone apparatus using the same
US6163222A (en) Buffer amplifier with frequency selective mechanism
US5564100A (en) Frequency modulator having a modulation varactor coupled to output of a VCO
JP3955460B2 (ja) 2バンド発振器
JPH09294018A (ja) 高周波二帯域発振回路
US6292063B1 (en) Oscillating apparatus including two-band resonance circuit
JPH0964601A (ja) 高周波回路
EP1079512B1 (en) Two-band oscillating device
KR20020033519A (ko) 전압 제어 발진기 및 그를 이용한 통신 장치
US5512862A (en) Oscillator with improved sideband noise
EP1154559B1 (en) Oscillator
JP2001111342A (ja) 2バンド発振器
JP2911919B2 (ja) 高周波増幅回路
JPH104315A (ja) 高周波発振回路
JPS5827570Y2 (ja) テレビジヨン受像機用チユ−ナ
JP3653430B2 (ja) 2バンド発振装置
KR0149760B1 (ko) 디지탈 무선장치의 기울기 보상회로
JPH0129875Y2 (ja)
KR100541097B1 (ko) 레벨 조정 기능을 갖는 전압제어발진기
JP3742269B2 (ja) 発振装置
KR19980037990U (ko) 900MHz 무선전화기 RF 모듈의 송신회로

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040519

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060308

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060912

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20061003

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061108

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070417

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070502

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees