JP3883359B2 - 発振器 - Google Patents
発振器 Download PDFInfo
- Publication number
- JP3883359B2 JP3883359B2 JP2000101341A JP2000101341A JP3883359B2 JP 3883359 B2 JP3883359 B2 JP 3883359B2 JP 2000101341 A JP2000101341 A JP 2000101341A JP 2000101341 A JP2000101341 A JP 2000101341A JP 3883359 B2 JP3883359 B2 JP 3883359B2
- Authority
- JP
- Japan
- Prior art keywords
- oscillation
- transistor
- emitter
- circuit
- base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、発振信号を出力する発振回路と発振信号を増幅するための増幅回路とからなる発振器に関する。
【０００２】
【従来の技術】
従来の発振器を図５に示す。発振回路３１はコレクタ接地型の発振回路を構成し、発振トランジスタ３２のコレクタにはチョークインダクタ３３を介して電源電圧Ｖｂが印加され、エミッタは抵抗３４によってグランドに接続される。また、コレクタはバイパスコンデンサ３５によって高周波的に接地される。ベースにはバイアス抵抗３６、３７によってバイアス電圧が印加される。
さらに、ベースとエミッタ間及びエミッタとグランド間にはそれぞれ帰還コンデンサ３８、３９が接続される。
【０００３】
そして、発振トランジスタ３２のベースとグランドとの間に発振周波数を決めるための共振回路４０が接続される。共振回路４０は一端が接地されたマイクロストリップライン４０ａ、アノードが接地されたバラクタダイオード４０ｂ等を有し、バラクタダイオード４０ｂのカソードにはチョークインダクタ４１を介して制御電圧Ｖｔが印加される。この制御電圧を変えることによって発振周波数が変わる。発振信号は発振トランジスタ３２のエミッタから出力される。
【０００４】
増幅回路５１はエミッタ接地型の増幅回路を構成し、増幅トランジスタ５２のコレクタにはチョークインダクタ５３を介して電源電圧が印加され、エミッタは抵抗５４とバイパスコンデンサ５５との並列回路によってグランドに接続される。また、ベースにはバイアス抵抗５６、５７によってバイアス電圧が印加される。
コレクタとグランドとの間に接続されるコンデンサ５８はチョークインダクタと並列共振回路を構成する。
【０００５】
そして、発振トランジスタ３２のエミッタから出力される発振信号が結合コンデンサ５９を介して増幅トランジスタ５２のベースに入力される。発振信号は増幅トランジスタ５２のコレクタから出力される。コレクタに接続されているチョークインダクタ５３とコンデンサ５８とによる共振周波数は発振信号の周波数にほぼ一致させているので、発振信号を効率よく出力することが出来る。
【０００６】
【発明が解決しようとする課題】
以上の構成では、発振トランジスタ３１と増幅トランジスタ５１との各ベースとエミッタにそれぞれに独立してバイアス電圧を印加するため、多数の抵抗（６個）を使用している。このため、部品費の削減と小型化を阻害していた。
【０００７】
また、この問題を解決手段として、発振トランジスタと増幅トランジスタとを電源に対してカスケード接続し、バイアス回路を簡約する構成が知られているが、この構成では各トランジスタのこれくた、エミッタ間に印加される電圧の低下をきたし発振信号のＣ／Ｎが低下するという問題があった。
【０００８】
そこで、本発明の発振器は、発振トランジスタと増幅トランジスタの各ベースにバイアス電圧を印加するための回路を簡素化して部品点数を削減することを目的とする。
【０００９】
【課題を解決するための手段】
上記課題の解決のため、本発明による発振器では、発振トランジスタを有する発振回路と、増幅トランジスタを有するとともに、前記発振回路から出力される発振信号を増幅する増幅回路とを備え、前記発振トランジスタは、そのコレクタと基準電位点との間に発振周波数を設定する共振回路が接続され、前記発振トランジスタ及び前記増幅トランジスタは、それらのベース及びエミッタがそれぞれ共通接続され、共通接続したベースに同一のベースバイアス電圧を印加して前記発振トランジスタ及び前記増幅トランジスタをそれぞれベース接地型式で動作させるとともに、共通接続したエミッタと基準電位点との間に抵抗を接続し、前記発振トランジスタのエミッタから出力される発振信号を前記増幅トランジスタのエミッタに直接供給するようにした。
【００１５】
【発明の実施の形態】
本発明による実施の形態を図１を用いて説明する。図１において、発振回路１はベース接地型の発振回路を構成し、発振トランジスタ２のベースはバイパスコンデンサ３によって高周波的に接地される。コレクタにはチョークインダクタ４を介して電源電圧Ｖｂが印加され、エミッタは抵抗５によってクランドに接続される。また、ベースには電源電圧Ｖｂをバイアス抵抗６、７によって分圧した電圧がバイアス電圧として印加される。
さらに、コレクタとエミッタ間及びエミッタとグランド間にはそれぞれ帰還コンデンサ８、９が接続される。
【００１６】
そして、発振トランジスタ２のコレクタとグランドとの間に発振周波数を決めるための共振回路１０が接続される。共振回路１０は一端が接地されたマイクロストリップライン１０ａ、アノードが接地されたバラクタダイオード１０ｂ等を有し、バラクタダイオード１０ｂのカソードにはチョークインダクタ１１を介して制御電圧Ｖｔが印加される。この制御電圧を変えることによって発振周波数が変わる。発振信号は発振トランジスタ２のエミッタから出力される。
【００１７】
増幅回路２１はエミッタ接地型の増幅回路を構成し、増幅トランジスタ２２のベースは発振トランジスタ２のベースに直接接続される。また、エミッタも発振トランジスタ２のエミッタに直接接続される。そして、コレクタにはチョークインダクタ２３を介して電源電圧が印加され、コレクタとグランドとの間にコンデンサ２４が接続される。コンデンサ２４はチョークインダクタ２３とともに並列共振回路を構成し、その共振周波数は発振信号の周波数にほぼ一致させている。
【００１８】
この結果、発振トランジスタ２１のベースと増幅トランジスタ２２のベースとにはバイアス抵抗６、７によって共通のバイアス電圧が印加され、また、各エミッタは共通の抵抗５によってグランドに接続される。そして、発振トランジスタ２のエミッタから出力される発振信号が直接増幅トランジスタ２２のエミッタに入力される。発振信号は増幅トランジスタ２２のコレクタから出力される。コレクタに接続されているチョークインダクタ２３とコンデンサ２４とによる共振周波数は発振信号の周波数にほぼ一致させているので、発振信号を効率よく出力することが出来る。
【００１９】
上記の構成では、発振トランジスタ２と増幅トランジスタ２２との各ベース、エミッタに対して共通のバイアス電圧が印加され、しかも、発振信号を増幅トランジスタ２２に入力するための結合コンデンサ等も省略できるので、使用する部品点数を大幅に削減できる。
【００２０】
上記実施の形態においては、発振トランジスタ２のコレクタ電流と増幅トランジスタ２２のコレクタ電流とはそれぞれのトランジスタの電流増幅率に依存して決定されるので、各トランジスタ２、２２のコレクタ電流を自由に変更することが出来ない。そこで、図２に示すような構成手段、すなわち、発振トランジスタ２のエミッタと増幅トランジスタ２２のエミッタとを結合コンデンサ２５によって接続し、さらに、増幅トランジスタ２２のエミッタを抵抗２６によってグランドに接続した発振器が考えられる。しかし、この構成手段は、ベースに共通のバイアス電圧を印加するようにしているので、ある程度の部品点数の削減は可能であるが、上記実施の形態の発振器に比べると、結合コンデンサ２５と抵抗２６という余分な部品が必要になるので、上記実施の形態の発振器の部品点数の削減効果には及ばない。
【００２１】
また、図３及び図４は、上記実施の形態の発振器の構成を一部変更したものであって、上記実施の形態の発振器との比較のために挙げたものであり、図２に図示の発振器と同様に、上記実施の形態の発振器の部品点数の削減効果には及ばないものである。
図３に示す構成は発振回路１の発振トランジスタ２をコレクタ接地型、増幅回路２１の増幅トランジスタ２２をエミッタ接地型としたものである。従って、共振回路１０は発振トランジスタ２のベースに接続される。また、発振トランジスタ２のコレクタはバイパスコンデンサ１２によって高周波的に接地され、増幅トランジスタ２２のエミッタはバイパスコンデンサ２７によって高周波的に接地される。さらに、帰還コンデンサ８は発振トランジスタ２のエミッタとグランドとの間に接続され、帰還コンデンサ９はベースとエミッタとの間に接続される。そして、発振トランジスタ２のベースと増幅トランジスタ２２のベースとがインダクタンス素子２８によって互いに接続される。インダクタンス素子２８は結合用のもあって、発振信号はインダクタンス素子２８を介して発振トランジスタ２のベースから増幅トランジスタ２２のベースに入力される。
【００２２】
図３の構成では、インダクタンス素子２８の値を適宜に設定すれば、高調波を減衰した状態で増幅トランジスタ２２のベースに発振信号を入力することが出来る。
【００２３】
図４に示す構成は発振トランジスタ２のエミッタから発振信号を出力して増幅トランジスタ２２のベースに入力するものである。そのために、発振トランジスタ２のエミッタと増幅トランジスタ２２のべーとを結合コンデンサ２９によって互いに接続している。この場合は、発振トランジスタ２のベースと増幅トランジスタ２２のベースとの間を高周波的に互いに絶縁する必要があるので、インダクタンス素子２８がチョークインダクタとしての機能を果たすように、そのインダクタンス値を大きくする。
【００２４】
【発明の効果】
以上のように、本発明の発振器では、発振トランジスタを有する発振回路と、増幅トランジスタを有すると共に、発振回路から出力される発振信号を増幅する増幅回路とを備え、発振トランジスタのベースと増幅トランジスタのベースとに共通のバイアス電圧を印加したので、各ベースにバイアス電圧を印加するための回路を共通化することができ、部品点数及び部品費の削減と小型化が図れる。
【００２５】
また、発振トランジスタのベースと増幅トランジスタのベースとを高周波的に接地したので、接地するためのコンデンサを共通化できる。従って、ベース接地型の発振回路とベース接地型の増幅回路とを組み合わせることで、一層、部品点数及び部品費の削減と小型化が図れる。
【００２６】
また、発振トランジスタのエミッタと増幅トランジスタのエミッタとを互いに直接接続し、各エミッタを共通の抵抗を介して接地したので、部品点数はさらに少なくすることが出来る。
【図面の簡単な説明】
【図１】 本発明の発振器の実施の形態に係る構成を示す回路図である。
【図２】 図１に図示の発振器と比較する一つの発振器の構成を示す回路図である。
【図３】 図１に図示の発振器と比較する他の一つの発振器の構成を示す回路図である。
【図４】 図１に図示の発振器と比較するさらに他の一つの発振器の構成を示す回路図である。
【図５】 従来の発振器の構成を示す回路図である。
【符号の説明】
１ 発振回路
２ 発振トランジスタ
３ バイパスコンデンサ
４ チョークインダクタ
５ 抵抗
６、７ バイアス抵抗
８、９ 帰還コンデンサ
１０ 共振回路
１１ チョークインダクタ
１２ バイパスコンデンサ
２１ 増幅回路
２２ 増幅トランジスタ
２３ チョークインダクタ
２４ コンデンサ
２５ 結合コンデンサ
２６ 抵抗
２７ バイパスコンデンサ
２８ インダクタンス素子
２９ 結合コンデンサ
【発明の属する技術分野】
本発明は、発振信号を出力する発振回路と発振信号を増幅するための増幅回路とからなる発振器に関する。
【０００２】
【従来の技術】
従来の発振器を図５に示す。発振回路３１はコレクタ接地型の発振回路を構成し、発振トランジスタ３２のコレクタにはチョークインダクタ３３を介して電源電圧Ｖｂが印加され、エミッタは抵抗３４によってグランドに接続される。また、コレクタはバイパスコンデンサ３５によって高周波的に接地される。ベースにはバイアス抵抗３６、３７によってバイアス電圧が印加される。
さらに、ベースとエミッタ間及びエミッタとグランド間にはそれぞれ帰還コンデンサ３８、３９が接続される。
【０００３】
そして、発振トランジスタ３２のベースとグランドとの間に発振周波数を決めるための共振回路４０が接続される。共振回路４０は一端が接地されたマイクロストリップライン４０ａ、アノードが接地されたバラクタダイオード４０ｂ等を有し、バラクタダイオード４０ｂのカソードにはチョークインダクタ４１を介して制御電圧Ｖｔが印加される。この制御電圧を変えることによって発振周波数が変わる。発振信号は発振トランジスタ３２のエミッタから出力される。
【０００４】
増幅回路５１はエミッタ接地型の増幅回路を構成し、増幅トランジスタ５２のコレクタにはチョークインダクタ５３を介して電源電圧が印加され、エミッタは抵抗５４とバイパスコンデンサ５５との並列回路によってグランドに接続される。また、ベースにはバイアス抵抗５６、５７によってバイアス電圧が印加される。
コレクタとグランドとの間に接続されるコンデンサ５８はチョークインダクタと並列共振回路を構成する。
【０００５】
そして、発振トランジスタ３２のエミッタから出力される発振信号が結合コンデンサ５９を介して増幅トランジスタ５２のベースに入力される。発振信号は増幅トランジスタ５２のコレクタから出力される。コレクタに接続されているチョークインダクタ５３とコンデンサ５８とによる共振周波数は発振信号の周波数にほぼ一致させているので、発振信号を効率よく出力することが出来る。
【０００６】
【発明が解決しようとする課題】
以上の構成では、発振トランジスタ３１と増幅トランジスタ５１との各ベースとエミッタにそれぞれに独立してバイアス電圧を印加するため、多数の抵抗（６個）を使用している。このため、部品費の削減と小型化を阻害していた。
【０００７】
また、この問題を解決手段として、発振トランジスタと増幅トランジスタとを電源に対してカスケード接続し、バイアス回路を簡約する構成が知られているが、この構成では各トランジスタのこれくた、エミッタ間に印加される電圧の低下をきたし発振信号のＣ／Ｎが低下するという問題があった。
【０００８】
そこで、本発明の発振器は、発振トランジスタと増幅トランジスタの各ベースにバイアス電圧を印加するための回路を簡素化して部品点数を削減することを目的とする。
【０００９】
【課題を解決するための手段】
上記課題の解決のため、本発明による発振器では、発振トランジスタを有する発振回路と、増幅トランジスタを有するとともに、前記発振回路から出力される発振信号を増幅する増幅回路とを備え、前記発振トランジスタは、そのコレクタと基準電位点との間に発振周波数を設定する共振回路が接続され、前記発振トランジスタ及び前記増幅トランジスタは、それらのベース及びエミッタがそれぞれ共通接続され、共通接続したベースに同一のベースバイアス電圧を印加して前記発振トランジスタ及び前記増幅トランジスタをそれぞれベース接地型式で動作させるとともに、共通接続したエミッタと基準電位点との間に抵抗を接続し、前記発振トランジスタのエミッタから出力される発振信号を前記増幅トランジスタのエミッタに直接供給するようにした。
【００１５】
【発明の実施の形態】
本発明による実施の形態を図１を用いて説明する。図１において、発振回路１はベース接地型の発振回路を構成し、発振トランジスタ２のベースはバイパスコンデンサ３によって高周波的に接地される。コレクタにはチョークインダクタ４を介して電源電圧Ｖｂが印加され、エミッタは抵抗５によってクランドに接続される。また、ベースには電源電圧Ｖｂをバイアス抵抗６、７によって分圧した電圧がバイアス電圧として印加される。
さらに、コレクタとエミッタ間及びエミッタとグランド間にはそれぞれ帰還コンデンサ８、９が接続される。
【００１６】
そして、発振トランジスタ２のコレクタとグランドとの間に発振周波数を決めるための共振回路１０が接続される。共振回路１０は一端が接地されたマイクロストリップライン１０ａ、アノードが接地されたバラクタダイオード１０ｂ等を有し、バラクタダイオード１０ｂのカソードにはチョークインダクタ１１を介して制御電圧Ｖｔが印加される。この制御電圧を変えることによって発振周波数が変わる。発振信号は発振トランジスタ２のエミッタから出力される。
【００１７】
増幅回路２１はエミッタ接地型の増幅回路を構成し、増幅トランジスタ２２のベースは発振トランジスタ２のベースに直接接続される。また、エミッタも発振トランジスタ２のエミッタに直接接続される。そして、コレクタにはチョークインダクタ２３を介して電源電圧が印加され、コレクタとグランドとの間にコンデンサ２４が接続される。コンデンサ２４はチョークインダクタ２３とともに並列共振回路を構成し、その共振周波数は発振信号の周波数にほぼ一致させている。
【００１８】
この結果、発振トランジスタ２１のベースと増幅トランジスタ２２のベースとにはバイアス抵抗６、７によって共通のバイアス電圧が印加され、また、各エミッタは共通の抵抗５によってグランドに接続される。そして、発振トランジスタ２のエミッタから出力される発振信号が直接増幅トランジスタ２２のエミッタに入力される。発振信号は増幅トランジスタ２２のコレクタから出力される。コレクタに接続されているチョークインダクタ２３とコンデンサ２４とによる共振周波数は発振信号の周波数にほぼ一致させているので、発振信号を効率よく出力することが出来る。
【００１９】
上記の構成では、発振トランジスタ２と増幅トランジスタ２２との各ベース、エミッタに対して共通のバイアス電圧が印加され、しかも、発振信号を増幅トランジスタ２２に入力するための結合コンデンサ等も省略できるので、使用する部品点数を大幅に削減できる。
【００２０】
上記実施の形態においては、発振トランジスタ２のコレクタ電流と増幅トランジスタ２２のコレクタ電流とはそれぞれのトランジスタの電流増幅率に依存して決定されるので、各トランジスタ２、２２のコレクタ電流を自由に変更することが出来ない。そこで、図２に示すような構成手段、すなわち、発振トランジスタ２のエミッタと増幅トランジスタ２２のエミッタとを結合コンデンサ２５によって接続し、さらに、増幅トランジスタ２２のエミッタを抵抗２６によってグランドに接続した発振器が考えられる。しかし、この構成手段は、ベースに共通のバイアス電圧を印加するようにしているので、ある程度の部品点数の削減は可能であるが、上記実施の形態の発振器に比べると、結合コンデンサ２５と抵抗２６という余分な部品が必要になるので、上記実施の形態の発振器の部品点数の削減効果には及ばない。
【００２１】
また、図３及び図４は、上記実施の形態の発振器の構成を一部変更したものであって、上記実施の形態の発振器との比較のために挙げたものであり、図２に図示の発振器と同様に、上記実施の形態の発振器の部品点数の削減効果には及ばないものである。
図３に示す構成は発振回路１の発振トランジスタ２をコレクタ接地型、増幅回路２１の増幅トランジスタ２２をエミッタ接地型としたものである。従って、共振回路１０は発振トランジスタ２のベースに接続される。また、発振トランジスタ２のコレクタはバイパスコンデンサ１２によって高周波的に接地され、増幅トランジスタ２２のエミッタはバイパスコンデンサ２７によって高周波的に接地される。さらに、帰還コンデンサ８は発振トランジスタ２のエミッタとグランドとの間に接続され、帰還コンデンサ９はベースとエミッタとの間に接続される。そして、発振トランジスタ２のベースと増幅トランジスタ２２のベースとがインダクタンス素子２８によって互いに接続される。インダクタンス素子２８は結合用のもあって、発振信号はインダクタンス素子２８を介して発振トランジスタ２のベースから増幅トランジスタ２２のベースに入力される。
【００２２】
図３の構成では、インダクタンス素子２８の値を適宜に設定すれば、高調波を減衰した状態で増幅トランジスタ２２のベースに発振信号を入力することが出来る。
【００２３】
図４に示す構成は発振トランジスタ２のエミッタから発振信号を出力して増幅トランジスタ２２のベースに入力するものである。そのために、発振トランジスタ２のエミッタと増幅トランジスタ２２のべーとを結合コンデンサ２９によって互いに接続している。この場合は、発振トランジスタ２のベースと増幅トランジスタ２２のベースとの間を高周波的に互いに絶縁する必要があるので、インダクタンス素子２８がチョークインダクタとしての機能を果たすように、そのインダクタンス値を大きくする。
【００２４】
【発明の効果】
以上のように、本発明の発振器では、発振トランジスタを有する発振回路と、増幅トランジスタを有すると共に、発振回路から出力される発振信号を増幅する増幅回路とを備え、発振トランジスタのベースと増幅トランジスタのベースとに共通のバイアス電圧を印加したので、各ベースにバイアス電圧を印加するための回路を共通化することができ、部品点数及び部品費の削減と小型化が図れる。
【００２５】
また、発振トランジスタのベースと増幅トランジスタのベースとを高周波的に接地したので、接地するためのコンデンサを共通化できる。従って、ベース接地型の発振回路とベース接地型の増幅回路とを組み合わせることで、一層、部品点数及び部品費の削減と小型化が図れる。
【００２６】
また、発振トランジスタのエミッタと増幅トランジスタのエミッタとを互いに直接接続し、各エミッタを共通の抵抗を介して接地したので、部品点数はさらに少なくすることが出来る。
【図面の簡単な説明】
【図１】 本発明の発振器の実施の形態に係る構成を示す回路図である。
【図２】 図１に図示の発振器と比較する一つの発振器の構成を示す回路図である。
【図３】 図１に図示の発振器と比較する他の一つの発振器の構成を示す回路図である。
【図４】 図１に図示の発振器と比較するさらに他の一つの発振器の構成を示す回路図である。
【図５】 従来の発振器の構成を示す回路図である。
【符号の説明】
１ 発振回路
２ 発振トランジスタ
３ バイパスコンデンサ
４ チョークインダクタ
５ 抵抗
６、７ バイアス抵抗
８、９ 帰還コンデンサ
１０ 共振回路
１１ チョークインダクタ
１２ バイパスコンデンサ
２１ 増幅回路
２２ 増幅トランジスタ
２３ チョークインダクタ
２４ コンデンサ
２５ 結合コンデンサ
２６ 抵抗
２７ バイパスコンデンサ
２８ インダクタンス素子
２９ 結合コンデンサ
Claims (1)
- 発振トランジスタを有する発振回路と、増幅トランジスタを有するとともに、前記発振回路から出力される発振信号を増幅する増幅回路とを備え、前記発振トランジスタは、そのコレクタと基準電位点との間に発振周波数を設定する共振回路が接続され、前記発振トランジスタ及び前記増幅トランジスタは、それらのベース及びエミッタがそれぞれ共通接続され、共通接続したベースに同一のベースバイアス電圧を印加して前記発振トランジスタ及び前記増幅トランジスタをそれぞれベース接地型式で動作させるとともに、共通接続したエミッタと基準電位点との間に抵抗を接続し、前記発振トランジスタのエミッタから出力される発振信号を前記増幅トランジスタのエミッタに直接供給するようにしたことを特徴とする発振器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000101341A JP3883359B2 (ja) | 2000-02-21 | 2000-03-31 | 発振器 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000-48974 | 2000-02-21 | ||
| JP2000048974 | 2000-02-21 | ||
| JP2000101341A JP3883359B2 (ja) | 2000-02-21 | 2000-03-31 | 発振器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001313528A JP2001313528A (ja) | 2001-11-09 |
| JP3883359B2 true JP3883359B2 (ja) | 2007-02-21 |
Family
ID=26586088
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000101341A Expired - Fee Related JP3883359B2 (ja) | 2000-02-21 | 2000-03-31 | 発振器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3883359B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20030054123A (ko) * | 2001-12-24 | 2003-07-02 | 삼성전기주식회사 | 제2고조파를 이용한 전압제어 발진회로 |
| JP6052781B2 (ja) * | 2013-01-29 | 2016-12-27 | 学校法人 中央大学 | Ｌｃ発振器 |
-
2000
- 2000-03-31 JP JP2000101341A patent/JP3883359B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001313528A (ja) | 2001-11-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR960003560B1 (ko) | 전압제어 발진회로 | |
| US6577204B2 (en) | Electronic circuit supplied with power via current generator means | |
| US5245298A (en) | Voltage controlled oscillator having cascoded output | |
| JP3883359B2 (ja) | 発振器 | |
| US6593822B2 (en) | Oscillator for achieving stable oscillation | |
| JP2001060826A (ja) | ２バンド発振装置 | |
| US6836190B2 (en) | Oscillator device and electronic apparatus using the same | |
| JP3802081B2 (ja) | 低供給電圧で動作する電圧制御発振器 | |
| US6359521B1 (en) | Oscillator with buffer circuit in which deterioration in C/N ratio is lightened | |
| JP2002261543A (ja) | ２バンド発振器 | |
| JP2815575B2 (ja) | 集積マイクロ波シリコンモジュール | |
| JP3617377B2 (ja) | 入力切替型増幅器及びそれを用いた周波数切替型発振器 | |
| US6664862B2 (en) | Oscillator with constant output level over oscillation frequency range | |
| JPS61121504A (ja) | 周波数変換器 | |
| JP2001111342A (ja) | ２バンド発振器 | |
| JPS6229210A (ja) | 電圧制御マイクロ波発振器 | |
| US7449971B2 (en) | Transistor oscillating circuit having low change in oscillating frequency due to change in power supply voltage | |
| EP1081846B1 (en) | Voltage controled oscillator | |
| KR940003560Y1 (ko) | 전압가변발진기 | |
| JPS5947485B2 (ja) | Ｆｅｔ自励振混合回路 | |
| JP2005260797A (ja) | 電圧制御発振器 | |
| JPH0275206A (ja) | 高ｃ／ｎ発振回路 | |
| JP2001244736A (ja) | 電圧制御発振回路 | |
| JPH09232874A (ja) | 増幅回路 | |
| JP2002026653A (ja) | 発振器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051202 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060221 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20060313 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060320 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061024 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061114 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |