JPH09232874A - 増幅回路 - Google Patents
増幅回路Info
- Publication number
- JPH09232874A JPH09232874A JP4135596A JP4135596A JPH09232874A JP H09232874 A JPH09232874 A JP H09232874A JP 4135596 A JP4135596 A JP 4135596A JP 4135596 A JP4135596 A JP 4135596A JP H09232874 A JPH09232874 A JP H09232874A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- collector
- base
- voltage
- emitter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Amplifiers (AREA)
Abstract
(57)【要約】
【課題】 アンプの効率が低下せず、大出力が安定に得
られ、低消費電力の増幅回路を提供する。 【解決手段】 第１のトランジスタ１１のコレクタに第
２のトランジスタ１２のエミッタが接続されてカスコー
ドアンプが構成される。トランジスタ１２のベースは、
交流的に接地するためにコンデンサ１５が接続され、直
流的には、抵抗値ＲB の抵抗１４を介してバイアス端子
１３からのバイアス電圧ＶB に接続されている。トラン
ジスタ１１のコレクタ−エミッタ間電圧ＶCE1 について
は、入力が小さい状態では飽和しないような充分大きな
値に設定し、大入力時のベース直流電流の増加による抵
抗１４の電圧降下によりコレクタ−エミッタ間電圧Ｖ
CE1 を小さくしてトランジスタ１１を飽和動作させるよ
うに、抵抗１４の抵抗値ＲB 及びバイアス電圧ＶB を設
定する。
られ、低消費電力の増幅回路を提供する。 【解決手段】 第１のトランジスタ１１のコレクタに第
２のトランジスタ１２のエミッタが接続されてカスコー
ドアンプが構成される。トランジスタ１２のベースは、
交流的に接地するためにコンデンサ１５が接続され、直
流的には、抵抗値ＲB の抵抗１４を介してバイアス端子
１３からのバイアス電圧ＶB に接続されている。トラン
ジスタ１１のコレクタ−エミッタ間電圧ＶCE1 について
は、入力が小さい状態では飽和しないような充分大きな
値に設定し、大入力時のベース直流電流の増加による抵
抗１４の電圧降下によりコレクタ−エミッタ間電圧Ｖ
CE1 を小さくしてトランジスタ１１を飽和動作させるよ
うに、抵抗１４の抵抗値ＲB 及びバイアス電圧ＶB を設
定する。
Description
【０００１】
【発明の属する技術分野】本発明は、２つのトランジス
タの一方のコレクタを他方のエミッタに接続するいわゆ
るカスコード接続の増幅回路に関する。
タの一方のコレクタを他方のエミッタに接続するいわゆ
るカスコード接続の増幅回路に関する。
【０００２】
【従来の技術】第１のトランジスタのコレクタと第２の
トランジスタのエミッタとを接続して成る増幅回路は、
カスコードアンプとも称され、基本的に図７のような構
成を有している。この図７において、入力端子１００か
らの入力信号は第１のトランジスタ１０１のベースに供
給され、この第１のトランジスタ１０１のコレクタに、
交流的にベース接地された第２のトランジスタ１０２が
縦続に接続されている。第２のトランジスタ１０２のベ
ースには、端子１０３からのバイアス電圧ＶB が印加さ
れている。このカスコードアンプは、出力端子１０６か
ら見た場合、第２のトランジスタ１０２自体の出力イン
ピーダンスが電流増幅率倍されて、全体の出力インピー
ダンスとなる。従って、極めて大きな出力インピーダン
スを得ることができる。なお、第１のトランジスタ１０
１のコレクタ電位は第２のトランジスタ１０２のベース
電位でクランプされているので、入力端子１００へのミ
ラー効果による負帰還が抑えられ、高周波特性の改善に
も役立っている。
トランジスタのエミッタとを接続して成る増幅回路は、
カスコードアンプとも称され、基本的に図７のような構
成を有している。この図７において、入力端子１００か
らの入力信号は第１のトランジスタ１０１のベースに供
給され、この第１のトランジスタ１０１のコレクタに、
交流的にベース接地された第２のトランジスタ１０２が
縦続に接続されている。第２のトランジスタ１０２のベ
ースには、端子１０３からのバイアス電圧ＶB が印加さ
れている。このカスコードアンプは、出力端子１０６か
ら見た場合、第２のトランジスタ１０２自体の出力イン
ピーダンスが電流増幅率倍されて、全体の出力インピー
ダンスとなる。従って、極めて大きな出力インピーダン
スを得ることができる。なお、第１のトランジスタ１０
１のコレクタ電位は第２のトランジスタ１０２のベース
電位でクランプされているので、入力端子１００へのミ
ラー効果による負帰還が抑えられ、高周波特性の改善に
も役立っている。
【０００３】
【発明が解決しようとする課題】ところで、このような
従来のカスコードアンプにおいては、第１のトランジス
タ１０１のコレクタ−エミッタ間電圧ＶCEを充分大きく
設定し、なおかつ第２のトランジスタ１０２のベース電
流の変化に対して、常にトランジスタ１０１が飽和しな
いようにされていた。この結果、出力端子１０６からの
出力としては、トランジスタ１０２が飽和する状態で最
大出力が定まり、トランジスタ１０１のコレクタ−エミ
ッタ間電圧ＶCE分だけ電圧利用率が悪く、出力も効率よ
く取り出せない。
従来のカスコードアンプにおいては、第１のトランジス
タ１０１のコレクタ−エミッタ間電圧ＶCEを充分大きく
設定し、なおかつ第２のトランジスタ１０２のベース電
流の変化に対して、常にトランジスタ１０１が飽和しな
いようにされていた。この結果、出力端子１０６からの
出力としては、トランジスタ１０２が飽和する状態で最
大出力が定まり、トランジスタ１０１のコレクタ−エミ
ッタ間電圧ＶCE分だけ電圧利用率が悪く、出力も効率よ
く取り出せない。
【０００４】このため、パワーアンプにはカスコードア
ンプを使用せず、単体トランジスタのエミッタ接地アン
プが多く使用されているのが現状である。しかしなが
ら、単体トランジスタでは、コレクタ−ベース間のジャ
ンクション容量ＣC によるフィードバックで使用周波数
が高くなる程不安定となり易いという問題点がある。
ンプを使用せず、単体トランジスタのエミッタ接地アン
プが多く使用されているのが現状である。しかしなが
ら、単体トランジスタでは、コレクタ−ベース間のジャ
ンクション容量ＣC によるフィードバックで使用周波数
が高くなる程不安定となり易いという問題点がある。
【０００５】本発明は、このような実情に鑑みてなされ
たものであり、カスコードアンプの安定な特性を維持し
ながら、パワーアンプの効率劣化がなく、低消費電力で
あり、大出力が安定して得られるような増幅回路の提供
を目的とする。
たものであり、カスコードアンプの安定な特性を維持し
ながら、パワーアンプの効率劣化がなく、低消費電力で
あり、大出力が安定して得られるような増幅回路の提供
を目的とする。
【０００６】
【課題を解決するための手段】本発明に係る増幅回路
は、上述した課題を解決するために、第１のトランジス
タのコレクタと第２のトランジスタのエミッタとが接続
されて成るいわゆるカスコードアンプにおいて、上記第
２のトランジスタのベースと基準電位との間に容量を接
続し、上記第２のトランジスタのベースとバイアス電圧
との間に抵抗成分を接続し、上記第１のトランジスタの
コレクタ−エミッタ間電圧を入力が小さい状態で飽和し
ない大きな値とし、大入力時のベース直流電流の増加に
よる上記抵抗成分の電圧降下により上記第１のトランジ
スタのコレクタ−エミッタ間電圧を小さくして上記第１
のトランジスタを飽和動作とさせるように、上記抵抗成
分及び上記バイアス電圧を定めることを特徴としてい
る。
は、上述した課題を解決するために、第１のトランジス
タのコレクタと第２のトランジスタのエミッタとが接続
されて成るいわゆるカスコードアンプにおいて、上記第
２のトランジスタのベースと基準電位との間に容量を接
続し、上記第２のトランジスタのベースとバイアス電圧
との間に抵抗成分を接続し、上記第１のトランジスタの
コレクタ−エミッタ間電圧を入力が小さい状態で飽和し
ない大きな値とし、大入力時のベース直流電流の増加に
よる上記抵抗成分の電圧降下により上記第１のトランジ
スタのコレクタ−エミッタ間電圧を小さくして上記第１
のトランジスタを飽和動作とさせるように、上記抵抗成
分及び上記バイアス電圧を定めることを特徴としてい
る。
【０００７】この場合、上記抵抗成分は、単なる抵抗で
もよく、また所定インピーダンスを有する電圧源を用い
てもよい。
もよく、また所定インピーダンスを有する電圧源を用い
てもよい。
【０００８】
【発明の実施の形態】以下、本発明に係る好ましい実施
の形態について説明する。
の形態について説明する。
【０００９】先ず、図１は、本発明に係る増幅回路の実
施の形態の基本構成を示す回路図であり、カスコード接
続された第１、第２のトランジスタ１１、１２の第２の
トランジスタ１２のベースを、交流的に接地し、直流的
には所定の抵抗値ＲB を介してバイアス電圧ＶB に接続
している。
施の形態の基本構成を示す回路図であり、カスコード接
続された第１、第２のトランジスタ１１、１２の第２の
トランジスタ１２のベースを、交流的に接地し、直流的
には所定の抵抗値ＲB を介してバイアス電圧ＶB に接続
している。
【００１０】すなわち、この図１において、入力端子１
０からの入力信号は、増幅用の第１のトランジスタ１１
のベースに供給され、この第１のトランジスタ１１のコ
レクタに、交流的にベース接地された第２のトランジス
タ１２のエミッタが接続されている。端子１３にはバイ
アス電圧ＶB が供給されており、この端子１３と第２の
トランジスタ１２のベースとの間には、抵抗値ＲB の抵
抗１４が挿入接続されている。このトランジスタ１２の
ベースは、交流的に基準電位である例えば接地（アー
ス、ＧＮＤ）電位となるように、容量（キャパシタ）す
なわちコンデンサ１５を介して接地されている。第２の
トランジスタ１２のコレクタ側の出力端子１６とＶcc電
源との間には、例えばコンデンサとコイルの成分を含む
同調回路構成の負荷１７が接続されている。
０からの入力信号は、増幅用の第１のトランジスタ１１
のベースに供給され、この第１のトランジスタ１１のコ
レクタに、交流的にベース接地された第２のトランジス
タ１２のエミッタが接続されている。端子１３にはバイ
アス電圧ＶB が供給されており、この端子１３と第２の
トランジスタ１２のベースとの間には、抵抗値ＲB の抵
抗１４が挿入接続されている。このトランジスタ１２の
ベースは、交流的に基準電位である例えば接地（アー
ス、ＧＮＤ）電位となるように、容量（キャパシタ）す
なわちコンデンサ１５を介して接地されている。第２の
トランジスタ１２のコレクタ側の出力端子１６とＶcc電
源との間には、例えばコンデンサとコイルの成分を含む
同調回路構成の負荷１７が接続されている。
【００１１】第１のトランジスタ１１のコレクタ−エミ
ッタ間電圧ＶCE1 については、入力が小さい状態では飽
和しないような充分大きな値に設定し、大入力時のベー
ス直流電流の増加による抵抗１４の電圧降下によりコレ
クタ−エミッタ間電圧ＶCE1を小さくしてトランジスタ
１１を飽和動作させるように、抵抗１４の抵抗値ＲB及
びバイアス電圧ＶB を設定している。
ッタ間電圧ＶCE1 については、入力が小さい状態では飽
和しないような充分大きな値に設定し、大入力時のベー
ス直流電流の増加による抵抗１４の電圧降下によりコレ
クタ−エミッタ間電圧ＶCE1を小さくしてトランジスタ
１１を飽和動作させるように、抵抗１４の抵抗値ＲB及
びバイアス電圧ＶB を設定している。
【００１２】図２は、第１のトランジスタ１１のコレク
タ−エミッタ間電圧ＶCE1 とコレクタ電流ＩC1とのグラ
フを示し、ベース電流ＩB をパラメータとしている。こ
の図２において、曲線ａは、上記図１の抵抗１４を入れ
ない（ＲB＝０） ときのロードラインを示し、曲線ｂ
は、上記図１の抵抗１４の抵抗値ＲB を上記条件を満足
するように設定したときのロードラインを示している。
タ−エミッタ間電圧ＶCE1 とコレクタ電流ＩC1とのグラ
フを示し、ベース電流ＩB をパラメータとしている。こ
の図２において、曲線ａは、上記図１の抵抗１４を入れ
ない（ＲB＝０） ときのロードラインを示し、曲線ｂ
は、上記図１の抵抗１４の抵抗値ＲB を上記条件を満足
するように設定したときのロードラインを示している。
【００１３】この図２において、曲線ａのロードライン
（負荷線）は、トランジスタ１２のエミッタ抵抗ｒ
e （≒ｋＴ／ｅＩC1）で表され、このときトランジスタ
１１は常に活性領域で動作する。これは、上記図７に示
したような従来の構成のカスコードアンプに相当する。
これに対して、上記条件を満たすような抵抗値ＲB の抵
抗１４をトランジスタ１２のベースに直流的に挿入した
ときの曲線ｂのロードラインでは、コレクタ電流ＩC1の
大きい領域でトランジスタ１１が飽和する。
（負荷線）は、トランジスタ１２のエミッタ抵抗ｒ
e （≒ｋＴ／ｅＩC1）で表され、このときトランジスタ
１１は常に活性領域で動作する。これは、上記図７に示
したような従来の構成のカスコードアンプに相当する。
これに対して、上記条件を満たすような抵抗値ＲB の抵
抗１４をトランジスタ１２のベースに直流的に挿入した
ときの曲線ｂのロードラインでは、コレクタ電流ＩC1の
大きい領域でトランジスタ１１が飽和する。
【００１４】ここで、これらの曲線ａ、ｂに対応する構
成のカスコードアンプに対して、実際の交流入力を加
え、出力側に同調回路の負荷１７を使用したときの最大
出力振幅の例を、図３、図４にそれぞれ示す。すなわ
ち、図３は、図２の曲線ａに対応する上記図７に示すよ
うな構成のカスコードアンプに交流入力を加えたときの
第１のトランジスタ１０１のコレクタ電圧ｅ1a及びトラ
ンジスタ１０２のコレクタ出力電圧ｅ2aを示し、図４
は、図２の曲線ｂに対応する図１に示すような構成で抵
抗１４の抵抗値ＲB を適切に定めたカスコードアンプに
交流入力を加えたときの第１のトランジスタ１１のコレ
クタ電圧ｅ1b及びトランジスタ１２のコレクタ出力電圧
ｅ2bを示す。
成のカスコードアンプに対して、実際の交流入力を加
え、出力側に同調回路の負荷１７を使用したときの最大
出力振幅の例を、図３、図４にそれぞれ示す。すなわ
ち、図３は、図２の曲線ａに対応する上記図７に示すよ
うな構成のカスコードアンプに交流入力を加えたときの
第１のトランジスタ１０１のコレクタ電圧ｅ1a及びトラ
ンジスタ１０２のコレクタ出力電圧ｅ2aを示し、図４
は、図２の曲線ｂに対応する図１に示すような構成で抵
抗１４の抵抗値ＲB を適切に定めたカスコードアンプに
交流入力を加えたときの第１のトランジスタ１１のコレ
クタ電圧ｅ1b及びトランジスタ１２のコレクタ出力電圧
ｅ2bを示す。
【００１５】これらの図３、図４から明らかなように、
従来の図７に示すような構成における最大出力振幅を示
す図３の例に比べて、本実施の形態の図１に示す構成の
最大出力振幅を示す図４の例の方が、出力での電圧利用
率が高くなり、大きな出力が得られ、例えば電圧振幅で
約１．４倍、出力パワーで約２倍が得られる。すなわ
ち、本実施の形態によれば、従来例に比較して、同一電
源電圧で大出力が安定に得られ、カスコードアンプの安
定な特性が維持されて発振等が発生し難く、パワーアン
プの効率が劣化せず低消費電力化が図れる。
従来の図７に示すような構成における最大出力振幅を示
す図３の例に比べて、本実施の形態の図１に示す構成の
最大出力振幅を示す図４の例の方が、出力での電圧利用
率が高くなり、大きな出力が得られ、例えば電圧振幅で
約１．４倍、出力パワーで約２倍が得られる。すなわ
ち、本実施の形態によれば、従来例に比較して、同一電
源電圧で大出力が安定に得られ、カスコードアンプの安
定な特性が維持されて発振等が発生し難く、パワーアン
プの効率が劣化せず低消費電力化が図れる。
【００１６】次に、本発明に係る増幅回路の実施の形態
を高周波パワーアンプに適用した具体的な回路構成につ
いて、図５及び図６を参照しながら説明する。
を高周波パワーアンプに適用した具体的な回路構成につ
いて、図５及び図６を参照しながら説明する。
【００１７】先ず図５において、上記図１の各部と対応
する部分には同じ指示符号を付しており、第１、第２の
トランジスタ１１、１２がカスコード接続されている。
入力端子１０からの入力信号は、入力段２１を構成する
トランジスタ２２のベースに供給されており、このトラ
ンジスタ２２のベースには、バイアス回路２３による直
流バイアスが印加されている。トランジスタ２２からの
出力はトランジスタ２４のベースに送られ、このトラン
ジスタ２４のベースにはバイアス回路２５により直流バ
イアスが印加されている。これらのバイアス回路２３、
２５、及び入力段２１のトランジスタ２６のベースに
は、バイアス端子１３からのバイアス電圧ＶB がそれぞ
れ供給されている。入力段２１のトランジスタ２４のコ
レクタにはトランジスタ２６のエミッタが接続され、こ
のトランジスタ２６のベースにはバイアス端子１３から
のバイアス電圧が印加されている。このトランジスタ２
６のコレクタ出力は、コンデンサを介し、第１のトラン
ジスタ１１のベースに供給されている。この第１のトラ
ンジスタ１１のベースの直流バイアスは、バイアス回路
２８により供給されている。第２のトランジスタ１２の
ベースには、バイアス端子１３からのバイアス電圧ＶB
が抵抗値ＲB の抵抗１４を介して供給され、この第２の
トランジスタ１２のベースはコンデンサ１５を介して接
地されている。また、トランジスタ１２のコレクタの出
力端子１６には、同調回路構成の負荷１７が接続されて
いる。
する部分には同じ指示符号を付しており、第１、第２の
トランジスタ１１、１２がカスコード接続されている。
入力端子１０からの入力信号は、入力段２１を構成する
トランジスタ２２のベースに供給されており、このトラ
ンジスタ２２のベースには、バイアス回路２３による直
流バイアスが印加されている。トランジスタ２２からの
出力はトランジスタ２４のベースに送られ、このトラン
ジスタ２４のベースにはバイアス回路２５により直流バ
イアスが印加されている。これらのバイアス回路２３、
２５、及び入力段２１のトランジスタ２６のベースに
は、バイアス端子１３からのバイアス電圧ＶB がそれぞ
れ供給されている。入力段２１のトランジスタ２４のコ
レクタにはトランジスタ２６のエミッタが接続され、こ
のトランジスタ２６のベースにはバイアス端子１３から
のバイアス電圧が印加されている。このトランジスタ２
６のコレクタ出力は、コンデンサを介し、第１のトラン
ジスタ１１のベースに供給されている。この第１のトラ
ンジスタ１１のベースの直流バイアスは、バイアス回路
２８により供給されている。第２のトランジスタ１２の
ベースには、バイアス端子１３からのバイアス電圧ＶB
が抵抗値ＲB の抵抗１４を介して供給され、この第２の
トランジスタ１２のベースはコンデンサ１５を介して接
地されている。また、トランジスタ１２のコレクタの出
力端子１６には、同調回路構成の負荷１７が接続されて
いる。
【００１８】次に図６は、抵抗の代わりに、所定インピ
ーダンスＲB を有するレギュレータ回路あるいは電圧源
１４Ａを用いた具体例を示している。この図６では、入
力端子１０からの入力信号が入力段３１のトランジスタ
３２のベースに供給され、このベースにはバイアス回路
３３からの直流バイアスが印加されている。トランジス
タ３２のコレクタはトランジスタ３４のエミッタに接続
され、このトランジスタ３４のベースにはバイアス端子
１３からの直流バイアスが印加され、このトランジスタ
３４のコレクタ出力がコンデンサを介し第１のトランジ
スタ１１のベースに供給されている。この第１のトラン
ジスタ１１とカスコード接続された第２のトランジスタ
１２のベースには、バイアス端子１３からのバイアス電
圧が、所定インピーダンスＲB を有するレギュレータ回
路あるいは電圧源１４Ａを介して供給されており、この
ベースはコンデンサ１５を介して接地されている。他の
構成は、上記図１や図５と同様であるため、対応する部
分に同じ指示符号を付して説明を省略する。
ーダンスＲB を有するレギュレータ回路あるいは電圧源
１４Ａを用いた具体例を示している。この図６では、入
力端子１０からの入力信号が入力段３１のトランジスタ
３２のベースに供給され、このベースにはバイアス回路
３３からの直流バイアスが印加されている。トランジス
タ３２のコレクタはトランジスタ３４のエミッタに接続
され、このトランジスタ３４のベースにはバイアス端子
１３からの直流バイアスが印加され、このトランジスタ
３４のコレクタ出力がコンデンサを介し第１のトランジ
スタ１１のベースに供給されている。この第１のトラン
ジスタ１１とカスコード接続された第２のトランジスタ
１２のベースには、バイアス端子１３からのバイアス電
圧が、所定インピーダンスＲB を有するレギュレータ回
路あるいは電圧源１４Ａを介して供給されており、この
ベースはコンデンサ１５を介して接地されている。他の
構成は、上記図１や図５と同様であるため、対応する部
分に同じ指示符号を付して説明を省略する。
【００１９】これらの図５、図６において、図５は、抵
抗値ＲB の抵抗１４を介して第２のトランジスタ１２の
ベースに接続したもので、比較的小パワーの高周波パワ
ーアンプの具体例を示し、図６は、抵抗の代わりにレギ
ュレータ回路あるいは電圧源１４Ａを使用し、抵抗値Ｒ
B としてレギュレータの直流内部抵抗を利用した大出力
用の高周波パワーアンプの具体例を示している。
抗値ＲB の抵抗１４を介して第２のトランジスタ１２の
ベースに接続したもので、比較的小パワーの高周波パワ
ーアンプの具体例を示し、図６は、抵抗の代わりにレギ
ュレータ回路あるいは電圧源１４Ａを使用し、抵抗値Ｒ
B としてレギュレータの直流内部抵抗を利用した大出力
用の高周波パワーアンプの具体例を示している。
【００２０】このような具体例においても、上述した図
１の例と同様な効果が得られることは勿論である。
１の例と同様な効果が得られることは勿論である。
【００２１】なお、本発明は上述した実施の形態のみに
限定されるものではなく、例えば、具体的な回路構成は
図５、図６の例に限定されず、種々の構成が可能であ
る。
限定されるものではなく、例えば、具体的な回路構成は
図５、図６の例に限定されず、種々の構成が可能であ
る。
【００２２】
【発明の効果】以上の説明から明らかなように、本発明
に係る増幅回路によれば、第１のトランジスタのコレク
タと第２のトランジスタのエミッタとが接続されて成る
いわゆるカスコードアンプにおいて、第２のトランジス
タのベースを、交流的に基準電位、例えば接地電位と接
続し、直流的には抵抗成分を介してバイアス電圧と接続
し、入力が小さい状態では第１のトランジスタのコレク
タ−エミッタ間電圧は飽和しない大きな値とし、大入力
時の第１のトランジスタのベース直流電流の増加による
上記抵抗成分の電圧降下により上記第１のトランジスタ
のコレクタ−エミッタ間電圧を小さくして上記第１のト
ランジスタを飽和動作とさせるように、上記抵抗成分及
び上記バイアス電圧を定めるようにしているため、同一
電源電圧で大出力が安定に得られ、カスコードアンプの
安定な特性が維持されて発振等が発生し難く、パワーア
ンプの効率が劣化せず低消費電力化が図れるような増幅
回路を提供できる。
に係る増幅回路によれば、第１のトランジスタのコレク
タと第２のトランジスタのエミッタとが接続されて成る
いわゆるカスコードアンプにおいて、第２のトランジス
タのベースを、交流的に基準電位、例えば接地電位と接
続し、直流的には抵抗成分を介してバイアス電圧と接続
し、入力が小さい状態では第１のトランジスタのコレク
タ−エミッタ間電圧は飽和しない大きな値とし、大入力
時の第１のトランジスタのベース直流電流の増加による
上記抵抗成分の電圧降下により上記第１のトランジスタ
のコレクタ−エミッタ間電圧を小さくして上記第１のト
ランジスタを飽和動作とさせるように、上記抵抗成分及
び上記バイアス電圧を定めるようにしているため、同一
電源電圧で大出力が安定に得られ、カスコードアンプの
安定な特性が維持されて発振等が発生し難く、パワーア
ンプの効率が劣化せず低消費電力化が図れるような増幅
回路を提供できる。
【図１】本発明に係る増幅回路の実施の形態の基本構成
を示す回路図である。
を示す回路図である。
【図２】第１のトランジスタのコレクタ−エミッタ間電
圧とコレクタ電流との関係の一例を示す図である。
圧とコレクタ電流との関係の一例を示す図である。
【図３】従来のカスコードアンプに対して、交流入力を
加え、出力側に同調回路の負荷を使用したときの最大出
力振幅の例を示す図である。
加え、出力側に同調回路の負荷を使用したときの最大出
力振幅の例を示す図である。
【図４】本発明の実施の形態のカスコードアンプに対し
て、実際の交流入力を加え、出力側に同調回路の負荷を
使用したときの最大出力振幅の例を示す図である。
て、実際の交流入力を加え、出力側に同調回路の負荷を
使用したときの最大出力振幅の例を示す図である。
【図５】本発明の実施の形態の具体的な回路構成の一例
を示す回路図である。
を示す回路図である。
【図６】本発明の実施の形態の具体的な回路構成の他の
例を示す回路図である。
例を示す回路図である。
【図７】従来のカスコードアンプの基本構成を示す回路
図である。
図である。
１０ 入力端子、 １１ 第１のトランジスタ、 １２
第２のトランジスタ、 １３ バイアス端子、 １４
抵抗、 １５ コンデンサ
第２のトランジスタ、 １３ バイアス端子、 １４
抵抗、 １５ コンデンサ
Claims (3)
- 【請求項１】 第１のトランジスタのコレクタと第２の
トランジスタのエミッタとが接続され、上記第１のトラ
ンジスタのベース−エミッタ間に入力を加え、上記第２
のトランジスタのコレクタから出力を得る増幅回路にお
いて、 上記第２のトランジスタのベースと基準電位との間に接
続された容量と、 上記第２のトランジスタのベースとバイアス電圧との間
に接続された抵抗成分とを有し、 上記第１のトランジスタのコレクタ−エミッタ間電圧を
入力が小さい状態で飽和しない大きな値とし、大入力時
のベース直流電流の増加による上記抵抗成分の電圧降下
により上記第１のトランジスタのコレクタ−エミッタ間
電圧を小さくして上記第１のトランジスタを飽和動作と
させるように、上記抵抗成分及び上記バイアス電圧を定
めることを特徴とする増幅回路。 - 【請求項２】 上記抵抗成分には、抵抗を用いることを
特徴とする請求項１記載の増幅回路。 - 【請求項３】 上記抵抗成分には、所定インピーダンス
を有する電圧源を用いることを特徴とする請求項１記載
の増幅回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4135596A JPH09232874A (ja) | 1996-02-28 | 1996-02-28 | 増幅回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4135596A JPH09232874A (ja) | 1996-02-28 | 1996-02-28 | 増幅回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09232874A true JPH09232874A (ja) | 1997-09-05 |
Family
ID=12606196
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4135596A Withdrawn JPH09232874A (ja) | 1996-02-28 | 1996-02-28 | 増幅回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09232874A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2016127589A (ja) * | 2014-12-30 | 2016-07-11 | スカイワークス ソリューションズ, インコーポレイテッドSkyworks Solutions, Inc. | 無線周波数入力信号の振幅調整による圧縮制御 |
-
1996
- 1996-02-28 JP JP4135596A patent/JPH09232874A/ja not_active Withdrawn
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2016127589A (ja) * | 2014-12-30 | 2016-07-11 | スカイワークス ソリューションズ, インコーポレイテッドSkyworks Solutions, Inc. | 無線周波数入力信号の振幅調整による圧縮制御 |
| JP2016127590A (ja) * | 2014-12-30 | 2016-07-11 | スカイワークス ソリューションズ, インコーポレイテッドSkyworks Solutions, Inc. | 電力増幅器の電圧調整による圧縮制御 |
| JP2016127588A (ja) * | 2014-12-30 | 2016-07-11 | スカイワークス ソリューションズ, インコーポレイテッドSkyworks Solutions, Inc. | 電力増幅器の負荷調整による圧縮制御 |
| US10312867B2 (en) | 2014-12-30 | 2019-06-04 | Skyworks Solutions, Inc. | Methods, modules and devices for detecting a saturation condition of a power amplifier |
| US11057003B2 (en) | 2014-12-30 | 2021-07-06 | Skyworks Solutions, Inc. | Devices and methods for detecting a saturation condition of a power amplifier |
| US11637535B2 (en) | 2014-12-30 | 2023-04-25 | Skyworks Solutions, Inc. | Devices and methods for detecting a saturation condition of a power amplifier |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0456404A (ja) | 増幅装置 | |
| US5352992A (en) | Amplifier circuit | |
| JPS6218807A (ja) | カレントミラ−回路 | |
| JPH04227104A (ja) | 増幅回路 | |
| JPH09232874A (ja) | 増幅回路 | |
| JP3276137B2 (ja) | 水晶発振回路 | |
| JPS5890807A (ja) | トランジスタ回路 | |
| JPH11346125A (ja) | Ｓｒｐｐ回路 | |
| US6265908B1 (en) | Low voltage balun circuit | |
| US3417339A (en) | Push-pull transistor amplifiers with transformer coupled driver | |
| JP3253573B2 (ja) | Ｂｔｌ増幅回路 | |
| JP2000252749A (ja) | 圧電発振器 | |
| JP3883359B2 (ja) | 発振器 | |
| JP2752836B2 (ja) | 電圧・電流変換回路 | |
| JPH0526363B2 (ja) | ||
| JP3469639B2 (ja) | 増幅回路 | |
| JP2538239Y2 (ja) | 低周波増幅回路 | |
| JP2520809B2 (ja) | Ｆｅｔバイアス回路 | |
| JP3310890B2 (ja) | Ｂ級出力増幅回路 | |
| JP3310889B2 (ja) | Ｂ級出力増幅回路 | |
| JP2589577Y2 (ja) | スイッチ回路 | |
| JPS607548Y2 (ja) | 電力増幅器 | |
| JPS6115619Y2 (ja) | ||
| JPH0243387B2 (ja) | ||
| JPH0520009Y2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20030506 |