JP2005260797A

JP2005260797A - 電圧制御発振器

Info

Publication number: JP2005260797A
Application number: JP2004072385A
Authority: JP
Inventors: Kenji Nakatsuka; 健二中塚
Original assignee: Alps Electric Co Ltd
Current assignee: Alps Alpine Co Ltd
Priority date: 2004-03-15
Filing date: 2004-03-15
Publication date: 2005-09-22

Abstract

【課題】出力される発振信号のレベルが電源電圧によって変化するのを押さえる。
【解決手段】発振周波数が周波数制御電圧によって変えられる発振回路３０と、発振回路３０から出力される発振信号を増幅する緩衝増幅回路４６とを備え、発振回路３０の出力端と緩衝増幅回路４６の入力端とを相互に結合すると共に、発振信号を緩衝増幅回路４６に入力する可変容量ダイオード６０を設け、緩衝増幅回路４６に印加される電源電圧の上昇にともなって容量値が減少するように電源電圧を可変容量ダイオード６０に印加した。
【選択図】図１

Description

本発明は、電圧制御発振器に関する。

従来の電圧制御発振器を図３に従って説明する。発振段１は、発振用トランジスタ６と、共振回路７と、結合コンデンサ８と、帰還用コンデンサ９と、負荷抵抗１０と、ベースバイアス抵抗１１、１２と、コンデンサ１３と、半固定コンデンサ（手動調整可能な可変容量）１４とを備えている。共振回路７は、バラクタダイオード７_１と、第１インダクタ７_２と、第２インダクタ７_３と、結合コンデンサ７_４と、コンデンサ７_５と、バイパスコンデンサ７_６とを備えている。
バッファ段２は、増幅用トランジスタ１５と、結合コンデンサ１６、１７と、負荷インダクタ１８と、ベースバイアス抵抗１９と、電源直列抵抗２０と、バイパスコンデンサ２１、２２、２３とを備えている。

発振段１においては、周波数制御電圧供給端子５に正電圧の周波数制御電圧が供給されると、その周波数制御電圧は第１インダクタ７_２を通してバラクタダイオード７_１に供給され、バラクタダイオード７_１に逆バイアスでんあつを加え、バラクタダイオード７_１の容量をその周波数制御電圧に対応した値に設定する。この容量の設定によって、共振回路７の共振周波数は、主として、第１インダクタ７_２及び第２インダクタ７_３の各インダクタンス値とバラクタダイオード７_１の容量値によって決定される。このとき、発振用トランジスタ６は、ベースに結合された共振回路７により、共振回路７の共振周波数にほぼ等しい周波数で発振し、そのエミッタから発振信号が出力され、次段のバッファ段２に供給される。

バッファ段２においては、発振信号が結合コンデンサ１６を通して増幅用トランジスタ１５のベースに供給され、増幅用トランジスタ１５でエミッタ接地増幅された後、増幅された発振信号は増幅トランジスタ１５のコレクタから結合コンデンサ１７を通して信号出力端子３に供給される。

特開２０００−３５７９２０号公報（図１）

発振段１が出力する発振信号のレベルは電源端子４に印加される電圧の値に依存し、電圧が高くなるとレベルが増加し、同様に、バッファ段２における増幅用トランジスタ１５の利得は、電圧が高くなると利得が大きくなって、バッファ段２から出力される発振信号のレベルが大きくなる。

本発明は、出力される発振信号のレベルが電源電圧によって変化するのを押さえることを目的とする。

そのため、本発明では、発振周波数が周波数制御電圧によって変えられる発振回路と、前記発振回路から出力される発振信号を増幅する緩衝増幅回路とを備え、前記発振回路の出力端と前記緩衝増幅回路の入力端とを相互に結合すると共に、前記発振信号を前記緩衝増幅回路に入力する可変容量ダイオードを設け、前記緩衝増幅回路に印加される電源電圧の上昇にともなって容量値が減少するように前記電源電圧を前記可変容量ダイオードに印加した。

また、前記可変容量ダイオードのアノードを直流的に接地し、カソードに前記電源電圧を印加した。

また、前記緩衝増幅回路はベースを前記入力端とするトランジスタを有し、前記ベースにはバイアス抵抗によってバイアス電圧を印加し、前記可変容量ダイオードのアノードを前記発振回路の出力端に交流結合すると共に、カソードを前記トランジスタのベースに接続した。

請求項１に記載の電圧制御発振器は、発振回路の出力端と緩衝増幅回路の入力端とを相互に結合すると共に、発振信号を緩衝増幅回路に入力する可変容量ダイオードを設け、緩衝増幅回路に印加される電源電圧の上昇にともなって容量値が減少するように電源電圧を可変容量ダイオードに印加したので、電源電圧が高くなって発振信号のレベルと緩衝増幅回路の利得が大きくなってその出力レベルが増加するようになっても、可変容量ダイオードの容量値が減少するので、緩衝増幅回路に入力される発振信号のレベルが低下して緩衝増幅回路から出力される発振信号のレベル変化が押さえられる。

また、請求項２に記載の電圧制御発振器は、可変容量ダイオードのアノードを直流的に接地し、カソードに電源電圧を印加したので、電源電圧が高くなって緩衝増幅回路の利得が大きくなると可変容量ダイオードの容量値が減少する。

また、請求項３に記載の電圧制御発振器は、緩衝増幅回路はベースを入力端とするトランジスタを有し、ベースにはバイアス抵抗によってバイアス電圧を印加し、可変容量ダイオードのアノードを発振回路の出力端に交流結合すると共に、カソードをトランジスタのベースに接続したので、電源電圧が高くなったときにベースバイアス抵抗を利用して可変容量ダイオードの容量値を減少できる。よって専用の抵抗によって可変容量ダイオードのカソードに電源電圧を印加する必要がない。

図１及び図２に従って、本発明の電圧制御発振器を説明する。図１は第１の実施形態を示し、図２は第２の実施形態を示す。

先ず、図１において、発振回路３０は、発振トランジスタ３１と、発振トランジスタ３１に結合された共振回路３２と有する。発振トランジスタ３１のコレクタはバイパスコンデンサ３３によって高周波的に接地され、ベースとエミッタとの間、及びエミッタとグランドとの間にそれぞれ帰還コンデンサ３４、３５が接続される。そして、ベースにはベースバイアス抵抗３６、３７によってバイアス電圧が印加され、エミッタはエミッタバイアス抵抗３８を介して接地される。

共振回路３２は、インダクタ３２ａと、コンデンサ３２ｂを介してインダクタ３２ａに並列接続された可変容量ダイオード３２ｃとからなり、可変容量ダイオード３２ｃのアノードは接地される。そして、共振回路３２は結合コンデンサ３９によって発振トランジスタ３１のベースに結合される。また、可変容量ダイオード３２ｃのカソードには電圧制御端子４０に印加される制御電圧がインダクタ４１を介して供給される。そして、発振トランジスタ３１のコレクタとベースバイアス抵抗３６とに電源端子４５から電圧が供給される。

以上の構成により、発振回路３０はコレクタ接地型の発振回路として構成され、発振周波数は可変容量ダイオード３２ｃのカソードに印加される制御電圧の値に対応して変化し、発振信号は発振トランジスタ３１のエミッタから出力される。

緩衝増幅回路４６はエミッタ接地型として構成され、増幅トランジスタ４７のコレクタには電源端子４５からインダクタ４８を介して電圧が供給される。コレクタは終端コンデンサ４９を介して接地されると共に結合コンデンサ５０を介して出力端子５１に接続される。エミッタはバイパスコンデンサ５２によって高周波的に接地されると共に、エミッタバイアス抵抗５３を介して接地される。また、入力端となるベースにはベースバイアス抵抗５４、５５からバイアス電圧が印加される。

発振回路３０の出力端と緩衝増幅回路４６の入力端とは結合用の可変容量ダイオード（バラクタダイオード）６０によって結合される。例えば、可変容量ダイオード６０のアノードは発振トランジスタ３１のエミッタに交流結合され、カソードは増幅トランジスタ４７のベースに交流結合されるが、逆に、可変容量素子６０のアノードを増幅トランジスタ４７のベースに交流結合し、カソードを発振トランジスタ３１のエミッタに交流結合してもよい。そして、可変容量ダイオード６０のアノードを抵抗６１を介して直流的に接地し、カソードには抵抗６２を介して電源電圧を印加する。

以上の構成によって、発振回路３０から出力された発振信号は可変容量ダイオード６０を介して緩衝増幅回路４６に入力される。このとき、緩衝増幅回路４６に入力される発振信号のレベルは、可変容量ダイオード６０の容量値が大きければ高くなり、容量値が小さければ低くなる。

また、一般に、発振回路３０の発振レベルは、電源電圧が高くなると発振トランジスタ３１のコレクタ電流が増加して大きくなる。同様に、増幅トランジスタ４７も、印加される電源電圧が高くなればコレクタ電流が増加して利得が増加し、低くなれば利得は低くなる。しかし、図１の構成では、例えば、電源電圧が高くなって発振レベルが大きくなり、しかもランジスタ４７の利得が大きくなってその出力レベルが増加するようになっても、可変容量ダイオード６０の容量値が減少するので、緩衝増幅回路４６に入力される発振信号のレベルが低下して緩衝増幅回路４６から出力される発振信号のレベル変化が押さえられる。

図２においては、発振回路３０及び緩衝増幅回路４６は図１に示す構成と同じであるが、可変容量ダイオード６０のカソードに電源電圧を印加する抵抗６２が削除され、代わりに、可変容量ダイオード６０のカソードが直接増幅トランジスタ４７のベースに接続される点で図１とは異なる。この場合、可変容量ダイオード６０のカソードにはベースバイアス抵抗５４を介して電源電圧が印加される。図２の構成においても、全く同じ理由で緩衝増幅回路４６から出力される発振信号のレベルは電圧依存性が緩和されてレベル変化が押さえられる。また、可変容量ダイオード６０のカソードにはベースバイアス抵抗５４を利用して電源電圧を印加するので、逆バイアス用の抵抗６２（図１）が不要となる。従って、可変容量ダイオード６０のアノードは発振回路３０の出力端側に接続する必要がある。

本発明の電圧制御発振器に関わる第１の実施形態の構成を示す回路図である。本発明の電圧制御発振器に関わる第２の実施形態の構成を示す回路図である。従来の電圧制御発振器の構成を示す回路図である。

符号の説明

３０：発振回路
３１：発振トランジスタ
３２：共振回路
３２ａ：インダクタ
３２ｂ：コンデンサ
３２ｃ：可変容量ダイオード
３３：バイパスコンデンサ
３４、３５：帰還コンデンサ
３６、３７：ベースバイアス抵抗
３８：エミッタバイアス抵抗
３９：結合コンデンサ
４０：制御電圧端子
４１：インダクタ
４５：電源端子
４６：緩衝増幅回路
４７：増幅トランジスタ
４８：インダクタ
４９：終端コンデンサ
５０、結合コンデンサ
５１：出力端子
５２：バイパスコンデンサ
５３：エミッタバイアス抵抗
５４、５５：ベースバイアス抵抗
６０：可変容量ダイオード
６１、６２：抵抗

Claims

発振周波数が周波数制御電圧によって変えられる発振回路と、前記発振回路から出力される発振信号を増幅する緩衝増幅回路とを備え、前記発振回路の出力端と前記緩衝増幅回路の入力端とを相互に結合すると共に、前記発振信号を前記緩衝増幅回路に入力する可変容量ダイオードを設け、前記緩衝増幅回路に印加される電源電圧の上昇にともなって容量値が減少するように前記電源電圧を前記可変容量ダイオードに印加したことを特徴とする電圧制御発振器。
前記可変容量ダイオードのアノードを直流的に接地し、カソードに前記電源電圧を印加したことを特徴とする請求項１に記載の電圧制御発振器。
前記緩衝増幅回路はベースを前記入力端とするトランジスタを有し、前記ベースにはバイアス抵抗によってバイアス電圧を印加し、前記可変容量ダイオードのアノードを前記発振回路の出力端に交流結合すると共に、カソードを前記トランジスタのベースに接続したことを特徴とする請求項２に記載の電圧制御発振器。