JP4190874B2 - 圧電発振回路 - Google Patents

Description

【０００１】
【発明の属する技術分野】
本発明は圧電発振回路を産業上の技術分野とし、特に回路損失の少ない低電圧動作の水晶発振回路に関する。
【０００２】
【従来の技術】
（発明の背景）圧電発振回路、特に水晶発振回路は周波数及び時間の基準源として電子機器に広く用いられている。一般にはコルピッツ型が用いられ、近年では、特に携帯機器の小型化から低電圧での動作が求められている。
【０００３】
（従来技術の一例）第３図は一従来例を説明するコルピッツ型とした水晶発振回路の図である。
水晶発振回路は共振回路１と発振用増幅器２からなる。共振回路１はインダクタ成分としての水晶振動子３と分割コンデンサＣ1、Ｃ2からなる。水晶振動子３と分割コンデンサＣ1、Ｃ2の接続点の一端はアース電位に接地する。発振用増幅器２はトランジスタからなり、分割コンデンサＣ1、Ｃ2の中点にエミッタを、水晶振動子３と分割コンデンサＣ1、Ｃ2との接続点の他端にベースを、電源Ｖccにコレクタを接続してなる。そして、共振回路１の共振周波数を帰還増幅してなる。
【０００４】
なお、発振周波数は共振周波数と概ね同じとなるが、厳格には水晶振動子３から見た負荷容量によって決定される。図中の符号Ｒ1、Ｒ2はバイアス抵抗、Ｒ3は負荷抵抗、Ｃ3は結合容量、Ｖoutは出力である。
【０００５】
【発明が解決しようとする課題】
（従来技術の問題点）しかしながら、上記構成の水晶発振回路では、電源電圧を低下するには、バイアス抵抗Ｒ1、Ｒ2や分割コンデンサＣ1、Ｃ2の値を小さくして電流を増加しなければならず、回路損失が大きくなる問題があった。この場合、安定な発振はもとより、位相雑音や短期安定度の劣化は避けられなくなる。
【０００６】
すなわち、トランジスタを用いた発振回路の負性抵抗−Ｒは以下の（１）式で示される。但し、ｇｍはトランジスタの相互コンダクタンスである。なお、負性抵抗−Ｒは水晶振動子３の等価直列抵抗よりも大きくしなければならない。
−Ｒ＝−ｇｍ／ω²・（Ｃ1・Ｃ2）・・・・（１）
【０００７】
ここで、相互コンダクタンスｇｍはエミッタ電流Ｉe及び電流増幅率ＨFEに比例する。したがって、電源電圧が低下するとベース電流Iｂとともにエミッタ電流Ｉeが減少する。これにより、相互コンダクタンスｇｍも小さくなって、（１）式から分かるように、発振に必要な負性抵抗−Ｒの確保が困難になる。
【０００８】
これらのことから、バイアス抵抗Ｒ1、Ｒ2や分割コンデンサＣ1、Ｃ2の値を小さくしてエミッタ電流Ｉeを大きくする必要があった。しかし、電流の増加は発振回路の損失を招き、回路の実効Ｑが劣化して安定な発振を妨げるとともに、位相雑音や短期安定度の劣化も避けられなくなる。特に、高周化が進行するほど、分割コンデンサＣ1、Ｃ2の値を小さくして負性抵抗を大きくしなければならず「前（１）式」、問題が顕著になる。
【０００９】
そこで、第４図に示したように、発振用増幅器２をトランジスタのダーリントン接続として電流増幅率ＨFEを高め、相互コンダクタンスｇｍを大きくして負性抵抗−Ｒを確保することが提案されている（非特許文献１）。しかし、この場合には、順方向降下電圧Ｖbe約0.6Ｖの二倍1.2Ｖが必然的に損なわれる。したがって、低電圧化が進行するほど自ずと限界があった。
【００１０】
（発明の目的）本発明は回路損失を抑制して低電圧化を促進する圧電発振回路を提供することを目的とする。
【００１１】
【非特許文献１】
電子情報通信学会 A-1-9、P9、1988．
【非特許文献２】
定本トランジスタ回路の設計、P136、CQ出版（株）
【００１２】
【課題を解決するための手段】
（着目点及び適用）本発明は発振用増幅器２として非特許文献２で示され、順方向降下電圧Vbeをトランジスタ１個分の０.6Ｖとするインバーテッドダーリントン接続に着目し、これを圧電発振回路に適用した。
【００１３】
（解決手段）本発明は、特許請求の範囲に示しように、圧電振動子をインダクタ成分として２個の分割コンデンサと共振回路を形成し、前記共振回路の共振周波数を前記発振用トランジスタにて帰還増幅してなるコルピッツ型の圧電発振回路において、前記発振用トランジスタはＰＮＰ型とＮＰＮ型としたトランジスタのインバーテッドダーリントン接続とした構成とする。これにより、低電圧化を促進し、しかも電流増幅率HFEを増大して発振に必要な負性抵抗を得られる。したがって、バイアス抵抗や分割コンデンサＣ1、Ｃ2の値を大きくできて、回路損失を抑制する。以下、本発明の一実施例を説明する。
【００１４】
【実施例】
第１図は本発明の一実施例を説明する水晶発振回路の図である。なお、前従来例と同一部分には同番号を付与してその説明は簡略又は省略する。
【００１５】
水晶発振回路は前述したようにコルピッツ型とし、水晶振動子３をインダクタ成分として分割コンデンサＣ1、Ｃ2と共振回路１を形成し、この共振周波数を発振用増幅器２にて帰還増幅してなる。そして、ここでは発振用増幅器２をトランジスタのインバーテッドダーリントン接続とする。
【００１６】
インバーテッドダーリントン接続は例えばＮＰＮ型の第１トランジスタＱ1とＰＮＰ型の第２トランジスタＱ2からなる。第１トランジスタＱ1のコレクタは第２トランジスタＱ2のベースに、第１トランジスタＱ1のエミッタは第２トランジスタＱ2のコレクタに接続する。そして、第１トランジスタＱ1のベースを共振回路１の接続点の他端に、第２トランジスタＱ2のコレクタを電源Ｖccに、第２トランジスタＱ2（第１トランジスタＱ1のエミッタ）のコレクタを分割コンデンサＣ1、Ｃ2の中点に接続する。
【００１７】
このようなものでは、ＮＰＮとＰＮＰとの第１と第２トランジスタＱ1、Ｑ2を言わばダーリントン接続したインバーテッドダーリントン接続とするので、順方向降下電圧Ｖbeはトランジスタ１個分の0.6Ｖになる。そして、電流増幅率ＨFEは増大、即ち第１と第２トランジスタＱ1、Ｑ2の電流増幅率ＨFEを乗算したものになる。
【００１８】
したがって、低電圧化しても電流増幅率ＨFEが増大して発振に必要な負性抵抗−Ｒを得られるとともに、バイアス抵抗Ｒ1、Ｒ2や分割コンデンサＣ1、Ｃ2の値を大きくできて、回路損失を抑制できる。
【００１９】
【他の事項】
上記実施例では水晶発振回路はコルピッツ型として説明したが、例えば第２図に示したようにコルピッツ型の変形例として知られるエミッタを接地したピアース型にも適用できる。要は、水晶振動子をインダクタとして分割コンデンサと共振回路を形成した水晶発振回路であれば適用できる。
【００２０】
また、第１トランジスタＱ1をＮＰＮとして第２トランジスタＱ2をＰＮＰとしたが、この逆に、第１トランジスタＱ1をＰＮＰとして第２トランジスタＱ2をＮＰＮとしたインバーテッドダーリントンでもよい。また、水晶発振回路として説明したが、例えばセラミック等の圧電振動子を用いた圧電発振回路でも同様に適用できることは勿論である。
【００２１】
【発明の効果】
本発明は、圧電振動子をインダクタ成分として２個の分割コンデンサと共振回路を形成し、前記共振回路の共振周波数を前記発振用トランジスタにて帰還増幅してなるコルピッツ型の圧電発振回路において、前記発振用トランジスタはＰＮＰ型とＮＰＮ型としたトランジスタのインバーテッドダーリントン接続としたので、回路損失を抑制して低電圧化を促進する圧電発振回路を提供できる。
【図面の簡単な説明】
【図１】 本発明の一実施例を説明する水晶発振回路の図である。
【図２】 本発明の他の実施例を説明する水晶発振回路の図である。
【図３】 従来例を説明する水晶発振回路の図である。
【図４】 従来例の他例を説明する水晶発振回路の図である。
【符号の説明】
１ 共振回路、２ 発振用増幅器、３ 水晶振動子、Ｒ1〜Ｒ4 抵抗、Ｃ1〜Ｃ3 コンデンサ．

Claims (1)

1. 圧電振動子をインダクタ成分として２個の分割コンデンサと共振回路を形成し、前記共振回路の共振周波数を前記発振用トランジスタにて帰還増幅してなるコルピッツ型の圧電発振回路において、前記発振用トランジスタはＰＮＰ型とＮＰＮ型としたトランジスタのインバーテッドダーリントン接続としたことを特徴とする圧電発振回路。

Images