JP2012532510A - 高電圧振幅状態の下での電圧制御発振器(vco)バッファに対するデバイス信頼性の向上 - Google Patents
高電圧振幅状態の下での電圧制御発振器(vco)バッファに対するデバイス信頼性の向上 Download PDFInfo
- Publication number
- JP2012532510A JP2012532510A JP2012517901A JP2012517901A JP2012532510A JP 2012532510 A JP2012532510 A JP 2012532510A JP 2012517901 A JP2012517901 A JP 2012517901A JP 2012517901 A JP2012517901 A JP 2012517901A JP 2012532510 A JP2012532510 A JP 2012532510A
- Authority
- JP
- Japan
- Prior art keywords
- switch
- vco
- capacitor
- amplitude
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000872 buffer Substances 0.000 title claims abstract description 171
- 239000003990 capacitor Substances 0.000 claims abstract description 157
- 230000005669 field effect Effects 0.000 claims abstract description 12
- 229910044991 metal oxide Inorganic materials 0.000 claims abstract description 12
- 150000004706 metal oxides Chemical class 0.000 claims abstract description 12
- 239000004065 semiconductor Substances 0.000 claims abstract description 12
- 238000000034 method Methods 0.000 claims description 58
- 230000010355 oscillation Effects 0.000 claims description 32
- 230000008569 process Effects 0.000 claims description 7
- 238000004590 computer program Methods 0.000 claims description 6
- 230000006854 communication Effects 0.000 description 38
- 238000004891 communication Methods 0.000 description 38
- 238000010586 diagram Methods 0.000 description 20
- 230000001413 cellular effect Effects 0.000 description 14
- 230000005540 biological transmission Effects 0.000 description 13
- 238000005516 engineering process Methods 0.000 description 5
- 238000012545 processing Methods 0.000 description 5
- 230000006870 function Effects 0.000 description 4
- 230000003287 optical effect Effects 0.000 description 4
- 230000008878 coupling Effects 0.000 description 3
- 238000010168 coupling process Methods 0.000 description 3
- 238000005859 coupling reaction Methods 0.000 description 3
- 230000003071 parasitic effect Effects 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 239000000835 fiber Substances 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- 230000007175 bidirectional communication Effects 0.000 description 1
- 238000012790 confirmation Methods 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L5/00—Automatic control of voltage, current, or power
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
Landscapes
- Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Amplifiers (AREA)
Abstract
【選択図】 図5
Description
Claims (39)
- 電圧制御発振器(VCO)バッファのための回路において、
前記VCOバッファの入力に接続され、当該入力がVCOコアに接続された、第1のキャパシタと、
前記VCOバッファの前記入力と、p型金属酸化膜半導体電界効果(PMOS)トランジスタのゲートとに接続された第2のキャパシタと、
前記第1のキャパシタと、前記PMOSトランジスタの前記ゲートとに接続された第1のスイッチと、
前記VCOバッファの前記入力に接続された第3のキャパシタと、
前記VCOバッファの前記入力と、n型金属酸化膜半導体電界効果(NMOS)トランジスタのゲートとに接続された第4のキャパシタと、
前記第3のキャパシタと、前記NMOSトランジスタの前記ゲートとに接続された第2のスイッチと
を具備する、回路。 - 前記入力の振幅がしきい値振幅未満の場合に、前記第1のスイッチと前記第2のスイッチとは、閉じられたポジションにある、請求項1の回路。
- 前記入力の振幅がしきい値振幅より大きい場合に、前記第1のスイッチと前記第2のスイッチとは、開いたポジションにある、請求項1の回路。
- 前記PMOSトランジスタのソースは、レール電圧に接続されており、前記PMOSトランジスタのドレインは、前記VCOバッファの出力に接続される、請求項1の回路。
- 前記NMOSトランジスタのソースは、グランドに接続されており、前記NMOSトランジスタのドレインは、前記VCOバッファの出力に接続される、請求項1の回路。
- 前記第1のスイッチと前記第2のスイッチとが開いたポジションにある場合、前記VCOバッファの複数のトランジスタへの入力電圧は減少される、請求項1の回路。
- 前記第1のスイッチと前記第2のスイッチとは、高VCO振幅モードの間、開いたポジションにあり、前記VCOバッファの複数のトランジスタへの入力電圧は、前記高VCO振幅モードの間、減少されることを必要とする、請求項1の回路。
- 前記第1のスイッチと前記第2のスイッチとは、低VCO振幅モードの間、閉じられたポジションにあり、前記VCOバッファの複数のトランジスタへの入力電圧は、前記低VCOモードの間、減少されることを必要としない、請求項1の回路。
- 前記第1のスイッチが閉じられたポジションの場合、前記第1のキャパシタと前記第2のキャパシタとは、並列に接続されており、前記VCOバッファの前記入力と前記PMOSトランジスタの前記ゲートとの間のより大きい容量値を生成し、
前記VCOバッファの前記入力と前記PMOSトランジスタの前記ゲートとの間のより大きい容量値は、前記PMOSトランジスタの前記ゲートでより大きい電圧振幅を引き起こすより小さい電圧分割を生成する、
請求項1の回路。 - 前記第1のスイッチが開いたポジションの場合、前記第2のキャパシタのみが前記VCOバッファの前記入力と前記PMOSトランジスタの前記ゲートとの間にあり、
前記VCOバッファの前記入力と前記PMOSトランジスタの前記ゲートとの間のより小さい容量値は、前記PMOSトランジスタの前記ゲートでより小さい電圧振幅を引き起こすより大きな電圧分割を生成する、
請求項1の回路。 - 前記第2のスイッチが閉じられたポジションの場合、前記第3のキャパシタと前記第4のキャパシタとは、並列に接続されており、前記VCOバッファの前記入力と前記NMOSトランジスタの前記ゲートとの間のより大きい容量値を生成し、
前記VCOバッファの前記入力と前記NMOSトランジスタの前記ゲートとの間のより大きい容量値は、前記NMOSトランジスタの前記ゲートでより大きい電圧振幅を引き起こすより小さい電圧分割を生成する、
請求項1の回路。 - 前記第2のスイッチが開いたポジションの場合、前記第4のキャパシタのみが前記VCOバッファの前記入力と前記NMOSトランジスタの前記ゲートとの間にあり、
前記VCOバッファの前記入力と前記NMOSトランジスタの前記ゲートとの間のより小さい容量値は、前記NMOSトランジスタの前記ゲートでより小さい電圧振幅を引き起こすより大きな電圧分割を生成する、
請求項1の回路。 - 前記第1のキャパシタは前記第2のキャパシタより大きく、前記第3のキャパシタは前記第4のキャパシタより大きい、請求項1の回路。
- 前記PMOSトランジスタの前記ゲートに接続された第5のキャパシタと、
前記第5のキャパシタとグランドとに接続された第3のスイッチと、
前記NMOSトランジスタの前記ゲートに接続された第6のキャパシタと、
前記第6のキャパシタとグランドとに接続された第4のスイッチと
をさらに具備する、請求項1の回路。 - 前記第3のスイッチと前記第4のスイッチとが閉じられたポジションの場合、前記第1のキャパシタ、前記第2のキャパシタ、前記第3のキャパシタ、前記第4のキャパシタ、前記NMOSトランジスタ、および前記PMOSトランジスタにおけるプロセス変動による振幅変動は、減少される、請求項14の回路。
- 前記VCOコアによって発生された発振電圧の振幅がしきい値より大きい場合に、前記第3のスイッチと前記第4のスイッチとは、閉められたポジションにある、請求項14の回路。
- 前記VCOコアによって発生された発振電圧の振幅がしきい値未満の場合に、前記第3のスイッチと前記第4のスイッチとは、開いたポジションにある、請求項14の回路。
- 前記第1のスイッチと前記第2のスイッチとは比較器によって制御され、
前記比較器は、前記第1のスイッチと前記第2のスイッチとが開いたまたは閉じられたポジションにするべきか決定するために、前記VCOコアによって発生された発振電圧の振幅と、しきい値とを比較する、
請求項1の回路。 - 前記第3のスイッチと前記第4のスイッチとは比較器によって制御され、
前記比較器は、前記第3のスイッチと前記第4のスイッチとが開いたまたは閉じられたポジションにするべきか決定するために、前記VCOコアによって発生された発振電圧の振幅と、しきい値とを比較する、
請求項14の回路。 - 電圧制御発振器(VCO)バッファの自動制御のための方法において、
VCOコアを使用して発振電圧を発生することと、
振幅検出器を使用して前記発振電圧の振幅を検出することと、
比較器を使用して、前記発振電圧の前記振幅と、しきい値振幅とを比較することと、
前記発振電圧の前記振幅が前記しきい値振幅未満の場合、前記VCOバッファにおける第1のスイッチと第2のスイッチとを閉じることと、
前記発振電圧の前記振幅が前記しきい値振幅より大きい場合、前記VCOバッファにおける前記第1のスイッチと前記第2のスイッチとを開くことと、
前記VCOバッファを使用して、前記発振電圧から出力電圧を発生すること
を具備する、方法。 - 前記発振電圧の前記振幅が前記しきい値振幅未満の場合、前記VCOバッファにおける第3のスイッチおよび第4のスイッチを開くことと、
前記発振電圧の前記振幅が前記しきい値振幅より大きい場合、前記VCOバッファにおける前記第3のスイッチおよび前記第4のスイッチを閉じることと
をさらに具備する、請求項20の方法。 - 前記電圧制御発振器(VCO)バッファは、
前記VCOバッファの入力に接続され、当該入力が前記VCOコアに接続された、第1のキャパシタと、
前記VCOバッファの前記入力と、p型金属酸化膜半導体電界効果(PMOS)トランジスタのゲートとに接続された第2のキャパシタと、
前記VCOバッファの前記入力に接続された第3のキャパシタと、
前記VCOバッファの前記入力と、n型金属酸化膜半導体電界効果(NMOS)トランジスタのゲートとに接続された第4のキャパシタと
を具備し、
前記第1のスイッチは、前記第1のキャパシタと前記PMOSトランジスタの前記ゲートとに接続され、
前記第2のスイッチは、前記第3のキャパシタと前記NMOSトランジスタの前記ゲートとに接続される、
請求項20の方法。 - 前記PMOSトランジスタのソースは、レール電圧に接続されており、前記PMOSトランジスタのドレインは、前記VCOバッファの出力に接続される、請求項22の方法。
- 前記NMOSトランジスタのソースは、グランドに接続されており、前記NMOSトランジスタのドレインは、前記VCOバッファの出力に接続される、請求項22の方法。
- 前記VCOバッファの複数のトランジスタへ、前記発振電圧を印加することをさらに具備する、請求項20の方法。
- 前記第1のスイッチと前記第2のスイッチとは、開いたポジションにあり、前記VCOバッファの複数のトランジスタに印加される発振電圧は減少される、請求項25の方法。
- 前記第1のスイッチと前記第2のスイッチとは、高VCO振幅モードの間、開いたポジションにあり、前記VCOバッファの複数のトランジスタへの入力電圧は、前記高VCO振幅モードの間、減少されることを必要とする、請求項20の方法。
- 前記第1のスイッチと前記第2のスイッチとは、低VCO振幅モードの間、閉じられたポジションにあり、前記VCOバッファの複数のトランジスタへの入力電圧は、前記低VCOモードの間、減少されることを必要としない、請求項20の方法。
- 前記第1のスイッチが閉じられたポジションの場合、前記第1のキャパシタと前記第2のキャパシタとは、並列に接続されており、前記VCOバッファの前記入力と前記PMOSトランジスタの前記ゲートとの間の単一のより大きい容量値を生成し、
前記VCOバッファの前記入力と前記PMOSトランジスタの前記ゲートとの間のより大きい容量値は、前記PMOSトランジスタの前記ゲートでより大きい電圧振幅を引き起こすより小さい電圧分割を生成する、
請求項22の方法。 - 前記第1のスイッチが開いたポジションの場合、前記第2のキャパシタのみが前記VCOバッファの前記入力と前記PMOSトランジスタの前記ゲートとの間にあり、
前記VCOバッファの前記入力と前記PMOSトランジスタの前記ゲートとの間のより小さい容量値は、前記PMOSトランジスタの前記ゲートでより小さい電圧振幅を引き起こすより大きな電圧分割を生成する、
請求項22の方法。 - 前記第2のスイッチが閉じられたポジションの場合、前記第3のキャパシタと前記第4のキャパシタとは、並列に接続されており、前記VCOバッファの前記入力と前記NMOSトランジスタの前記ゲートとの間のより大きい容量値を生成し、
前記VCOバッファの前記入力と前記NMOSトランジスタの前記ゲートとの間のより大きい容量値は、前記NMOSトランジスタの前記ゲートでより大きい電圧振幅を引き起こすより小さい電圧分割を生成する、
請求項22の方法。 - 前記第2のスイッチが開いたポジションの場合、前記第4のキャパシタのみが前記VCOバッファの前記入力と前記NMOSトランジスタの前記ゲートとの間にあり、
前記VCOバッファの前記入力と前記NMOSトランジスタの前記ゲートとの間のより小さい容量値は、前記NMOSトランジスタの前記ゲートでより小さい電圧振幅を引き起こすより大きな電圧分割を生成する、
請求項22の方法。 - 前記第1のキャパシタは前記第2のキャパシタより大きく、前記第3のキャパシタは前記第4のキャパシタより大きい、請求項20の方法。
- 前記PMOSトランジスタの前記ゲートに接続された第5のキャパシタと、
前記第5のキャパシタとグランドとに接続された第3のスイッチと、
前記NMOSトランジスタの前記ゲートに接続された第6のキャパシタと、
前記第6のキャパシタとグランドとに接続された第4のスイッチと
をさらに具備する、請求項22の方法。 - 前記第3のスイッチと前記第4のスイッチとが閉じられたポジションの場合、前記第1のキャパシタ、前記第2のキャパシタ、前記第3のキャパシタ、前記第4のキャパシタ、前記NMOSトランジスタ、および前記PMOSトランジスタにおけるプロセス変動による振幅変動は、減少される、請求項34の方法。
- 前記第1のスイッチと前記第2のスイッチとは前記比較器によって制御され、
前記比較器は、前記第1のスイッチと前記第2のスイッチとが開いたまたは閉じられたポジションにするべきか決定するために、前記VCOコアによって発生された前記発振電圧の前記振幅と、前記しきい値とを比較する、
請求項20の方法。 - 前記第3のスイッチと前記第4のスイッチとは前記比較器によって制御され、
前記比較器は、前記第3のスイッチと前記第4のスイッチとが開いたまたは閉じられたポジションにするべきか決定するために、前記VCOコアによって発生された前記発振電圧の前記振幅と、前記しきい値とを比較する、
請求項34の方法。 - 電圧制御発振器(VCO)バッファを持つワイヤレスデバイスにおいて、
VCOコアを使用して発振電圧を発生するための手段と、
振幅検出器を使用して前記発振電圧の振幅を決定するための手段と、
比較器を使用して、前記発振電圧の前記振幅と、しきい値振幅とを比較するための手段と、
前記発振電圧の前記振幅が前記しきい値振幅未満の場合、前記VCOバッファにおける第1のスイッチと第2のスイッチとを閉じるための手段と、
前記発振電圧の前記振幅が前記しきい値振幅より大きい場合、前記VCOバッファにおける前記第1のスイッチと前記第2のスイッチとを開くための手段と、
前記VCOバッファを使用して、前記発振電圧から出力電圧を発生するための手段と
を具備する、デバイス。 - 電圧制御発振器(VCO)バッファのためのコンピュータプログラムプロダクトであり、前記コンピュータプログラムプロダクトは、命令を持つコンピュータ可読媒体を具備し、前記命令は、
VCOコアを使用して発振電圧を発生するためのコードと、
振幅検出器を使用して前記発振電圧の振幅を決定するためのコードと、
比較器を使用して、前記発振電圧の前記振幅と、しきい値振幅とを比較するためのコードと、
前記発振電圧の前記振幅が前記しきい値振幅未満の場合、前記VCOバッファにおける第1のスイッチと第2のスイッチとを閉じるためのコードと、
前記発振電圧の前記振幅が前記しきい値振幅より大きい場合、前記VCOバッファにおける前記第1のスイッチと前記第2のスイッチとを開くためのコードと、
前記VCOバッファを使用して、前記発振電圧から出力電圧を発生するためのコードと
を具備する、コンピュータプログラムプロダクト。
Applications Claiming Priority (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US22206409P | 2009-06-30 | 2009-06-30 | |
US61/222,064 | 2009-06-30 | ||
US12/825,221 | 2010-06-28 | ||
US12/825,221 US8242854B2 (en) | 2009-06-30 | 2010-06-28 | Enhancing device reliability for voltage controlled oscillator (VCO) buffers under high voltage swing conditions |
PCT/US2010/040681 WO2011002941A1 (en) | 2009-06-30 | 2010-06-30 | Enhancing device reliability for voltage controlled oscillator (vco) buffers under high voltage swing conditions |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012532510A true JP2012532510A (ja) | 2012-12-13 |
JP5599880B2 JP5599880B2 (ja) | 2014-10-01 |
Family
ID=43380033
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012517901A Expired - Fee Related JP5599880B2 (ja) | 2009-06-30 | 2010-06-30 | 高電圧振幅状態の下での電圧制御発振器(vco)バッファに対するデバイス信頼性の向上 |
Country Status (6)
Country | Link |
---|---|
US (1) | US8242854B2 (ja) |
EP (1) | EP2449679B1 (ja) |
JP (1) | JP5599880B2 (ja) |
CN (1) | CN102474259B (ja) |
TW (1) | TW201131986A (ja) |
WO (1) | WO2011002941A1 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015043625A (ja) * | 2009-10-21 | 2015-03-05 | クゥアルコム・インコーポレイテッドQualcomm Incorporated | ダイナミックバイアスを有するrfバッファ回路 |
JP2018515991A (ja) * | 2015-05-18 | 2018-06-14 | クアルコム,インコーポレイテッド | レプリカバイアス印加を用いる高速ac結合インバータベースバッファ |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8773215B2 (en) | 2011-09-09 | 2014-07-08 | International Business Machines Corporation | Fully decoupled LC-tank based oscillator topology for low phase noise and high oscillation amplitude applications |
US20160162214A1 (en) * | 2014-12-08 | 2016-06-09 | James A McCall | Adjustable low swing memory interface |
US9513655B1 (en) * | 2015-11-24 | 2016-12-06 | Omnivision Technologies, Inc. | Interface circuit with variable output swing and open termination mode for transmitting signals |
US9813053B2 (en) * | 2016-02-22 | 2017-11-07 | Texas Instruments Incorporated | Gate capacitance control in a load switch |
KR102459225B1 (ko) * | 2018-10-15 | 2022-10-27 | 한국전자통신연구원 | 푸쉬 풀 동작을 수행하는 전자 회로 및 그것을 포함하는 발진기 |
US10707845B2 (en) * | 2018-11-13 | 2020-07-07 | Marvell International Ltd. | Ultra-low voltage level shifter |
Citations (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07273542A (ja) * | 1994-03-30 | 1995-10-20 | Toshiba Corp | 集積回路 |
JPH11150466A (ja) * | 1997-11-14 | 1999-06-02 | Nec Corp | クロックバッファ回路 |
JP2002261542A (ja) * | 2000-12-27 | 2002-09-13 | Murata Mfg Co Ltd | 発振器及びそれを用いた通信機 |
JP2002532936A (ja) * | 1998-12-10 | 2002-10-02 | ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツング | ひずみが抑圧される発振回路 |
JP2003017959A (ja) * | 2001-07-05 | 2003-01-17 | Nec Corp | 電圧増幅回路 |
JP2003318731A (ja) * | 2002-04-22 | 2003-11-07 | Sharp Corp | ローカル信号発生回路およびそれを搭載する集積回路 |
JP2005159803A (ja) * | 2003-11-27 | 2005-06-16 | Fujitsu Ltd | ゲインの可変制御可能な高周波増幅回路 |
JP2005260797A (ja) * | 2004-03-15 | 2005-09-22 | Alps Electric Co Ltd | 電圧制御発振器 |
JP2006135892A (ja) * | 2004-11-09 | 2006-05-25 | Oki Electric Ind Co Ltd | 電圧制御発振器及び発振周波数調整方法 |
JP2007053746A (ja) * | 2005-07-21 | 2007-03-01 | Citizen Miyota Co Ltd | 集積回路 |
JP2007259052A (ja) * | 2006-03-23 | 2007-10-04 | Matsushita Electric Ind Co Ltd | 水晶発振器 |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5493232A (en) * | 1992-03-11 | 1996-02-20 | Vlsi Technology, Inc. | Disturbance immune output buffer with switch and hold stages |
US5625325A (en) | 1995-12-22 | 1997-04-29 | Microtune, Inc. | System and method for phase lock loop gain stabilization |
FI101657B (fi) | 1996-07-25 | 1998-07-31 | Nokia Mobile Phones Ltd | Jänniteohjattu oskillaattorikytkentä |
KR100214512B1 (ko) | 1996-10-24 | 1999-08-02 | 구본준 | 씨모스 피엘엘의 주파수 위상 비교기 |
US6052036A (en) * | 1997-10-31 | 2000-04-18 | Telefonaktiebolaget L M Ericsson | Crystal oscillator with AGC and on-chip tuning |
US6498534B1 (en) | 2001-06-15 | 2002-12-24 | Lsi Logic Corporation | Amplifier circuit for line driver |
US6882237B2 (en) * | 2003-04-30 | 2005-04-19 | Zarlink Semiconductor Inc. | Capture range control mechanism for voltage controlled oscillators |
KR100513972B1 (ko) * | 2003-07-01 | 2005-09-13 | 학교법인 한국정보통신학원 | 광대역 가변 주파수 전압 제어 발진기 |
KR100677741B1 (ko) | 2005-03-07 | 2007-02-02 | 삼성전자주식회사 | 전압제어 발진기의 입력전압 보정방법, 보정장치 및 입력전압 보정에 사용되는 디지털 인터페이스 |
CN101133549B (zh) * | 2005-12-15 | 2011-03-23 | 旭化成电子材料元件株式会社 | 电压控制振荡器、其设计方法及其控制电压的生成施加方法 |
US7372342B2 (en) * | 2006-07-31 | 2008-05-13 | Freescale Semiconductor, Inc. | Oscillator |
CN100578913C (zh) | 2006-12-21 | 2010-01-06 | 凌阳科技股份有限公司 | 一种使用于压控振荡器中的一可变电容器 |
FI20075292A0 (fi) * | 2007-04-26 | 2007-04-26 | Nokia Corp | Oskillaattorisignaalin stabilisointi |
CN101540603A (zh) * | 2008-03-21 | 2009-09-23 | 意法半导体研发(上海)有限公司 | 用于高频信号的功效推挽式缓冲电路、系统和方法 |
TWI362824B (en) * | 2008-09-12 | 2012-04-21 | Phison Electronics Corp | Oscillator and driving circuit and oscillation method thereof |
-
2010
- 2010-06-28 US US12/825,221 patent/US8242854B2/en active Active
- 2010-06-30 CN CN201080029299.3A patent/CN102474259B/zh active Active
- 2010-06-30 WO PCT/US2010/040681 patent/WO2011002941A1/en active Application Filing
- 2010-06-30 TW TW099121606A patent/TW201131986A/zh unknown
- 2010-06-30 JP JP2012517901A patent/JP5599880B2/ja not_active Expired - Fee Related
- 2010-06-30 EP EP10732788.4A patent/EP2449679B1/en active Active
Patent Citations (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07273542A (ja) * | 1994-03-30 | 1995-10-20 | Toshiba Corp | 集積回路 |
JPH11150466A (ja) * | 1997-11-14 | 1999-06-02 | Nec Corp | クロックバッファ回路 |
JP2002532936A (ja) * | 1998-12-10 | 2002-10-02 | ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツング | ひずみが抑圧される発振回路 |
JP2002261542A (ja) * | 2000-12-27 | 2002-09-13 | Murata Mfg Co Ltd | 発振器及びそれを用いた通信機 |
JP2003017959A (ja) * | 2001-07-05 | 2003-01-17 | Nec Corp | 電圧増幅回路 |
JP2003318731A (ja) * | 2002-04-22 | 2003-11-07 | Sharp Corp | ローカル信号発生回路およびそれを搭載する集積回路 |
JP2005159803A (ja) * | 2003-11-27 | 2005-06-16 | Fujitsu Ltd | ゲインの可変制御可能な高周波増幅回路 |
JP2005260797A (ja) * | 2004-03-15 | 2005-09-22 | Alps Electric Co Ltd | 電圧制御発振器 |
JP2006135892A (ja) * | 2004-11-09 | 2006-05-25 | Oki Electric Ind Co Ltd | 電圧制御発振器及び発振周波数調整方法 |
JP2007053746A (ja) * | 2005-07-21 | 2007-03-01 | Citizen Miyota Co Ltd | 集積回路 |
JP2007259052A (ja) * | 2006-03-23 | 2007-10-04 | Matsushita Electric Ind Co Ltd | 水晶発振器 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015043625A (ja) * | 2009-10-21 | 2015-03-05 | クゥアルコム・インコーポレイテッドQualcomm Incorporated | ダイナミックバイアスを有するrfバッファ回路 |
JP2018515991A (ja) * | 2015-05-18 | 2018-06-14 | クアルコム,インコーポレイテッド | レプリカバイアス印加を用いる高速ac結合インバータベースバッファ |
Also Published As
Publication number | Publication date |
---|---|
US20100327986A1 (en) | 2010-12-30 |
CN102474259B (zh) | 2015-03-04 |
JP5599880B2 (ja) | 2014-10-01 |
TW201131986A (en) | 2011-09-16 |
CN102474259A (zh) | 2012-05-23 |
US8242854B2 (en) | 2012-08-14 |
EP2449679B1 (en) | 2019-11-06 |
EP2449679A1 (en) | 2012-05-09 |
WO2011002941A1 (en) | 2011-01-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5599880B2 (ja) | 高電圧振幅状態の下での電圧制御発振器(vco)バッファに対するデバイス信頼性の向上 | |
US9344100B2 (en) | Reconfigurable local oscillator for optimal noise performance in a multi-standard transceiver | |
JP6092286B2 (ja) | 低位相ノイズvcoにおける粗同調バンクスイッチおよび温度補償回路 | |
US9214895B2 (en) | Oscillator with primary and secondary LC circuits | |
KR101505019B1 (ko) | 무선 주파수 (rf) 트랜시버 집적회로, 장치 및 이를 동작시키기 위한 방법 | |
US8415991B2 (en) | RF buffer circuit with dynamic biasing | |
CN102210102B (zh) | 用于使因锁相环路电路中电荷泵泄漏而造成的控制电压纹波最小化的技术 | |
US8963648B2 (en) | Low noise oscillator having switching network | |
CN102460955B (zh) | 电容器切换电路 | |
US11606096B2 (en) | Power supply for voltage controlled oscillators with automatic gain control | |
JP2007208773A (ja) | 発振器、pll発振器、無線装置 | |
US10693470B2 (en) | Dual mode power supply for voltage controlled oscillators | |
Shin et al. | 11.5 A 23.9-to-29.4 GHz Digital LC-PLL with a Coupled Frequency Doubler for Wireline Applications in 10nm FinFET | |
WO2012129552A1 (en) | Low loss switched capacitor | |
US20090003505A1 (en) | Apparatus and Method for Processing Oscillation Signals in Wireless Communication System Based Tdd |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130418 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130507 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20130807 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20130814 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20131007 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20131015 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140325 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140606 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140715 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140813 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5599880 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |