CN102210102B - 用于使因锁相环路电路中电荷泵泄漏而造成的控制电压纹波最小化的技术 - Google Patents

用于使因锁相环路电路中电荷泵泄漏而造成的控制电压纹波最小化的技术 Download PDF

Info

Publication number
CN102210102B
CN102210102B CN200980145109.1A CN200980145109A CN102210102B CN 102210102 B CN102210102 B CN 102210102B CN 200980145109 A CN200980145109 A CN 200980145109A CN 102210102 B CN102210102 B CN 102210102B
Authority
CN
China
Prior art keywords
clock signal
sampling switch
rising
phase
charge pump
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN200980145109.1A
Other languages
English (en)
Other versions
CN102210102A (zh
Inventor
阿什温·拉古纳塔恩
马尔奇奥·佩德拉里-诺伊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of CN102210102A publication Critical patent/CN102210102A/zh
Application granted granted Critical
Publication of CN102210102B publication Critical patent/CN102210102B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/093—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop

Abstract

本发明提供用于自适应地控制环路滤波器取样间隔以减轻包含锁相环路电路的设备中的电荷泵泄漏电流的效应的技术。在一个方面中，所述设备包含：压控振荡器(VCO)；相位频率检测器(PFD)，其提供相位比较操作；环路滤波器，其提供用以将所述VCO锁定到所要操作频率的控制电压；以及电荷泵，其经配置以响应于上升脉冲和下降脉冲中的至少一者而将输出信号提供给所述环路滤波器。所述设备进一步包含取样开关，所述取样开关耦合在所述环路滤波器的输入、所述电荷泵的输出之间，且以一取样间隔为特征。取样开关控制器经配置以通过在所述相位比较操作之前闭合所述取样开关并在所述相位比较操作完成时断开所述取样开关来自适应地控制所述取样间隔的宽度，以便减轻来自所述电荷泵的泄漏电流的所述效应。

Description

用于使因锁相环路电路中电荷泵泄漏而造成的控制电压纹波最小化的技术
相关申请案
根据35 U.S.C.§119主张优先权
本专利申请案主张2008年11月12日申请的标题为“用于使因锁相环路电路中的电荷泵泄漏而造成的控制电压纹波和噪声最小化的技术(TECHNIQUES FORMINIMIZING CONTROL VOLTAGE RIPPLE AND NOISE DUE TO CHARGE PUMPLEAKAGE IN PHASE LOCKED LOOP CIRCUITS)”，第61/114,041号美国临时申请案的优先权，所述美国临时申请案已转让给本案受让人，且以引用的方式明确并入本文中。
对同在申请的专利申请案的参考
本专利申请案与以下同在申请的标题为“用于使因锁相环路电路中的电荷泵泄漏而造成的控制电压噪声最小化的技术(TECHNIQUES FOR MINIMIZING CONTROLVOLTAGE NOISE DUE TO CHARGE PUMP LEAKAGE IN PHASE LOCKED LOOPCIRCUITS)”的美国专利申请案有关，所述美国专利申请案的代理人档案号码为081050U2，其与本申请案同时申请，已转让给本案受让人，且以引用的方式明确并入本文中。
技术领域
本发明一般涉及电子电路的领域，且更明确地说，涉及锁相环路电路。
背景技术
图1展示使用电荷泵的典型锁相环路(PLL)电路的示意图。典型的PLL电路100由相位频率检测器(PFD)104组成，所述相位频率检测器104经由参考时钟信号(表示为REF_CLK)与来自N分分频器124的经分频的输出时钟之间的相位比较来检测相位误差。PFD 104产生并输出驱动电荷泵106的上升和下降信号。电荷泵106将与检测到的相位误差成比例的电荷注入到环路滤波器116中。环路滤波器116随后产生控制电压Vctrl(或电流)(即，到压(流)控振荡器(VCO)122的输入)。所述VCO 122产生VCO输出信号(表示为VCO_CLK)，所述VCO输出信号的频率与控制电压Vctrl成比例。应注意，PFD 104由参考时钟信号REF_CLK计时，即，相位比较发生于参考频率间隔处。
参考时钟信号REF_CLK随来自外部参考振荡器(未图示)的时钟信号而变，且可为外部参考振荡器的分数，所述分数由在外部参考振荡器与PFD 104之间的路径中的分频器(未图示)导出。
在锁定条件下，上升和下降脉冲具有大体上相等的持续时间，且没有净电荷被注入到环路滤波器116中。因此控制电压Vctrl(或电流)理想上处于恒定值，这确保VCO输出信号VCO_CLK处于恒定频率。环路滤波器116通常积累电荷，以产生调整VCO 122输出频率的经过滤的控制电压。
环路滤波器116经展示为包含一阶环路滤波器实施方案，所述实施方案包括与电荷泵106输出并联的电阻器(RFILT)118和电容器(CFILT)120的一系列组合。环路滤波器116仅是示范性的，且还可包含其它组件。举例来说，通常将额外极电容器(未图示)与电荷泵106输出并联放置。额外极电容器可为电容器120的值的1/10。额外极电容器不影响PLL 100稳定时间或环路稳定性，而是改善VCO 122输出信号的参考杂散信号抑制。
电荷泵106包含电流源108和114，以及开关110和112。开关110在闭合时使上升脉冲传递到环路滤波器116。开关112在闭合时使下降脉冲传递到环路滤波器116。PFD104的输出控制电荷泵106，以便增加或减少去往VCO 122输入的控制电压Vctrl(或电流)。
图2展示针对参考时钟信号REF_CLK、VCO输出信号VCO_CLK、上升和下降脉冲、以及与图1的PLL电路100相关联的控制电压Vctrl“纹波”的一组波形200。控制电压Vctrl的波形说明因切断状态中的电荷泵泄漏而造成的电压下降。电压下降对应于控制电压Vctrl的倾斜(递减的)波形，所述波形在上升或下降脉冲的下降转变之后开始，且继续下降直到下一REF_CLK上升沿的开始或上升脉冲的上升转变的开始为止。控制电压Vctrl的波形是在环路滤波器116的节点Vctrl处测得。为了补偿电压下降，延长上升脉冲以补偿因泄漏而造成的电荷损失。上升脉冲的延长部分在波形中以阴影展示。因此，控制电压Vctrl逐渐增加，直到下降脉冲的上升转变为止。在下降脉冲的间隔期间，控制电压Vctrl大体上保持在恒定电平。VCO输出信号VCO_CLK的波形表示因控制电压Vctrl上的电压下降或电压纹波而造成的对VCO 122的输出频率(VCO输出信号)的调制。在锁定条件下，控制电压Vctrl理想上为恒定或DC电压。与此DC或平均值的任何周期性的偏离被称为“纹波”。
在当前纳米工艺中，晶体管的泄漏电流在切断状态可十分显著。通常使用在上升或下降脉冲的持续时间内接通(且或者切断)的基于晶体管的电流源来实施PLL 100内的电荷泵106。然而，这些处于切断状态的晶体管的泄漏电流可显著更改积累到环路滤波器116上的电荷。PLL电路100必须通过补偿因泄漏而造成的此电荷损失来确保维持锁定条件。通过在每一相位比较的开始处注入相等且相反量的额外电荷来实现所述补偿。泄漏电流电荷损失和补偿电荷将控制电压Vctrl上的电压“纹波”引入到压控振荡器(VCO)，这表现为时域中的确定性抖动或VCO 122的VCO输出信号VCO_CLK上的频域中的参考杂散信号。根据目标应用，这两种效应可为不合意的。在低电压设计中，不合意的效应进一步加剧，所述低电压设计通常使用高电压或电流增益VCO架构来使调谐范围最大化(即，从有限的控制电压或电流范围来产生范围较宽的频率)。
在降低泄漏电流的一个解决方案中，在电荷泵中使用厚氧化物晶体管。然而，使用厚氧化物晶体管的选择在特定集成电路工艺技术中可能不可用，或可能需要使用昂贵的额外掩蔽工艺步骤。在另一解决方案中，使用较大的环路电容来使给定泄漏电流的电压变化最小化，这导致集成电路面积和成本损失。
因此，需要在没有厚氧化物晶体管或芯片上大环路电容器的情况下减轻电荷泵泄漏电流。
还需要一种具有最低集成电路成本和面积损失的减少锁相环路中的电荷泵泄漏的效应的电路。
发明内容
本发明提供用以自适应地控制环路滤波器取样间隔以减轻在包含锁相环路电路的设备中的电荷泵泄漏电流的效应的技术。在一个方面中，所述设备包含：压控振荡器(VCO)；相位频率检测器(PFD)，其提供相位比较操作；环路滤波器，其经配置以提供用以将所述VCO锁定到所要操作频率的控制电压；以及电荷泵，其经配置以响应于上升脉冲和下降脉冲中的至少一者而将输出信号提供给所述环路滤波器。所述设备进一步包含取样开关，所述取样开关耦合在所述环路滤波器的输入、所述电荷泵的输出之间，且以一取样间隔为特征。取样开关控制器经配置以通过在所述相位比较操作之前闭合所述取样开关和在所述相位比较操作完成时断开所述取样开关，来自适应地控制所述取样间隔的宽度，以便减轻来自所述电荷泵的泄漏电流的效应。
下文进一步详细描述了本发明的各种其它方面和实施例。
发明内容既不希望也不应被解释为表示本发明的全部程度和范围，将通过详细描述，尤其在结合附图时将容易明白这些和额外的方面。
附图说明
图1展示使用电荷泵的典型锁相环路(PLL)电路的实例示意图。
图2展示针对参考时钟、VCO输出信号、上升和下降脉冲、以及与图1的PLL电路相关联的控制电压“纹波”的波形的一组实例。
图3展示具有电荷泵锁相环路(PLL)电路的设备的实例示意图，所述电荷泵锁相环路(PLL)电路自适应地控制环路滤波器取样间隔，以减轻电荷泵泄漏的效应。
图4展示用于自适应地控制环路滤波器的取样间隔的实例过程的流程图。
图5展示针对根据图3的设备的参考时钟、高级参考时钟、上升和下降脉冲、开关控制信号PHI1和PHI2、电荷泵输出电压Vp以及VCO控制电压Vctrl的一组波形。
为促进理解，已在可能的情况下使用相同的参考数字来标示为图式所共有的相同元件，但可在适当的时候添加后缀，以区分此类元件。图式中的图像出于说明目的而被简化，且不一定按比例描绘。
附图说明本发明的示范性配置，且由此，不应被认为限制可认可其它同等有效的配置的本发明的范围。因此，已预期一些配置的特征可有益地并入其它配置中，而无需进一步的陈述。
具体实施方式
词语“示范性”在本文中用于指“充当实例、例子或说明”。不必将本文中描述为“示范性”的任何配置或设计解释为比其它实施例或设计优选或有利。
图3展示具有电荷泵锁相环路(PLL)电路301的设备300的示意图，所述电荷泵锁相环路(PLL)电路301自适应地控制环路滤波器取样间隔，以减轻电荷泵泄漏电流的效应。设备300包含电荷泵PLL电路301、可编程延迟302和取样开关控制器340。可编程延迟302接收参考时钟信号的高级版本(表示为REF_CLK_ADV)。参考时钟信号的高级版本在下文称为“高级参考时钟信号”。可编程延迟302的输出表示参考时钟信号(表示为REF_CLK)，所述参考时钟信号是进入PLL电路301中的输入。
PLL电路301包含相位频率检测器(PFD)304、电荷泵306、环路滤波器320、压(或流)控振荡器(VCO)330以及N分分频器332。在操作中，PFD 304经由参考时钟信号REF_CLK与来自N分分频器332的经分频的输出时钟之间的相位比较来检测相位误差。PFD 304产生并输出驱动电荷泵306的上升和下降脉冲。
将高级参考时钟信号REF_CLK_ADV和高级分频器时钟信号DIV_CLK_ADV以及上升和下降脉冲发送到取样开关控制器340。取样开关控制器的输出(表示为PHI1和PHI2)经配置以经由取样开关316和317(两者都描绘成处于断开状态)来使环路滤波器320的取样间隔同步。取样开关316定位于电荷泵306输出与环路滤波器320输入之间。在一个配置中，取样开关控制器340是状态机。
在图3中所示的实例配置中，取样开关317定位于单位增益放大器318输出与电荷泵306输出之间。取样开关317和单位增益放大器318的目的是将电荷泵306输出电压Vp预充电到环路滤波器输出电压Vctrl，以减轻电荷泵306在寄生电容器315(CPAR)上的输出泄漏。如图5中所示，在闭合取样开关316之前，断开取样开关317。取样开关317、单位增益放大器318和PHI2控制信号是任选的，且对电荷泵306进行预充电的益处取决于寄生电容器315(CPAR)的值。
电荷泵306在闭合取样开关316时将与检测到的相位误差成比例的电荷注入到环路滤波器320中。环路滤波器320随后产生控制电压Vctrl(或电流)(即，到VCO 330的频率控制输入)。VCO 330产生VCO输出信号(表示为VCO_CLK)，所述VCO输出信号的频率与控制电压Vctrl(或电流)成比例。
PLL电路301具有锁定条件和用以实现锁定条件的锁相捕获。在锁定条件中，上升和下降脉冲具有大体上相等的持续时间，且没有净电荷被注入到环路滤波器320中。因此控制电压(或电流)Vctrl理想地处于恒定值，这确保VCO 330输出信号VCO_CLK处于恒定频率。
环路滤波器320可包含电容器(CFILT)324和电阻器(RFILT)322，所述环路滤波器320积累电荷以产生控制电压，所述控制电压对(视需要)在每一相位比较处提供校正电压的控制频率进行设置。应注意，PFD 304由参考时钟信号REF_CLK进行计时，即，相位比较发生于参考频率间隔处。
设备300可进一步包含外部参考振荡器(未图示)。高级参考时钟信号REF_CLK_ADV随来自外部参考振荡器(未图示)的时钟信号而被，且可为外部参考振荡器的分数，所述分数由在外部参考振荡器与可编程延迟302之间的路径中的分频器(未图示)导出。
环路滤波器320仅是示范性的，且还可包含其它组件和其它设计。举例来说，通常将额外极电容器(未图示)添加在环路滤波器320中。额外极电容器可为电容器324的值的1/10。额外极电容器不影响PLL 301稳定时间或环路稳定性，而是改善VCO 330输出信号中的参考杂散信号抑制。同样地，电荷泵配置也仅是示范性的。
从泄漏的角度来看，对应于环路滤波器取样间隔的取样操作应具有最少的持续时间，即，环路滤波器320仅在上升或下降脉冲有效(接通)时连接到电荷泵，否则便断开。在锁定条件下，上升和下降脉冲具有最少的持续时间，即，两种脉冲总是维持最小的脉冲宽度，以避免出现死区，借此PFD 304不会响应于非常小的相位误差。然而，在锁相捕获期间，上升和下降脉冲可十分长(参考循环的较大分数)，这也对取样开关316进行的取样操作的持续时间设置最小约束。如果取样开关316断开，而上升和下降脉冲仍然有效(接通)，那么误差电荷中的一些误差电荷“丢失”且有效环路增益减小。因此，环路动态特性改变且可能出现稳定性问题。
本文中所描述的设备300可用于各种电子电路(包含通信电路)中。举例来说，设备300可用于：(1)发射器子系统中，以产生用于上变频的本机振荡器(LO)信号；(2)接收器子系统中，以产生用于下变频的LO信号；(3)数字子系统中，以产生用于同步电路(例如，触发器和锁存器)的时钟信号；以及(4)其它电路和子系统中。
图4展示用于自适应地控制环路滤波器320的环路滤波器取样间隔，以使环路滤波器320连接到电荷泵306中的任何可能的泄漏路径的时间最少化的实例过程400的流程图。过程400可实施于硬件状态机或硬件逻辑功能中。取样间隔受取样开关控制器340控制。在示范性实施例中，展示了两个取样开关316和317，所述两个取样开关经由开关控制器340根据过程400而经同步以断开和闭合。
过程400以将高级参考时钟信号REF_CLK_ADV发送到框402的取样开关控制器340而开始。在框404处，高级参考时钟信号REF_CLK_ADV被延迟了可编程延迟302，以产生去往PFD 304的参考时钟信号REF_CLK。在框406处，PFD 304将上升和下降脉冲发送到电荷泵306和取样开关控制器340。N分分频器332将高级分频器时钟DIV_CLK_ADV发送到取样开关控制器340。在框407处，开关控制器340闭合取样开关317(PHI2高)，以利用DIV_CLK_ADV和REF_CLK_ADV信号的组合对电荷泵306输出进行预充电，以产生PHI2预充电脉冲。
在框408处，确定相位比较(或下一循环)是否将开始。如果确定为“否”，那么过程400循环到框408的开始。然而，如果在框408处的确定为“是”，那么在框410处，断开取样开关317(PHI2低)且闭合取样开关316(PHI1高)，其对应于环路滤波器取样间隔的开始。在框412处，确定是否已检测到上升和下降脉冲两者的下降转变。如果确定为“否”，那么框412循环回到框412的开始。然而，如果确定为“是”，那么在框414处，断开取样开关316，其对应于环路滤波器取样间隔的末尾。框414循环回到框402。
过程400基于上升和下降脉冲的长度来自适应地控制环路滤波器取样间隔(闭合取样开关316的持续时间)的宽度，即，自动调整环路滤波器取样间隔以适应长的上升/下降脉冲(在锁相捕获期间)并适应最小长度的升/下降脉冲(在锁定条件下)。
PLL电路300的参考时钟信号REF_CLK被延迟了可编程的量。取样开关控制器340在高级参考时钟信号REF_CLK_ADV或高级分频器时钟信号DIV_CLK_ADV接通时被计时，其中取样开关316恰好在相位比较时刻之前闭合。取样开关控制器340随后等待上升和下降脉冲的下降转变发生，一旦检测到这两个事件，即刻断开取样开关316。因此，过程400确保大体上已将所有误差电荷取样到环路滤波器320上，而同时使环路滤波器320连接到电荷泵306中的任何可能的泄漏路径的时间最少化。一旦断开取样开关316，所得的控制电压Vctrl即刻保持恒定，直到其中高级参考时钟REF_CLK_ADV或高级分频器时钟DIV_CLK_ADV(无论哪个先发生)接通的下一相位比较为止。
在REF_CLK与DIV_CLK之间的相位比较之前，利用单位增益放大器318和取样开关317的反馈路径来对电荷泵306输出进行预充电。如果在电荷泵输出上存在CPAR315，那么便需要反馈电路来防止在取样开关316在下一相位比较时刻闭合(PHI1高)时CFILT与CPAR之间的电荷共享。
图5展示与图3的设备300相关联的参考时钟信号REF_CLK、高级参考时钟信号REF_CLK_ADV、上升和下降脉冲、开关控制PHI1和PHI2、电荷泵306输出电压Vp以及控制电压Vctrl的一组波形500。
开关控制PHI1是经同步的取样开关控制，其具有对应于高级参考时钟信号REF_CLK_ADV或高级分频器时钟信号DIV_CLK_ADV(无论哪个先发生)的上升转变的上升转变。而且，上升和下降脉冲的下降转变与开关控制PHI1一致。在操作中，取样开关控制器340基于高级参考时钟信号REF_CLK_ADV或高级分频器时钟信号DIV_CLK_ADV为接通(无论哪个先发生)而接通(闭合)取样开关316(对应于开关控制PHI1的上升转变)。此外，取样开关控制器340关断(断开)取样开关316(对应于开关控制PHI1的下降转变)，这经同步以对应于上升和下降脉冲的下降转变。因此，取样开关316恰好在PFD 304进行相位比较操作发生之前接通，且一旦相位比较操作完成便切断。
开关控制PHI2是经同步的取样开关控制，其具有对应于PHI1信号的上升转变的下降转变。PHI2脉冲持续时间可与PHI1低周期一样长，或可与对电荷泵306输出节点Vp进行预充电所需要的时间一样短。在操作中，取样开关控制器340基于高级参考时钟信号REF_CLK_ADV和高级分频器时钟信号DIV_CLK_ADV为关断而接通(闭合)取样开关317(对应于开关控制PHI2的上升转变)。此外，取样开关控制器340关断(断开)取样开关317(对应于开关控制PHI2的下降转变)，此经同步以对应于取样开关316的上升转变(PHI1高)。因此，取样开关317在用以对电荷泵306输出Vp进行预充电的相位比较操作之前接通，且一旦相位比较操作已开始(PHI1上升转变)即刻切断。
在操作中，来自电荷泵泄漏的由递减的斜坡(电压对时间)表示的控制电压Vctrl的电压下降实质上受限于高级参考时钟信号REF_CLK_ADV到接通状态的上升转变与上升或下降脉冲的上升转变之间的持续时间。于是，由递增的斜坡表示的控制电压Vctrl上升，直到下降脉冲的上升转变为止。此后，控制电压Vctrl实质上恒定，直到高级参考时钟信号REF_CLK_ADV到接通状态的下一上升转变为止。在图5的所说明的实例中，假设电荷泵泄漏电流设法移除储存在环路滤波器电容器324上的电荷。对于当电荷泵泄漏电流极性被颠倒时(即，泄漏电流设法将额外的电荷添加到环路滤波器320上)的情况，可进行另一种分析。
本文中所描述的设备300利用过程400和时序图500来减轻PLL 300中的电荷泵泄漏的效应。另外，设备300在除了相位比较时刻之外的所有时间将电荷泵306输出与环路滤波器320和VCO 330去耦。在电荷泵306(Vdd节点)处存在电源噪声的情况下，PHI1有效工作循环(PHI1时钟周期百分比高的部分)将进一步减轻电源噪声。
本文中所描述的设备300可用于各种系统和应用。举例来说，设备300可用于无线通信系统，例如蜂窝式系统、正交频分多址(OFDMA)系统、多输入多输出(MIMO)系统、无线局域网(WLAN)等。所述蜂窝式系统包含码分多址(CDMA)系统、全球移动通信系统(GSM)系统等。CDMA系统包含IS-95、IS-2000、IS-856以及宽带CDMA(W-CDMA)系统。设备300可嵌入无线装置以及基站中。对于在不同时间进行发射和接收的时分双工(TDD)系统(例如，GSM系统或IEEE 802.11系统)，一个具有PLL电路301的设备300可用于发射和接收路径两者。对于同时在不同频带上进行发射和接收的频分双工(FDD)系统(例如，CDMA系统)，一个具有PLL电路301的设备300可用于发射路径，且另一个可用于接收路径。
本文中所描述的设备300可以各种配置实施。举例来说，用于设备300和/或PLL电路301的电路框中的全部或许多可实施于集成电路(IC)、RF集成电路(RFIC)、专用集成电路(ASIC)等内。还可用一个或一个以上IC、离散组件等的组合来实施设备300。还可用以下各种IC工艺技术来制造设备300：例如，互补金属氧化物半导体(CMOS)、双极结晶体管(BJT)、双极CMOS(BiCMOS)、硅锗(SiGe)、砷化镓(GaAs)等。
提供对所揭示实施例的先前描述以使得所属领域的任何技术人员能够制作或使用本发明。所属领域的技术人员将容易明白对这些实施例的各种修改，且在不偏离本发明的精神或范围的情况下，本文中所界定的一般原理可应用于其它实施例。因此，本发明无意限于本文中所展示的实施例，而将赋予本发明与本文所揭示的原理和新颖特征一致的最广范围。

Claims (42)

1.一种电路设备，其包括：
压控振荡器VCO；
相位频率检测器PFD，其用以提供相位比较操作；
环路滤波器，其用以产生用以将所述压控振荡器VCO锁定到所要操作频率的控制电压；
电荷泵，其用以响应于上升脉冲和下降脉冲中的至少一者而产生去往所述环路滤波器的输出信号；
取样开关，其耦合到所述环路滤波器的输入和所述电荷泵的输出，且以一取样间隔为特征；
取样开关控制器，其用以通过在所述相位比较操作之前闭合所述取样开关并在所述相位比较操作完成时断开所述取样开关来自适应地控制所述取样间隔的宽度，以减轻来自所述电荷泵的泄漏电流的效应，其中所述取样开关控制器经配置以接收高级参考时钟信号以及高级分频器时钟信号，且控制所述取样开关以使其恰好在所述相位频率检测器PFD进行所述相位比较操作之前闭合且恰好在所述相位比较操作之后断开，进而确保已将所有误差电荷取样到所述环路滤波器上，而同时使所述环路滤波器连接到所述电荷泵中的可能的泄漏路径的持续时间最少化；以及
可编程延迟，其耦合到所述相位频率检测器PFD，且经配置以接收所述高级参考时钟信号，且延迟所述高级参考时钟信号，以产生参考时钟信号；
其中所述相位频率检测器PFD经配置以响应于所述参考时钟信号而执行所述相位比较操作。
2.根据权利要求1所述的设备，其中所述取样开关控制器进一步经配置以基于去往所述电荷泵的上升和下降脉冲两者的长度而在一段持续时间内自适应地控制所述取样间隔的所述宽度。
3.根据权利要求1所述的设备，其中所述取样开关控制器进一步经配置以依据在锁相捕获期间去往所述电荷泵的所述上升脉冲和所述下降脉冲中哪一者最长而按照所述上升和下降脉冲任一者的最长长度来自适应地控制所述取样间隔的所述宽度。
4.根据权利要求3所述的设备，其中所述取样开关控制器进一步经配置以依据在锁定条件下所述上升脉冲和所述下降脉冲中哪一者最长而按照所述上升和下降脉冲任一者的最大长度来自适应地控制所述取样间隔的所述宽度。
5.根据权利要求1所述的设备，其中所述取样开关控制器进一步可操作以检测所述上升和下降脉冲的下降转变的发生；以及响应于检测到所述上升和下降脉冲两者的所述下降转变而控制所述取样开关以使其断开。
6.根据权利要求1所述的设备，其中所述取样开关控制器进一步可操作以在相位比较操作之前将电荷泵输出节点预充电到所述环路滤波器处存在的所述控制电压。
7.根据权利要求5所述的设备，其中所述相位频率检测器PFD进一步经配置以产生所述上升和下降脉冲。
8.根据权利要求7所述的设备，其中一旦断开所述取样开关，从所述环路滤波器到所述压控振荡器VCO的所得控制电压即刻保持恒定，直到其中所述高级参考时钟信号或所述高级分频器时钟信号接通的下一循环为止，无论所述高级参考时钟信号和所述高级分频器时钟信号中的哪个先发生。
9.一种集成电路，其包括：
压控振荡器VCO；
相位频率检测器PFD，其用以提供相位比较操作；
环路滤波器，其用以产生用以将所述压控振荡器VCO锁定到所要操作频率的控制电压；
电荷泵，其用以响应于上升脉冲和下降脉冲中的至少一者而产生去往所述环路滤波器的输出信号；
取样开关，其耦合到所述环路滤波器的输入和所述电荷泵的输出，且以一取样间隔为特征；
取样开关控制器，其用以通过一下方式自适应地控制所述取样间隔的宽度以减轻来自所述电荷泵的泄漏电流的效应：依据所述上升脉冲和下降脉冲中哪一者先发生，在所述上升脉冲或所述下降脉冲的接通状态之前闭合所述取样开关，以及在所述上升和下降脉冲两者都已返回到切断状态之后断开所述取样开关，其中所述取样开关控制器经配置以接收高级参考时钟信号以及高级分频器时钟信号，且控制所述取样开关，以使其恰好在所述相位频率检测器PFD进行所述相位比较操作之前闭合且恰好在所述相位比较操作之后断开，进而确保已将所有误差电荷取样到所述环路滤波器上，而同时使所述环路滤波器连接到所述电荷泵中的可能的泄漏路径的持续时间最少化；以及
可编程延迟，其耦合到所述相位频率检测器PFD，且经配置以接收所述高级参考时钟信号，且延迟所述高级参考时钟信号，以产生参考时钟信号，
其中所述相位频率检测器PFD经配置以响应于所述参考时钟信号而执行所述相位比较操作。
10.根据权利要求9所述的集成电路，其中所述取样开关控制器进一步经配置以基于去往所述电荷泵的所述上升和下降脉冲两者的长度而在一段持续时间内自适应地控制所述取样间隔的所述宽度。
11.根据权利要求9所述的集成电路，其中所述取样开关控制器进一步经配置以依据在锁相捕获期间去往所述电荷泵的所述上升脉冲和所述下降脉冲中哪一者最长而按照所述上升和下降脉冲任一者的最长长度来自适应地控制所述取样间隔的所述宽度。
12.根据权利要求11所述的集成电路，其中所述取样开关控制器进一步经配置以依据在锁定条件下所述上升脉冲和所述下降脉冲中哪一者最长而按照所述上升和下降脉冲任一者的最大长度来自适应地控制所述取样间隔的所述宽度。
13.根据权利要求9所述的集成电路，其中所述取样开关控制器进一步经配置以检测所述上升和下降脉冲的下降转变的发生；以及响应于检测到所述上升和下降脉冲两者的所述下降转变而控制所述取样开关以使其断开。
14.根据权利要求9所述的集成电路，其中所述取样开关控制器进一步经配置以在相位比较操作之前将电荷泵输出节点预充电到所述环路滤波器处存在的所述控制电压。
15.根据权利要求13所述的集成电路，其中所述相位频率检测器PFD经配置以产生所述上升和下降脉冲。
16.根据权利要求15所述的集成电路，其中从所述环路滤波器到所述压控振荡器VCO的所述控制电压进一步经配置以一旦断开所述取样开关即刻保持恒定，直到其中所述高级参考时钟信号或所述高级分频器时钟信号接通的下一循环为止，无论所述高级参考时钟信号和所述高级分频器时钟信号中的哪个先发生。
17.一种经配置以与锁相环路PLL电路一起操作的装置，所述锁相环路PLL电路具有相位频率检测器PFD；可编程延迟，其耦合到所述相位频率检测器PFD，且经配置以接收高级参考时钟信号，且延迟所述高级参考时钟信号，以产生参考时钟信号：环路滤波器；电荷泵，其用以响应于上升脉冲和下降脉冲中的至少一者而提供去往所述环路滤波器的输出信号；以及取样开关，其耦合在所述环路滤波器与所述电荷泵之间且以一取样间隔为特征，其中所述相位频率检测器PFD响应于所述参考时钟信号而执行相位比较操作所述装置包括取样开关控制器，所述取样开关控制器经配置以通过以下操作来自适应地控制所述取样间隔的宽度以减轻来自所述电荷泵的泄漏电荷的效应：
依据所述上升脉冲和所述下降脉冲中哪一者先发生，在所述上升或下降脉冲的接通状态之前闭合所述取样开关；以及
在所述上升和下降脉冲两者都已返回到切断状态之后断开所述取样开关；
其中所述装置进一步经配置以与可编程延迟一起操作，其中所述取样开关控制器经配置以接收高级参考时钟信号以及高级分频器时钟信号，且控制所述取样开关，以使其恰好在所述相位频率检测器PFD进行所述相位比较操作之前闭合且恰好在所述相位比较操作之后断开，进而确保已将所有误差电荷取样到所述环路滤波器上，而同时使所述环路滤波器连接到所述电荷泵中的可能的泄漏路径的持续时间最少化。
18.根据权利要求17所述的装置，其中所述取样开关控制器进一步经配置以基于去往所述电荷泵的上升和下降脉冲两者的长度而在一段持续时间内自适应地控制所述取样间隔的所述宽度。
19.根据权利要求17所述的装置，其中所述取样开关控制器进一步经配置以依据在锁相捕获期间去往所述电荷泵的所述上升脉冲和所述下降脉冲中哪一者最长而按照所述上升和下降脉冲任一者的最长长度来自适应地控制所述取样间隔的所述宽度。
20.根据权利要求19所述的装置，其中所述取样开关控制器进一步经配置以依据在所述锁相环路PLL电路的锁定条件下所述上升脉冲和所述下降脉冲中哪一者最长而按照所述上升和下降脉冲任一者的最大长度来自适应地控制所述取样间隔的所述宽度。
21.根据权利要求17所述的装置，其中所述取样开关控制器进一步经配置以检测所述上升和下降脉冲的下降转变的发生；以及响应于检测到所述上升和下降脉冲两者的所述下降转变而控制所述取样开关以使其断开。
22.根据权利要求17所述的装置，其中所述取样开关控制器进一步经配置以在相位比较操作之前将电荷泵输出节点预充电到所述环路滤波器处存在的所述控制电压。
23.根据权利要求21所述的装置，其中所述锁相环路PLL电路其中所述相位频率检测器PFD进一步经配置以产生所述上升和下降脉冲。
24.根据权利要求23所述的装置，其中从所述环路滤波器到压控振荡器VCO的所述控制电压进一步经配置以一旦断开所述取样开关即刻保持恒定，直到其中所述高级参考时钟信号或所述高级分频器时钟信号接通的下一循环为止，无论所述高级参考时钟信号和所述高级分频器时钟信号中的哪个先发生。
25.一种锁相环路PLL电路，其适于与取样开关控制器一起操作，所述锁相环路PLL电路包括：
环路滤波器；
相位频率检测器PFD，其用以提供相位比较操作，且用以产生上升脉冲和下降脉冲，且适于与可编程延迟一起操作；
电荷泵，其用以响应于上升脉冲和下降脉冲中的至少一者而产生去往所述环路滤波器的输出信号；
取样开关，其耦合在所述环路滤波器与所述电荷泵之间且以一取样间隔为特征，
取样开关控制器，其经配置以通过在所述相位比较操作之前闭合所述取样开关并在所述相位比较操作完成时断开所述取样开关来自适应地控制所述取样间隔的宽度，以减轻来自所述电荷泵的泄漏电流的效应；以及
可编程延迟，其耦合到所述相位频率检测器PFD，且经配置以接收高级参考时钟信号，且延迟所述高级参考时钟信号，以产生参考时钟信号；
借此所述取样开关控制器通过以下方式自适应地控制所述取样间隔的宽度以减轻来自所述电荷泵的泄漏电流的效应：依据所述上升脉冲和所述下降脉冲中哪一者先发生，在所述上升或下降脉冲的接通状态之前闭合所述取样开关，以及在所述上升和下降脉冲两者都已返回到切断状态之后断开所述取样开关；以及
其中所述取样开关控制器经配置以接收高级参考时钟信号以及高级分频器时钟信号，且控制所述取样开关，以使其恰好在所述相位频率检测器PFD进行所述相位比较操作之前闭合且恰好在所述相位比较操作之后断开，进而确保已将所有误差电荷取样到所述环路滤波器上，而同时使所述环路滤波器连接到所述电荷泵中的可能的泄漏路径的持续时间最少化；以及
其中所述相位频率检测器PFD响应于所述参考时钟信号而执行所述相位比较操作。
26.根据权利要求25所述的锁相环路PLL电路，其中从所述环路滤波器到压控振荡器VCO的所述控制电压进一步经配置以一旦断开所述取样开关即刻保持恒定，直到其中所述高级参考时钟信号或所述高级分频器时钟信号接通的下一循环为止，无论所述高级参考时钟信号和所述高级分频器时钟信号中的哪个先发生。
27.一种电路设备，其包括：
锁相环路PLL电路；
相位频率检测器PFD，其用以提供相位比较操作，且用以产生上升脉冲和下降脉冲；
用于接收高级参考时钟信号以及高级分频器时钟信号的装置；
用于延迟所接收的高级参考时钟信号以产生用以通过所述相位频率检测器PFD起始所述相位比较操作的参考时钟信号的装置；
用于依据从所述锁相环路PLL电路的相位频率检测器PFD到电荷泵的上升脉冲和下降脉冲中哪一者先发生而在所述上升或下降脉冲的接通状态之前闭合取样开关的装置；以及
用于在所述上升和下降脉冲两者都已返回到切断状态之后断开所述取样开关以控制所述取样开关的取样间隔的宽度以减轻来自所述电荷泵的泄漏电流的效应的装置。
28.根据权利要求27所述的设备，其进一步包括用于基于去往所述电荷泵的上升和下降脉冲两者的长度而在一段持续时间内自适应地控制所述取样间隔的所述宽度的装置。
29.根据权利要求27所述的设备，其进一步包括用于依据在锁相捕获期间去往所述电荷泵的所述上升脉冲和所述下降脉冲中哪一者最长而按照所述上升和下降脉冲任一者的最长长度来自适应地控制所述取样间隔的所述宽度的装置。
30.根据权利要求29所述的设备，其进一步包括用于依据在所述锁相环路PLL电路的锁定条件下所述上升脉冲和所述下降脉冲中哪一者最长而按照所述上升和下降脉冲任一者的最大长度来自适应地控制所述取样间隔的所述宽度的装置。
31.根据权利要求27所述的设备，其进一步包括：
用于检测所述上升和下降脉冲的下降转变的发生的装置；以及用于响应于检测到所述上升和下降脉冲两者的所述下降转变而控制所述取样开关以使其断开的装置。
32.根据权利要求27所述的设备，其进一步包括用于在相位比较操作之前将电荷泵输出节点预充电到环路滤波器处存在的控制电压的装置。
33.根据权利要求31所述的设备，其进一步包括用于控制所述取样开关以使其恰好在所述相位频率检测器PFD进行相位比较操作之前闭合且恰好在所述相位比较操作之后断开进而确保已将所有误差电荷取样到所述锁相环路PLL电路的环路滤波器上而同时使所述环路滤波器连接到所述电荷泵中的可能的泄漏路径的持续时间最少化的装置。
34.根据权利要求33所述的设备，其进一步包括用于一旦断开所述取样开关即刻将从所述环路滤波器到压控振荡器VCO的所述控制电压保持恒定直到其中所述高级参考时钟信号或所述高级分频器时钟信号接通的下一循环为止的装置，无论所述高级参考时钟信号和所述高级分频器时钟信号中的哪个先发生。
35.一种用于减轻来自锁相环路PLL电路的电荷泵的泄漏电流的效应的方法，所述方法包括：
接收高级参考时钟信号以及高级分频器时钟信号；
延迟所接收的高级参考时钟信号，以产生参考时钟信号；
比较所述参考时钟信号与输入信号的相位；
基于所述参考时钟信号与所述输入信号的所述比较而产生上升和下降脉冲；
依据从所述锁相环路PLL电路的相位频率检测器PFD到所述电荷泵的上升脉冲和下降脉冲中哪一者先发生，在所述上升或下降脉冲的接通状态之前闭合取样开关；以及
在所述上升和下降脉冲两者都已返回到切断状态之后断开所述取样开关以控制所述取样开关的取样间隔的宽度，以减轻来自所述锁相环路PLL电路的所述电荷泵的所述泄漏电流的所述效应。
36.根据权利要求35所述的方法，其进一步包括基于去往所述电荷泵的上升和下降脉冲两者的长度而在一段持续时间内控制所述取样间隔的所述宽度。
37.根据权利要求35所述的方法，其进一步包括依据在锁相捕获期间去往所述电荷泵的所述上升脉冲和所述下降脉冲中哪一者最长，而按照所述上升和下降脉冲任一者的最长长度来控制所述取样间隔的所述宽度。
38.根据权利要求37所述的方法，其进一步包括依据在所述锁相环路PLL电路的锁定条件下所述上升脉冲和所述下降脉冲中哪一者最长，而按照所述上升和下降脉冲任一者的最大长度来控制所述取样间隔的所述宽度。
39.根据权利要求35所述的方法，其进一步包括检测所述上升和下降脉冲的下降转变的发生；以及响应于所述检测到所述上升和下降脉冲两者的所述下降转变而控制所述取样开关以使其断开。
40.根据权利要求35所述的方法，其进一步包括在相位频率检测器PFD相位比较操作之前将电荷泵输出节点预充电到环路滤波器处存在的控制电压。
41.根据权利要求39所述的方法，其进一步包括控制所述取样开关以使其恰好在所述相位频率检测器PFD进行相位比较操作之前闭合且恰好在所述相位比较操作之后断开，进而确保已将所有误差电荷取样到所述锁相环路PLL电路的环路滤波器上，而同时使所述环路滤波器连接到所述电荷泵中的可能的泄漏路径的持续时间最少化。
42.根据权利要求41所述的方法，其进一步包括一旦断开所述取样开关即刻将从所述环路滤波器到压控振荡器VCO的所述控制电压保持恒定，直到其中所述高级参考时钟信号或所述高级分频器时钟信号接通的下一循环为止，无论所述高级参考时钟信号和所述高级分频器时钟信号中的哪个先发生。
CN200980145109.1A 2008-11-12 2009-11-12 用于使因锁相环路电路中电荷泵泄漏而造成的控制电压纹波最小化的技术 Active CN102210102B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US11404108P 2008-11-12 2008-11-12
US61/114,041 2008-11-12
US12/367,969 US7932757B2 (en) 2008-11-12 2009-02-09 Techniques for minimizing control voltage ripple due to charge pump leakage in phase locked loop circuits
US12/367,969 2009-02-09
PCT/US2009/064267 WO2010056912A1 (en) 2008-11-12 2009-11-12 Techniques for minimizing control voltage ripple due to charge pump leakage in phase locked loop circuits

Publications (2)

Publication Number Publication Date
CN102210102A CN102210102A (zh) 2011-10-05
CN102210102B true CN102210102B (zh) 2014-12-17

Family

ID=42164635

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200980145109.1A Active CN102210102B (zh) 2008-11-12 2009-11-12 用于使因锁相环路电路中电荷泵泄漏而造成的控制电压纹波最小化的技术

Country Status (6)

Country Link
US (2) US7932757B2 (zh)
EP (1) EP2366220B1 (zh)
JP (1) JP5619764B2 (zh)
KR (1) KR101340700B1 (zh)
CN (1) CN102210102B (zh)
WO (2) WO2010056913A1 (zh)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101888244B (zh) * 2010-07-16 2015-07-01 上海集成电路研发中心有限公司 低功耗锁相环电路
TWI427933B (zh) * 2011-03-18 2014-02-21 Realtek Semiconductor Corp 鎖相迴路及其方法
US8669794B2 (en) 2012-02-21 2014-03-11 Qualcomm Incorporated Circuit for detecting a voltage change using a time-to-digital converter
JP5811937B2 (ja) * 2012-04-16 2015-11-11 株式会社ソシオネクスト Ｐｌｌ回路
KR101904749B1 (ko) 2012-05-10 2018-10-08 삼성전자주식회사 위상 고정 루프의 스위칭 및 위상 잡음 향상 기법을 적용한 트랜시버
US8648634B2 (en) 2012-05-10 2014-02-11 International Business Machines Corporation Input jitter filter for a phase-locked loop (PLL)
CN103036411B (zh) * 2012-11-30 2017-03-08 上海华虹宏力半导体制造有限公司 电荷泵电路
KR102029688B1 (ko) * 2012-12-28 2019-10-08 주식회사 실리콘웍스 클럭 신호의 주파수 변화 제어 회로
US9506757B2 (en) * 2013-03-14 2016-11-29 Invensense, Inc. Duty-cycled gyroscope
US8619445B1 (en) 2013-03-15 2013-12-31 Arctic Sand Technologies, Inc. Protection of switched capacitor power converter
US9041459B2 (en) * 2013-09-16 2015-05-26 Arctic Sand Technologies, Inc. Partial adiabatic conversion
US9455723B2 (en) * 2015-02-27 2016-09-27 Qualcomm Incorporated Leakage compensation circuit for phase-locked loop (PLL) large thin oxide capacitors
JP6589375B2 (ja) * 2015-05-27 2019-10-16 セイコーエプソン株式会社 タイミング信号生成装置、電子機器および移動体
CN105207669A (zh) * 2015-08-19 2015-12-30 深圳市海能达通信有限公司 一种减小频率源锁定时间的方法及电路
CN108092661B (zh) * 2018-01-15 2021-05-28 深圳骏通微集成电路设计有限公司 鉴相器和锁相环电路
KR102527676B1 (ko) * 2018-07-13 2023-05-03 삼성전자주식회사 위상 고정 루프 회로
US10848138B2 (en) 2018-09-21 2020-11-24 Taiwan Semiconductor Manufacturing Co., Ltd. Method and apparatus for precision phase skew generation
US10928447B2 (en) 2018-10-31 2021-02-23 Taiwan Semiconductor Manufacturing Co., Ltd. Built-in self test circuit for measuring phase noise of a phase locked loop
US11277140B1 (en) 2021-06-07 2022-03-15 Qualcomm Incorporated Sampling phase-locked loop
US11558057B1 (en) 2021-11-04 2023-01-17 International Business Machines Corporation Phase locked loop pulse truncation
CN116233630B (zh) * 2023-05-05 2023-07-14 深圳市和惠源电子科技有限公司 一种cmos传感器电源纹波噪声去除的方法、设备及存储介质

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6433596B1 (en) * 1999-07-02 2002-08-13 Peter R. Bossard Programmable on-chip damping coefficient for CMOS filter circuits that gives faster lockup times and lower jitter in phase lock loop circuits
US7038509B1 (en) * 2003-10-27 2006-05-02 National Semiconductor Corporation Method and system for providing a phase-locked loop with reduced spurious tones

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6359217A (ja) * 1986-08-29 1988-03-15 Yokogawa Electric Corp 周波数シンセサイザ
JPH0884074A (ja) * 1994-09-09 1996-03-26 Toshiba Corp Ｐｌｌ回路
US5920233A (en) 1996-11-18 1999-07-06 Peregrine Semiconductor Corp. Phase locked loop including a sampling circuit for reducing spurious side bands
JPH10303746A (ja) * 1997-05-01 1998-11-13 Iwaki Electron Corp Ltd Ｐｌｌ周波数シンセサイザ回路
JPH11261411A (ja) * 1998-03-16 1999-09-24 Matsushita Electric Ind Co Ltd サンプリングクロック制御装置
US6356122B2 (en) * 1998-08-05 2002-03-12 Cypress Semiconductor Corp. Clock synthesizer with programmable input-output phase relationship
US6262610B1 (en) * 1999-08-25 2001-07-17 National Semiconductor Corporation Voltage sample and hold circuit for low leakage charge pump
US20030038661A1 (en) * 2001-07-27 2003-02-27 Ramesh Chokkalingam Apparatus to decrease the spurs level in a phase-locked loop
US6611161B1 (en) * 2001-11-06 2003-08-26 National Semiconductor Corporation Charge pump circuit for a high speed phase locked loop
GB0127537D0 (en) * 2001-11-16 2002-01-09 Hitachi Ltd A communication semiconductor integrated circuit device and a wireless communication system
US6806750B1 (en) * 2002-04-23 2004-10-19 National Semiconductor Corporation Method and system for clock deskewing using a continuously calibrated delay element in a phase-locked loop
JP2005012471A (ja) * 2003-06-18 2005-01-13 Fujitsu Access Ltd Ｐｌｏ回路
US6963232B2 (en) * 2003-08-11 2005-11-08 Rambus, Inc. Compensator for leakage through loop filter capacitors in phase-locked loops
EP1511174B1 (en) 2003-08-29 2007-06-13 Texas Instruments Incorporated Charge pump phase locked loop with improved power supply rejection
US7132865B1 (en) * 2004-03-03 2006-11-07 Atheros Communications, Inc. Mitigating parasitic current that leaks to the control voltage node of a phase-locked loop
US7053719B2 (en) * 2004-03-11 2006-05-30 Agilent Technologies, Inc. Controlling a voltage controlled oscillator in a bang-bang phase locked loop
US6972604B2 (en) * 2004-05-06 2005-12-06 International Business Machines Corporation Circuit for compensating LPF capacitor charge leakage in phase locked loop systems
JP4390646B2 (ja) * 2004-07-09 2009-12-24 Ｎｅｃエレクトロニクス株式会社 スプレッドスペクトラムクロック生成器及びその変調方法
US7132896B2 (en) * 2004-11-04 2006-11-07 International Business Machines Corporation Circuit for minimizing filter capacitance leakage induced jitter in phase locked loops (PPLs)
FR2879858B1 (fr) * 2004-12-16 2007-03-30 St Microelectronics Sa Procede de correction du dephasage entre deux signaux d'enree d'une boucle a verrouillage de phase et dispositif associe
US7317345B2 (en) * 2005-03-01 2008-01-08 Freescale Semiconductor, Inc. Anti-gate leakage programmable capacitor
TWI302058B (en) * 2005-10-17 2008-10-11 Realtek Semiconductor Corp Power management for low-jitter phase-locked loop in portable application
JP2007189404A (ja) * 2006-01-12 2007-07-26 Toshiba Corp 半導体装置
JP2008147868A (ja) * 2006-12-07 2008-06-26 Toshiba Microelectronics Corp Ｐｌｌ回路
US7671642B2 (en) * 2006-12-13 2010-03-02 Atmel Corporation Amplitude controlled sawtooth generator
US7786773B2 (en) * 2008-10-06 2010-08-31 Himax Technologies Limited Phase-locked loop circuit

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6433596B1 (en) * 1999-07-02 2002-08-13 Peter R. Bossard Programmable on-chip damping coefficient for CMOS filter circuits that gives faster lockup times and lower jitter in phase lock loop circuits
US7038509B1 (en) * 2003-10-27 2006-05-02 National Semiconductor Corporation Method and system for providing a phase-locked loop with reduced spurious tones

Also Published As

Publication number Publication date
JP5619764B2 (ja) 2014-11-05
US7932757B2 (en) 2011-04-26
EP2366220A1 (en) 2011-09-21
CN102210102A (zh) 2011-10-05
WO2010056912A1 (en) 2010-05-20
WO2010056913A1 (en) 2010-05-20
US8164369B2 (en) 2012-04-24
US20100117701A1 (en) 2010-05-13
US20100117700A1 (en) 2010-05-13
JP2012509024A (ja) 2012-04-12
EP2366220B1 (en) 2019-05-01
KR20110084454A (ko) 2011-07-22
KR101340700B1 (ko) 2014-01-02

Similar Documents

Publication Publication Date Title
CN102210102B (zh) 用于使因锁相环路电路中电荷泵泄漏而造成的控制电压纹波最小化的技术
JP5547259B2 (ja) 位相同期ループのための線形位相周波数検出器およびチャージポンプ
Gierkink Low-spur, low-phase-noise clock multiplier based on a combination of PLL and recirculating DLL with dual-pulse ring oscillator and self-correcting charge pump
KR101191575B1 (ko) 프로그램 가능 2점 주파수 합성기 아키텍처, 프로그램 가능 분수 n 분할기, 주파수 합성기 및 주파수 합성기 제어 방법
US8330511B2 (en) PLL charge pump with reduced coupling to bias nodes
Wu et al. A 14-nm ultra-low jitter fractional-N PLL using a DTC range reduction technique and a reconfigurable dual-core VCO
KR100312574B1 (ko) 주파수 조종을 이용하는 위상 검출기
US8503597B2 (en) Method to decrease locktime in a phase locked loop
US20140241335A1 (en) Phase-locked loop using dual loop mode to achieve fast resettling
EP2449679B1 (en) Enhancing device reliability for voltage controlled oscillator (vco) buffers under high voltage swing conditions
CN102938645B (zh) 电压控制器、频率控制电路、以及使用其的信号产生装置
US20090206894A1 (en) Phase-Locked Loop with Adaptive Performance
US10270348B2 (en) Synchronous switching regulator circuit
US9520887B1 (en) Glitch free bandwidth-switching scheme for an analog phase-locked loop (PLL)
Guenais et al. A 18 mW triple 2 GHz CMOS PLL for 3G mobile systems with-113 dBc/Hz GSM in-band phase noise and dual-port GMSK modulation
Chuang et al. An RF Instantaneous-hop Frequency Synthesizer based on a Zero-initial-phase-error Multi-modulus Divider
Fox Ask the Applications Engineer—30
Leenaerts et al. Frequency Synthesizers
NZ531772A (en) A phase comparator or phase and frequency detector that reduces the acquisition and looking time of an oscillator in a phase-looked loop
Aniruddhan et al. A delay generation technique for fast-locking frequency synthesizers

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant