JP2008147868A - Ｐｌｌ回路 - Google Patents

Abstract

【課題】ＬＰＦで発生するリーク電流によるＶＣＯ制御電圧の電位の変動を補償することのできるＰＬＬを提供する。
【解決手段】ＰＬＬ回路１は、チャージポンプ回路３００とＬＰＦ４００の間に挿入され、位相差検出信号ＰＤが入力されたときにのみ導通してチャージポンプ回路３００の出力電位をＬＰＦ４００へ伝達するスイッチ１０と、スイッチ１０が導通していたときの制御電圧ＶＣＯｉｎの電位をスイッチ１０が非導通である間保持する制御電圧保持回路２０と、を備える。
【選択図】図１

Description

本発明は、ＰＬＬ（Phase Locked Loop）回路に関する。

半導体集積回路に搭載するＰＬＬの基本的な回路構成は、電圧制御発振回路（ＶＣＯ）と、ＶＣＯの発振周波数を分周した分周信号を出力する分周器と、分周信号の位相と基準周波数信号の位相を比較する位相比較器と、位相比較器から出力される位相差信号に応じてチャージポンプ電流を出力するチャージポンプ回路と、チャージポンプ電流を平滑化してＶＣＯの制御電圧を出力するローパスフィルタ（ＬＰＦ）と、からなる。

ＬＰＦは、直列接続された抵抗とキャパシタとによる積分器である。チャージポンプ回路は、分周信号の位相が基準周波数信号の位相に対して遅れている場合は、ＬＰＦのキャパシタを充電する方向にチャージポンプ電流を出力し、分周信号の位相が基準周波数信号の位相に対して進んでいる場合は、ＬＰＦのキャパシタを放電する方向にチャージポンプ電流を出力する。これにより、ＬＰＦからは、分周信号の位相と基準周波数信号の位相を一致させるようにＶＣＯの発振周波数を変化させるＶＣＯ制御電圧が出力される。

分周信号の位相と基準周波数信号の位相が一致すると、チャージポンプ回路の出力はハイインピーダンス状態となり、ＶＣＯ制御電圧はその直前の電位を保持する。

ところが、チャージポンプ回路の出力がハイインピーダンス状態であるときにリーク電流が発生すると、ＶＣＯ制御電圧の電位が変動し、ＶＣＯの発振周波数が変動する。

そこで、チャージポンプ回路を構成するトランジスタに発生するリーク電流によるＶＣＯ制御電圧の電位の変動を補償する電圧補償回路を設けたＰＬＬ回路が提案されている（例えば、特許文献１参照。）。

ところで、リーク電流は、チャージポンプ回路を構成するトランジスタだけではなく、ＬＰＦにも発生する。特に、ＬＰＦを構成するキャパシタには大容量が必要であるため、このキャパシタを小面積で形成できるよう、キャパシタの電極間に挟み込む絶縁膜を薄膜酸化膜とすると、キャパシタにおけるリーク電流が増大する。

しかし、上述の電圧補償回路では、ＬＰＦで発生するリーク電流によるＶＣＯ制御電圧の電位の変動を補償できないという問題があった。
特開２００３−２９８４１４号公報 （第４ページ、図１）

そこで、本発明の目的は、ＬＰＦで発生するリーク電流によるＶＣＯ制御電圧の電位の変動を補償することのできるＰＬＬを提供することにある。

本発明の一態様によれば、位相差検出信号が入力されたときにチャージポンプ電流を出力するチャージポンプ回路と、前記チャージポンプ電流を平滑化して制御電圧を出力するローパスフィルタと、前記制御電圧の大きさに応じて発振周波数が変化する電圧制御発振器とを備えるＰＬＬ回路であって、前記チャージポンプ回路と前記ローパスフィルタの間に挿入され、前記位相差検出信号が入力されたときにのみ導通して前記チャージポンプ回路の出力電位を前記ローパスフィルタへ伝達する第１のスイッチと、前記第１のスイッチが導通していたときの前記制御電圧の電位を前記第１のスイッチが非導通である間保持する制御電圧保持回路とを備えることを特徴とするＰＬＬ回路が提供される。

本発明によれば、ＬＰＦで発生するリーク電流によるＶＣＯ制御電圧の電位の変動を補償することができる。

以下、本発明の実施例を図面を参照して説明する。

図１は、本発明の実施例に係るＰＬＬ回路の構成の例を示すブロック図である。

本実施例のＰＬＬ回路１は、位相差検出信号ＰＤが入力されたときにチャージポンプ電流を出力するチャージポンプ回路３００と、そのチャージポンプ電流を平滑化して制御電圧ＶＣＯｉｎを出力するローパスフィルタ（ＬＰＦ）４００と、制御電圧ＶＣＯｉｎの大きさに応じて発振周波数が変化する電圧制御発振器（ＶＣＯ）５００とを備えている。

さらに、ＰＬＬ回路１は、チャージポンプ回路３００とＬＰＦ４００の間に挿入され、位相差検出信号ＰＤが入力されたときにのみ導通してチャージポンプ回路３００の出力電位をＬＰＦ４００へ伝達するスイッチ１０と、スイッチ１０が導通していたときの制御電圧ＶＣＯｉｎの電位をスイッチ１０が非導通である間保持する制御電圧保持回路２０と、を備える。

図２は、このＰＬＬ回路のＬＰＦ４００および制御電圧保持回路２０の回路構成の例を示す回路図である。

ＬＰＦ４００は、スイッチ１０の一端と電源電位端子ＶＤＤとの間に直列に接続された抵抗Ｒ１とキャパシタＣ１とにより構成される。この抵抗Ｒ１とキャパシタＣ１とにより、ＬＰＦ４００は積分器を形成する。

位相差検出信号ＰＤが入力されて、チャージポンプ回路３００にチャージポンプ電流が発生すると同時に、スイッチ１０が導通し、このチャージポンプ電流がＬＰＦ４００へ出力される。ＬＰＦ４００は、このチャージポンプ電流を積分して、ＶＣＯ５００の発振周波数を制御する制御電圧ＶＣＯｉｎを出力する。

制御電圧保持回路２０は、位相差検出信号ＰＤが入力されたときのチャージポンプ回路３００の出力電位を初期電位として保持する初期電位保持部２０１と、初期電位保持部２０１に保持された初期電位と、スイッチ１０が非導通のときの制御電圧ＶＣＯｉｎの電位とを比較し、その電位の不一致を検出したときに不一致信号を出力する比較器２０２と、比較器２０２から不一致信号が出力されたときに、制御電圧ＶＣＯｉｎの電位を初期電位に一致させるように調整する電位調整部２０３と、を備える。

初期電位保持部２０１は、チャージポンプ回路３００の出力に一端が接続され、他端が比較器２０２に接続されて、位相差検出信号ＰＤが入力されたときに導通するスイッチ２０１１と、スイッチ２０１１の他端に接続されるキャパシタＣ２と、を備える。

スイッチ２０１１は、スイッチ１０の導通を制御する位相差検出信号ＰＤにより導通が制御されるため、スイッチ１０がチャージポンプ回路３００の出力をＬＰＦ４００へ伝達している間、スイッチ２０１１も導通している。スイッチ２０１１が導通すると、キャパシタＣ２が充電され、キャパシタＣ２の電位は、チャージポンプ回路３００の出力電位に達する。その後、スイッチ２０１１が非導通になると、キャパシタＣ２の電位は保持される。すなわち、位相差検出信号ＰＤが入力されていたときのチャージポンプ回路３００の出力電位が保持される。

このキャパシタＣ２に保持されたチャージポンプ回路３００の出力電位は、スイッチ１０が導通しているときにＬＰＦ４００から出力される制御電圧ＶＣＯｉｎの初期電位に相当する。

位相差検出信号ＰＤが出力されなくなり、チャージポンプ回路３００がチャージポンプ電流を発生しなくなると、スイッチ１０が非導通となり、チャージポンプ回路３００は、ＬＰＦ４００から切り離される。これにより、従来問題であった、チャージポンプ回路３００に発生するリーク電流による制御電圧ＶＣＯｉｎの変動を防止することができる。

しかし、ＬＰＦ４００にリーク電流が発生した場合、スイッチ１０が非導通であるときに、制御電圧ＶＣＯｉｎが変動する。そこで、スイッチ１０が非導通であるときの制御電圧ＶＣＯｉｎの変動を検出するために、比較器２０２を設ける。

比較器２０２は、初期電位保持部２０１のキャパシタＣ２に保持された制御電圧ＶＣＯｉｎの初期電位と、スイッチ１０が非導通のときの制御電圧ＶＣＯｉｎの電位とが差動入力されるオペアンプであり、その入力の電位が不一致であるときに不一致信号を出力する。

スイッチ１０が非導通のときの制御電圧ＶＣＯｉｎの電位が初期電位よりも低いときは、比較器２０２は、‘Ｌ’レベルの不一致信号を出力する。

逆に、スイッチ１０が非導通のときの制御電圧ＶＣＯｉｎの電位が初期電位よりも高いときは、比較器２０２は、‘Ｈ’レベルの不一致信号を出力する。

この比較器２０２からの不一致信号の出力を受けて、電位調整部２０３が、初期電位に一致するように制御電圧ＶＣＯｉｎの電位を調整する。

電位調整部２０３は、比較器２０２から出力される不一致信号が‘Ｌ’レベルのときにＬＰＦ４００へ電流を注入するＰＭＯＳトランジスタＰ１と、比較器２０２から出力される不一致信号が‘Ｈ’レベルのときにＬＰＦ４００から電流を放出するＮＭＯＳトランジスタＮ１と、を備える。

なお、電位調整部２０３のＰＭＯＳトランジスタＰ１およびＮＭＯＳトランジスタＮ１のしきい値は、ともに高く設定しておく。これにより、制御電圧ＶＣＯｉｎの電位が初期電位と一致して、比較器２０２から‘Ｌ’レベルでも‘Ｈ’レベルでもない、いわゆる中間レベルの不一致信号が出力されたときは、ＰＭＯＳトランジスタＰ１およびＮＭＯＳトランジスタＮ１がともにオフし、電位調整部２０３の出力がハイインピーダンス状態となって、制御電圧ＶＣＯｉｎの電位をそのまま保持する。

この電位調整部２０３が制御電圧ＶＣＯｉｎの電位を調整する動作を図３および図４を用いて説明する。

図３は、スイッチ１０が非導通のときの制御電圧ＶＣＯｉｎの電位が、初期電位よりも低くなったときの電位調整部２０３の動作を示す図である。

図３（ａ）に示すように、位相差検出信号ＰＤが出力されなくなった後に、ＬＰＦ４００に発生するリーク電流により、制御電圧ＶＣＯｉｎの電位が初期電位よりも低下すると、比較器２０２から‘Ｌ’レベルの不一致信号が出力される。

比較器２０２から‘Ｌ’レベルの不一致信号が出力されると、図３（ｂ）に示すように、ＰＭＯＳトランジスタＰ１からＬＰＦ４００へ電流が注入される。電流が注入されると、ＬＰＦ４００で積分される電圧が上がり、制御電圧ＶＣＯｉｎの電位が上昇する。この電流の注入は、制御電圧ＶＣＯｉｎの電位が初期電位に一致するまで継続する。

制御電圧ＶＣＯｉｎの電位が初期電位に一致すると、比較器２０２から不一致信号が出力されなくなり、ＰＭＯＳトランジスタＰ１からの電流の注入は停止する。

一方、図４は、スイッチ１０が非導通のときの制御電圧ＶＣＯｉｎの電位が、初期電位よりも高くなったときの電位調整部２０３の動作を示す図である。

図４（ａ）に示すように、位相差検出信号ＰＤが出力されなくなった後に、ＬＰＦ４００に発生するリーク電流により、制御電圧ＶＣＯｉｎの電位が初期電位よりも上昇すると、比較器２０２から‘Ｈ’レベルの不一致信号が出力される。

比較器２０２から‘Ｈ’レベルの不一致信号が出力されると、図４（ｂ）に示すように、ＮＭＯＳトランジスタＮ１へＬＰＦ４００から電流が放出される。電流が放出されると、ＬＰＦ４００で積分される電圧が下がり、制御電圧ＶＣＯｉｎの電位が下降する。この電流の放出は、制御電圧ＶＣＯｉｎの電位が初期電位に一致するまで継続する。

制御電圧ＶＣＯｉｎの電位が初期電位に一致すると、比較器２０２から不一致信号が出力されなくなり、ＮＭＯＳトランジスタＮ１からの電流の放出は停止する。

このように、ＬＰＦ４００で発生するリーク電流により制御電圧ＶＣＯｉｎの電位が変動すると、それに応じて、ＰＭＯＳトランジスタＰ１からの電流の注入、またはＮＭＯＳトランジスタＮ１からの電流の放出が行われて、リーク電流が補償される。これにより、ＬＰＦ４００から出力される制御電圧ＶＣＯｉｎの電位の変動が補償される。

このような本実施例によれば、ＬＰＦでリーク電流が発生してＶＣＯ制御電圧の電位が変動したときに、ＶＣＯ制御電圧の電位が初期電位を保つように制御電圧保持回路がリーク電流を補償する電流を発生させるので、ＶＣＯ制御電圧の電位の変動を補償することができる。

本発明の実施例に係るＰＬＬ回路の構成の例を示すブロック図。 本発明の実施例に係るＰＬＬ回路の構成の例を示す回路図。 本発明の実施例に係るＰＬＬ回路の動作を説明するための図。 本発明の実施例に係るＰＬＬ回路の動作を説明するための図。

符号の説明

１ ＰＬＬ回路
１０、２０１１ スイッチ
２０ 制御電圧保持回路
２０１ 初期電位保持部
２０２ 比較器
２０３ 電位調整部
Ｃ１、Ｃ２ キャパシタ
Ｒ１ 抵抗
Ｐ１ ＰＭＯＳトランジスタ
Ｎ１ ＮＭＯＳトランジスタ

Claims (5)

1. 位相差検出信号が入力されたときにチャージポンプ電流を出力するチャージポンプ回路と、前記チャージポンプ電流を平滑化して制御電圧を出力するローパスフィルタと、前記制御電圧の大きさに応じて発振周波数が変化する電圧制御発振器とを備えるＰＬＬ回路であって、
   前記チャージポンプ回路と前記ローパスフィルタの間に挿入され、前記位相差検出信号が入力されたときにのみ導通して前記チャージポンプ回路の出力電位を前記ローパスフィルタへ伝達する第１のスイッチと、
   前記第１のスイッチが導通していたときの前記制御電圧の電位を前記第１のスイッチが非導通である間保持する制御電圧保持回路と
   を備えることを特徴とするＰＬＬ回路。
2. 前記制御電圧保持回路が、
   前記位相差検出信号が入力されたときの前記チャージポンプ回路の出力電位を初期電位として保持する初期電位保持手段と、
   前記初期電位保持手段に保持された前記初期電位と、前記第１のスイッチが非導通のときの前記制御電圧の電位とを比較し、その電位の不一致を検出したときに不一致信号を出力する比較手段と、
   前記不一致信号が出力されたときに、前記制御電圧の電位を前記初期電位に一致させるように調整する電位調整手段と
   を備えることを特徴とする請求項１に記載のＰＬＬ回路。
3. 前記初期電位保持手段が、
   前記チャージポンプ回路の出力に一端が接続され、他端が前記比較手段に接続されて、前記位相差検出信号が入力されたときに導通する第２のスイッチと、
   前記第２のスイッチの前記他端に接続されるキャパシタと
   を備えることを特徴とする請求項２に記載のＰＬＬ回路。
4. 前記比較手段が、
   前記初期電位保持手段に保持された前記初期電位と、前記第１のスイッチが非導通のときの前記制御電圧の電位とが差動入力されるオペアンプ
   を備えることを特徴とする請求項２に記載のＰＬＬ回路。
5. 前記電位調整手段が、
   前記不一致信号の制御により前記ローパスフィルタへ電流を注入するＰＭＯＳトランジスタと、
   前記不一致信号の制御により前記ローパスフィルタから電流を放出するＮＭＯＳトランジスタと
   を備えることを特徴とする請求項２に記載のＰＬＬ回路。

Images