KR102527676B1 - 위상 고정 루프 회로 - Google Patents

위상 고정 루프 회로 Download PDF

Info

Publication number
KR102527676B1
KR102527676B1 KR1020180081730A KR20180081730A KR102527676B1 KR 102527676 B1 KR102527676 B1 KR 102527676B1 KR 1020180081730 A KR1020180081730 A KR 1020180081730A KR 20180081730 A KR20180081730 A KR 20180081730A KR 102527676 B1 KR102527676 B1 KR 102527676B1
Authority
KR
South Korea
Prior art keywords
switch
resistor
voltage
node
charge pump
Prior art date
Application number
KR1020180081730A
Other languages
English (en)
Other versions
KR20200007523A (ko
Inventor
김규식
김우석
김태익
여환석
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020180081730A priority Critical patent/KR102527676B1/ko
Priority to US16/216,226 priority patent/US11005484B2/en
Priority to DE102018132424.3A priority patent/DE102018132424A1/de
Priority to TW108104335A priority patent/TWI800601B/zh
Priority to SG10201901763TA priority patent/SG10201901763TA/en
Priority to CN201910202049.8A priority patent/CN110719103B/zh
Priority to JP2019071315A priority patent/JP7351632B2/ja
Publication of KR20200007523A publication Critical patent/KR20200007523A/ko
Application granted granted Critical
Publication of KR102527676B1 publication Critical patent/KR102527676B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
    • H03L7/0895—Details of the current generators
    • H03L7/0898—Details of the current generators the source or sink current values being variable
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
    • H03L7/107—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using a variable transfer function for the loop, e.g. low pass filter having a variable bandwidth
    • H03L7/1072—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using a variable transfer function for the loop, e.g. low pass filter having a variable bandwidth by changing characteristics of the charge pump, e.g. changing the gain
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
    • H03L7/0895—Details of the current generators
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/093—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

본 발명의 실시 형태에 따른 위상 고정 루프 회로는, 소정의 주파수를 갖는 클럭 신호를 출력하는 전압 제어 오실레이터, 상기 클럭 신호와 소정의 기준 신호를 비교하여 제1 제어 신호 및 제2 제어 신호를 출력하는 위상 주파수 검출기, 상기 제1 제어 신호 및 상기 제2 제어 신호에 의해 동작하는 차지 펌프, 및 상기 차지 펌프의 출력을 필터링하여 상기 전압 제어 오실레이터로 제어 전압을 출력하며, 상기 차지 펌프의 출력단과 전송 스위치를 통해 연결되는 전압 서플라이와, 상기 전송 스위치가 턴-오프되는 동안 상기 전송 스위치를 통한 누설 전류를 제거하는 누설 제거기를 갖는 루프 필터를 포함한다.

Description

위상 고정 루프 회로{PHASE LOCKED LOOP CIRCUIT}
본 발명은 위상 고정 루프 회로에 관한 것이다.
위상 고정 루프(Phase Locked Loop, PLL) 회로는 위상을 조절하여 기준 신호에 출력 신호의 주파수 및/또는 위상을 동기화시키는 회로로, 다양한 분야에 활용될 수 있다. 위상 고정 루프 회로는 전압 제어 오실레이터(Voltage Controlled Oscillator, VCO), 및 전압 제어 발진기에 제어 전압을 공급하는 루프 필터 등을 포함할 수 있으며, 제어 전압에 의해 전압 제어 발진기가 생성하는 출력 신호의 특성이 결정될 수 있다. 따라서, 위상 고정 루프 회로의 성능을 확보하기 위해서는, 루프 필터가 출력하는 제어 전압에 포함된 다양한 잡음 성분을 효과적으로 제거할 수 있어야 한다.
본 발명의 기술적 사상이 이루고자 하는 과제 중 하나는, 제어 전압을 출력하는 전송 스위치를 포함하여 다양한 회로 소자에서 발생할 수 있는 누설(leakage) 성분이 제어 전압에 미치는 영향을 최소화할 수 있는 위상 고정 루프 회로를 제공하고자 하는 데에 있다.
본 발명의 일 실시예에 따른 위상 고정 루프 회로는, 소정의 주파수를 갖는 클럭 신호를 출력하는 전압 제어 오실레이터, 상기 클럭 신호와 소정의 기준 신호를 비교하여 제1 제어 신호 및 제2 제어 신호를 출력하는 위상 검출기, 상기 제1 제어 신호 및 상기 제2 제어 신호에 의해 동작하는 차지 펌프, 및 상기 차지 펌프의 출력을 필터링하여 상기 전압 제어 오실레이터로 제어 전압을 출력하며, 상기 차지 펌프의 출력단과 전송 스위치를 통해 연결되는 전압 분배기와, 상기 전송 스위치가 턴-오프되는 동안 상기 전송 스위치를 통한 누설 전류를 제거하는 누설 제거기를 갖는 루프 필터를 포함한다.
본 발명의 일 실시예에 따른 위상 고정 루프 회로는, 소정의 제어 전압에 의해 동작하여 클럭 신호를 출력하는 전압 제어 오실레이터, 상기 클럭 신호와 소정의 기준 신호를 비교하여 제1 제어 신호 및 제2 제어 신호를 출력하는 위상 검출기, 상기 제1 제어 신호 및 상기 제2 제어 신호에 의해 동작하여 상기 제어 전압을 생성하며, 상기 제어 전압을 출력하는 출력단에 연결되는 단위 이득 연산 증폭기를 갖는 차지 펌프, 전송 스위치를 통해 상기 차지 펌프의 출력단과 연결되는 전압 분배기, 및 상기 단위 이득 연산 증폭기의 출력단과 상기 전송 스위치 사이에 연결되며, 상기 전송 스위치가 턴-오프되면 턴-온되는 버퍼 스위치를 포함한다.
본 발명의 일 실시예에 따른 위상 고정 루프 회로는, 제1 노드 및 제2 노드를 가지며, 상기 제1 노드는 차지 펌프의 출력단에 연결되는 전송 스위치, 상기 제2 노드에 연결되는 제1 저항 및 제2 저항, 상기 제1 저항과 제1 전원 노드 사이에 연결되는 제1 스위치, 상기 제2 저항과 제2 전원 노드 사이에 연결되는 제2 스위치, 및 상기 제1 노드에 연결되는 입력단, 및 버퍼 스위치를 통해 상기 제2 노드에 연결되는 출력단을 갖는 버퍼를 포함한다.
본 발명의 일 실시예에 따르면, 루프 필터에 적절한 전압을 공급하기 위해 전압 분배기를 이용하며, 전압 분배기와 루프 필터를 연결하는 전송 스위치가 턴-오프된 동안, 전송 스위치 및 전압 분배기를 통한 누설 전류를 최소화할 수 있는 회로가 제공될 수 있다. 전송 스위치의 소자 설계와 무관하게 누설 전류를 줄임으로써, 정착 시간(settling time)과의 트레이드 오프 없이 위상 고정 루프 회로의 성능을 개선할 수 있다.
본 발명의 다양하면서도 유익한 장점과 효과는 상술한 내용에 한정되지 않으며, 본 발명의 구체적인 실시 형태를 설명하는 과정에서 보다 쉽게 이해될 수 있을 것이다.
도 1 및 도 2는 본 발명의 일 실시예에 따른 위상 고정 루프 회로를 포함하는 시스템을 간단하게 나타낸 도면들이다.
도 3 및 도 4는 본 발명의 일 실시예에 따른 위상 고정 루프 회로를 설명하기 위해 제공되는 도면들이다.
도 5 및 도 6은 본 발명의 일 실시예에 따른 위상 고정 루프 회로의 동작을 설명하기 위해 제공되는 회로도들이다.
도 7은 본 발명의 일 실시예에 따른 위상 고정 루프 회로의 동작을 설명하기 위해 제공되는 타이밍 다이어그램이다.
도 8은 본 발명의 일 실시예에 따른 위상 고정 루프 회로의 동작을 설명하기 위해 제공되는 회로도이다.
도 9 및 도 10은 본 발명의 일 실시예에 따른 위상 고정 루프 회로의 동작을 설명하기 위해 제공되는 그래프들이다.
도 11은 본 발명의 일 실시예에 따른 위상 고정 루프 회로를 포함하는 RF 모듈을 나타낸 도면이다.
도 12는 본 발명의 일 실시예에 따른 위상 고정 루프 회로를 포함하는 전자 기기를 나타낸 블록도이다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시 형태들을 다음과 같이 설명한다.
도 1 및 도 2는 본 발명의 일 실시예에 따른 위상 고정 루프 회로를 포함하는 시스템을 간단하게 나타낸 도면들이다.
먼저 도 1을 참조하면, 본 발명의 일 실시예에 따른 시스템(10)은, 자동 주파수 컨트롤러(Auto Frequency Controller, AFC, 11)와 위상 고정 루프 회로(12)를 포함할 수 있다. 위상 고정 루프 회로는 진폭이 아닌 위상 변동을 조절하여 기존 신호의 주파수 및 위상에 출력 신호를 동기화시키는 회로로, 위상과 주파수를 검출하는 회로, 오실레이터 등을 포함할 수 있다. 일례로, 위상 고정 루프 회로(12)에 포함되는 오실레이터는 전압 제어 오실레이터(Voltage Controlled Oscillator, VCO)일 수 있다. 위상 고정 루프 회로(12)가 출력하는 신호의 주파수 및/또는 위상은, 전압 제어 오실레이터에 입력되는 제어 전압에 의해 조절될 수 있다.
자동 주파수 컨트롤러(11)는 위상 고정 루프 회로(12)의 동작을 제어할 수 있다. 일례로 자동 주파수 컨트롤러(11)는, 위상 고정 루프 회로(12)의 전압 제어 오실레이터에 입력되는 제어 전압을 조절함으로써, 위상 고정 루프 회로(12)의 출력 신호의 주파수 및/또는 위상을 조절할 수 있다.
다음으로 도 2를 참조하면, 시스템(20)은 자동 주파수 컨트롤러(30)와 위상 고정 루프 회로(40)를 포함할 수 있다. 위상 고정 루프 회로(40)는 위상 주파수 검출기(41), 차지 펌프(42), 루프 필터(43), 전압 제어 오실레이터(44) 및 분주기(45) 등을 포함할 수 있다. 도 2에 도시한 위상 고정 루프 회로(40)의 구성은 예시일 뿐이며, 다양하게 변형될 수 있다.
앞서 설명한 바와 같이 위상 고정 루프 회로(40)는 전압 제어 오실레이터(44)가 생성한 출력 신호(OUT)의 주파수 및/또는 위상을 기준 신호(REF)에 동기화시킬 수 있다. 이를 위해, 위상 주파수 검출기(41)는 출력 신호(OUT)를 피드백받아 기준 신호(REF)와 비교할 수 있다. 출력 신호(OUT)의 피드백 경로에는 분주기(45)가 마련될 수 있으며, 위상 주파수 검출기(41)는 기준 신호(REF)의 주파수와 분주기(45)를 통과한 출력 신호(OUT)의 주파수를 비교하여 그 차이에 대응하는 신호를 출력할 수 있다.
일례로, 위상 주파수 검출기(41)가 출력하는 신호는, 차지 펌프(42)의 제어 신호로 이용될 수 있다. 차지 펌프(42)는 제1 전원 노드에 연결되는 제1 전류원 및 제2 전원 노드에 연결되는 제2 전류원을 포함할 수 있으며, 제1 전류원과 제2 전류원 사이에는 제1, 제2 스위치가 연결될 수 있다. 차지 펌프(42)의 출력 노드는 제1 스위치와 제2 스위치 사이의 노드일 수 있으며, 위상 주파수 검출기(41)가 출력하는 신호에 의해 제1 스위치 및 제2 스위치 각각이 턴-온 또는 턴-오프될 수 있다.
차지 펌프(42)는 소정의 제어 전압을 출력하며, 차지 펌프(42)가 출력하는 제어 전압에 의해 전압 제어 오실레이터(44)의 출력 신호(OUT)의 주파수 및/또는 위상이 결정될 수 있다. 한편, 차지 펌프(42)가 출력하는 제어 전압의 노이즈 성분을 제거하기 위해 루프 필터(43)가 차지 펌프(42)와 전압 제어 오실레이터(44) 사이에 연결될 수 있다. 일례로, 차지 펌프(42)가 출력하는 전류에 의해 루프 필터(43)에 포함되는 커패시터가 충전될 수 있으며, 충전된 커패시터에 의해 전압 제어 오실레이터(44)에 제어 전압이 입력될 수 있다.
위상 고정 루프 회로(40)는 일반적으로 코어스 락(Coarse Lock) 모드 및 파인 락(Fine Lock) 모드에서 동작할 수 있다. 코어스 락 모드에서는, 루프 필터(43)에 포함되는 커패시터에 적절한 전압을 공급할 수 있는 전압 서플라이가 활성화될 수 있다. 일례로, 전압 서플라이는 스위치 소자로 구현되는 전송 스위치를 통해 커패시터와 연결될 수 있으며, 코어스 락 모드에서 전송 스위치가 턴-온되어 전압 서플라이의 출력 전압에 의해 커패시터가 충전될 수 있다. 전압 서플라이는 간단하게 전압 분배기 등으로 구현될 수 있다. 코어스 락 모드가 종료되고 파인 락 모드에 진입하면, 전송 스위치가 턴-오프되어 루프 필터가 전압 서플라이와 분리될 수 있다.
최근 들어 전자 기기에서 소모되는 전력이 중요한 이슈로 대두되면서, 전자 기기의 프로세서 등에 탑재되는 위상 고정 루프 회로(40)의 소모 전력을 줄이기 위해, 위상 고정 루프 회로(40)를 구동하기 위한 전원 전압(VDD)을 낮출 수 있다. 일례로, 위상 주파수 검출기(41), 차지 펌프(42), 루프 필터(43), 전압 제어 오실레이터(44) 등의 구성 요소들을 디지털 도메인에서 설계함으로써, 전원 전압(VDD)을 낮출 수 있다.
상기와 같이 전원 전압(VDD)이 감소할 경우, 상대적으로 작은 문턱 전압을 갖는 스위치 소자로 전송 스위치를 구현할 수 밖에 없으며, 따라서 파인 락 모드에서 턴-오프된 전송 스위치를 통한 누설 전류가 흐를 수 있다. 누설 전류는 루프 필터(43)가 전압 제어 오실레이터(44)에 공급하는 제어 전압에 영향을 미칠 수 있으며, 결과적으로 파인 락 모드에서 전압 제어 오실레이터(44)의 출력 신호가 원하는 주파수 및/또는 위상에 정확하게 동기화되지 않을 수 있다.
또한, 전원 전압(VDD)이 감소함에 따라 전송 스위치의 문턱 전압 대 전원 전압 비율(VDD/VTH)이 감소할 수 있으며, 이는 특정 전압에서 전송 스위치의 턴-온 저항 증가를 야기할 수 있다. 턴-온 저항 증가에 따른 정착 시간(settling time) 증가를 막기 위해 전송 스위치의 크기를 키울 수 있으나, 턴-오프 상태의 전송 스위치를 통한 누설 전류가 증가하는 문제가 발생할 수 있다.
상기와 같은 문제들을 해결하기 위하여, 본 발명의 일 실시예에 따른 위상 고정 루프 회로(40)는 턴-오프 상태의 전송 스위치를 통한 누설 전류가 제어 전압에 미치는 영향을 최소화할 수 있는 누설 제거기를 포함할 수 있다. 누설 제거기는 전송 스위치 양단의 전압을 같은 값으로 유지하거나, 전송 스위치의 일측에 연결되어 누설 전류에 따른 전압 변화를 최소화할 수 있다. 따라서, 전송 스위치의 크기를 증가시킬 필요 없이 원하는 턴-온 저항으로 전송 스위치를 설계할 수 있으며, 위상 루프 고정 회로(40)의 정착 시간을 원하는 값으로 결정할 수 있다.
도 3 및 도 4는 본 발명의 일 실시예에 따른 위상 고정 루프 회로를 설명하기 위해 제공되는 도면들이다.
먼저 도 3은 일반적인 위상 고정 루프 회로(50)에 포함되는 차지 펌프(51)와 루프 필터(52), 및 전압 서플라이(53)를 나타낸 회로도일 수 있다. 차지 펌프(51)는 제1 전류원(CS1), 제2 전류원(CS2), 제1 제어 스위치(TC1), 제2 제어 스위치(TC2) 등을 포함할 수 있다. 제1 전류원(CS1)과 제1 제어 스위치(TC1)는 제1 전원 전압(VDD)을 공급하는 제1 전원 노드에 연결되며, 제2 전류원(CS2)과 제2 제어 스위치(TC2)는 제2 전원 전압(VSS)을 공급하는 제2 전원 노드에 연결될 수 있다. 차지 펌프(51)의 출력 노드는 제1 제어 스위치(TC1)와 제2 제어 스위치(TC2) 사이의 노드로 정의될 수 있다.
제1 제어 스위치(TC1)와 제2 제어 스위치(TC2)는 제1 제어 신호(UP) 및 제2 제어 신호(DN)에 의해 각각 제어될 수 있다. 제1 제어 신호(UP)와 제2 제어 신호(DN)는 서로 반대 위상을 가질 수 있다. 루프 필터(52)는 차지 펌프(51)의 출력 전압(VCP)에 포함된 노이즈 성분을 제거하여 제어 전압(VCTRL)을 생성할 수 있다.
전압 서플라이(53)는 전송 스위치(TG)를 통해 루프 필터(52)와 연결될 수 있으며, 전송 스위치(TG)는 코어스 락 모드에서 턴-온될 수 있다. 코어스 락 모드에서는 전송 스위치(TG)와 함께, 전압 서플라이(53)의 제1 스위치(T1) 및 제2 스위치(T2)가 턴-온될 수 있다. 따라서, 전압 서플라이(53)의 제1 저항(R1)과 제2 저항(R2)에 의해 결정되는 전압이 루프 필터(52)에 공급될 수 있다. 코어스 락 모드가 종료되고 파인 락 모드에 진입하면 전송 스위치(TG)가 턴-오프되어 전압 서플라이(53)는 제어 전압(VCTRL)의 출력 노드와 분리될 수 있다.
파인 락 모드에서는 전송 스위치(TG)가 턴-오프되므로, 전압 서플라이(53)가 제어 전압(VCTRL)에 영향을 주지 않을 수 있다. 그러나 실제 회로에서는 전송 스위치(TG)의 오프 저항에 의해 전압 서플라이(53)를 통한 누설 전류가 발생할 수 있으며, 이는 제어 전압(VCTRL)의 변동을 가져올 수 있다. 도 4를 참조하면, 파인 락 모드로 진입한 제1 시점(t1) 이후에, 전송 스위치(TG)와 전압 서플라이(53)를 통한 누설 전류로 인해 제어 전압(VCTRL)이 흔들릴 수 있다. 특히, 위상 고정 루프 회로(50)의 소모 전력을 낮추기 위해 제1 전원 전압(VDD)의 크기를 감소시킬 경우, 전송 스위치(TG)의 문턱 전압 및 오프 저항이 함께 감소하여 제어 전압(VCTRL)에 영향을 미치는 누설 전류가 더 크게 생성될 수 있다.
도 5 및 도 6은 본 발명의 일 실시예에 따른 위상 고정 루프 회로의 동작을 설명하기 위해 제공되는 회로도들이다.
먼저 도 5를 참조하면, 본 발명의 일 실시예에 따른 위상 고정 루프 회로(100)는 차지 펌프(110), 루프 필터(120), 전압 서플라이(130), 및 누설 제거기(140) 등을 포함할 수 있다. 차지 펌프(110)는 제1 전원 전압(VDD)에 의해 동작하는 제1 전류원(CS1) 및 제2 전원 전압(VSS)에 연결되어 동작하는 제2 전류원(CS2)을 가지며, 제1 제어 스위치(TC1)와 제2 제어 스위치(TC2)의 온/오프 동작에 의해 출력 전압(VCP)을 생성할 수 있다.
제1 제어 스위치(TC1)와 제2 제어 스위치(TC2) 각각은 제1 제어 신호(UP) 및 제2 제어 신호(DN)에 의해 온/오프될 수 있으며, 제1 제어 신호(UP)와 제2 제어 신호(DN)는 차지 펌프(110)의 전단에 배치되는 위상 주파수 검출기에 의해 생성될 수 있다. 위상 주파수 검출기는 전압 제어 오실레이터의 출력 신호를 기준 신호와 비교하여 제1 제어 신호(UP)와 제2 제어 신호(DN)를 생성할 수 있다.
전압 서플라이(130)는 전압 분배기 등으로 구현될 수 있으며, 전송 스위치(TG)는 차지 펌프(110)의 출력단에 연결되는 제1 노드, 및 전압 서플라이(130)에 연결되는 제2 노드를 포함할 수 있다. 따라서, 전송 스위치(TG)가 턴-온되면 전압 서플라이(130)가 루프 필터(120)에 연결될 수 있다.
위상 루프 고정 회로(100)가 코어스 락 모드에서 동작하는 동안, 전송 스위치(TG), 및 전압 서플라이(130) 내부의 제1 스위치(T1)와 제2 스위치(T2)가 턴-온될 수 있다. 따라서, 전압 서플라이(130)의 제1 저항(R1) 및 제2 저항(R2)에 의해 결정된 전압이 전송 스위치(TG)를 통해 루프 필터(120)에 입력될 수 있다. 전송 스위치(TG)는 NMOS 트랜지스터와 PMOS 트랜지스터가 결합된 스위치 소자일 수 있으며, 그 외에 다양한 스위치 소자들로 대체될 수 있다. 한편, 제1 스위치(T1)와 제2 스위치(T2)는 제1 스위칭 신호(S1)에 의해 함께 제어될 수 있으며, 전송 스위치(TG)는 제2 스위칭 신호(S2)에 의해 제어될 수 있다. 일 실시예에서, 제1 저항(R1)과 제2 저항(R2)은 같은 저항값을 가질 수 있다.
위상 루프 고정 회로(100)가 파인 락 모드에 진입하면, 전압 서플라이(130)가 제어 전압(VCTRL)에 영향을 미칠 수 없도록 전송 스위치(TG)와 제1 스위치(T1) 및 제2 스위치(T2)가 턴-오프될 수 있다. 다만, 앞서 설명한 바와 같이, 전송 스위치(TG), 제1 스위치(T1), 제2 스위치(T2)에 존재하는 오프 저항으로 인해 전송 스위치(TG)와 전압 서플라이(130)를 통한 누설 전류가 발생할 수 있다. 누설 전류에 의해 제어 전압(VCTRL)이 흔들릴 수 있으며, 이는 전압 제어 오실레이터가 정확한 위상 및 주파수를 갖는 출력 신호를 생성하는 데에 방해 요인이 될 수 있다.
본 발명의 일 실시예에서는 누설 제거기(140)를 이용하여 누설 전류가 제어 전압(VCTRL)에 미치는 영향을 최소화할 수 있다. 도 5를 참조하면, 누설 제거기(140)는 버퍼 및 버퍼의 출력단에 연결되는 버퍼 스위치(T3)를 포함할 수 있다. 버퍼는 네거티브 피드백 구조를 갖는 연산 증폭기(U1)를 포함할 수 있으며, 일례로 연산 증폭기(U1)는 단일 이득 연산 증폭기(Unity Gain Amplifier)일 수 있다. 버퍼 스위치(T3)는 연산 증폭기(U1)의 출력단과 전송 스위치(TG)의 제2 노드 사이에 연결될 수 있다. 연산 증폭기(U1)의 반전 입력단은 네거티브 피드백 경로를 통해 연산 증폭기(U1)의 출력단에 연결되며, 비반전 입력단은 전송 스위치(TG)의 제1 노드에 연결될 수 있다.
위상 루프 고정 회로(100)가 파인 락 모드에 진입하면, 전송 스위치(TG)와 제1 스위치(T1) 및 제2 스위치(T2)가 턴-오프되며, 버퍼 스위치(T3)는 턴-온될 수 있다. 도 5에 도시한 일 실시예에서는 네거티브 피드백 구조를 갖는 연산 증폭기(U1)에 의해 전송 스위치(TG)의 제1 노드와 제2 노드의 전압이 같은 크기로 유지될 수 있다. 따라서, 전송 스위치(TG)의 오프 저항에 따른 누설 전류가 최소화될 수 있으며, 파인 락 모드에서 제어 전압(VCTRL)이 안정적인 값으로 유지될 수 있다. 일 실시예에서, 전송 스위치(TG), 제1 스위치(T1), 제2 스위치(T2), 및 버퍼 스위치(T3) 등은 자동 주파수 컨트롤러에 의해 제어될 수 있다.
또한 본 발명에서는 전송 스위치(TG)의 크기 등에 대한 설계 변경 없이, 누설 제거기(140)를 이용하여 전송 스위치(TG)를 통한 누설 전류를 제거할 수 있다. 즉, 본 발명의 일 실시예에서는 전송 스위치(TG)의 크기에 따른 턴-온 저항과 누설 전류의 상관관계를 제거할 수 있다. 따라서, 전송 스위치(TG)의 크기 등을 자유롭게 결정함으로써, 위상 고정 루프 회로(100)의 정착 시간을 원하는 값으로 설계할 수 있다.
전송 스위치(TG)의 크기를 자유롭게 결정할 수 있는 점은, 전압 서플라이(130)의 출력 전압 산포를 개선하는 데에도 도움이 될 수 있다. 제1 스위치(T1)와 제2 스위치(T2)는 같은 공정에서 제조되는 경우라 해도, 공정 상의 편차 등에 의해 서로 다른 턴-온 저항을 가질 수 있다. 따라서 제1 저항(R1)과 제2 저항(R2)의 저항값을 증가시킴으로써 전압 서플라이(130)의 출력 전압 산포를 줄일 수 있는데, 이 경우 전압 서플라이(130)의 출력 전압이 안정화되는 정착 시간이 늘어날 수 있다. 일반적인 경우에는 전압 서플라이(130)의 출력 전압이 안정화되는 정착 시간을 줄이기 위해 전송 스위치(TG)를 작게 설계할 경우, 파인 락 모드에서 전송 스위치(TG)를 통한 누설 전류가 증가하여 제어 전압(VCTRL)이 흔들릴 수 있었다. 그러나 본 발명의 일 실시예에서는, 누설 제거기(140)에 의해 전송 스위치(TG)의 크기와 관계없이 누설 전류를 제거할 수 있으므로, 전송 스위치(TG)를 충분히 작게 설계하고 제1 저항(R1)과 제2 저항(R2)의 저항값을 충분히 크게 설계하여 전압 서플라이(130)의 출력 전압 산포를 줄임과 동시에 전압 서플라이(130)의 출력 전압의 정착 시간을 단축시킬 수 있다.
다음으로 도 6을 참조하면, 본 발명의 일 실시예에 따른 위상 고정 루프 회로(200)는 차지 펌프(210), 루프 필터(220), 전압 서플라이(230), 및 누설 제거기(240) 등을 포함할 수 있다. 도 6에 도시한 일 실시예에서는, 누설 제거기(240)가 별도의 버퍼 없이 버퍼 스위치(T3)만으로 구현될 수 있다. 도 6을 참조하면, 차지 펌프(210)에 포함되는 연산 증폭기(U1)의 출력단과 전송 스위치(TG) 사이에 버퍼 스위치(T3)를 연결함으로써, 누설 제거기(240)를 구현할 수 있다. 즉, 차지 펌프(210)와 누설 제거기(240)가 연산 증폭기(U1)를 공유할 수 있다.
도 6을 참조하면, 차지 펌프(210)는 제1 내지 제4 제어 스위치들(TC1-TC4), 제1 전류원(CS1), 제2 전류원(CS2), 및 연산 증폭기(U1)를 포함할 수 있다. 연산 증폭기(U1)의 반전 입력단은 네거티브 피드백 경로를 통해 연산 증폭기(U1)의 출력단에 연결되며, 비반전 입력단은 차지 펌프(210)의 출력단에 연결될 수 있다. 또한, 연산 증폭기(U1)의 출력단은 제3 제어 스위치(TC3)와 제4 제어 스위치(TC4) 사이에 연결될 수 있다. 연산 증폭기(U1)는 차지 펌프(210)에서 발생할 수 있는 전하 공유 문제를 해결하기 위하여 마련된 소자일 수 있다.
전송 스위치(TG)는 차지 펌프(210)의 출력단에 연결되는 제1 노드 및 전압 서플라이(230)에 연결되는 제2 노드를 포함할 수 있다. 연산 증폭기(U1)의 비반전 입력단이 차지 펌프(210)의 출력단에 연결되므로, 버퍼 스위치(T3)를 연산 증폭기(U1)의 출력단과 전송 스위치(TG)의 제2 노드 사이에 연결함으로써 도 5에 도시한 일 실시예와 같은 회로를 구현할 수 있다. 파인 락 모드에서 버퍼 스위치(T3)가 턴-온되면, 연산 증폭기(U1)에 의해 전송 스위치(TG)의 제1 노드와 제2 노드가 같은 전압으로 유지되어 전송 스위치(TG)의 오프 저항에 의한 누설 전류가 최소화될 수 있다.
도 7은 본 발명의 일 실시예에 따른 위상 고정 루프 회로의 동작을 설명하기 위해 제공되는 타이밍 다이어그램이다.
도 7은 도 5 및 도 6에 도시한 실시예들에 따른 위상 고정 루프 회로(100, 200)의 동작을 설명하기 위한 타이밍 다이어그램일 수 있다. 도 7을 참조하면, 코어스 락(Coarse Lock) 모드에서는 제1 스위치(T1)와 제2 스위치(T2) 및 전송 스위치(TG)가 턴-온될 수 있다. 이후 파인 락(Fine Lock) 모드로 진입하면 제1 스위치(T1)와 제2 스위치(T2), 및 전송 스위치(TG)가 턴-오프되며 버퍼 스위치(T3)가 턴-온될 수 있다. 따라서, 전송 스위치(TG)의 제1 노드와 제2 노드가 연산 증폭기(U1)에 의해 같은 전압을 가질 수 있으며, 차지 펌프(110, 210)가 동작하여 제어 전압(VCTRL)을 출력하는 동안, 전송 스위치(TG)의 오프 저항에 따른 누설 전류의 영향이 최소화될 수 있다.
도 8은 본 발명의 일 실시예에 따른 위상 고정 루프 회로의 동작을 설명하기 위해 제공되는 회로도이다.
도 8을 참조하면, 본 발명의 일 실시예에 따른 위상 고정 루프 회로(300)는 차지 펌프(310), 루프 필터(320), 전압 서플라이(330), 및 누설 제거기(340) 등을 포함할 수 있다. 도 8에 도시한 일 실시예에서는, 누설 제거기(340)가 제1 서브 저항(RS1)과 제2 서브 저항(RS2)을 이용한 전압 분배기로 구현될 수 있다. 일례로, 제1 서브 저항(RS1)과 제2 서브 저항(RS2)은 서로 같은 저항값을 가질 수 있으며, 전압 서플라이(330)의 제1 저항(R1) 및 제2 저항(R2)에 비해 매우 큰 저항값을 가질 수 있다. 일 실시예에서, 제1 서브 저항(RS1)과 제2 서브 저항(RS2)은 제1 저항(R1) 및 제2 저항(R2)의 수십배 내지 수백배의 저항값을 가질 수 있다. 전송 스위치(TG)의 제1 노드는 차지 펌프(310)의 출력단에 연결되고 제2 노드는 제1 서브 저항(RS1)과 제2 서브 저항(RS2) 사이의 노드에 연결될 수 있다.
코어스 락 모드가 종료되고 파인 락 모드가 시작되면, 전송 스위치(TG), 제1 스위치(T1) 및 제2 스위치(T2)가 턴-오프될 수 있다. 위상 고정 루프 회로(300)의 경우, 코어스 락 모드에서 제어 전압(VCTRL)과 파인 락 모드에서 제어 전압(VCTRL)의 차이가 크지 않을 수 있다. 상대적으로 큰 저항값을 갖는 제1 서브 저항(RS1)과 제2 서브 저항(RS2)을 이용하여 적은 전류로 전송 스위치(TG)의 제2 노드의 전압을 잡아놓음으로써, 전송 스위치(TG)를 통한 누설 전류를 크게 줄일 수 있다. 제1 서브 저항(RS1)과 제2 서브 저항(RS2)이 전압 서플라이(330)에 포함되는 제1 저항(R1) 및 제2 저항(R2)보다 큰 저항값을 가지므로, 누설 제거기(340)로 인해 추가되는 소모 전력은 크지 않을 수 있다.
도 9 및 도 10은 본 발명의 일 실시예에 따른 위상 고정 루프 회로의 동작을 설명하기 위해 제공되는 그래프들이다.
먼저 도 9는 위상 고정 루프 회로에서 전압 제어 오실레이터에 입력되는 제어 전압을 나타낸 그래프일 수 있다. 도 9를 참조하면, 제어 전압은 소정의 정착 시간(TS) 동안 증가하여 목표 전압(VT)에 도달할 수 있다. 도 9에는 도시하지 않았으나, 정착 시간(TS) 동안 제어 전압은 목표 전압(VT)보다 큰 값까지 증가할 수도 있다.
위상 고정 루프 회로가 원하는 주파수 및/또는 위상을 갖는 출력 신호를 생성하기 위해서는, 정확한 제어 전압이 전압 제어 오실레이터에 입력되어야 할 수 있다. 다만, 앞서 설명한 바와 같이, 파인 락 모드에서 턴-오프 상태를 유지하는 전송 스위치를 통한 누설 전류가 제어 전압에 영향을 미침으로써, 제어 전압에 변동이 발생하고 결과적으로 위상 고정 루프 회로의 출력 신호가 의도한 주파수 및/또는 위상을 갖지 못할 수 있다.
앞서 다양한 실시예들을 참조하여 설명한 바와 같이, 본 발명에서는 누설 제거기를 이용하여 전송 스위치 양단의 전압차를 줄이고, 그로부터 누설 전류를 제거할 수 있다. 도 9의 제1 구간(TD)을 확대 도시한 도 10에서 먼저 그래프 (a)을 참조하면, 누설 제거기가 포함되지 않은 위상 고정 루프 회로의 경우, 제어 전압이 목표 전압(VT)을 기준으로 제1 변화량(VD1)만큼 변할 수 있다. 다음으로, 누설 제거기가 포함된 위상 고정 루프 회로에서의 제어 전압을 나타낸 그래프 (b)를 참조하면, 제어 전압이 목표 전압(VT)을 기준으로 제2 변화량(VD2)만큼 변할 수 있으며, 제2 변화량(VD2)은 제1 변화량(VD1)보다 작을 수 있다. 일례로, 제1 변화량(VD1)은 제2 변화량(VD2)의 수백배 내지 수천배일 수 있다.
도 11은 본 발명의 일 실시예에 따른 위상 고정 루프 회로를 포함하는 RF 시스템을 나타낸 도면이다. 다만, 본 발명의 일 실시예에 따른 위상 고정 루프 회로는 RF 시스템 외에 다른 다양한 시스템에도 채택될 수 있음에 유의해야 할 것이다.
도 11을 참조하면, 본 발명의 일 실시예에 따른 RF 시스템(400)은 송신 모듈(410), 수신 모듈(420), 및 프로세서(430) 등을 포함할 수 있다. 송신 모듈(410)과 수신 모듈(420)은 매칭 네트워크(403), 위상 고정 루프 회로(405) 및 안테나(ANT) 등을 공유할 수 있다.
프로세서(430)가 송신하고자 하는 송신 데이터를 출력하면, 송신 모듈(410)은 위상 고정 루프 회로(405)로부터 수신한 캐리어 신호에 송신 데이터를 중첩시킬 수 있다. 일례로, 믹서(411)는 송신 신호를 고주파 신호로 변환할 수 있으며, 전력 증폭기(412)는 송신 신호를 증폭시켜 매칭 네트워크(403) 및 안테나(ANT)를 통해 출력할 수 있다.
안테나(ANT)가 수신 신호를 수신하면, 저잡음 증폭기(421)는 수신 신호를 증폭시켜 믹서(422)에 전달할 수 있다. 믹서(422)는 위상 고정 루프 회로(405)의 출력 신호를 참조하여 수신 신호를 저주파 신호로 변환할 수 있으며, 저주파 신호로 변환된 수신 신호는 가변 이득 증폭기(423)에 의해 증폭될 수 있다. 아날로그-디지털 컨버터(424)는 가변 이득 증폭기(423)의 출력을 디지털 데이터로 변환하여 프로세서(430)에 전달할 수 있다.
위상 고정 루프 회로(405)는 송신 모듈(410)과 수신 모듈(420) 양측에 출력 신호를 내보내며, 주파수가 흔들리지 않도록 고정하거나, 주파수를 정확하게 변경하는 등의 역할을 수행할 수 있다. 따라서, 위상 고정 루프 회로(405)의 출력 신호의 주파수가 안정적으로 유지되지 못 할 경우, RF 시스템(400) 전체의 성능이 저하될 수 있다.
앞서 설명한 바와 같이 본 발명의 실시예들에 따른 위상 고정 루프 회로는 누설 제거기를 이용하여 파인 락 모드에서 제어 전압의 변동을 최소화할 수 있다. 따라서, 제어 전압을 입력받아 출력 신호의 주파수를 결정하는 전압 제어 오실레이터가 안정적으로 동작할 수 있으며, RF 시스템(400)의 동작 안정성 등의 성능을 개선할 수 있다.
도 12는 본 발명의 일 실시예에 따른 위상 고정 루프 회로를 포함하는 전자 기기를 나타낸 블록도이다.
도 12에 도시한 실시예에 따른 전자 장치(1000)는 디스플레이(1010), 통신 모듈(1020), 메모리(1030), 프로세서(1040), 및 포트(1050) 등을 포함할 수 있다. 이외에 전자 장치(1000)는 전원 장치, 센서 모듈 등을 더 포함할 수 있다. 도 12에 도시된 구성 요소 가운데, 포트(1050)는 전자 장치(1000)가 비디오 카드, 사운드 카드, 메모리 카드, USB 장치 등과 통신하기 위해 제공되는 장치일 수 있다. 전자 장치(1000)는 일반적인 데스크톱 컴퓨터나 랩톱 컴퓨터 외에 스마트폰, 태블릿 PC, 스마트 웨어러블 기기 등을 모두 포괄하는 개념일 수 있다.
프로세서(1040)는 특정 연산이나 명령어 및 태스크 등을 수행할 수 있다. 프로세서(1040)는 중앙 처리 장치(CPU) 또는 마이크로프로세서 유닛(MCU)일 수 있으며, 버스(1060)를 통해 디스플레이(1010), 통신 모듈(1020), 메모리 장치(1030)는 물론, 포트(1050)에 연결된 다른 장치들과 통신할 수 있다.
디스플레이(1010), 통신 모듈(1020), 메모리(1030), 프로세서(1040) 등의 구성 요소들은, 필요한 경우 본 발명의 일 실시예에 따른 위상 고정 루프 회로를 포함할 수 있다. 본 발명의 일 실시예에 따른 위상 고정 루프 회로는 누설 제거기를 이용하여 파인 락 모드에서 제어 전압을 안정적으로 생성함으로써 출력 신호의 주파수를 정확하게 유지할 수 있다.
본 발명은 상술한 실시형태 및 첨부된 도면에 의해 한정되는 것이 아니며 첨부된 청구범위에 의해 한정하고자 한다. 따라서, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 당 기술분야의 통상의 지식을 가진 자에 의해 다양한 형태의 치환, 변형 및 변경이 가능할 것이며, 이 또한 본 발명의 범위에 속한다고 할 것이다.
100, 200, 300: 위상 고정 루프 회로
110, 210, 310: 차지 펌프
120, 220, 320: 루프 필터
130, 230, 330: 전압 서플라이
140, 240, 340: 누설 제거기

Claims (20)

  1. 소정의 주파수를 갖는 클럭 신호를 출력하는 전압 제어 오실레이터;
    상기 클럭 신호와 소정의 기준 신호를 비교하여 제1 제어 신호 및 제2 제어 신호를 출력하는 위상 주파수 검출기;
    상기 제1 제어 신호 및 상기 제2 제어 신호에 의해 동작하는 차지 펌프; 및
    상기 차지 펌프의 출력단과 전송 스위치를 통해 연결되는 전압 서플라이; 및
    상기 전송 스위치가 턴-오프되는 동안 상기 전송 스위치를 통한 누설 전류를 제거하는 누설 제거기; 를 포함하며,
    상기 전압 서플라이는, 상기 전송 스위치를 통해 상기 차지 펌프의 출력단에 연결되는 제1 저항과 제2 저항, 상기 제1 저항과 제1 전원 노드 사이에 연결되는 제1 스위치, 및 상기 제2 저항과 제2 전원 노드 사이에 연결되는 제2 스위치를 포함하는 위상 고정 루프 회로.
  2. 삭제
  3. 제1항에 있어서,
    상기 제1 스위치와 상기 제2 스위치, 및 상기 전송 스위치는, 코어스 락(coarse lock) 모드에서 턴-온되고 파인 락(fine lock) 모드에서 턴-오프되는 위상 고정 루프 회로.
  4. 제1항에 있어서,
    상기 제1 저항과 상기 제2 저항은 같은 저항값을 갖는 위상 고정 루프 회로.
  5. 제1항에 있어서,
    상기 전송 스위치는, 상기 차지 펌프의 출력단에 연결되는 제1 노드 및 상기 전압 서플라이에 연결되는 제2 노드를 포함하는 위상 고정 루프 회로.
  6. 제5항에 있어서,
    상기 누설 제거기는, 버퍼, 및 상기 버퍼의 출력단을 상기 제2 노드에 연결하는 버퍼 스위치를 포함하는 위상 고정 루프 회로.
  7. 제6항에 있어서,
    상기 버퍼는 상기 제1 노드에 연결되는 비반전 입력단, 및 네거티브 피드백 경로를 통해 상기 버퍼 스위치에 연결되는 반전 입력단을 갖는 단일 이득 연산 증폭기(Unity Gain Amplifier)를 포함하는 위상 고정 루프 회로.
  8. 제7항에 있어서,
    상기 누설 제거기와 상기 차지 펌프는, 상기 단일 이득 연산 증폭기를 공유하는 위상 고정 루프 회로.
  9. 제7항에 있어서,
    상기 차지 펌프는, 제1 전원 노드에 연결되는 제1 전류원, 상기 제1 전류원과 상기 차지 펌프의 출력단 사이에 연결되는 제1 제어 스위치, 제2 전원 노드에 연결되는 제2 전류원, 상기 제2 전류원과 상기 차지 펌프의 출력단 사이에 연결되는 제2 제어 스위치, 및 상기 제1 전원 노드와 상기 제2 전원 노드 사이에서 직렬로 연결되는 제3 제어 스위치와 제4 제어 스위치를 포함하며,
    상기 비반전 입력단은 상기 차지 펌프의 출력단에 연결되고, 상기 반전 입력단은 상기 네거티브 피드백 경로를 통해 상기 제3 제어 스위치와 상기 제4 제어 스위치 사이의 노드에 연결되는 위상 고정 루프 회로.

  10. 제6항에 있어서,
    상기 버퍼 스위치는 코어스 락(coarse lock) 모드에서 턴-오프되고 파인 락(fine lock) 모드에서 턴-온되는 위상 고정 루프 회로.
  11. 제1항에 있어서,
    상기 누설 제거기는, 상기 전송 스위치를 통해 상기 차지 펌프의 출력단과 연결되는 제1 서브 저항 및 제2 서브 저항을 포함하며,
    상기 전압 서플라이는 전압 분배기를 포함하는 위상 고정 루프 회로.
  12. 제11항에 있어서,
    상기 제1 서브 저항과 상기 제2 서브 저항 각각의 저항값은, 상기 전압 분배기에 포함되는 저항들 각각의 저항값보다 큰 위상 고정 루프 회로.

  13. 소정의 제어 전압에 의해 동작하여 클럭 신호를 출력하는 전압 제어 오실레이터;
    상기 클럭 신호와 소정의 기준 신호를 비교하여 제1 제어 신호 및 제2 제어 신호를 출력하는 위상 주파수 검출기;
    상기 제1 제어 신호 및 상기 제2 제어 신호에 의해 동작하여 상기 제어 전압을 생성하며, 상기 제어 전압을 출력하는 출력단에 연결되는 단위 이득 연산 증폭기를 갖는 차지 펌프;
    전송 스위치를 통해 상기 차지 펌프의 출력단과 연결되는 전압 서플라이; 및
    상기 단위 이득 연산 증폭기의 출력단과 상기 전송 스위치 사이에 연결되며, 상기 전송 스위치가 턴-오프되면 턴-온되는 버퍼 스위치; 를 포함하며,
    상기 전압 서플라이는, 상기 차지 펌프의 출력단에 연결되는 제1 저항과 제2 저항, 상기 제1 저항과 제1 전원 노드 사이에 연결되는 제1 스위치, 및 상기 제2 저항과 제2 전원 노드 사이에 연결되는 제2 스위치를 갖는 위상 고정 루프 회로.
  14. 삭제
  15. 제13항에 있어서,
    상기 제1 스위치 및 상기 제2 스위치는 상기 전송 스위치와 같은 위상으로 동작하는 위상 고정 루프 회로.
  16. 제13항에 있어서,
    상기 제1 스위치, 상기 제2 스위치, 상기 전송 스위치, 및 상기 버퍼 스위치를 제어하는 자동 주파수 컨트롤러; 를 더 포함하는 위상 고정 루프 회로.
  17. 제1 노드 및 제2 노드를 가지며, 상기 제1 노드는 차지 펌프의 출력단에 연결되는 전송 스위치;
    상기 제2 노드에 연결되는 제1 저항 및 제2 저항;
    상기 제1 저항과 제1 전원 노드 사이에 연결되는 제1 스위치;
    상기 제2 저항과 제2 전원 노드 사이에 연결되는 제2 스위치; 및
    상기 제1 노드에 연결되는 입력단, 및 버퍼 스위치를 통해 상기 제2 노드에 연결되는 출력단을 갖는 버퍼; 를 포함하는 위상 고정 루프 회로.
  18. 제17항에 있어서,
    상기 버퍼는, 상기 제1 노드에 연결되는 비반전 입력단, 및 네거티브 피드백 경로를 통해 상기 버퍼 스위치에 연결되는 반전 입력단을 갖는 단일 이득 연산 증폭기를 포함하는 위상 고정 루프 회로.
  19. 제18항에 있어서,
    상기 단일 이득 연산 증폭기를 상기 차지 펌프와 공유하는 위상 고정 루프 회로.
  20. 제17항에 있어서,
    상기 버퍼 스위치는, 상기 제1 스위치 및 상기 제2 스위치가 턴-오프되는 동안 턴-온되는 위상 고정 루프 회로.
KR1020180081730A 2018-07-13 2018-07-13 위상 고정 루프 회로 KR102527676B1 (ko)

Priority Applications (7)

Application Number Priority Date Filing Date Title
KR1020180081730A KR102527676B1 (ko) 2018-07-13 2018-07-13 위상 고정 루프 회로
US16/216,226 US11005484B2 (en) 2018-07-13 2018-12-11 Integrated circuit including phase locked loop circuit
DE102018132424.3A DE102018132424A1 (de) 2018-07-13 2018-12-17 Integrierte Schaltung mit Phasenregelkreisschaltung
TW108104335A TWI800601B (zh) 2018-07-13 2019-02-01 積體電路
SG10201901763TA SG10201901763TA (en) 2018-07-13 2019-02-27 Integrated circuit including phase locked loop circuit
CN201910202049.8A CN110719103B (zh) 2018-07-13 2019-03-15 包括锁相环电路的集成电路
JP2019071315A JP7351632B2 (ja) 2018-07-13 2019-04-03 位相ロックループ回路を含む集積回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180081730A KR102527676B1 (ko) 2018-07-13 2018-07-13 위상 고정 루프 회로

Publications (2)

Publication Number Publication Date
KR20200007523A KR20200007523A (ko) 2020-01-22
KR102527676B1 true KR102527676B1 (ko) 2023-05-03

Family

ID=69138270

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180081730A KR102527676B1 (ko) 2018-07-13 2018-07-13 위상 고정 루프 회로

Country Status (7)

Country Link
US (1) US11005484B2 (ko)
JP (1) JP7351632B2 (ko)
KR (1) KR102527676B1 (ko)
CN (1) CN110719103B (ko)
DE (1) DE102018132424A1 (ko)
SG (1) SG10201901763TA (ko)
TW (1) TWI800601B (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030038661A1 (en) * 2001-07-27 2003-02-27 Ramesh Chokkalingam Apparatus to decrease the spurs level in a phase-locked loop
KR101340700B1 (ko) 2008-11-12 2014-01-02 퀄컴 인코포레이티드 위상 동기 루프 회로들에서의 전하 펌프 누설로 인한 제어 전압 리플을 최소화하는 기술들

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5659588A (en) * 1996-08-15 1997-08-19 Lsi Logic Corporation Phase-locked loop having filter leakage cancellation circuit
JPH11225244A (ja) 1998-02-04 1999-08-17 Ricoh Co Ltd Ｃｃｄアナログ信号処理回路の直流再生回路
CA2391480C (en) * 1999-11-12 2009-10-06 Gct Semiconductor, Inc. Single chip cmos transmitter/receiver and method of using same
KR100378193B1 (ko) 2001-02-14 2003-03-29 삼성전자주식회사 반도체 메모리장치의 입출력 회로 및 전류제어 회로
KR100794695B1 (ko) 2001-12-29 2008-01-14 매그나칩 반도체 유한회사 차지 펌프 회로
JP2003298414A (ja) * 2002-04-03 2003-10-17 Toshiba Corp 半導体集積回路
SE522959C2 (sv) * 2002-04-16 2004-03-16 Spirea Ab Laddningspump av lågläckagetyp
US6608511B1 (en) * 2002-07-17 2003-08-19 Via Technologies, Inc. Charge-pump phase-locked loop circuit with charge calibration
US6958636B2 (en) * 2004-01-16 2005-10-25 International Business Machines Corporation Charge leakage correction circuit for applications in PLLs
US7132865B1 (en) * 2004-03-03 2006-11-07 Atheros Communications, Inc. Mitigating parasitic current that leaks to the control voltage node of a phase-locked loop
JP4091576B2 (ja) * 2004-03-24 2008-05-28 株式会社東芝 半導体集積回路及び周波数変調装置
JP2006302971A (ja) 2005-04-15 2006-11-02 Fujitsu Ltd 電源クランプ回路及び半導体装置
KR100733447B1 (ko) 2005-09-28 2007-06-29 주식회사 하이닉스반도체 누설전류 방지를 위한 메모리장치의 데이터 출력 멀티플렉서
JP4482524B2 (ja) * 2006-01-06 2010-06-16 川崎マイクロエレクトロニクス株式会社 リーク電流補償回路を備えたｐｌｌ回路
CN101127524A (zh) * 2007-07-10 2008-02-20 中国人民解放军国防科学技术大学 Pll中消除电流过冲的电荷泵电路
US9570975B2 (en) * 2009-12-14 2017-02-14 Realtek Semiconductor Corp. Method and apparatus for charge leakage compensation for charge pump with leaky capacitive load
US8040167B1 (en) * 2010-03-26 2011-10-18 Realtek Semiconductor Corp. Method and apparatus for charge leakage compensation for charge pump
CN201754557U (zh) * 2010-07-30 2011-03-02 苏州科山微电子科技有限公司 可解决电荷分配和电流失配问题的电荷泵
CN102291129B (zh) * 2011-06-01 2013-01-16 浙江大学 一种用于抑制vco电压纹波的锁相环电路
TWI469525B (zh) * 2011-06-22 2015-01-11 Realtek Semiconductor Corp 具有電荷洩漏補償之電荷泵裝置及其方法
US9166607B2 (en) 2012-03-01 2015-10-20 Qualcomm Incorporated Capacitor leakage compensation for PLL loop filter capacitor
KR101904749B1 (ko) * 2012-05-10 2018-10-08 삼성전자주식회사 위상 고정 루프의 스위칭 및 위상 잡음 향상 기법을 적용한 트랜시버
CN103297042A (zh) * 2013-06-24 2013-09-11 中国科学院微电子研究所 一种可快速锁定的电荷泵锁相环电路
KR102211727B1 (ko) * 2014-01-20 2021-02-03 삼성전자주식회사 디지털 위상 고정 루프, 디지털 위상 고정 루프를 제어하는 방법 및 디지털 위상 고정 루프를 이용한 초저전력 송수신기
US9455723B2 (en) 2015-02-27 2016-09-27 Qualcomm Incorporated Leakage compensation circuit for phase-locked loop (PLL) large thin oxide capacitors
US9438254B1 (en) * 2015-05-21 2016-09-06 Stmicroelectronics International N.V. Charge pump circuit for a phase locked loop
CN108475777A (zh) 2015-10-15 2018-08-31 艾纳G2技术公司 用于改善铅酸电池性能的低放气碳材料
US10176853B2 (en) 2016-05-25 2019-01-08 Mediatek Inc. Pre-processing circuit with data-line DC immune clamping and associated method and sensing circuit
CN107147281B (zh) * 2017-05-26 2020-01-03 中国科学技术大学 一种动态电流补偿的电荷泵
CN107896108B (zh) * 2017-12-07 2020-11-17 西安电子科技大学 用于锁相环的电荷泵电路

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030038661A1 (en) * 2001-07-27 2003-02-27 Ramesh Chokkalingam Apparatus to decrease the spurs level in a phase-locked loop
KR101340700B1 (ko) 2008-11-12 2014-01-02 퀄컴 인코포레이티드 위상 동기 루프 회로들에서의 전하 펌프 누설로 인한 제어 전압 리플을 최소화하는 기술들

Also Published As

Publication number Publication date
SG10201901763TA (en) 2020-02-27
US11005484B2 (en) 2021-05-11
JP2020014191A (ja) 2020-01-23
DE102018132424A1 (de) 2020-01-16
CN110719103A (zh) 2020-01-21
KR20200007523A (ko) 2020-01-22
CN110719103B (zh) 2024-07-23
US20200021298A1 (en) 2020-01-16
TWI800601B (zh) 2023-05-01
JP7351632B2 (ja) 2023-09-27
TW202007086A (zh) 2020-02-01

Similar Documents

Publication Publication Date Title
EP2561616B1 (en) Pll charge pump with reduced coupling to bias nodes
US5781048A (en) Synchronous circuit capable of properly removing in-phase noise
US7339438B2 (en) Phase and delay locked loops and semiconductor memory device having the same
US7466174B2 (en) Fast lock scheme for phase locked loops and delay locked loops
US8923468B2 (en) Clock and data recovery circuit selectively configured to operate in one of a plurality of stages and related method thereof
US10623005B2 (en) PLL circuit and CDR apparatus
US7696831B2 (en) Phase locked loop and method for controlling the same
KR20170052449A (ko) 클록 신호들의 듀티 싸이클을 조정하기 위한 장치 및 방법
US20100207673A1 (en) Asymmetric charge pump and phase locked loops having the same
KR102527676B1 (ko) 위상 고정 루프 회로
EP1618461B1 (en) Deskew system in a clock distribution network using a pll and a dll
US8493115B2 (en) Phase locked loop circuit and system having the same
US7812650B2 (en) Bias voltage generation circuit and clock synchronizing circuit
US6724273B1 (en) Filter circuitry for voltage controlled oscillator
US8531218B1 (en) Frequency generating system
US11025256B2 (en) Filter with direct current level shift and associated phase-locked loop circuit
CN110011532B (zh) 电荷泵和锁相环
US7741888B2 (en) PLL circuit having loop filter and method of driving the same
US7242255B1 (en) Method and apparatus for minimizing phase error and jitter in a phase-locked loop
KR100970916B1 (ko) 위상 동기 루프의 루프-필터의 튜닝
US7518421B1 (en) System and method for providing a kick back compensated charge pump with kicker capacitor
KR20170055422A (ko) 발진 회로 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant