KR100794695B1 - 차지 펌프 회로 - Google Patents

차지 펌프 회로 Download PDF

Info

Publication number
KR100794695B1
KR100794695B1 KR1020010088199A KR20010088199A KR100794695B1 KR 100794695 B1 KR100794695 B1 KR 100794695B1 KR 1020010088199 A KR1020010088199 A KR 1020010088199A KR 20010088199 A KR20010088199 A KR 20010088199A KR 100794695 B1 KR100794695 B1 KR 100794695B1
Authority
KR
South Korea
Prior art keywords
current
sink
source
switch
constant current
Prior art date
Application number
KR1020010088199A
Other languages
English (en)
Other versions
KR20030058047A (ko
Inventor
전하준
박부용
Original Assignee
매그나칩 반도체 유한회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 매그나칩 반도체 유한회사 filed Critical 매그나칩 반도체 유한회사
Priority to KR1020010088199A priority Critical patent/KR100794695B1/ko
Publication of KR20030058047A publication Critical patent/KR20030058047A/ko
Application granted granted Critical
Publication of KR100794695B1 publication Critical patent/KR100794695B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/14—Details of the phase-locked loop for assuring constant frequency when supply or correction voltages fail or are interrupted
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/181—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a numerical count result being used for locking the loop, the counter counting during fixed time intervals

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

본 발명은 차지 펌프 회로에 관한 것으로, 특히 차지 펌프 회로의 스위칭 턴오프시 발생하는 누설 전류를 최소화함과 동시에, 누설 전류 제거수단으로 인해 부가적으로 발생하는 전류의 상승을 방지할 수 있도록 하는 차지 펌프 회로에 관한 것이다. 따라서, 본 발명은 차지 펌프의 스위치 턴오프시 발생하는 누설전류를 최소화 함으로써 스위치 부정합 현상을 방지할 수 있게 된다. 특히, 무선 통신 주파수 합성기에 적용하여 스퓨리어스 톤(spurious tone)의 특성을 개선할 수 있도록 하는 효과를 제공한다.

Description

차지 펌프 회로{Charge pump circuit}
도 1은 종래의 차지 펌프 회로에 관한 회로도.
도 2는 도 1의 출력전류를 나타내는 그래프
도 3은 도 1의 차지 펌프 회로의 턴오프시 발생되는 누설전류를 나타내는 그래프.
도 4는 본 발명에 따른 차지 펌프 회로의 회로도.
도 5는 도 4의 차지 펌프 회로의 턴오프시 누설전류가 제거됨을 나타내는 그래프.
〈도면의 주요 부분에 대한 부호의 설명〉
200 : 차지 펌프 회로 201 : 소스 스위치
202~205 : 정전류 제어 스위치 206 : 싱크 스위치
207 : NMOS트랜지스터 208 : PMOS트랜지스터
209,210 : 전송게이트
본 발명은 차지 펌프 회로에 관한 것으로, 특히 스위치 부정합을 최소화시키 기 위하여 차지 펌프 회로의 턴오프시 발생하는 누설 전류를 최소화시키도록 하여 위상 고정 루프가 사용되는 모든 칩에 적용이 가능한 차지 펌프 회로에 관한 것이다.
도 1의 종래의 차지 펌프 회로에 대한 회로도이다.
도 1에서 보는 바와 같이, 종래의 차지 펌프 회로(100)는, 전원전압단과 출력노드 A 사이에 직렬 연결되어 각각 그 게이트 단자를 통하여 소스 제어신호 Up_b 및 정전류 제어신호 BIAS1,BIAS2를 입력받는 소스 스위치(101) 및 정전류 제어 스위치(102,103)를 구비한다. 그리고, 출력노드 A와 접지전압단 사이에 직렬 연결되어 각각 그 게이트 단자를 통하여 정전류 제어신호 BIAS3,BIAS4 및 싱크 제어신호 Down를 입력받는 정전류 제어 스위치(104,105) 및 싱크 스위치(106)를 구비한다. 상술된 정전류 제어 스위치(102~105)는 각각 정전류 제어 신호 BIAS1~BIAS4로 부터 인가되는 전압에 따라 일정 전류를 생성시키는 정전류원이 된다.
여기서, 소스 스위치(101) 및 정전류 제어 스위치(102,103)은 PMOS트랜지스터로 구성되고, 정전류 제어 스위치(104,105) 및 싱크 스위치(106)은 NMOS트랜지스터로 구성된다. 또한, 정전류 제어 스위치(103) 및 정전류 제어 스위치(104)의 공통 드레인 단자인 출력 노드 A를 통해 출력된 출력 전류 Icp는 루프 필터(150)에 인가된다.
이러한 구성을 갖는 종래의 차지 펌프 회로의 동작 과정을 도 1 및 도 2를 참조하여 설명하면 다음과 같다.
먼저, 소스 스위치(101) 및 싱크 스위치(106)의 게이트에 입력되는 소스 제 어신호 Up_b와 싱크 제어신호 Down가 각각 0으로 입력되면, 소스 스위치(101)가 턴온되어 소스 전류 Is가 흐르게 되고, 루프 필터(150)의 전압이 증가한다. 이때, 소스 전류 Is가 일정 전류 이상이 되어 출력되다가, 루프 필터(150)의 전압이 일정 전압 이상이 되면 서서히 소스 전류 Is의 출력 전류량이 줄어드는 특성을 나타낸다.
또한, 소스 스위치(101) 및 싱크 스위치(106)의 게이트에 입력되는 소스 제어신호 Up_b와 싱크 제어신호 Down가 각각 1로 입력되면, 싱크 스위치(106)가 턴온되어 싱크 전류 Isi가 흐르게 되고, 루프 필터(150)의 전압이 증가한다. 이때, 싱크 전류 Isi의 출력 전류는 서서히 증가하다가, 루프 필터(150)의 전압이 일정 전압 이상이 되면 일정 전류를 출력하게 된다.
이러한 종래의 차지 펌프 회로는 소스 스위치(101)는 PMOS트랜지스터로 구성되고, 싱크 스위치(106)는 NMOS트랜지스터를 주로 사용하게 된다. 그런데, 이러한 스위치의 턴오프시 도 3에서 보는 바와 같이 각각 소스 전류 Is와 싱크 전류 Isi에 누설전류(C)가 발생함을 알 수 있다.
또한, 차지 펌프 회로의 특성에서 스퓨리어스 톤(spurious tone)의 특성에 영향을 주는 것은 소스 전류 및 싱크 전류의 부정합과 스위치 부정합이 있다. 그런데, 상술된 종래의 차지 펌프 회로는 PLL에 적용되는 경우 이러한 소스 스위치(101) 및 싱크 스위치(106)의 부정합으로 인하여 락이 된 상태에서 스퓨리어스 톤(spurious tone)의 특성이 나쁘게 나타나게 되는 문제점이 있다.
본 발명은 상기와 같은 문제점을 해결하기 위하여 창출된 것으로, 소스전류와 싱크전류를 제어하여 차지 펌프의 턴오프시 발생되는 출력전류의 누설을 개선시키도록 하는데 그 목적이 있다.
상기한 목적을 달성하기 위한 본 발명의 차지 펌프 회로는, 소스 제어신호의 상태에 따라 스위칭되어 소스 전류를 제어하는 소스 스위치와, 소스 스위치로부터 인가되는 소스 전류를 출력단으로 인가하는 제 1정전류부와, 싱크 제어신호의 상태에 따라 스위칭되어 싱크 전류를 제어하는 싱크 스위치와, 싱크 스위치로부터 인가되는 싱크 전류를 출력단으로 인가하는 제 2정전류부와, 제 1정전류부 및 제 2정전류부에 각각 연결되어 소스 전류 및 싱크 전류를 일정 시간동안 선택적으로 충방전시켜 소스 스위치 및 싱크 스위치의 턴오프시 발생하는 누설 전류를 제거하는 누설 전류 제거부 및 누설 전류 제거부의 동작시 누설전류 제거부로부터 인가되는 전류를 차단하는 전류 차단부로 구성됨을 특징으로 한다.
이하, 첨부한 도면을 참조하여 본 발명의 실시예에 대해 상세히 설명하고자 한다.
도 4는 본 발명에 따른 차지 펌프 회로의 회로도이다.
도 4를 보면, 본 발명의 차지 펌프 회로(200)는, 전원전압단과 출력노드 B 사이에 직렬 연결되어 각각 그 게이트 단자를 통하여 소스 제어신호 Up_b 및 정전류 제어신호 BIAS1,BIAS2를 입력받는 소스 스위치(201) 및 정전류 제어 스위치(202,203)를 구비한다. 그리고, 출력노드 B와 접지전압단 사이에 직렬 연결 되어 각각 그 게이트 단자를 통하여 정전류 제어신호 BIAS3,BIAS4 및 싱크 제어신호 Down를 입력받는 정전류 제어 스위치(204,205) 및 싱크 스위치(206)를 구비한다. 여기서, 소스 제어신호 Up_b와 싱크 제어신호 Down는 위상 주파수 검출기에서 생성되는 제어신호이다. 그리고, 상술된 정전류 제어 스위치(202~205)는 각각 정전류 제어 신호 BIAS1~BIAS4로 부터 인가되는 전압에 따라 일정 전류를 생성시키는 정전류원이 된다.
여기서, 소스 스위치(201) 및 정전류 제어 스위치(202,203)은 PMOS트랜지스터로 구성되고, 정전류 제어 스위치(204,205) 및 싱크 스위치(206)은 NMOS트랜지스터로 구성된다. 또한, 정전류 제어 스위치(203) 및 정전류 제어 스위치(204)의 공통 드레인 단자인 출력 노드 B를 통해 출력된 출력 전류 Icp는 루프 필터(300)에 인가된다.
그리고, 소스 스위치(201) 및 싱크 스위치(206)의 턴오프 시간을 최소화 하여 누설전류를 최소화시키기 위한 누설전류 제거수단은 정전류 제어스위치(202)의 드레인 단자 및 정전류 제어스위치(203)의 소스 단자와 접지전압단 사이에 연결되어 게이트 단자를 통하여 소스 제어신호 Up_b를 인가받는 NMOS트랜지스터(207)를 구비한다. 또한, 전원전압단과 정전류 제어 스위치(204)의 소스 단자 및 정전류 제어 스위치(205)의 드레인 단자 사이에 연결되어 게이트 단자를 통해 싱크 제어신호를 Down를 인가받는 PMOS트랜지스터(208)을 구비한다.
또한, 누설 전류 제거수단으로 인해 부가적으로 발생되는 전류 상승을 방지하기 위한 전류 차단수단은 정전류 제어스위치(202)의 드레인 단자 및 정전류 제어 스위치(203)의 소스 단자와 NMOS트랜지스터(207)의 사이에 연결되어 PMOS의 게이트를 통해 싱크 제어신호 Down_b를 입력받고 NMOS의 게이트를 통해 싱크 제어신호 Down를 입력받는 전송게이트(209)를 구비한다. 전송게이트(210)는 정전류 제어스위치(204)의 소스 단자 및 정전류 제어스위치(205)의 드레인 단자와 PMOS트랜지스터(208)의 사이에 연결되어 PMOS의 게이트를 통해 소스 제어신호 Up_b를 입력받고 NMOS의 게이트를 통해 싱크 제어신호 Up를 입력받는다.
이러한 구성을 갖는 본 발명의 차지 펌프 회로의 동작 과정을 도 4 및 도 5를 참조하여 설명하면 다음과 같다.
먼저, 소스 스위치(201) 및 싱크 스위치(206)의 게이트에 입력되는 소스 제어신호 Up_b와 싱크 제어신호 Down가 각각 0으로 입력되면, 소스 스위치(201)가 턴온되어 소스 전류 Is가 흐르게 되고, 싱크 스위치(206)가 턴오프된다. 그리고, PMOS트랜지스터(208)에 싱크 제어신호 Down이 0으로 입력되면 PMOS트랜지스터(208)가 턴온되어 정전류 제어 스위치(205)의 드레인 단자를 전원전압으로 충전한다. 따라서, 싱크 스위치(206)의 턴오프에 의해 발생하는 누설 전류를 최소화 하게 된다. 이때, 소스 제어신호 Up_b의 인가에 따라 전송게이트(210)가 턴오프되어 PMOS트랜지스터(208)로부터 출력되는 전류를 차단하게 된다. 따라서, PMOS트랜지스터(208)의 턴온에 의해 부가적으로 발생할 수 있는 전류 상승을 방지할 수 있게 된다.
또한, 소스 스위치(201) 및 싱크 스위치(206)의 게이트에 입력되는 소스 제어신호 Up_b와 싱크 제어신호 Down가 각각 1로 입력되면, 싱크 스위치(206)가 턴온 되어 싱크 전류 Isi가 흐르게 되고, 소스 스위치(201)가 턴오프된다. 그리고, NMOS트랜지스터(207)에 소스 제어신호 Up_b가 1으로 입력되면 NMOS트랜지스터(207)가 턴온되어 정전류 제어스위치(202)의 드레인 단자를 접지전압으로 방전시킨다. 따라서, 소스 스위치(201)의 턴오프에 의해 발생하는 전류를 최소화 하게 된다. 이때, 싱크 제어신호 Down의 인가에 따라 전송게이트(209)가 턴오프되어 NMOS트랜지스터(207)로 출력되는 전류를 차단하게 된다. 따라서, NMOS트랜지스터(207)의 턴온에 의해 부가적으로 발생할 수 있는 전류 상승을 방지할 수 있게 된다.
이상에서와 같은 본 발명은 도 6에서 보는 바와 같이 전류 차단수단에 의해 누설 전류 제거수단의 상승 전류를 차단함으로써 스위치의 턴오프시 발생되는 누설 전류를 차단함과 동시에 부가적으로 발생할 수 있는 전류 상승 문제를 해결할 수 있게 된다.
이상에서 설명한 바와 같이, 본 발명은 차지 펌프의 스위치 턴오프시 발생하는 누설전류를 최소화 함으로써 차지 펌프 회로의 스위치 부정합을 방지할 수 있게 된다. 특히, 무선 통신 주파수 합성기에 적용하여 스퓨리어스 톤(spurious tone)의 특성을 개선할 수 있도록 하는 효과를 제공한다.

Claims (6)

  1. 소스 제어신호의 상태에 따라 스위칭되어 소스 전류를 제어하는 소스 스위치;
    상기 소스 스위치로부터 인가되는 소스 전류를 출력단으로 인가하는 제 1정전류부;
    싱크 제어신호의 상태에 따라 스위칭되어 싱크 전류를 제어하는 싱크 스위치;
    상기 싱크 스위치로부터 인가되는 싱크 전류를 상기 출력단으로 인가하는 제 2정전류부;
    상기 제 1정전류부 및 제 2정전류부에 각각 연결되어 상기 소스 전류 및 싱크 전류를 일정 시간동안 선택적으로 충방전시켜 상기 소스 스위치 및 싱크 스위치의 턴오프시 발생하는 누설 전류를 제거하며, 상기 소스 제어신호의 인가시 인에이블 되어 상기 제 1정전류부를 전원전압으로 충전시키는 제 1제어부와, 상기 싱크 제어신호의 인가시 인에이블 되어 상기 제 2정전류부를 접지전압으로 방전시키는 제 2제어부로 구성된 누설 전류 제거부; 및
    상기 누설 전류 제거부의 동작시 상기 누설전류 제거부로부터 인가되는 전류를 차단하며, 상기 제 1제어부의 일단에 연결되어 싱크 제어신호의 인가시 상기 제 1제어부로 인가되는 전류를 차단하는 제 1전송게이트와, 상기 제 2제어부의 일단에 연결되어 소스 제어신호의 인가시 상기 제 2제어부로부터 인가되는 전류를 차단하는 제 2전송게이트로 구성된 전류 차단부로 구성됨을 특징으로 하는 차지 펌프 회로.
  2. 삭제
  3. 제 1 항에 있어서, 상기 제 1제어부는
    상기 제 1정전류부의 일단과 접지전압단 사이에 연결되어 게이트 단자를 통하여 상기 소스 제어신호를 입력받는 NMOS트랜지스터로 구성됨을 특징으로 하는 차지 펌프 회로.
  4. 제 1 항에 있어서, 상기 제 2제어부는
    전원전압단과 상기 제 2정전류부의 일단 사이에 연결되어 게이트 단자를 통하여 상기 싱크 제어신호를 입력받는 PMOS트랜지스터로 구성됨을 특징으로 하는 차지 펌프 회로.
  5. 삭제
  6. 삭제
KR1020010088199A 2001-12-29 2001-12-29 차지 펌프 회로 KR100794695B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020010088199A KR100794695B1 (ko) 2001-12-29 2001-12-29 차지 펌프 회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010088199A KR100794695B1 (ko) 2001-12-29 2001-12-29 차지 펌프 회로

Publications (2)

Publication Number Publication Date
KR20030058047A KR20030058047A (ko) 2003-07-07
KR100794695B1 true KR100794695B1 (ko) 2008-01-14

Family

ID=32215803

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010088199A KR100794695B1 (ko) 2001-12-29 2001-12-29 차지 펌프 회로

Country Status (1)

Country Link
KR (1) KR100794695B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102527676B1 (ko) 2018-07-13 2023-05-03 삼성전자주식회사 위상 고정 루프 회로

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11163636A (ja) * 1997-08-27 1999-06-18 Koninkl Philips Electron Nv 出力段、チャージポンプ、復調器及び無線電話デバイス
JPH11274920A (ja) * 1998-03-26 1999-10-08 Nec Corp Ｐｌｌのチャージポンプ回路
JP2000188543A (ja) * 1998-12-22 2000-07-04 Sanyo Electric Co Ltd チャージポンプ回路
JP2000269808A (ja) * 1999-03-15 2000-09-29 Nec Corp Ｐｌｌ回路

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11163636A (ja) * 1997-08-27 1999-06-18 Koninkl Philips Electron Nv 出力段、チャージポンプ、復調器及び無線電話デバイス
JPH11274920A (ja) * 1998-03-26 1999-10-08 Nec Corp Ｐｌｌのチャージポンプ回路
JP2000188543A (ja) * 1998-12-22 2000-07-04 Sanyo Electric Co Ltd チャージポンプ回路
JP2000269808A (ja) * 1999-03-15 2000-09-29 Nec Corp Ｐｌｌ回路

Also Published As

Publication number Publication date
KR20030058047A (ko) 2003-07-07

Similar Documents

Publication Publication Date Title
US9762120B2 (en) Circuit for clamping current in a charge pump
US7173471B2 (en) High frequency switching circuit and semiconductor device
KR100326956B1 (ko) 리크전류를 감소시키는 스위칭회로들을 구비한 차지펌프회로
KR101409122B1 (ko) 고조파가 감소된 고주파 스위칭 장치
US8295784B2 (en) Semiconductor switching device
CN110311666B (zh) 用于快速切换的射频开关的偏置
KR20020014765A (ko) 플라즈마 튜너를 핫 스위칭하기 위한 방법
US8923781B2 (en) Semiconductor switch and wireless device
US6288591B1 (en) Level shifter for multiple supply voltage circuitry
CN107534436B (zh) 用于在集成电路中实施充电/放电开关的电路和方法
US6498533B1 (en) Bootstrapped dual-gate class E amplifier circuit
KR100794695B1 (ko) 차지 펌프 회로
GB2395384A (en) A PLL charge pump current mirror with improved current mirror matching by drain voltage equalisation
US5467047A (en) Power transistor rapid turn off circuit for saving power
US6373342B1 (en) Jitter reduction circuit
US20240178752A1 (en) Rf circuit with negative voltage generation and a method for rf circuit control
KR100948696B1 (ko) 차지 펌프 회로
JP6996934B2 (ja) 高周波スイッチ装置
KR20040062646A (ko) 향상된 제어 회로를 포함하는 출력 드라이버
KR100424119B1 (ko) 차지 펌프 회로
JP2004242240A (ja) 出力ｄｃ電圧調整高周波用バッファアンプ回路
KR19990080026A (ko) 위상 동기 루프 회로의 챠지 펌프
KR100290472B1 (ko) 반도체 메모리 장치용 펄스 스위치 회로
JP2008017170A (ja) 半導体スイッチ回路並びに通信機器
KR100396690B1 (ko) 챠지 펌프 회로

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Publication of correction
FPAY Annual fee payment

Payment date: 20121210

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20131217

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20141222

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20151217

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20161220

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20171218

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20181218

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20191217

Year of fee payment: 13