CN101127524A

CN101127524A - Pll中消除电流过冲的电荷泵电路

Info

Publication number: CN101127524A
Application number: CNA2007100353272A
Authority: CN
Inventors: 陈怒兴; 何小威; 张民选; 李少青; 陈吉华; 赵振宇; 马剑武; 徐炜遐; 吴宏; 陈亮; 刘征; 王建军; 高绍全; 雷建武; 郑东裕
Original assignee: National University of Defense Technology
Current assignee: National University of Defense Technology
Priority date: 2007-07-10
Filing date: 2007-07-10
Publication date: 2008-02-20

Abstract

本发明公开了一种PLL中消除电流过冲的电荷泵电路，它包括上拉开关管P2、下拉开关管N2、上拉电流管P1、下拉电流管N1、非信号上拉开关管P3、非信号下拉开关管N3、上拉电容MP0、下拉电容MN0以及电压跟随器，所述电压跟随器OP的一端与电路输出端相连，另一端与非信号上拉开关管P3的漏极以及非信号下拉开关管N3的源极相连，所述上拉开关管P2的漏极与上拉电流管P1的漏极相连，下拉开关管N2的漏极与下拉电流管N1的漏极相连，上拉电容MP0与上拉电流管P1并联，上拉电容MP0的栅极和漏极短接，下拉电容MN0与下拉电流管N1并联，下拉电容MN0的栅极和源极短接。本发明结构简单、成本低廉，能够消除电荷泵的电流过冲效应，从而提高锁相环的性能和稳定性。

Description

PLL中消除电流过冲的电荷泵电路

技术领域

本发明主要涉及到CMOS锁相环电荷泵的设计领域，特指一种PLL中消除电流过冲的电荷泵电路。

背景技术

锁相环(Phase-Locked Loop，PLL)因具备独特的倍频和锁相功能在各种时序系统中得到了广泛应用。随着集成电路进入GHz的高频时代，对系统时钟的偏差和抖动提出了更加苛刻的要求，锁相环设计面临严峻挑战。电荷泵是传统锁相环的核心电路之一，其设计不可避免地存在电流过冲、延时失配、电流失配等非理想因素，成为锁相环性能提高的瓶颈。

为了消除电荷泵过冲给锁相环带来的不稳定性问题，人们采用了许多补偿措施。一种典型的改进措施为引入电压跟随器，其电路如图1所示。UP信号和DN信号分别是由鉴相器产生的开关信号，NUP和NDN分别为UP和DN的非信号。UP信号有效时上拉开关闭合，上拉电流管通过电源VDD开始对滤波器LPF充电，使得滤波器的电压升高，进而改变锁相环振荡器的振荡频率；同理，DN信号有效时下拉开关闭合，下拉电流管通过地开始对滤波器LPF放电，使得滤波器的电压降低，进而改变锁相环振荡器的振荡频率。过冲存在的原因是充放电电流源驱动管的漏极静态电位A和输出电位LPF之间存在电压差。当充电/放电脉冲(UP/DN)到来时，由于与滤波电容串联的电阻的存在，使得这个电压差中和速度太慢。一种消除这个脉冲的方法是使两者之间的电压差总是为零，图中的电压跟随器可以基本上实现这个目的。电压跟随器实际上是一个具有很大增益的放大器，输入端“+”接滤波器端口LPF，输入端“-”接静态电位A，放大器的输出接在输入“-”端上。因为具有很高的增益，放大器的输入输出端电压基本相等，即A和LPF两点的电压基本相等。这种补偿措施虽然能在很大程度上消除过冲的影响，但效果不是很理想，尤其是当充放电电流较小时，过冲效应仍然明显存在。

发明内容

本发明要解决的问题就在于：针对现有技术存在的技术问题，本发明提供一种结构简单、能够消除电荷泵的电流过冲效应，从而提高锁相环的性能和稳定性的PLL中消除电流过冲的电荷泵电路。

为解决上述技术问题，本发明提出的解决方案为：一种PLL中消除电流过冲的电荷泵电路，其特征在于：它包括上拉开关管P2、下拉开关管N2、上拉电流管P1、下拉电流管N1、非信号上拉开关管P3、非信号下拉开关管N3、上拉电容MP0、下拉电容MN0以及电压跟随器，所述电压跟随器OP的一端与电路输出端相连，另一端与非信号上拉开关管P3的漏极以及非信号下拉开关管N3的源极相连，所述上拉开关管P2的漏极与上拉电流管P1的漏极相连，下拉开关管N2的漏极与下拉电流管N1的漏极相连，上拉电容MP0与上拉电流管P1并联，上拉电容MP0的栅极和漏极短接，下拉电容MN0与下拉电流管N1并联，下拉电容MN0的栅极和源极短接。

所述上拉电流管P1、上拉开关管P2和上拉电容MP0采用PMOS管，下拉电流管N1、下拉开关管N2和下拉电容MN0采用NMOS管。

与现有技术相比，本发明的优点就在于：本发明的PLL中消除电流过冲的电荷泵电路，在引入电压跟随器的基础上提出并联旁路电容技术，即在上拉电流源与下拉电流源的两端分别并联一个合适容值的滤波电容，这样就能够较好地滤去电流源上拉/下拉管上的微小尖峰噪声，使得电流源的充放电电流更加稳定，进而过冲效应得到进一步抑制。

附图说明

图1是现有技术中带电压跟随器的电荷泵电路示意图；

图2是本发明的结构原理示意图；

图3是本发明的电路结构示意图；

图4是本发明电路的HSPICE模拟结果示意图。

具体实施方式

以下将结合附图和具体实施例对本发明做进一步详细说明。

如图2和图3所示，本发明的一种PLL中消除电流过冲的电荷泵电路，它包括上拉开关管P2、下拉开关管N2、上拉电流管P1、下拉电流管N1、非信号上拉开关管P3、非信号下拉开关管N3、上拉电容MP0、下拉电容MN0以及电压跟随器，电压跟随器OP的一端与电路输出端相连，另一端与非信号上拉开关管P3的漏极以及非信号下拉开关管N3的源极相连，电压跟随器OP可以采用高增益放大器。上拉开关管P2的漏极与上拉电流管P1的漏极相连，下拉开关管N2的漏极与下拉电流管N1的漏极相连，上拉开关管P2和下拉开关管N2分别由DN信号和UP信号来控制。上拉电容MP0与上拉电流管P1并联作为旁路电容，上拉电容MP0的栅极和漏极短接可以实现所要求的电容功能，电容值的大小可由上拉电容MP0的尺寸大小来模拟确定；下拉电容MN0与下拉电流管N1并联作为旁路电容，下拉电容MN0的栅极和源极短接可以实现所要求的电容功能，电容值的大小可由上拉电容MN0的尺寸大小来模拟确定。这两个电容值不能太大也不能太小，太大会引起很大的寄生电容干扰电路工作；太小起不到较好的滤波效果，所以合适的容值需要一定的电路模拟来确定。上拉电流管P1、上拉开关管P2和上拉电容MP0采用PMOS管，下拉电流管N1、下拉开关管N2和下拉电容MN0采用NMOS管。可调电阻R为调节电流源电流大小的电阻，R的一端连接电源VDD，一端连接N1管的栅极。改变R的值可以改变上拉电流管P1充电电流的值和下拉电流管N1放电电流的值。

工作原理：UP信号和DN信号分别是由检相器产生的开关信号，NUP和NDN分别为UP和DN的非信号。当UP和DN信号都为低电平时，OUT节点保持电压不变。但上拉开关管P2的漏极由于上拉电流管P1的作用依然在存储电荷，导致该节点的电压升高。UP信号为高时，上拉开关管P2开启。这时，由于其漏极的电荷积累使得充电电流过冲，而旁路上拉电容MP0的存在一是使得上拉开关管P2的漏极电荷积累较少，二是使得过冲效应变得缓慢，从而保持输出OUT节点的电压不受充电过冲的影响。同理，DN信号为高时，下拉开关管N2开启，这时由于其源极的电荷泄放形成放电电流过冲，而旁路电容下拉MN0的存在一是使得下拉开关管N2的源极电荷泄放较少，二是使得泄放过冲效应变得缓慢，从而保持输出OUT节点的电压不受泄放过冲的影响。在某些高速电荷泵电路中，充放电电流往往要求精确相等，然而考虑到功耗等一些因素的制约，充放电电流一般都很小(几十uA)，旁路电容的存在相当于一个辅助滤波器，能够进一步过滤这些小电流上的尖峰噪声，保证了电路精度和性能。参见图4所示为本发明电路的HSPICE模拟结果示意图，由图可见，当UP信号脉冲到来时电荷泵对滤波器充电，滤波器上的控制电压OUT基本上以线性特性增长，波形平滑无过冲，电压尖峰很好地得到了消除，提高了锁相环整体性能。

Claims

1.一种PLL中消除电流过冲的电荷泵电路，其特征在于：它包括上拉开关管P2、下拉开关管N2、上拉电流管P1、下拉电流管N1、非信号上拉开关管P3、非信号下拉开关管N3、上拉电容MP0、下拉电容MN0以及电压跟随器，所述电压跟随器0P的一端与电路输出端相连，另一端与非信号上拉开关管P3的漏极以及非信号下拉开关管N3的源极相连，所述上拉开关管P2的漏极与上拉电流管P1的漏极相连，下拉开关管N2的漏极与下拉电流管N1的漏极相连，上拉电容MP0与上拉电流管P1并联，上拉电容MP0的栅极和漏极短接，下拉电容MN0与下拉电流管N1并联，下拉电容MN0的栅极和源极短接。

2.根据权利要求1所述的PLL中消除电流过冲的电荷泵电路，其特征在于：所述上拉电流管P1、上拉开关管P2和上拉电容MP0采用PMOS管，下拉电流管N1、下拉开关管N2和下拉电容MN0采用NMOS管。