CN112311389A - 电荷泵电流失配补偿电路、电荷泵及锁相环 - Google Patents

Abstract

本发明提供了锁相环电荷泵电流失配补偿电路、电荷泵和锁相环，属于集成电路领域。本发明通过增加计数器、脉宽放大电路、脉宽提取电路、补偿控制电路、补偿电流源电路对传统电荷泵进行改进,达到减少电荷泵充放电电流失配目的。本发明根据参考时钟和反馈时钟的相位差，利用脉宽放大电路和脉宽提取电路提取锁相环锁定后的微小相位差，产生一定脉宽的脉冲信号，最后利用数字电路根据脉宽信息，控制补偿电流源导通时间，实现充放电补偿控制，进一步降低锁相环电荷泵充放电电流的失配。本发明主要由数字电路搭建而成，基础电路简单，功耗低，版图面积小，可实现多次补偿，大大减少电荷泵电流失配,同时具有更好的噪声性能，降低了锁相环的抖动。

Description

电荷泵电流失配补偿电路、电荷泵及锁相环

技术领域

本发明属于集成电路设计领域，具体涉及一种用于锁相环电荷泵电流失配补偿电路，以及采用该电路的电荷泵及锁相环。

背景技术

电荷泵(Charge Pump，简称CP)是锁相环中非常重要的一个模块电路，其主要作用功能是根据输入两路时钟的相位差值输出与相位差成比例的电流，并将电流传到环路滤波器，从而产生VCO的控制电压；电荷泵是锁相环的核心模块，其性能对整个锁相环起着决定性的作用。但由于电荷泵的非理想特性和盲区，不可避免地存在电流源失配、电荷共享等非理想问题，这会直接传导到压控振荡器的控制电压上，因此会对锁相环的毛刺、输出时钟的抖动等主要性能指标产生极其重要的影响。因此，如何降低锁相环中电荷泵电路的充放电电流失配变的越来越重要。

目前，电荷泵失配补偿方法有多种，最常用的方法是通过采用“自举”电路，同时引入一个单位增益放大器，利用放大器的反馈作用来保持电荷泵输出节点电压的连续，从而消除了电荷共享效应，大大减小了电压跳变。除此之外还有带电容漏电补偿,动态电流补偿等等方法,电容漏电补偿指的是将电荷泵输出电压和二阶环路滤波器上大电容的输出电压进行漏电检测,输出电压差来控制带电容的电流源。直到两电容上电荷几乎相等。每一种方法均有其优劣之处,要根据不同情况灵活应用之。

发明内容

本发明的发明目的主要是解决电荷泵电流影响锁相环性能的问题，提出新的电荷泵电流补偿解决方案。

为了达到上述目的，本发明提供了一种锁相环电荷泵电流失配补偿电路，其特征在于包括锁相环锁定判决电路、脉宽放大电路、脉宽提取电路、补偿控制电路、补偿电流源电路；其中，

锁相环锁定判决电路，用于确认锁相环是否进入锁定状态，当判定锁相环进入锁定状态后，输出使能信号允许补偿控制电路控制补偿电流源电路对电荷泵进行补偿；

脉宽放大电路，以锁相环参考时钟和反馈时钟作为输入，用于把两时钟的时间间隔放大，输出放大时间间隔的两路时钟信号给脉宽提取电路；

脉宽提取电路，根据锁相环参考时钟和反馈时钟的相位差得到补偿控制信号，所述补偿控制信号包括表示参考时钟超前反馈时钟的信号和表示反馈时钟超前参考时钟的信号,脉宽提取电路将这两个信号选择性地送给补偿控制电路；

补偿控制电路，锁相环进入锁定状态后,根据脉宽提取电路送来的补偿控制信号控制补偿电流源电路对电荷泵进行补偿；

补偿电流源电路，采用多路电流源对电荷泵进行补偿，当补偿控制电路检测到电荷泵充电支路的充电电流大于电荷泵放电支路的放电电流，则打开补偿电流源电路中的放电补偿支路，反之，补偿控制电路检测到电荷泵充电支路的充电电流小于电荷泵放电支路的放电电流，则打开补偿电流源电路中的充电补偿支路，直到电荷泵充电支路的充电电流与电荷泵放电支路的放电电流的平衡为止。

本发明还提供了一种锁相环电荷泵电路，其特征在于包括本发明的锁相环电荷泵电流失配补偿电路。

本发明还提供了一种锁相环，其特征在于包括包括本发明的锁相环电荷泵电流失配补偿电路。

有益效果：

本发明通过增加计数器、脉宽放大电路、脉宽提取电路、补偿控制电路、补偿电流源电路对传统电荷泵进行改进，根据参考时钟和反馈时钟的相位差，利用脉宽放大电路器和脉宽提取电路提取锁相环锁定后的微小相位差，产生一定脉宽的脉冲信号，最后利用数字电路根据脉宽信息，控制电流源导通时间，实现充放电补偿控制，大大降低锁相环电荷泵充放电电流的失配。整个电路主要由数字电路搭建而成，基础电路简单、功耗低、版图面积小，并且能实现多次补偿，减少电荷泵电流失配的同时，具有更好的噪声性能，能降低了锁相环的抖动。因此，与以前的模拟解决方案相比，它更容易实现，更节省面积，并且不会增加额外的漏电流。此外还可以用于消除由于电荷泵电流不匹配引起的静态相位误差。采用本发明使锁相环电荷泵不需要电流镜电路来测量/补偿漏电流。

附图说明

图1为本发明一实施例中锁相环电荷泵电流失配补偿电路原理示意图；

图2为本发明的脉宽放大电路的原理图；

图3为本发明一实施例中的差分灵敏D触发器的原理图；

图4为本发明一实施例中的脉宽提取电路的原理图；

图5为本发明一实施例中的脉宽提取电路的波形图，其中，

(a)为UP信号超前DOWN信号的输出波形图，

(b)为DOWN信号超前UP信号的输出波形图；

图6为本发明一实施例中的补偿控制电路的原理图。

具体实施方式

为更清楚明白地说明本发明的目的、技术方案和优点，下面结合附图用具体实施例对本发明作进一步详细说明。

图1给出了本发明一实施例锁相环电荷泵电流失配补偿电路原理示意图，如图所示，本发明一实施例的锁相环电荷泵电流失配补偿电路包括计数器、脉宽放大电路、脉宽提取电路、补偿控制电路、补偿电流源电路；计数器作为锁相环锁定判决电路，对反馈时钟CLK_FB计数，以确认锁相环是否进入锁定状态，另外还可以让计数器连接片外使能信号EN以便控制计数器适应更多的应用场景；脉宽放大电路以锁相环的参考时钟CLK_REF和反馈时钟CLK_FB作为输入，用于把两时钟的时间间隔放大，比如2倍，调整时间间隔放大倍数一是通过设置电路元器件参数，例如在在电路设计时根据所需放大倍数计算MOS管、电容等元器件参数，二是在电路中设置可调节的控制电压(时间间隔控制电压)，脉宽放大电路的输出连接脉宽提取电路；脉宽提取电路用于检测时钟的相位差，可以采用简单的数字单元(非门，与门、或门等)组合而成，脉宽提取电路连接补偿控制电路，补偿控制电路连接补偿电流源电路，补偿电流源电路连接电荷泵进行补偿；锁相环锁定之后，若锁相环参考时钟脉宽大于反馈时钟时，或者说参考时钟的跳变沿超前反馈时钟的跳变沿(参考时钟超前反馈时钟)时，说明电荷泵充电支路7的充电电流大于放电支路8的放电电流；若锁相环参考时钟脉宽小于反馈时钟时，或者说参考时钟的跳变沿滞后反馈时钟的跳变沿(参考时钟滞后反馈时钟)时，说明电荷泵充电支路7的充电电流小于放电支路8的放电电流。因此，补偿电流源电路采用多路补偿的方法，当补偿控制电路检测到电荷泵充电支路7的充电电流大于电荷泵放电支路8的放电电流，则打开补偿电流源电路中的放电补偿支路，反之若放电补偿过度，补偿控制电路检测到电荷泵充电支路7的充电电流小于电荷泵放电支路8的放电电流，则打开补偿电流源电路中的充电补偿支路，直到电荷泵充电支路的充电电流与电荷泵放电支路的放电电流达到平衡为止，实施例只要二者差值小于足够小的预设值为止。

具体地，如图1所示，补偿电流源电路包括充电补偿支路和放电补偿支路；充电补偿支路中，一个电流源与一个开关管串联后组成一个充电补偿单元，其中电流源的负极与开关管连接，多个充电补偿单元并联在电荷泵充电电路两端后组成充电补偿支路；放电补偿支路中，一个开关管与一个电流源串联后组成一个放电补偿单元，其中开关管连接电流源的正极，多个放电补偿单元并联在电荷泵放电电路两端后组成放电补偿支路；补偿控制电路包括两个补偿控制电路，第一补偿控制电路的输出控制补偿电流源电路充电补偿支路的开关管的打开与关闭，第二补偿控制电路的输出控制补偿电流源电路放电补偿支路的开关管的打开与关闭；如图1所示的DN<2：0>和UP<2：0>，DN<2：0>的每一位(DN<2>、DN<1>和DN<0>)分别控制一个充电单元(1、2和3)，UP<2：0>的每一位(UP<2>、UP<1>和UP<0>)分别控制一个放电单元(4、5和6)；电荷泵充电支路7的正极连接数字高电平VDD，负极连接锁相环环路滤波器输出电压Vc；电荷泵放电支路8正极连接锁相环环路滤波器输出电压Vc，负极连接数字地；一个电感与一个电容串联后再并联一电容连接在锁相环环路滤波器输出电压Vc和数字地之间。

本发明锁相环电荷泵电流失配补偿电路的工作机理如下：开始工作时，计数器对反馈时钟CLK_FB采样并进行计数，计数值没达到预设的最大值(足够大以保证锁相环进入锁定锁定状态)时，锁相环电荷泵电流失配补偿电路不工作；当计数器计数达到最大值，判断锁相环锁定，输出使能信号使补偿控制电路开始工作；由于寄生效应的影响，电荷泵控制信号的脉宽需要足够宽，若脉宽过窄使得充电支路和放电支路的控制电压无法到达预期电平，导致电荷泵无法正常控制开关进行充电和放电；因此，将锁相环的参考时钟和反馈时钟送入脉宽放大电路，把两时钟时间间隔放大，例如原来的2倍，以扩大相位差脉冲。随后经过脉宽提取电路，检测时钟的相位差；补偿电流源电路根据补偿控制电路的检测结果对电荷泵进行多路补偿，当检测到电荷泵充电支路的充电电流大于电荷泵放电支路的放电电流，则打开补偿电流源电路中的放电补偿支路，若放电补偿过度，则打开充电补偿支路，直到电荷泵充电支路的充电电流和电荷泵放电支路的放电电流二者之差小于设定值为止。

图2为本发明一实施例中的脉宽放大电路的原理图。如图2所示，第一输入端IN+和第二输入端IN-分别输入锁相环参考时钟CLK_REF和反馈时钟CLK_FB，第一输入端IN+连接MOS管M5、MOS管M6和MOS管M9的栅极，第二输入端IN-连接MOS管M7、MOS管M8和MOS管M10的栅极；MOS管M9的源极连接数字高电平VDD，MOS管M9的漏极连接MOS管M5的漏极、MOS管M11的漏极、MOS管M4的栅极和反相器INV1的输入端，电容C1连接在MOS管M9的漏极和源极之间；MOS管M10的源极连接数字高电平VDD，MOS管M10的漏极连接MOS管M7的漏极、MOS管M12的漏极、MOS管M2的栅极和反相器INV2的输入端，电容C2连接在MOS管M10的漏极和源极之间；MOS管M5的源极连接MOS管M1的漏极，MOS管M6的源极连接MOS管M2的漏极，MOS管M8的源极连接MOS管M4的漏极，MOS管M7的源极连接MOS管M3的漏极；MOS管M1的栅极和MOS管M3的栅极连接数字高电平VDD，MOS管M1、MOS管M2、MOS管M3和MOS管M4的源极连接数字地；MOS管M11的源极连接MOS管M6的漏极，MOS管M12的源极连接MOS管M8的漏极；MOS管M11和MOS管M12的栅极连接时间间隔控制电压Va，反相器INV1和反相器INV2的输出分别为第一输出端OUT+和第二输出端OUT-。脉宽放大电路通过设置电路器件的参数或者调节时间间隔控制电压调整两输出信号的时间间隔与两输入信号的时间间隔相比的放大倍数，即时间间隔放大倍数。

MOS管M1，M2,M3,M4的参数一致，M1、M3能加速电荷释放。在初始状态时，IN+、IN-信号同时为低电平，节点A、B被预充到电平VDD，经过反相器，输出OUT+和OUT-为低电平。工作状态下，存储在节点A、B的寄生电容的电荷开始释放。节点A、B的电压由M1、M2管所在支路和M3、M4管所在支路的放电速度决定。A与B点也分别影响M2、M4管的电流大小。接着，两个有时间间隔的脉冲信号分别输入到IN+和IN-，假设先行到来的脉冲信号进入IN+，使得A节点的电荷通过M1、M2管所在支路释放。随后到来的脉冲信号进入IN-，使得B节点的电荷通过M3、M4管所在支路释放。当A节点电压下降至MOS管阈值电压时，M4管关断，B节点的电荷仅通过M3管所在支路释放。M4管的关断时间与脉冲间隔成正比，即脉冲间隔越大，M4管关断时间越快，B节点的电荷通过单条支路进行释放，时间更长。通过设置相应电路器件的参数或者调解时间间隔控制电压(例如，通过调节MOS管子尺寸，实现时间间隔为2倍的放大功能)可以使得放电过程中B节点的单条支路与A节点的双支路的放电速度为倍数关系。为了增加脉宽放大电路的动态范围，我们把电容C1和C2变大，使得节点A、B的电荷存储量增加，放电时间增加，输入范围更宽。

图3为本发明一实施例中的差分灵敏D触发器的原理图。差分灵敏D触发器是脉宽提取电路的重要组成部件，主要由交叉耦合型灵敏触发器和RS触发器组成，其结构为双端输入双端输出。如图3所示，输入信号D以及其经过反相器INV3的输出信号

分别送入差分输入管M22和差分输入管M21的栅极，差分输入管M21和差分输入管M22的源极连接NMOS管M0的漏极，NMOS管M0的源极接数字地；差分输入管M21的漏极连接NMOS管M23的源极和PMOS管P4的源极，差分输入管M22的漏极连接NMOS管M24的源极和PMOS管P4的漏极，PMOS管P1、PMOS管P2、PMOS管P5和PMOS管P6的源极均连接数字高电平VDD；PMOS管P2的栅极、PMOS管P3的源极、PMOS管P5的漏极、NMOS管M23的漏极和NMOS管M23的栅极连接到RS触发器的输入端S；PMOS管P1的栅极、PMOS管P3的漏极、PMOS管P6的漏极、NMOS管M23的栅极和NMOS管M24的漏极连接到RS触发器的输入端R；NMOS管M0、PMOS管P3、PMOS管P4、PMOS管P5和PMOS管P6的栅极均连接输入信号CLK；输入信号RST经反相器INV4反向后直接连接RS触发器的复位端Net，或者经放大器放大后再连接RS触发器的复位端Net，RS触发器的输出端Q和QN作为差分灵敏D触发器的输出端。

其中，P1、P2两管子和M23、M24两管子分别为交叉耦合PMOS管和NMOS交叉耦合NMOS管，提供“负阻”，减少能量损失和提高反应速率。NMOS管M0为差分灵敏D触发器的使能管，其栅端连接着时钟信号CLK，控制着差分灵敏D触发器的开启和关断操作，当CLK为低电平，由于P5、P6管子导通，差分灵敏D触发器的双端输出都被预充到高电平，由于RS触发器输入为1时候，输出保持不变但是存在不定态，为此增加控制电路，提供RS触发器初始输出电平，避免不定态问题；CLK为高电平时，差分灵敏D触发器开启。交叉耦合型灵敏触发器工作，输出差分的数据信号Q和QN。同时P3和P4管在关闭放大器时起着平衡电荷的作用。具体地，控制电路由反相器和NMOS管组成，用于规避RS触发器初始输出不定态。RST不仅是整个锁相环的复位信号，还是差分灵敏D触发器中控制电路的控制信号。当RST为0时，为RS触发器提供初始值，Q固定输出1，QN固定输出0，当RST为1时，RS触发器正常工作。在图4的脉宽提取电路中CLK信号接锁相环反馈时钟信号CLK_FB，在图6的补偿控制电路中CLK信号分别接图4中表示参考时钟超前反馈时钟的信号VC_DOWN和表示反馈时钟超前参考时钟的信号VC_UP。

图4为本发明一实施例中的脉宽提取电路的原理图。图4中上半部分是UP信号超前DOWN信号的脉宽提取电路。图4中下半部分是DOWN信号超前UP信号的脉宽提取电路。通过差分灵敏D触发器SFF，用UP信号采样DOWN信号，选择输出到下一级的信号。

具体地，UP信号超前DOWN信号的脉宽提取电路包括第一或非门、第二或非门、第一与门、第一非门、第二非门、第一与非门和第三非门，UP信号和DOWN信号输入第一或非门和第一与门，第一或非门的输出信号A和第一与门的输出信号B输入第二或非门，第二或非门的输出信号C依次经过第一非门和第二非门后送入第一与非门的第一输入端，差分灵敏D触发器的Q输出端连接第一与非门的第二输入端，第一与非门的输出送入第三非门，第三非门输出脉宽提取电路的、表示UP信号超前DOWN信号的信号VC_DOWN，信号VC_DOWN送入第一补偿控制电路。

具体地，DOWN信号超前UP信号的脉宽提取电路包括第三或非门、第四非门、第二与非门、第三与非门、第五非门、第四与非门和第六非门，UP信号和DOWN信号输入第三或非门和第二与非门，第三或非门的输出到第四非门，第四非门的输出信号E和第二与非门的输出信号F输入第三与非门，第三与非门的输出G经过第五非门后送入第四与非门的第一输入端，差分灵敏D触发器的QN输出端连接第四与非门的第二输入端，第四与非门的输出送入第六非门，第六非门输出脉宽提取电路的、表示DOWN号超前UP信号的信号VC_UP，信号VC_UP送入第二补偿控制电路。

此外，UP信号送入差分灵敏D触发器SFF的CLK输入端，DOWN信号送入差分灵敏D触发器SFF的D输入端，差分灵敏D触发器SFF的复位端RST连接锁相环的复位信号RST。

如图5所示，图5(a)为UP信号超前DOWN信号的输出波形图，图5(b)为DOWN信号超前UP信号的输出波形图。

图6为本发明一实施例中的补偿控制电路的原理图。第一补偿控制电路原理图与第二补偿控制电路的结构相同。补偿控制电路由非门、与门和差分灵敏D触发器组成。EN为计数器锁相环是否锁定的输出信号，当锁相环锁定时EN输出低电平，此时补偿控制电路工作。根据检测到的时钟相位差个数选取打开电流源的个数。补偿控制电路根据检测到的时钟相位差个数选取打开电流源的个数。

本发明一实施例中，补偿控制电路由级联的检测单元组成，每一级检测单元包括一个差分灵敏D触发器SFF、一个与门和一个非门，第一补偿控制电路中的差分灵敏D触发器的时钟输入端接收表示参考时钟超前反馈时钟的信号，第二补偿控制电路中的差分灵敏D触发器的时钟输入端接收表示反馈时钟超前参考时钟的信号,差分灵敏D触发器SFF的复位端RST连接锁相环的复位信号RST，差分灵敏D触发器SFF的输出端Q连接到与门的一输入端，非门的输出端连接与门的另一输入端，与门的输出端连接差分灵敏D触发器SFF的输入端D；第一级检测单元的非门输入端连接计数器使能信号EN，第二级检测单元起，检测单元的非门的输入端连接上一级差分灵敏D触发器SFF的输出端QN，第二级检测单元的非门输出作为补偿控制电路的输出QN<0>,第三级检测单元的非门输出作为补偿控制电路的输出QN<1>，……，第N级检测单元的非门输出作为补偿控制电路的输出QN<N-2>，若第N级是级联最高级，其差分灵敏D触发器SFF的输出QN为补偿控制电路的输出QN<N-1>，N位输出QN<N-1:0>是补偿控制电路控制补偿电流源电路的信号，N是充电补偿单元和放电补偿单元的个数，N≥2；差分灵敏D触发器的输出端Q和输出端QN输出信号的关系是QN＝Q。

图6所示的补偿控制电路是图1中的第一、第二补偿控制电路的具体电路。参照图1和图6，第一补偿控制电路的输出QN<2：0>作为控制补偿电流源电路的输出信号DN<2：0>，第二补偿控制电路的输出QN<2：0>作为控制补偿电流源电路的输出信号UP<2：0>。

本发明锁相环电荷泵电流失配补偿电路可以集成到电荷泵中，或者集成到锁相环中，改善电荷泵和锁相环的性能。

以上仅为发明的优选实施例而已，并不用以限制本发明，凡在本发明的思想原则内所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (10)

1.一种锁相环电荷泵电流失配补偿电路，其特征在于包括锁相环锁定判决电路、脉宽放大电路、脉宽提取电路、补偿控制电路、补偿电流源电路；其中，

锁相环锁定判决电路，用于确认锁相环是否进入锁定状态，当判定锁相环进入锁定状态后，输出使能信号允许补偿控制电路控制补偿电流源电路对电荷泵进行补偿；

脉宽放大电路，以锁相环参考时钟和反馈时钟作为输入，用于把两时钟的时间间隔放大，输出放大时间间隔的两路时钟信号给脉宽提取电路；

脉宽提取电路，根据锁相环参考时钟和反馈时钟的相位差得到补偿控制信号，所述补偿控制信号包括表示参考时钟超前反馈时钟的信号和表示反馈时钟超前参考时钟的信号,脉宽提取电路将这两个信号选择性地送给补偿控制电路；

补偿控制电路，锁相环进入锁定状态后,根据脉宽提取电路送来的补偿控制信号控制补偿电流源电路对电荷泵进行补偿；

补偿电流源电路，采用多路电流源对电荷泵进行补偿，当补偿控制电路检测到电荷泵充电支路的充电电流大于电荷泵放电支路的放电电流，则打开补偿电流源电路中的放电补偿支路，反之，补偿控制电路检测到电荷泵充电支路的充电电流小于电荷泵放电支路的放电电流，则打开补偿电流源电路中的充电补偿支路，直到电荷泵充电支路的充电电流与电荷泵放电支路的放电电流达到平衡为止。

2.如权利要求1所述的锁相环电荷泵电流失配补偿电路，其特征在于在所述脉宽放大电路中，第一输入端IN+和第二输入端IN-分别输入锁相环参考时钟和反馈时钟，第一输入端IN+连接MOS管M5、MOS管M6和MOS管M9的栅极，第二输入端IN-连接MOS管M7、MOS管M8和MOS管M10的栅极；MOS管M9的源极连接数字高电平VDD，MOS管M9的漏极连接MOS管M5的漏极、MOS管M11的漏极、MOS管M4的栅极和反相器INV1的输入端，电容C1连接在MOS管M9的漏极和源极之间；MOS管M10的源极连接数字高电平VDD，MOS管M10的漏极连接MOS管M7的漏极、MOS管M12的漏极、MOS管M2的栅极和反相器INV2的输入端，电容C2连接在MOS管M10的漏极和源极之间；MOS管M5的源极连接MOS管M1的漏极，MOS管M6的源极连接MOS管M2的漏极，MOS管M8的源极连接MOS管M4的漏极，MOS管M7的源极连接MOS管M3的漏极；MOS管M1的栅极和MOS管M3的栅极连接数字高电平VDD，MOS管M1、MOS管M2、MOS管M3和MOS管M4的源极连接数字地；MOS管M11的源极连接MOS管M6的漏极，MOS管M12的源极连接MOS管M8的漏极；MOS管M11和MOS管M12的栅极连接时间间隔控制电压Va，反相器INV1和反相器INV2的输出分别为第一输出端OUT+和第二输出端OUT-，分别输出放大了时间间隔的锁相环参考时钟和反馈时钟；

脉宽放大电路通过设置元器件的参数或者调节时间间隔控制电压Va调整两输出信号的时间间隔与两输入信号的时间间隔相比的放大倍数。

3.如权利要求2所述的锁相环电荷泵电流失配补偿电路，其特征在于所述脉宽提取电路包括参考时钟超前反馈时钟的提取电路、差分灵敏D触发器、反馈时钟超前参考时钟的提取电路；

参考时钟超前反馈时钟的脉宽提取电路包括第一或非门、第二或非门、第一与门、第一非门、第二非门、第一与非门和第三非门，参考时钟和反馈时钟输入第一或非门和第一与门，第一或非门的输出信号和第一与门的输出信号输入第二或非门，第二或非门的输出信号依次经过第一非门和第二非门后送入第一与非门的第一输入端，差分灵敏D触发器的Q输出端连接第一与非门的第二输入端，第一与非门的输出送入第三非门，第三非门输出表示参考时钟超前反馈时钟的信号，该信号被选择性地送入补偿控制电路；

反馈时钟超前参考时钟的脉宽提取电路包括第三或非门、第四非门、第二与非门、第三与非门、第五非门、第四与非门和第六非门，参考时钟和反馈时钟输入第三或非门和第二与非门，第三或非门的输出到第四非门，第四非门的输出信号和第二与非门的输出信号输入第三与非门，第三与非门的输出经过第五非门后送入第四与非门的第一输入端，差分灵敏D触发器的QN输出端连接第四与非门的第二输入端，第四与非门的输出送入第六非门，第六非门输出表示反馈时钟超前参考时钟的信号，该信号也被选择性地送入补偿控制电路；

反馈时钟送入差分灵敏D触发器的时钟输入端CLK，参考时钟送入差分灵敏D触发器的信号输入端D，用反馈时钟采样参考时钟，对所述表示参考时钟超前反馈时钟的信号和所述表示反馈时钟超前参考时钟的信号进行选择，输出到补偿控制电路，差分灵敏D触发器的输出端Q和输出端QN输出信号的关系是

4.如权利要求1所述的锁相环电荷泵电流失配补偿电路，其特征在于所述补偿电流源电路包括充电补偿支路和放电补偿支路；

充电补偿支路中，一个电流源与一个开关管串联后组成一个充电补偿单元，其中电流源的负极与开关管连接，多个充电补偿单元并联在电荷泵充电电路两端后组成充电补偿支路；

放电补偿支路中，一个开关管与一个电流源串联后组成一个放电补偿单元，其中开关管连接电流源的正极，多个放电补偿单元并联在电荷泵放电电路两端后组成放电补偿支路；

充电补偿支路和放电补偿支路的开关管由补偿控制电路控制打开与关闭。

5.如权利要求4所述的锁相环电荷泵电流失配补偿电路，其特征在于所述补偿控制电路包括第一补偿控制电路和第二补偿控制电路，第一补偿控制电路控制充电补偿支路的开关管，第二补偿控制电路控制放电补偿支路的开关管，第一补偿控制电路接收表示参考时钟超前反馈时钟的信号，第二补偿电路接收表示反馈时钟超前参考时钟的信号。

6.如权利要求5所述的锁相环电荷泵电流失配补偿电路，其特征在于第一补偿控制电路和第二补偿控制电路的结构相同，都由级联的检测单元组成，每一级检测单元包括一个差分灵敏D触发器、一个与门和一个非门，第一补偿控制电路中的差分灵敏D触发器的时钟输入端接收表示参考时钟超前反馈时钟的信号，第二补偿控制电路中的差分灵敏D触发器的时钟输入端接收表示反馈时钟超前参考时钟的信号,差分灵敏D触发器的Q输出端连接到与门的一输入端，非门的输出端连接与门的另一输入端，与门的输出端连接差分灵敏D触发器的D输入端；第一级检测单元的非门输入端接收锁相环锁定判决电路输出的使能信号，第二级检测单元起，检测单元的非门的输入端连接上一级差分灵敏D触发器的QN输出端，第二级检测单元的非门输出作为补偿控制电路的输出QN<0>,第三级检测单元的非门输出作为补偿控制电路的输出QN<1>，……，第N级检测单元的非门输出作为补偿控制电路的输出QN<N-2>，若第N级是级联最高级，其差分灵敏D触发器SFF的输出QN为补偿控制电路的输出QN<N-1>，N位输出QN<N-1:0>是补偿控制电路控制补偿电流源电路的信号，N是充电补偿单元和放电补偿单元的个数，N≥2；差分灵敏D触发器的输出端Q和输出端QN输出信号的关系是QN＝Q。

7.如权利要求1-6之一所述的锁相环电荷泵电流失配补偿电路，其特征在于锁相环锁定判决电路采用计数器实现，用计数器对对锁相环反馈时钟计数，当计数器达到预设的最大值时，判定锁相环进入锁定状态，预设的计数最大值大于等于锁相环进入锁定状态的时间。

8.如权利要求3或6所述的锁相环电荷泵电流失配补偿电路，其特征在于所述差分灵敏D触发器的还包括复位端RST，经信号输入端D输入的信号以及该信号经过反相器INV3反相的输出信号分别送入差分输入管M22和差分输入管M21的栅极，差分输入管M21和差分输入管M22的源极连接NMOS管M0的漏极，NMOS管M0的源极接数字地；差分输入管M21的漏极连接NMOS管M23的源极和PMOS管P4的源极，差分输入管M22的漏极连接NMOS管M24的源极和PMOS管P4的漏极，PMOS管P1、PMOS管P2、PMOS管P5和PMOS管P6的源极均连接数字高电平VDD；PMOS管P2的栅极、PMOS管P3的源极、PMOS管P5的漏极、NMOS管M23的漏极和NMOS管M23的栅极连接到RS触发器的输入端S；PMOS管P1的栅极、PMOS管P3的漏极、PMOS管P6的漏极、NMOS管M23的栅极和NMOS管M24的漏极连接到RS触发器的输入端R；NMOS管M0、PMOS管P3、PMOS管P4、PMOS管P5和PMOS管P6的栅极均连接时钟输入端CLK；经复位端RST输入的信号经反相器INV4反向后对RS触发器进行复位，RS触发器的两输出端Q和QN也是差分灵敏D触发器的信号输出端Q和信号输出端QN。

9.一种锁相环电荷泵电路，其特征在于包括如权利要求1-6之一所述的锁相环电荷泵电流失配补偿电路。

10.一种锁相环，其特征在于包括如权利要求1-6之一所述的锁相环电荷泵电流失配补偿电路。

Images