CN109194327A - 一种用于延迟锁相环的低失配率的电荷泵电路 - Google Patents
一种用于延迟锁相环的低失配率的电荷泵电路 Download PDFInfo
- Publication number
- CN109194327A CN109194327A CN201811008418.1A CN201811008418A CN109194327A CN 109194327 A CN109194327 A CN 109194327A CN 201811008418 A CN201811008418 A CN 201811008418A CN 109194327 A CN109194327 A CN 109194327A
- Authority
- CN
- China
- Prior art keywords
- tube
- nmos tube
- pmos tube
- current
- charge pump
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000000694 effects Effects 0.000 claims abstract description 7
- 238000002347 injection Methods 0.000 claims abstract description 7
- 239000007924 injection Substances 0.000 claims abstract description 7
- 230000005611 electricity Effects 0.000 claims description 17
- 239000003990 capacitor Substances 0.000 claims description 9
- 240000002853 Nelumbo nucifera Species 0.000 claims description 3
- 235000006508 Nelumbo nucifera Nutrition 0.000 claims description 3
- 235000006510 Nelumbo pentapetala Nutrition 0.000 claims description 3
- 229920006395 saturated elastomer Polymers 0.000 claims description 3
- 239000000203 mixture Substances 0.000 abstract description 3
- 238000004088 simulation Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 230000008901 benefit Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- NAWXUBYGYWOOIX-SFHVURJKSA-N (2s)-2-[[4-[2-(2,4-diaminoquinazolin-6-yl)ethyl]benzoyl]amino]-4-methylidenepentanedioic acid Chemical compound C1=CC2=NC(N)=NC(N)=C2C=C1CCC1=CC=C(C(=O)N[C@@H](CC(=C)C(O)=O)C(O)=O)C=C1 NAWXUBYGYWOOIX-SFHVURJKSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000001595 flow curve Methods 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 230000005012 migration Effects 0.000 description 1
- 238000013508 migration Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
- H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
本发明请求保护一种用于延迟锁相环的低失配率的电荷泵电路,主要包括带电流补偿的偏置电路、电流轮式电荷泵电路以及负反馈电流补偿电路。在电流轮式电荷泵电路中采用虚拟开关管能有效地抑制电荷注入和时钟馈通等效应,在PMOS管M7的源漏端以及NMOS管M16的源漏端分别加入PMOS管M18构成的MOS电容以及NMOS管M6构成的MOS电容,能减少电荷泵电路的开关管在同时开启或同时闭合时的电流毛刺;将补偿电流I2、补偿电流I4、补偿电流I21以及补偿电流I26引入到电流轮式电荷泵电路中,减少电荷泵电路的充/放电电流的失配率,从而实现一种用于延迟锁相环的低失配率的电荷泵电路。
Description
技术领域
本发明属于微电子技术领域,具体涉及一种用于延迟锁相环的低失配率的电荷泵电路。
背景技术
电荷泵电路作为延迟锁相环的主要电路模块之一,其性能特性直接影响延迟锁相环的整体性能特性;电荷泵电路主要功能是把鉴频鉴相器的数字脉冲信号转换为模拟信号来控制延迟锁相环中压控延迟线的延迟时间。
图1是一种传统的电荷泵电路,其中电流源I1通过NMOS管M1和NMOS管M8组成的电流镜为电荷泵电路提供偏置电流,电流源I2通过PMOS管M2和PMOS管M3组成的电流镜为电荷泵电路提供偏置电流,PMOS管M4、PMOS管M5、NMOS管M6、NMOS管M7为电荷泵的开关管,第一信号输入端UP、第二信号输入端第三信号输入端DN及第四信号输入端分别控制开关PMOS管M4的栅极、开关PMOS管M5的栅极、开关NMOS管M7的栅极及开关NMOS管M6的栅极,从而控制电荷泵电路的充/放电操作。但这种结构的电荷泵电路具有电荷注入、时钟馈通等效应,且电荷泵电路的充/放电电流的失配率较大。
发明内容
本发明旨在解决以上现有技术的问题。提出了一种减少电荷泵电路的充/放电电流的失配率方法。本发明的技术方案如下:
一种用于延迟锁相环的低失配率的电荷泵电路,其包括:带电流补偿的偏置电路、电流轮式电荷泵电路和负反馈电流补偿电路,其中,所述带电流补偿的偏置电路的信号输出端接所述电流轮式电荷泵电路的信号输入端,所述电流轮式电荷泵电路的信号输出端VCTRL分别接所述带电流补偿的偏置电路和所述负反馈电流补偿电路的信号输入端,所述负反馈电流补偿电路的信号输出端接所述电流轮式电荷泵电路的信号输入端;
所述带电流补偿的偏置电路为所述电流轮式电荷泵电路提供具有补偿特性的偏置电流,所述电流轮式电荷泵电路根据第一信号输入端UP、第二信号输入端第三信号输入端DN以及第四信号输入端的信号来控制充/放电操作,所述负反馈电流补偿电路根据所述电流轮式电荷泵电路的输出端VCTRL的电压Vctrl变化调节所述电流轮式电荷泵电路中开关管的电流大小,使得充/放电电流跟随输出电压Vctrl变化,抑制电荷泵电路输出电压Vctrl的变化,减少电荷泵电路的充/放电电流的失配率。
进一步的,所述带电流补偿的偏置电路包括:电流源IS1、电流源IS2、PMOS管M1、PMOS管M2、NMOS管M3、NMOS管M4、NMOS管M5以及PMOS管M6,其中电流源IS1的一端分别与PMOS管M1的源极、PMOS管M6的源极以及外部电源VDD相连,电流源IS1的另一端分别与PMOS管M2的漏极、NMOS管M3的漏极、NMOS管M3的栅极以及NMOS管M16的栅极相连,PMOS管M1的栅极分别与PMOS管M1的漏极以及PMOS管M2的源极相连,PMOS管M2的栅极分别与NMOS管M4的栅极以及电荷泵电路的输出端VCTRL相连,PMOS管M6的栅极分别与PMOS管M6的漏极、PMOS管M7的栅极、NMOS管M4的漏极以及电流源IS2的一端相连,电流源IS2的另一端分别与NMOS管M5的源极、NMOS管M3的源极以及外部地线GND相连,NMOS管M4的源极分别与NMOS管M5的漏极以及NMOS管M5的栅极相连。
进一步的,所述带电流补偿的偏置电路中NMOS管M3的漏极电流I3为式中,μp为空穴迁移率,Cox为单位面积栅氧化层电容,(W/L)2为PMOS管M2的沟道宽长比,VA为节点A的电压,Vctrl为电荷泵电路输出端VCTRL的电压,VTHp为PMOS管的阈值电压,IS1为电流源IS1的电流值,I2为PMOS管M2的源极电流;PMOS管M6的源极电流I6为式中,μn为电子迁移率,(W/L)4为NMOS管M4的沟道宽长比,VB为节点B的电压,VTHn为NMOS管的阈值电压,IS2为电流源IS2的电流值,I4为NMOS管M4的漏极电流。
进一步的,所述电流轮式电荷泵电路包括:PMOS管M7、PMOS管M8、PMOS管M9、PMOS管M10、PMOS管M11、NMOS管M12、NMOS管M13、NMOS管M14、NMOS管M15、NMOS管M16、NMOS管M17、PMOS管M18、放大器A1以及电容C1,其中PMOS管M7的源极分别与PMOS管M18的源极、PMOS管M18的漏极以及外部电源VDD相连,PMOS管M7的漏极分别与PMOS管M8的源极、PMOS管M10的源极、PMOS管M18的栅极以及NMOS管M21的漏极相连,PMOS管M8的栅极与第一信号输入端UP相连,PMOS管M8的漏极分别与PMOS管M9的源极、PMOS管M9的漏极、放大器A1的输出端、放大器A1的反向输入端、NMOS管M12的漏极、NMOS管M12的源极以及NMOS管M13的漏极相连,PMOS管M9的栅极与第二信号输入端相连,NMOS管M12的栅极与第三信号输入端DN相连,NMOS管M13的栅极与第四信号输入端相连,PMOS管M10的栅极与第二信号输入端相连,PMOS管M10的漏极分别与PMOS管M11的源极、PMOS管M11的漏极、放大器A1的正向输入端、NMOS管M14的漏极、NMOS管M14的源极、NMOS管M15的漏极、电荷泵电路的输出端VCTRL、电容C1的一端、PMOS管M20的栅极以及NMOS管M24的栅极相连,电容C1的另一端分别与NMOS管M16的源极、NMOS管M17的漏极、NMOS管M17的源极以及外部地线GND相连,PMOS管M11的栅极与第一信号输入端UP相连,NMOS管M14的栅极与第四信号输入端相连,NMOS管M15的栅极与第三信号输入端DN相连,NMOS管M15的源极分别与NMOS管M13的源极、NMOS管M16的漏极、NMOS管M17的栅极以及PMOS管M26的漏极相连。
进一步的,所述电流轮式电荷泵电路中PMOS管M9、PMOS管M11、NMOS管M12、NMOS管M14分别构成虚拟器件从而有效抑制电荷注入和时钟馈通等效应,PMOS管M18与PMOS管M17分别构成MOS电容,有效减少开关管在同时开启或同时关闭时的电流毛刺,PMOS管M7的沟道宽长比是PMOS管M6的N倍,NMOS管M16的沟道宽长比是NMOS管M3的N倍,电荷泵电路的充电电流IUP为IUP=N×(IS2+I4)-I21,电荷泵电路的放电电流IDN为IDN=N×(IS1+I2)-I26,式中,I21为NMOS管M21的漏极电流,I26为PMOS管M26的源极电流。
进一步的,所述负反馈电流补偿电路包括:PMOS管M19、PMOS管M20、NMOS管M21、NMOS管M22、NMOS管M23、NMOS管M24、PMOS管M25以及PMOS管M26,其中PMOS管M19的源极分别与PMOS管M25的源极、PMOS管M26的源极以及外部电源VDD相连,PMOS管M19的栅极分别与PMOS管M19的漏极以及PMOS管M20的源极相连,PMOS管M20的漏极分别与NMOS管M22的漏极、NMOS管M22的栅极以及NMOS管M21的栅极相连,NMOS管M22的源极分别与NMOS管M21的源极、NMOS管M23的源极以及外部地线GND相连,PMOS管M25的漏极分别与PMOS管M25的栅极、PMOS管M26的栅极以及NMOS管M24的漏极相连,NMOS管M24的源极分别与NMOS管M23的漏极以及NMOS管M23的栅极相连。
进一步的,所述负反馈电流补偿电路中NMOS管M21的沟道宽长比是NMOS管M22的M倍,电荷泵电路的输出电压Vctrl作用在PMOS管M20的栅极,NMOS管M21的漏极电流I21为
式中,VC为节点C的电压,(W/L)20为PMOS管M20的沟道宽长比;
PMOS管M26的沟道宽长比是PMOS管M25的M倍,电荷泵电路的输出电压Vctrl作用在NMOS管M24的栅极,PMOS管M26的源极电流I26为式中,VD为节点D的电压,(W/L)24为NMOS管M24的沟道宽长比。
进一步的,分别优化PMOS管M1、NMOS管M5、PMOS管M19以及NMOS管M23的沟道宽长比,使得PMOS管M2、NMOS管M4、PMOS管M20以及NMOS管M24都工作在饱和区边缘时有VA-|VTHp|=VB+VTHn=VC-|VTHp|=VD+VTHn=Von,电荷泵电路的充电电流IUP有
该式说明,引入NMOS管M4的漏极电流I4以及NMOS管M21的漏极电流I21,减少了电荷泵电路的充电电流IUP的失配率;电荷泵电路的放电电流IDN有该式说明,引入PMOS管M2的源极电流I2以及PMOS管M26的源极电流I26,减少了电荷泵电路的放电电流IUP的失配率。
本发明的优点及有益效果如下:
本发明通过提供一种用于延迟锁相环的低失配率的电荷泵电路,主要包括带电流补偿的偏置电路、电流轮式电荷泵电路以及负反馈电流补偿电路;在电流轮式电荷泵电路中采用虚拟开关管能有效地抑制电荷注入和时钟馈通等效应,在PMOS管M7的源漏端以及NMOS管M16的源漏端分别加入PMOS管M18构成的MOS电容以及NMOS管M6构成的MOS电容,能减少电荷泵电路的开关管在同时开启或同时闭合时的电流毛刺;将带电流补偿的偏置电路中PMOS管M2的源极电流I2与NMOS管M4的漏极电流I4以及负反馈电流补偿电路中NMOS管M21的漏极电流I21与PMOS管M26的源极电流I26引入到电流轮式电荷泵电路中,减少电荷泵电路的充/放电电流的失配率,从而实现一种用于延迟锁相环的低失配率的电荷泵电路。
附图说明
图1是为传统的电荷泵电路结构图;
图2为本发明提供优选实施例的用于延迟锁相环的低失配率的电荷泵电路结构图;
图3为本发明提供优选实施例的用于延迟锁相环的低失配率的电荷泵电路的充电电流曲线匹配示意图;
图4为本发明提供优选实施例的用于延迟锁相环的低失配率的电荷泵电路的放电电流曲线匹配示意图;
图5为传统电荷泵电路的充/放电电流仿真曲线。
图6为本发明提供优选实施例的用于延迟锁相环的低失配率的电荷泵电路的充/放电电流仿真曲线。
具体实施方式
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、详细地描述。所描述的实施例仅仅是本发明的一部分实施例。
本发明解决上述技术问题的技术方案是:
本申请实施例中,在电流轮式电荷泵电路中采用虚拟开关管能有效地抑制电荷注入和时钟馈通等效应,在PMOS管M7的源漏端以及NMOS管M16的源漏端分别加入PMOS管M18构成的MOS电容以及NMOS管M6构成的MOS电容,能减少电荷泵电路的开关管在同时开启或同时闭合时的电流毛刺;将带电流补偿的偏置电路中PMOS管M2的源极电流I2与NMOS管M4的漏极电流I4以及负反馈电流补偿电路中NMOS管M21的漏极电流I21与PMOS管M26的源极电流I26引入到电流轮式电荷泵电路中,减少电荷泵电路的充/放电电流的失配率,从而实现一种用于延迟锁相环的低失配率的电荷泵电路。
为更好的理解上述技术方案,下面将结合说明书附图以及具体的实施方式对上述方案进行详细说明。
实施例
一种用于延迟锁相环的低失配率的电荷泵电路,如图2所示,包括带电流补偿的偏置电路1、电流轮式电荷泵电路2和负反馈电流补偿电路3;
其中,所述带电流补偿的偏置电路1的信号输出端接所述电流轮式电荷泵电路2的信号输入端,所述电流轮式电荷泵电路2的信号输出端VCTRL分别接所述电流补偿的偏置电路1和所述负反馈电流补偿电路3的信号输入端,所述负反馈电流补偿电路3的信号输出端接所述电流轮式电荷泵电路2的信号输入端。
所述带电流补偿的偏置电路1为所述电流轮式电荷泵电路2提供具有补偿特性的偏置电流,所述电流轮式电荷泵电路2接受外部脉冲信号并控制电荷泵电路的充/放电操作,所述负反馈电流补偿电路3根据所述电流轮式电荷泵电路2输出端VCTRL的电压Vctrl变化调节所述电流轮式电荷泵电路2中开关管电流的大小,使得电荷泵电路的充/放电电流跟随电荷泵电路的输出电压Vctrl的变化,从而抑制电压Vctrl的变化,减少电荷泵电路的充/放电电流的失配率。
作为一种优选方案,如图2所示,所述带电流补偿的偏置电路1包括:电流源IS1、电流源IS2、PMOS管M1、PMOS管M2、NMOS管M3、NMOS管M4、NMOS管M5以及PMOS管M6,其中电流源IS1的一端分别与PMOS管M1的源极、PMOS管M6的源极以及外部电源VDD相连,电流源IS1的另一端分别与PMOS管M2的漏极、NMOS管M3的漏极、NMOS管M3的栅极以及NMOS管M16的栅极相连,PMOS管M1的栅极分别与PMOS管M1的漏极以及PMOS管M2的源极相连,PMOS管M2的栅极分别与NMOS管M4的栅极以及电荷泵电路的输出端VCTRL相连,PMOS管M6的栅极分别与PMOS管M6的漏极、PMOS管M7的栅极、NMOS管M4的漏极以及电流源IS2的一端相连,电流源IS2的另一端分别与NMOS管M5的源极、NMOS管M3的源极以及外部地线GND相连,NMOS管M4的源极分别与NMOS管M5的漏极以及NMOS管M5的栅极相连;
所述电流轮式电荷泵电路2包括:PMOS管M7、PMOS管M8、PMOS管M9、PMOS管M10、PMOS管M11、NMOS管M12、NMOS管M13、NMOS管M14、NMOS管M15、NMOS管M16、NMOS管M17、PMOS管M18、放大器A1以及电容C1,其中PMOS管M7的源极分别与PMOS管M18的源极、PMOS管M18的漏极以及外部电源VDD相连,PMOS管M7的漏极分别与PMOS管M8的源极、PMOS管M10的源极、PMOS管M18的栅极以及NMOS管M21的漏极相连,PMOS管M8的栅极与第一信号输入端UP相连,PMOS管M8的漏极分别与PMOS管M9的源极、PMOS管M9的漏极、放大器A1的输出端、放大器A1的反向输入端、NMOS管M12的漏极、NMOS管M12的源极以及NMOS管M13的漏极相连,PMOS管M9的栅极与第二信号输入端相连,NMOS管M12的栅极与第三信号输入端DN相连,NMOS管M13的栅极与第四信号输入端相连,PMOS管M10的栅极与第二信号输入端相连,PMOS管M10的漏极分别与PMOS管M11的源极、PMOS管M11的漏极、放大器A1的正向输入端、NMOS管M14的漏极、NMOS管M14的源极、NMOS管M15的漏极、电荷泵电路的输出端VCTRL、电容C1的一端、PMOS管M20的栅极以及NMOS管M24的栅极相连,电容C1的另一端分别与NMOS管M16的源极、NMOS管M17的漏极、NMOS管M17的源极以及外部地线GND相连,PMOS管M11的栅极与第一信号输入端UP相连,NMOS管M14的栅极与第四信号输入端相连,NMOS管M15的栅极与第三信号输入端DN相连,NMOS管M15的源极分别与NMOS管M13的源极、NMOS管M16的漏极、NMOS管M17的栅极以及PMOS管M26的漏极相连;
所述负反馈电流补偿电路3包括:PMOS管M19、PMOS管M20、NMOS管M21、NMOS管M22、NMOS管M23、NMOS管M24、PMOS管M25以及PMOS管M26,其中PMOS管M19的源极分别与PMOS管M25的源极、PMOS管M26的源极以及外部电源VDD相连,PMOS管M19的栅极分别与PMOS管M19的漏极以及PMOS管M20的源极相连,PMOS管M20的漏极分别与NMOS管M22的漏极、NMOS管M22的栅极以及NMOS管M21的栅极相连,NMOS管M22的源极分别与NMOS管M21的源极、NMOS管M23的源极以及外部地线GND相连,PMOS管M25的漏极分别与PMOS管M25的栅极、PMOS管M26的栅极以及NMOS管M24的漏极相连,NMOS管M24的源极分别与NMOS管M23的漏极以及NMOS管M23的栅极相连。
进一步的,所述带电流补偿的偏置电路1中PMOS管M2的源极电流I2为
式(1)中,μp为空穴迁移率,Cox为单位面积栅氧化层电容,(W/L)2为PMOS管M2的沟道宽长比,VA为节点A的电压,Vctrl为电荷泵电路输出端VCTRL的电压,VTHp为PMOS管的阈值电压,则NMOS管M3的漏极电流I3为
式(2)中,IS1为电流源IS1的电流值;由式(2)可知,I3随着电压Vctrl的增大逐渐减小,当电压Vctrl上升到Vctrl>VA-|VTHp|时,PMOS管M2工作在截止区,则I2=IS1;
NMOS管M4的漏极电流I4为
式(3)中,μn为电子迁移率,(W/L)4为NMOS管M4的沟道宽长比,VB为节点B的电压,VTHn为NMOS管的阈值电压;
PMOS管M6的源极电流I6为
式(4)中,IS2为电流源IS2的电流值;由式(4)可知,I6随着电压Vctrl的降低而逐渐减少,当Vctrl的下降到Vctrl<VB-VTHn时,NMOS管M4工作在截止区,此时PMOS管M6的源极电流为I6=IS2。
进一步的,所述电流轮式电荷泵电路2中PMOS管M9、PMOS管M11、NMOS管M12、NMOS管M14分别构成虚拟器件从而有效抑制电荷注入和时钟馈通等效应,PMOS管M18与PMOS管M17分别构成MOS电容,有效减少开关管在同时开启或同时关闭时的电流毛刺,PMOS管M7的沟道宽长比是PMOS管M6的N倍,PMOS管M8和PMOS管M10具有相同的沟道宽长比,NMOS管M13和NMOS管M15具有相同的沟道宽长比,NMOS管M16的沟道宽长比是NMOS管M3的N倍,PMOS管M8的沟道宽长比是PMOS管M9的2倍,PMOS管M10的沟道宽长比是PMOS管M11的2倍,NMOS管M13的沟道宽长比是NMOS管M12的2倍,NMOS管M15的沟道宽长比是NMOS管M14的2倍,电荷泵电路的充电电流IUP为
IUP=N×(IS2+I4)-I21(5)
电荷泵电路的放电电流IDN为
IDN=N×(IS1+I2)-I26(6)
进一步的,所述负反馈电流补偿电路3中NMOS管M21的沟道宽长比是NMOS管M22的M倍,电荷泵输出电压Vctrl作用在PMOS管M20的栅极,则NMOS管M21的漏极电流I21为
式(7)中,VC为节点C的电压,(W/L)20为PMOS管M20的沟道宽长比。PMOS管M26的沟道宽长比是PMOS管M25的M倍,电荷泵输出电压Vctrl作用在NMOS管M24的栅极,则PMOS管M26的源极电流I26为
式(8)中,VD为节点D的电压,(W/L)24为NMOS管M24的沟道宽长比。
进一步的,分别优化PMOS管M1、NMOS管M5、PMOS管M19以及NMOS管M23的沟道宽长比,当PMOS管M2、NMOS管M4、PMOS管M20以及NMOS管M24都工作在饱和区边缘时有VA-|VTHp|=VB+VTHn=VC-|VTHp|=VD+VTHn=Von,由式(3)、式(5)以及式(7),电荷泵电路的充电电流IUP有
式(9)说明,引入补偿电流I4以及补偿电流I21,有效地减少了电荷泵电路的充电电流IUP的失配率,图3为电荷泵电路的充电电流示意图,其中虚线为传统电荷泵电路的充电电流曲线,实线本发明为引入补偿电流I4以及补偿电流I21的用于延迟锁相环的低失配率的电荷泵电路的充电电流曲线;
由式(1)、式(6)以及式(8),电荷泵电路的放电电流IDN有
式(10)说明,引入补偿电流I2以及补偿电流I26,有效地减少了电荷泵电路的放电电流IDN的失配率,图4为电荷泵电路的放电电流示意图,其中虚线为传统电荷泵电路的充电电流曲线,实线为本发明引入补偿电流I2以及补偿电流I26的用于延迟锁相环的低失配率的电荷泵电路的放电电流曲线。
图5为传统的电荷泵电路的充/放电电流仿真曲线图,图6为本发明的用于延迟锁相环的低失配率的电荷泵电路的充/放电电流仿真曲线图,其中横坐标为电荷泵电路的输出电压,纵坐标为电荷泵电路的充/放电电流。仿真结果显示,在电源电压为1.8V的条件下,当输出电压在0.25~1.55V范围变化时,本发明的用于延迟锁相环的低失配率的电荷泵电路的最大电流失配率小于0.8%。
本申请的上述实施例中,提供一种用于延迟锁相环的低失配率的电荷泵电路,包括带电流补偿的偏置电路、电流轮式电荷泵电路以及负反馈电流补偿电路。本申请实例,在电流轮式电荷泵电路中采用虚拟开关管能有效地抑制电荷注入和时钟馈通等效应,在PMOS管M7的源漏端以及NMOS管M16的源漏端分别加入PMOS管M18构成的MOS电容以及NMOS管M6构成的MOS电容,能减少电荷泵电路的开关管在同时开启或同时闭合时的电流毛刺;将带电流补偿的偏置电路中补偿电流I2与补偿电流I4以及负反馈电流补偿电路中补偿电流I21与补偿电流I26引入到电流轮式电荷泵电路中,减少电荷泵电路的充/放电电流的失配率,从而实现一种用于延迟锁相环的低失配率的电荷泵电路。
以上这些实施例应理解为仅用于说明本发明而不用于限制本发明的保护范围。在阅读了本发明的记载的内容之后,技术人员可以对本发明作各种改动或修改,这些等效变化和修饰同样落入本发明权利要求所限定的范围。
Claims (8)
1.一种用于延迟锁相环的低失配率的电荷泵电路,其特征在于,包括:带电流补偿的偏置电路(1)、电流轮式电荷泵电路(2)和负反馈电流补偿电路(3),其中,所述带电流补偿的偏置电路(1)的信号输出端接所述电流轮式电荷泵电路(2)的信号输入端,所述电流轮式电荷泵电路(2)的信号输出端VCTRL分别接所述带电流补偿的偏置电路(1)和所述负反馈电流补偿电路(3)的信号输入端,所述负反馈电流补偿电路(3)的信号输出端接所述电流轮式电荷泵电路(2)的信号输入端;
所述带电流补偿的偏置电路(1)为所述电流轮式电荷泵电路(2)提供具有补偿特性的偏置电流,所述电流轮式电荷泵电路(2)根据第一信号输入端UP、第二信号输入端第三信号输入端DN以及第四信号输入端的信号来控制充/放电操作,所述负反馈电流补偿电路(3)根据所述电流轮式电荷泵电路(2)的输出端VCTRL的电压Vctrl变化调节所述电流轮式电荷泵电路(2)中开关管的电流大小,使得充/放电电流跟随输出电压Vctrl变化,抑制电荷泵电路输出电压Vctrl的变化,减少电荷泵电路的充/放电电流的失配率。
2.根据权利要求1所述的一种用于延迟锁相环的低失配率的电荷泵电路,其特征在于,所述带电流补偿的偏置电路(1)包括:电流源IS1、电流源IS2、PMOS管M1、PMOS管M2、NMOS管M3、NMOS管M4、NMOS管M5以及PMOS管M6,其中电流源IS1的一端分别与PMOS管M1的源极、PMOS管M6的源极以及外部电源VDD相连,电流源IS1的另一端分别与PMOS管M2的漏极、NMOS管M3的漏极、NMOS管M3的栅极以及NMOS管M16的栅极相连,PMOS管M1的栅极分别与PMOS管M1的漏极以及PMOS管M2的源极相连,PMOS管M2的栅极分别与NMOS管M4的栅极以及电荷泵电路的输出端VCTRL相连,PMOS管M6的栅极分别与PMOS管M6的漏极、PMOS管M7的栅极、NMOS管M4的漏极以及电流源IS2的一端相连,电流源IS2的另一端分别与NMOS管M5的源极、NMOS管M3的源极以及外部地线GND相连,NMOS管M4的源极分别与NMOS管M5的漏极以及NMOS管M5的栅极相连。
3.根据权利要求2所述的一种用于延迟锁相环的低失配率的电荷泵电路,其特征在于,所述带电流补偿的偏置电路(1)中NMOS管M3的漏极电流I3为
式中,μp为空穴迁移率,Cox为单位面积栅氧化层电容,(W/L)2为PMOS管M2的沟道宽长比,VA为节点A的电压,Vctrl为电荷泵电路输出端VCTRL的电压,VTHp为PMOS管的阈值电压,IS1为电流源IS1的电流值,I2为PMOS管M2的源极电流;PMOS管M6的源极电流I6为
式中,μn为电子迁移率,(W/L)4为NMOS管M4的沟道宽长比,VB为节点B的电压,VTHn为NMOS管的阈值电压,IS2为电流源IS2的电流值,I4为NMOS管M4的漏极电流。
4.根据权利要求1所述的一种用于延迟锁相环的低失配率的电荷泵电路,其特征在于,所述电流轮式电荷泵电路(2)包括:PMOS管M7、PMOS管M8、PMOS管M9、PMOS管M10、PMOS管M11、NMOS管M12、NMOS管M13、NMOS管M14、NMOS管M15、NMOS管M16、NMOS管M17、PMOS管M18、放大器A1以及电容C1,其中PMOS管M7的源极分别与PMOS管M18的源极、PMOS管M18的漏极以及外部电源VDD相连,PMOS管M7的漏极分别与PMOS管M8的源极、PMOS管M10的源极、PMOS管M18的栅极以及NMOS管M21的漏极相连,PMOS管M8的栅极与第一信号输入端UP相连,PMOS管M8的漏极分别与PMOS管M9的源极、PMOS管M9的漏极、放大器A1的输出端、放大器A1的反向输入端、NMOS管M12的漏极、NMOS管M12的源极以及NMOS管M13的漏极相连,PMOS管M9的栅极与第二信号输入端相连,NMOS管M12的栅极与第三信号输入端DN相连,NMOS管M13的栅极与第四信号输入端相连,PMOS管M10的栅极与第二信号输入端相连,PMOS管M10的漏极分别与PMOS管M11的源极、PMOS管M11的漏极、放大器A1的正向输入端、NMOS管M14的漏极、NMOS管M14的源极、NMOS管M15的漏极、电荷泵电路的输出端VCTRL、电容C1的一端、PMOS管M20的栅极以及NMOS管M24的栅极相连,电容C1的另一端分别与NMOS管M16的源极、NMOS管M17的漏极、NMOS管M17的源极以及外部地线GND相连,PMOS管M11的栅极与第一信号输入端UP相连,NMOS管M14的栅极与第四信号输入端相连,NMOS管M15的栅极与第三信号输入端DN相连,NMOS管M15的源极分别与NMOS管M13的源极、NMOS管M16的漏极、NMOS管M17的栅极以及PMOS管M26的漏极相连。
5.根据权利要求4所述的一种用于延迟锁相环的低失配率的电荷泵电路,其特征在于,所述电流轮式电荷泵电路(2)中PMOS管M9、PMOS管M11、NMOS管M12、NMOS管M14分别构成虚拟器件进而有效抑制电荷注入和时钟馈通等效应,PMOS管M18与PMOS管M17分别构成MOS电容,有效减少开关管在同时开启或同时关闭时的电流毛刺,PMOS管M7的沟道宽长比是PMOS管M6的N倍,NMOS管M16的沟道宽长比是NMOS管M3的N倍,电荷泵电路的充电电流IUP为IUP=N×(IS2+I4)-I21,电荷泵电路的放电电流IDN为IDN=N×(IS1+I2)-I26,式中,I21为NMOS管M21的漏极电流,I26为PMOS管M26的源极电流。
6.根据权利要求1所述的一种用于延迟锁相环的低失配率的电荷泵电路,其特征在于,所述负反馈电流补偿电路(3)包括:PMOS管M19、PMOS管M20、NMOS管M21、NMOS管M22、NMOS管M23、NMOS管M24、PMOS管M25以及PMOS管M26,其中PMOS管M19的源极分别与PMOS管M25的源极、PMOS管M26的源极以及外部电源VDD相连,PMOS管M19的栅极分别与PMOS管M19的漏极以及PMOS管M20的源极相连,PMOS管M20的漏极分别与NMOS管M22的漏极、NMOS管M22的栅极以及NMOS管M21的栅极相连,NMOS管M22的源极分别与NMOS管M21的源极、NMOS管M23的源极以及外部地线GND相连,PMOS管M25的漏极分别与PMOS管M25的栅极、PMOS管M26的栅极以及NMOS管M24的漏极相连,NMOS管M24的源极分别与NMOS管M23的漏极以及NMOS管M23的栅极相连。
7.根据权利要求6所述的一种用于延迟锁相环的低失配率的电荷泵电路,其特征在于,所述负反馈电流补偿电路(3)中NMOS管M21的沟道宽长比是NMOS管M22的M倍,电荷泵电路的输出电压Vctrl作用在PMOS管M20的栅极,NMOS管M21的漏极电流I21为
式中,VC为节点C的电压,(W/L)20为PMOS管M20的沟道宽长比;
PMOS管M26的沟道宽长比是PMOS管M25的M倍,电荷泵电路的输出电压Vctrl作用在NMOS管M24的栅极,PMOS管M26的源极电流I26为
式中,VD为节点D的电压,(W/L)24为NMOS管M24的沟道宽长比。
8.根据权利要求3或5或7所述的一种用于延迟锁相环的低失配率的电荷泵电路,其特征在于,分别优化PMOS管M1、NMOS管M5、PMOS管M19以及NMOS管M23的沟道宽长比,使得PMOS管M2、NMOS管M4、PMOS管M20以及NMOS管M24都工作在饱和区边缘时有VA-|VTHp|=VB+VTHn=VC-|VTHp|=VD+VTHn=Von,电荷泵电路的充电电流IUP有该式说明,引入NMOS管M4的漏极电流I4以及NMOS管M21的漏极电流I21,减少了电荷泵电路的充电电流IUP的失配率;电荷泵电路的放电电流IDN有该式说明,引入PMOS管M2的源极电流I2以及PMOS管M26的源极电流I26,减少了电荷泵电路的放电电流IUP的失配率。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201811008418.1A CN109194327B (zh) | 2018-08-31 | 2018-08-31 | 一种用于延迟锁相环的低失配率的电荷泵电路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201811008418.1A CN109194327B (zh) | 2018-08-31 | 2018-08-31 | 一种用于延迟锁相环的低失配率的电荷泵电路 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN109194327A true CN109194327A (zh) | 2019-01-11 |
CN109194327B CN109194327B (zh) | 2022-03-22 |
Family
ID=64917551
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201811008418.1A Active CN109194327B (zh) | 2018-08-31 | 2018-08-31 | 一种用于延迟锁相环的低失配率的电荷泵电路 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN109194327B (zh) |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111030680A (zh) * | 2019-12-25 | 2020-04-17 | 重庆邮电大学 | 一种用于延迟锁相环的电荷泵电路 |
CN111240386A (zh) * | 2020-02-20 | 2020-06-05 | 重庆邮电大学 | 一种自补偿的电流舵电荷泵电路 |
CN111313696A (zh) * | 2020-04-08 | 2020-06-19 | 西安博瑞集信电子科技有限公司 | 一种低电流失配宽输出电压范围的电荷泵 |
CN112165249A (zh) * | 2020-09-08 | 2021-01-01 | 浙江大学 | 宽输出电压范围低电流失配的电荷泵电路设计方法及应用 |
CN112181716A (zh) * | 2019-07-02 | 2021-01-05 | 无锡有容微电子有限公司 | 一种基于延迟锁相环的数据恢复电路 |
CN112311389A (zh) * | 2019-10-09 | 2021-02-02 | 成都华微电子科技有限公司 | 电荷泵电流失配补偿电路、电荷泵及锁相环 |
CN112468143A (zh) * | 2020-11-30 | 2021-03-09 | 武汉大学 | 一种可控环路带宽的小数分频频率合成器 |
CN112653327A (zh) * | 2020-12-24 | 2021-04-13 | 重庆邮电大学 | 一种宽锁定范围低电流失配的电荷泵 |
CN115313854A (zh) * | 2022-08-09 | 2022-11-08 | 福州大学 | 一种运用于电荷泵锁相环的低失配互补电荷泵 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20040019157A (ko) * | 2002-08-26 | 2004-03-05 | 인티그런트 테크놀로지즈(주) | 차지 펌프 회로의 출력 전류간 불일치 보정 회로 및 이를이용한 차지 펌프 회로 |
CN101931401A (zh) * | 2009-06-24 | 2010-12-29 | 中国科学院微电子研究所 | 应用于锁相环的鉴相鉴频器和电荷泵组合电路结构 |
CN206481287U (zh) * | 2017-02-07 | 2017-09-08 | 深圳市华讯方舟微电子科技有限公司 | 电荷泵电路和锁相环 |
CN107565961A (zh) * | 2017-08-28 | 2018-01-09 | 天津大学 | 用于延迟锁相环的单端负反馈电荷泵 |
-
2018
- 2018-08-31 CN CN201811008418.1A patent/CN109194327B/zh active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20040019157A (ko) * | 2002-08-26 | 2004-03-05 | 인티그런트 테크놀로지즈(주) | 차지 펌프 회로의 출력 전류간 불일치 보정 회로 및 이를이용한 차지 펌프 회로 |
CN101931401A (zh) * | 2009-06-24 | 2010-12-29 | 中国科学院微电子研究所 | 应用于锁相环的鉴相鉴频器和电荷泵组合电路结构 |
CN206481287U (zh) * | 2017-02-07 | 2017-09-08 | 深圳市华讯方舟微电子科技有限公司 | 电荷泵电路和锁相环 |
CN107565961A (zh) * | 2017-08-28 | 2018-01-09 | 天津大学 | 用于延迟锁相环的单端负反馈电荷泵 |
Non-Patent Citations (1)
Title |
---|
QIANNENG ZHOU ET AL: "A SET-hardened phase-locked loop", 《 2017 IEEE 3RD INFORMATION TECHNOLOGY AND MECHATRONICS ENGINEERING CONFERENCE (ITOEC)》 * |
Cited By (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112181716A (zh) * | 2019-07-02 | 2021-01-05 | 无锡有容微电子有限公司 | 一种基于延迟锁相环的数据恢复电路 |
CN112181716B (zh) * | 2019-07-02 | 2024-05-03 | 无锡有容微电子有限公司 | 一种基于延迟锁相环的数据恢复电路 |
CN112311389A (zh) * | 2019-10-09 | 2021-02-02 | 成都华微电子科技有限公司 | 电荷泵电流失配补偿电路、电荷泵及锁相环 |
CN112311389B (zh) * | 2019-10-09 | 2023-08-18 | 成都华微电子科技股份有限公司 | 电荷泵电流失配补偿电路、电荷泵及锁相环 |
CN111030680B (zh) * | 2019-12-25 | 2023-07-21 | 重庆邮电大学 | 一种用于延迟锁相环的电荷泵电路 |
CN111030680A (zh) * | 2019-12-25 | 2020-04-17 | 重庆邮电大学 | 一种用于延迟锁相环的电荷泵电路 |
CN111240386A (zh) * | 2020-02-20 | 2020-06-05 | 重庆邮电大学 | 一种自补偿的电流舵电荷泵电路 |
CN111313696A (zh) * | 2020-04-08 | 2020-06-19 | 西安博瑞集信电子科技有限公司 | 一种低电流失配宽输出电压范围的电荷泵 |
CN112165249A (zh) * | 2020-09-08 | 2021-01-01 | 浙江大学 | 宽输出电压范围低电流失配的电荷泵电路设计方法及应用 |
CN112165249B (zh) * | 2020-09-08 | 2022-03-15 | 浙江大学 | 宽输出电压范围低电流失配的电荷泵电路设计方法及应用 |
CN112468143A (zh) * | 2020-11-30 | 2021-03-09 | 武汉大学 | 一种可控环路带宽的小数分频频率合成器 |
CN112653327B (zh) * | 2020-12-24 | 2022-07-01 | 重庆邮电大学 | 一种宽锁定范围低电流失配的电荷泵 |
CN112653327A (zh) * | 2020-12-24 | 2021-04-13 | 重庆邮电大学 | 一种宽锁定范围低电流失配的电荷泵 |
CN115313854A (zh) * | 2022-08-09 | 2022-11-08 | 福州大学 | 一种运用于电荷泵锁相环的低失配互补电荷泵 |
Also Published As
Publication number | Publication date |
---|---|
CN109194327B (zh) | 2022-03-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN109194327A (zh) | 一种用于延迟锁相环的低失配率的电荷泵电路 | |
CN100483290C (zh) | Cmos基准源电路 | |
CN102025352B (zh) | 一种迟滞电压比较器 | |
CN102710124B (zh) | 一种电荷泵电路 | |
CN100489724C (zh) | Cmos基准电压源 | |
CN103997326A (zh) | 一种导通电阻恒定的自举开关电路 | |
CN103780212A (zh) | 一种运算放大器、电平转换电路以及可编程增益放大器 | |
CN107967022A (zh) | 一种双输出低温漂基准电压源 | |
CN112653327B (zh) | 一种宽锁定范围低电流失配的电荷泵 | |
CN105187012B (zh) | 用于振荡器电路的低电源敏感度的偏置电路 | |
CN107690749A (zh) | 振荡器、集成电路、计时芯片和电子设备 | |
CN107066024A (zh) | 一种低功耗高精度非带隙基准电压源 | |
CN206696736U (zh) | 一种全共栅共源基准电压源 | |
CN112311389B (zh) | 电荷泵电流失配补偿电路、电荷泵及锁相环 | |
CN204928798U (zh) | 一种动态充放电电流匹配电荷泵电路 | |
CN107241088A (zh) | 一种消除衬偏效应的深亚微米cmos自举开关 | |
CN115167598B (zh) | 电源电压选择电路 | |
CN108983858B (zh) | 一种高电源抑制比耗尽基准电压源 | |
CN105469818B (zh) | 读出放大器 | |
CN107565961B (zh) | 用于延迟锁相环的单端负反馈电荷泵 | |
CN111030680B (zh) | 一种用于延迟锁相环的电荷泵电路 | |
CN104993816A (zh) | 倍压电路 | |
CN105404345B (zh) | 电压调节电路 | |
CN112350568B (zh) | 低功耗高开关速率电荷泵电路 | |
CN207742591U (zh) | 一种双输出低温漂基准电压源 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |