CN112653327B - 一种宽锁定范围低电流失配的电荷泵 - Google Patents

Abstract

本发明请求保护一种宽锁定范围低电流失配的电荷泵，包括电荷泵偏置电路及电荷泵核心电路等。本发明电荷泵偏置电路的PMOS管M9采用二极管连接及PMOS管M8栅极与电荷泵输出端相连，在放电状态弥补电荷泵输出电压较低时放电电流较小的问题，增加电荷泵输出端电压动态范围；电荷泵核心电路中误差放大器op1采用单位增益连接，在充/放电转换瞬间能抑制电荷共享效应；PMOS管M17、PMOS管M10分别与误差放大器op2构成反馈补偿电路，充电状态电荷泵输出端电压逐渐上升使得PMOS管M17及PMOS管M10栅极电压降低，充电电流增加，进而增大电荷泵输出端电压动态范围，从而实现一种宽锁定范围低电流失配的电荷泵。

Description

一种宽锁定范围低电流失配的电荷泵

技术领域

本发明属于微电子技术领域，具体涉及一种宽锁定范围低电流失配的电荷泵。

背景技术

电荷泵是延迟锁相环的重要功能模块，其性能直接影响延迟锁相环的整体性能。图1为一种基本的电荷泵结构，当开关S1闭合，S2断开，充电电流源I_UP对电容C1充电，电荷泵输出端VCtrl的电压上升；当开关S1断开，S2闭合，放电电流源I_DN对电容C1放电，电荷泵输出端VCtrl的电压下降；当开关S1与开关S2同时开启或关断时，电荷泵输出端VCtrl的电压保持不变。图1所示的传统电荷泵具有电荷共享、电流失配等问题，从而制约了电荷泵在高性能系统中的应用。

发明内容

本发明旨在解决以上现有技术的问题。提出了一种宽锁定范围低电流失配的电荷泵。本发明的技术方案如下：

一种宽锁定范围低电流失配的电荷泵，其包括：电荷泵偏置电路及电荷泵核心电路，其中所述电荷泵偏置电路的信号输出端接所述电荷泵核心电路的信号输入端，所述电荷泵核心电路的信号输出端接所述电荷泵偏置电路的信号输入端，所述电荷泵偏置电路为所述电荷泵核心电路提供偏置信号，所述电荷泵核心电路为后级电路的滤波电容提供充/放电电流。

进一步的，所述电荷泵偏置电路包括：参考电流源IREF、NMOS管M1、NMOS管M2、PMOS管M3、NMOS管M4、PMOS管M5、NMOS管M6、PMOS管M7、PMOS管M8以及PMOS管M9，其中参考电流源IREF的一端分别与PMOS管M3的源极、PMOS管M5的源极、PMOS管M9的源极、PMOS管M7的源极以及外部电源VDD相连，参考电流源IREF的另一端分别与NMOS管M1的漏极、NMOS管M1的栅极、NMOS管M2的栅极以及NMOS管M4的栅极相连，NMOS管M1的源极分别与NMOS管M2的源极、NMOS管M4的源极、NMOS管M6的源极以及外部地GND相连，PMOS管M3的栅极分别与PMOS管M5的栅极、PMOS管M3的漏极以及NMOS管M2的漏极相连，PMOS管M9的栅极分别与PMOS管M9的漏极以及PMOS管M8的源极相连，PMOS管M8的漏极分别与PMOS管M5的漏极、NMOS管M6的漏极、NMOS管M6的栅极、NMOS管M16的栅极以及NMOS管M23的栅极相连，PMOS管M7的栅极分别与PMOS管M11的栅极、PMOS管M18的栅极、PMOS管M7的漏极以及NMOS管M4的漏极相连。

进一步的，所述电荷泵偏置电路中NMOS管M1、NMOS管M2以及NMOS管M4具有相同的沟道宽长比，PMOS管M5与PMOS管M3具有相同的沟道宽长比，PMOS管M5的漏极电流I₅以及PMOS管M7的漏极电流I₇有I₅＝I₇＝I_REF，其中I_REF是参考电流源IREF的电流，NMOS管M6的漏极电流I₆为

其中，μ_p为空穴迁移率，C_ox为单位面积的栅氧化层电容，(W/L)₈为PMOS管M8的沟道宽长比，V_ctrl为电荷泵输出端Vctrl的电压，V_a为PMOS管M8的源极电压，V_THp为PMOS管的阈值电压。

进一步的，所述电荷泵核心电路包括：PMOS管M10、PMOS管M11、PMOS管M12、PMOS管M13、NMOS管M14、NMOS管M15、NMOS管M16、PMOS管M17、PMOS管M18、PMOS管M19、PMOS管M20、NMOS管M21、NMOS管M22、NMOS管M23、误差放大器op1以及误差放大器op2，其中PMOS管M11的源极分别与PMOS管M10的源极、PMOS管M17的源极、PMOS管M18的源极以及外部电源VDD相连，PMOS管M11的漏极分别与PMOS管M10的漏极、PMOS管M13的源极以及PMOS管M12的源极相连，PMOS管M12的栅极与信号输入端UP相连，PMOS管M12的漏极分别与误差放大器op1的反向输入端、误差放大器op1的输出端以及NMOS管M14的漏极相连，NMOS管M14的栅极与信号输入端DNb相连，NMOS管M14的源极分别与NMOS管M15的源极以及NMOS管M16的漏极相连，NMOS管M16的源极分别与NMOS管M23的源极以及外部地GND相连，PMOS管M13的栅极分别与PMOS管M20的栅极以及信号输入端UPb相连，PMOS管M13的漏极分别与PMOS管M19的漏极、NMOS管M21的漏极、误差放大器op2的正向输入端、误差放大器op1的正向输入端以及NMOS管M15的漏极相连，NMOS管M15的栅极分别与NMOS管M22的栅极以及信号输入端DN相连，PMOS管M17的栅极分别与PMOS管M10的栅极以及误差放大器op2的输出端相连，PMOS管M17的漏极分别与PMOS管M18的漏极、PMOS管M19的源极以及PMOS管M20的源极相连，PMOS管M20的漏极分别与误差放大器op2的反向输入端、NMOS管M22的漏极、PMOS管M8的栅极以及电荷泵输出端Vctrl相连，PMOS管M19的栅极与信号输入端UP相连，PMOS管M21的栅极与信号输入端DNb相连，NMOS管M21的源极分别与NMOS管M22的源极以及NMOS管M23的漏极相连。

进一步的，所述电荷泵核心电路中，信号输入端UP与信号输入端UPb为相反数字信号，信号输入端DN与信号输入端DNb为相反数字信号，误差放大器op2与误差放大器op1完全一样且其低频增益A_d>>1，误差放大器op1采用单位增益连接，使得电荷泵在充/放电转换瞬间能抑制电荷共享效应，采用由PMOS管M17、PMOS管M18、PMOS管M19、PMOS管M20、NMOS管M21、NMOS管M22、NMOS管M23、误差放大器op2构成主体电荷泵以及由PMOS管M10、PMOS管M11、PMOS管M12、PMOS管M13、NMOS管M14、NMOS管M15、NMOS管M16、误差放大器op1构成主体电荷泵的充放电复制电路的结构以减小电荷泵电流失匹配性；PMOS管M11与PMOS管M18完全相同且其沟道宽长比均为PMOS管M7的N倍，PMOS管M11的漏极电流I₁₁与PMOS管M18的漏极电流I₁₈有I₁₁＝I₁₈＝N×I_REF，PMOS管M17与PMOS管M10具有相同的沟道宽长比，PMOS管M17的漏极电流I₁₇与PMOS管M10的漏极电流I₁₀有I₁₇＝I₁₀。

进一步的，所述电荷泵核心电路中，当信号输入端UP为高电平以及信号输入端DN为低电平时，PMOS管M13、PMOS管M20、NMOS管M14以及NMOS管M21开启，PMOS管M12、NMOS管M15、PMOS管M19以及NMOS管M22关断，PMOS管M17的漏极电流I₁₇与PMOS管M18的漏极电流I₁₈经过PMOS管M20到电荷泵输出端Vctrl的充电电流I_up对后级电路的滤波电容进行充电，且充电电流I_up为

其中，N为PMOS管M18与PMOS管M7的沟道宽长比之比值，I_REF为参考电流源IREF的电流，μ_p为空穴迁移率，C_ox为单位面积的栅氧化层电容，(W/L)₁₇为PMOS管M17的沟道宽长比，V_out为PMOS管M17及PMOS管M10的栅极电压，V_DD为外部电源VDD的电压，V_THp为PMOS管的阈值电压，PMOS管M10的漏极电流I₁₀与PMOS管M11的漏极电流I₁₁经过PMOS管M13、NMOS管M21到NMOS管M23，使得充电电流I_up等于NMOS管M23的电流，进而减小电流失匹配性，同时误差放大器op2作为嵌位放大器，动态调整PMOS管M17以及PMOS管M10的栅极电压V_out，电荷泵输出端电压V_ctrl伴随电荷泵对后级电路的滤波电容充电过程而上升，PMOS管M17以及PMOS管M10的栅极电压V_out降低，充电电流I_up增加，从而在充电状态下增大电荷泵输出端电压的动态范围。

进一步的，所述电荷泵核心电路中，当信号输入端UP为低电平，信号输入端DN为高电平，则PMOS管M13、NMOS管M14、PMOS管M20以及NMOS管M21关断，PMOS管M12、NMOS管M15、PMOS管M19以及NMOS管M22开启，后级电路的滤波电容通过电荷泵输出端Vctrl、NMOS管M22到NMOS管M23进行放电，同时NMOS管M₁₆与NMOS管M₂₃完全相同且其沟道宽长比是NMOS管M6的N倍，则NMOS管M₁₆的饱和漏极电流I₁₆、NMOS管M₂₃的漏极电流I₂₃与放电电流I_dn有

其中，I_REF为参考电流源IREF的电流，μ_p为空穴迁移率，C_ox为单位面积的栅氧化层电容，(W/L)₈为PMOS管M8的沟道宽长比，V_a为PMOS管M8的源极电压，V_ctrl为电荷泵输出端Vctrl电压，V_THp为PMOS管的阈值电压，电荷泵充电电流I_up为PMOS管M17的漏极电流I₁₇与PMOS管M18的漏极电流I₁₈之和，且电流I₁₇与电流I₁₈经过PMOS管M19、NMOS管M15到NMOS管M16，使得充电电流I_up与放电电流I_dn相等，从而减小电荷泵电流失匹配性；同时在所述电荷泵偏置电路(1)中PMOS管M9采用二极管连接，PMOS管M8的栅极接电荷泵输出端Vctrl，电荷泵放电时电荷泵输出端电压V_ctrl逐渐降低，PMOS管M8的漏极电流增加，从而在放电状态情况下增加电荷泵输出端电压V_ctrl的动态范围。

本发明的优点及有益效果如下：

本发明通过提供一种宽锁定范围低电流失配的电荷泵，电荷泵偏置电路中采用PMOS管M9二极管连接以及PMOS管M8的栅极与电荷泵输出端Vctrl相连接使得电荷泵在放电过程中逐渐增加PMOS管M8的漏极电流，弥补电荷泵输出端电压V_ctrl较低时放电电流较小的问题，从而在放电状态情况下增加电荷泵输出端电压V_ctrl的动态范围；电荷泵核心电路采用由PMOS管M17、PMOS管M18、PMOS管M19、PMOS管M20、NMOS管M21、NMOS管M22、NMOS管M23、误差放大器op2构成主体电荷泵以及由PMOS管M10、PMOS管M11、PMOS管M12、PMOS管M13、NMOS管M14、NMOS管M15、NMOS管M16、误差放大器op1构成主体电荷泵的充放电复制电路的结构以减小电荷泵电流失匹配性，误差放大器op1采用单位增益连接使得误差放大器op1的输出电压V_c、误差放大器op1正向输入端电压V_b以及误差放大器op2同向输入端电压相等，使得电荷泵在充/放电转换瞬间能抑制电荷共享效应，PMOS管M17、PMOS管M10分别与误差放大器op2构成充电反馈补偿电路，电荷泵输出端电压V_ctrl伴随电荷泵对后级电路的滤波电容充电过程而上升，PMOS管M17以及PMOS管M10的栅极电压V_out降低，PMOS管M17以及PMOS管M10的漏极电流增加，电荷泵的充电电流I_up增加，进而在电荷泵充电状态下增大电荷泵输出端电压V_ctrl的动态范围，从而实现宽锁定范围低电流失配的电荷泵。

附图说明

图1是传统电荷泵原理图；

图2为本发明提供优选实施例的一种宽锁定范围低电流失配的电荷泵原理图；

图3为本发明提供优选实施例的一种宽锁定范围低电流失配的电荷泵的电流匹配特性仿真图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、详细地描述。所描述的实施例仅仅是本发明的一部分实施例。

本发明解决上述技术问题的技术方案是：

本申请实施例中电荷泵偏置电路采用PMOS管M9二极管连接以及PMOS管M8的栅极与电荷泵输出端Vctrl相连接的技术使得电荷泵在放电过程中逐渐增加PMOS管M8的漏极电流，弥补电荷泵输出端电压V_ctrl较低时放电电流较小的问题，从而在放电状态情况下增加电荷泵输出端电压V_ctrl的动态范围；电荷泵核心电路采用由PMOS管M17、PMOS管M18、PMOS管M19、PMOS管M20、NMOS管M21、NMOS管M22、NMOS管M23、误差放大器op2构成主体电荷泵以及由PMOS管M10、PMOS管M11、PMOS管M12、PMOS管M13、NMOS管M14、NMOS管M15、NMOS管M16、误差放大器op1构成主体电荷泵的充放电复制电路的结构以减小电荷泵电流失匹配性，误差放大器op1采用单位增益连接使得误差放大器op1的输出电压V_c、误差放大器op1正向输入端电压V_b以及误差放大器op2同向输入端电压相等，使得电荷泵在充/放电转换瞬间能抑制电荷共享效应，PMOS管M17、PMOS管M10分别与误差放大器op2构成充电反馈补偿电路，电荷泵输出端电压V_ctrl伴随电荷泵对后级电路的滤波电容充电过程而上升，PMOS管M17以及PMOS管M10的栅极电压V_out降低，PMOS管M17以及PMOS管M10的漏极电流增加，电荷泵的充电电流I_up增加，进而在电荷泵充电状态下增大电荷泵输出端电压V_ctrl的动态范围，从而实现宽锁定范围低电流失配的电荷泵。

为了更好的理解上述技术方案，下面将结合说明书附图以及具体的实施方式，对上述技术方案进行详细说明。

实施例

一种宽锁定范围低电流失配的电荷泵，如图2所示，包括电荷泵偏置电路1、电荷泵核心电路2；

其中，所述电荷泵偏置电路1的信号输出端接所述电荷泵核心电路2的信号输入端，所述电荷泵核心电路2的信号输出端接所述电荷泵偏置电路1的信号输入端；所述电荷泵偏置电路1为所述电荷泵核心电路2提供偏置信号，所述电荷泵核心电路2为后级电路的滤波电容提供充/放电电流。

作为一种优选的技术方案，如图2所示，所述电荷泵偏置电路1包括：参考电流源IREF、NMOS管M1、NMOS管M2、PMOS管M3、NMOS管M4、PMOS管M5、NMOS管M6、PMOS管M7、PMOS管M8以及PMOS管M9，其中参考电流源IREF的一端分别与PMOS管M3的源极、PMOS管M5的源极、PMOS管M9的源极、PMOS管M7的源极以及外部电源VDD相连，参考电流源IREF的另一端分别与NMOS管M1的漏极、NMOS管M1的栅极、NMOS管M2的栅极以及NMOS管M4的栅极相连，NMOS管M1的源极分别与NMOS管M2的源极、NMOS管M4的源极、NMOS管M6的源极以及外部地GND相连，PMOS管M3的栅极分别与PMOS管M5的栅极、PMOS管M3的漏极以及NMOS管M2的漏极相连，PMOS管M9的栅极分别与PMOS管M9的漏极以及PMOS管M8的源极相连，PMOS管M8的漏极分别与PMOS管M5的漏极、NMOS管M6的漏极、NMOS管M6的栅极、NMOS管M16的栅极以及NMOS管M23的栅极相连，PMOS管M7的栅极分别与PMOS管M11的栅极、PMOS管M18的栅极、PMOS管M7的漏极以及NMOS管M4的漏极相连；

所述电荷泵核心电路2包括：PMOS管M10、PMOS管M11、PMOS管M12、PMOS管M13、NMOS管M14、NMOS管M15、NMOS管M16、PMOS管M17、PMOS管M18、PMOS管M19、PMOS管M20、NMOS管M21、NMOS管M22、NMOS管M23、误差放大器op1以及误差放大器op2，其中PMOS管M11的源极分别与PMOS管M10的源极、PMOS管M17的源极、PMOS管M18的源极以及外部电源VDD相连，PMOS管M11的漏极分别与PMOS管M10的漏极、PMOS管M13的源极以及PMOS管M12的源极相连，PMOS管M12的栅极与信号输入端UP相连，PMOS管M12的漏极分别与误差放大器op1的反向输入端、误差放大器op1的输出端以及NMOS管M14的漏极相连，NMOS管M14的栅极与信号输入端DNb相连，NMOS管M14的源极分别与NMOS管M15的源极以及NMOS管M16的漏极相连，NMOS管M16的源极分别与NMOS管M23的源极以及外部地GND相连，PMOS管M13的栅极分别与PMOS管M20的栅极以及信号输入端UPb相连，PMOS管M13的漏极分别与PMOS管M19的漏极、NMOS管M21的漏极、误差放大器op2的正向输入端、误差放大器op1的正向输入端以及NMOS管M15的漏极相连，NMOS管M15的栅极分别与NMOS管M22的栅极以及信号输入端DN相连，PMOS管M17的栅极分别与PMOS管M10的栅极以及误差放大器op2的输出端相连，PMOS管M17的漏极分别与PMOS管M18的漏极、PMOS管M19的源极以及PMOS管M20的源极相连，PMOS管M20的漏极分别与误差放大器op2的反向输入端、NMOS管M22的漏极、PMOS管M8的栅极以及电荷泵输出端Vctrl相连，PMOS管M19的栅极与信号输入端UP相连，PMOS管M21的栅极与信号输入端DNb相连，NMOS管M21的源极分别与NMOS管M22的源极以及NMOS管M23的漏极相连；

所述电荷泵偏置电路1中NMOS管M1、NMOS管M2以及NMOS管M4具有相同的沟道宽长比，PMOS管M5与PMOS管M3具有相同的沟道宽长比，NMOS管M2的漏极电流I₁、NMOS管M4的漏极电流I₄、PMOS管M5的漏极电流I₅以及PMOS管M7的漏极电流I₇有I₁＝I₄＝I₅＝I₇＝I_REF，其中I_REF是参考电流源IREF的电流，则NMOS管M6的漏极电流I₆为

式中，μ_p为空穴迁移率，C_ox为单位面积的栅氧化层电容，(W/L)₈为PMOS管M8的沟道宽长比，V_ctrl为电荷泵输出端Vctrl的电压，V_a为PMOS管M8的源极电压，V_THp为PMOS管的阈值电压。

所述电荷泵核心电路2中，误差放大器op1与误差放大器op2是现有技术。

所述电荷泵核心电路2中，信号输入端UP与信号输入端UPb为相反数字信号，信号输入端DN与信号输入端DNb为相反数字信号，误差放大器op2与误差放大器op1完全一样且其低频增益A_d>>1，误差放大器op1为单位增益连接使得误差放大器op1的输出电压V_c、误差放大器op1正向输入端电压V_b以及误差放大器op2同向输入端电压相等，使得电荷泵在充/放电转换瞬间能抑制电荷共享效应，PMOS管M17、PMOS管M18、PMOS管M19、PMOS管M20、NMOS管M21、NMOS管M22、NMOS管M23以及误差放大器op2构成主体电荷泵，PMOS管M10、PMOS管M11、PMOS管M12、PMOS管M13、NMOS管M14、NMOS管M15、NMOS管M16以及误差放大器op1构成主体电荷泵的充放电复制电路，PMOS管M11与PMOS管M18完全相同且其沟道宽长比均为PMOS管M7的N倍，PMOS管M17与PMOS管M10具有相同的沟道宽长比，则PMOS管M11的漏极电流I₁₁与PMOS管M18的漏极电流I₁₈有I₁₁＝I₁₈＝N×I_REF，PMOS管M17的漏极电流I₁₇与PMOS管M10的漏极电流I₁₀有

式中，(W/L)₁₇为PMOS管M17的沟道宽长比，V_out为PMOS管M10以及PMOS管M17的栅极电压(V_out也为误差放大器op2的输出电压)，V_DD为外部电源VDD的电压，则有I₁₈+I₁₇＝I₁₀+I₁₁；

当信号输入端UP为高电平以及信号输入端DN为低电平时，PMOS管M13、PMOS管M20、NMOS管M14以及NMOS管M21开启，PMOS管M12、NMOS管M15、PMOS管M19以及NMOS管M22关断，电流I₁₇与电流I₁₈经过PMOS管M20到电荷泵输出端Vctrl的充电电流I_up对后级电路的滤波电容进行充电，且充电电流I_up为

电流I₁₀与电流I₁₁经过PMOS管M13、NMOS管M21到NMOS管M23，使得充电电流I_up等于NMOS管M23的电流，进而减小电流失匹配性，同时误差放大器op2作为嵌位放大器，其比较电荷泵输出端电压V_ctrl和误差放大器op2同向输入端电压并动态调整PMOS管M17以及PMOS管M10的栅极电压V_out，电荷泵输出端电压V_ctrl伴随电荷泵对后级电路的滤波电容充电过程而上升，PMOS管M17以及PMOS管M10的栅极电压V_out降低，由式(3)可知V_out降低时PMOS管M17以及PMOS管M10的漏极电流增加，则电荷泵的充电电流I_up增加，进而在电荷泵充电状态下增大电荷泵输出端电压V_ctrl的动态范围；

当信号输入端UP为低电平，信号输入端DN为高电平，则PMOS管M13、NMOS管M14、PMOS管M20以及NMOS管M21关断，PMOS管M12、NMOS管M15、PMOS管M19以及NMOS管M22开启，后级电路的滤波电容通过电荷泵输出端Vctrl、NMOS管M22到NMOS管M23进行放电，同时NMOS管M₁₆与NMOS管M₂₃的沟道宽长比是NMOS管M6的N倍，则NMOS管M₁₆的饱和漏极电流I₁₆、NMOS管M₂₃的漏极电流I₂₃与放电电流I_dn有

PMOS管M17的漏极电流I₁₇与PMOS管M18的漏极电流I₁₈(即I_up＝I₁₇+I₁₈)经过PMOS管M19、NMOS管M15到NMOS管M16，使得充电电流I_up与放电电流I_dn相等，进而减小电流失匹配性；同时在所述电荷泵偏置电路1中PMOS管M9采用二极管连接，PMOS管M8的栅极接电荷泵输出端Vctrl，电荷泵放电时电荷泵输出端电压V_ctrl逐渐降低，所述电荷泵偏置电路1中PMOS管M8的漏极电流增加，弥补电荷泵输出端电压V_ctrl较低时放电电流较小的问题，从而在放电状态情况下增加电荷泵输出端电压V_ctrl的动态范围。

图3为本发明的宽锁定范围低电流失配的电荷泵的电流匹配特性仿真曲线，其中横坐标为电荷泵输出端电压Vctrl，纵坐标为电荷泵充/放电电流。仿真结果显示，在1.2V外部电源电压以及充/放电流为42μA的条件下，电荷泵输出电压V_ctrl在0.25V-1.05V范围变化内，充放电电流误差小于1％。

本申请的上述实施例中，一种宽锁定范围低电流失配的电荷泵，包括电荷泵偏置电路以及电荷泵核心电路。本申请实施例电荷泵偏置电路采用PMOS管M9二极管连接以及PMOS管M8的栅极与电荷泵输出端Vctrl相连接的技术使得电荷泵在放电过程中逐渐增加PMOS管M8的漏极电流，弥补电荷泵输出端电压V_ctrl较低时放电电流较小的问题，从而在放电状态情况下增加电荷泵输出端电压V_ctrl的动态范围；电荷泵核心电路的误差放大器op1采用单位增益连接使得误差放大器op1的输出电压V_c、误差放大器op1正向输入端电压V_b以及误差放大器op2同向输入端电压相等，使得电荷泵在充/放电转换瞬间能抑制电荷共享效应，PMOS管M17、PMOS管M10分别与误差放大器op2构成充电反馈补偿电路，电荷泵输出端电压V_ctrl伴随电荷泵对后级电路的滤波电容充电过程而上升，PMOS管M17以及PMOS管M10的栅极电压V_out降低，PMOS管M17以及PMOS管M10的漏极电流增加，电荷泵的充电电流I_up增加，进而在电荷泵充电状态下增大电荷泵输出端电压V_ctrl的动态范围，从而实现宽锁定范围低电流失配的电荷泵。

还需要说明的是，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、商品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、商品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、商品或者设备中还存在另外的相同要素。

以上这些实施例应理解为仅用于说明本发明而不用于限制本发明的保护范围。在阅读了本发明的记载的内容之后，技术人员可以对本发明作各种改动或修改，这些等效变化和修饰同样落入本发明权利要求所限定的范围。

Claims (5)

1.一种宽锁定范围低电流失配的电荷泵，其特征在于，包括：电荷泵偏置电路(1)及电荷泵核心电路(2)，其中所述电荷泵偏置电路(1)主要通过NMOS管M6的栅极与PMOS管M7的栅极为所述电荷泵核心电路(2)提供偏置信号，所述电荷泵核心电路(2)主要通过输出端Vctrl为后级电路的滤波电容提供充/放电电流；

所述电荷泵偏置电路(1)包括：参考电流源IREF、NMOS管M1、NMOS管M2、PMOS管M3、NMOS管M4、PMOS管M5、NMOS管M6、PMOS管M7、PMOS管M8以及PMOS管M9，其中参考电流源IREF的一端分别与PMOS管M3的源极、PMOS管M5的源极、PMOS管M9的源极、PMOS管M7的源极以及外部电源VDD相连，参考电流源IREF的另一端分别与NMOS管M1的漏极、NMOS管M1的栅极、NMOS管M2的栅极以及NMOS管M4的栅极相连，NMOS管M1的源极分别与NMOS管M2的源极、NMOS管M4的源极、NMOS管M6的源极以及外部地GND相连，PMOS管M3的栅极分别与PMOS管M5的栅极、PMOS管M3的漏极以及NMOS管M2的漏极相连，PMOS管M9的栅极分别与PMOS管M9的漏极以及PMOS管M8的源极相连，PMOS管M8的漏极分别与PMOS管M5的漏极、NMOS管M6的漏极、NMOS管M6的栅极、NMOS管M16的栅极以及NMOS管M23的栅极相连，PMOS管M7的栅极分别与PMOS管M11的栅极、PMOS管M18的栅极、PMOS管M7的漏极以及NMOS管M4的漏极相连；

所述电荷泵核心电路(2)包括：PMOS管M10、PMOS管M11、PMOS管M12、PMOS管M13、NMOS管M14、NMOS管M15、NMOS管M16、PMOS管M17、PMOS管M18、PMOS管M19、PMOS管M20、NMOS管M21、NMOS管M22、NMOS管M23、误差放大器op1以及误差放大器op2，其中PMOS管M11的源极分别与PMOS管M10的源极、PMOS管M17的源极、PMOS管M18的源极以及外部电源VDD相连，PMOS管M11的漏极分别与PMOS管M10的漏极、PMOS管M13的源极以及PMOS管M12的源极相连，PMOS管M12的栅极与信号输入端UP相连，PMOS管M12的漏极分别与误差放大器op1的反向输入端、误差放大器op1的输出端以及NMOS管M14的漏极相连，NMOS管M14的栅极与信号输入端DNb相连，NMOS管M14的源极分别与NMOS管M15的源极以及NMOS管M16的漏极相连，NMOS管M16的源极分别与NMOS管M23的源极以及外部地GND相连，PMOS管M13的栅极分别与PMOS管M20的栅极以及信号输入端UPb相连，PMOS管M13的漏极分别与PMOS管M19的漏极、NMOS管M21的漏极、误差放大器op2的正向输入端、误差放大器op1的正向输入端以及NMOS管M15的漏极相连，NMOS管M15的栅极分别与NMOS管M22的栅极以及信号输入端DN相连，PMOS管M17的栅极分别与PMOS管M10的栅极以及误差放大器op2的输出端相连，PMOS管M17的漏极分别与PMOS管M18的漏极、PMOS管M19的源极以及PMOS管M20的源极相连，PMOS管M20的漏极分别与误差放大器op2的反向输入端、NMOS管M22的漏极、PMOS管M8的栅极以及电荷泵输出端Vctrl相连，PMOS管M19的栅极与信号输入端UP相连，PMOS管M21的栅极与信号输入端DNb相连，NMOS管M21的源极分别与NMOS管M22的源极以及NMOS管M23的漏极相连。

2.根据权利要求1所述的一种宽锁定范围低电流失配的电荷泵，其特征在于，所述电荷泵偏置电路(1)中NMOS管M1、NMOS管M2以及NMOS管M4具有相同的沟道宽长比，PMOS管M5与PMOS管M3具有相同的沟道宽长比，PMOS管M5的漏极电流I₅以及PMOS管M7的漏极电流I₇有I₅＝I₇＝I_REF，其中I_REF是参考电流源IREF的电流，NMOS管M6的漏极电流I₆为

其中，μ_p为空穴迁移率，C_ox为单位面积的栅氧化层电容，(W/L)₈为PMOS管M8的沟道宽长比，V_ctrl为电荷泵输出端Vctrl的电压，V_a为PMOS管M8的源极电压，V_THp为PMOS管的阈值电压。

3.根据权利要求2所述的一种宽锁定范围低电流失配的电荷泵，其特征在于，所述电荷泵核心电路(2)中，信号输入端UP与信号输入端UPb为相反数字信号，信号输入端DN与信号输入端DNb为相反数字信号，误差放大器op2与误差放大器op1完全一样且其低频增益A_d>>1，误差放大器op1采用单位增益连接，使得电荷泵在充/放电转换瞬间能抑制电荷共享效应，采用由PMOS管M17、PMOS管M18、PMOS管M19、PMOS管M20、NMOS管M21、NMOS管M22、NMOS管M23、误差放大器op2构成主体电荷泵以及由PMOS管M10、PMOS管M11、PMOS管M12、PMOS管M13、NMOS管M14、NMOS管M15、NMOS管M16、误差放大器op1构成主体电荷泵的充放电复制电路的结构以减小电荷泵电流失匹配性；PMOS管M11与PMOS管M18完全相同且其沟道宽长比均为PMOS管M7的N倍，PMOS管M11的漏极电流I₁₁与PMOS管M18的漏极电流I₁₈有I₁₁＝I₁₈＝N×I_REF，其中，I_REF为参考电流源IREF的电流，PMOS管M17与PMOS管M10具有相同的沟道宽长比，PMOS管M17的漏极电流I₁₇与PMOS管M10的漏极电流I₁₀有I₁₇＝I₁₀。

4.根据权利要求3所述的一种宽锁定范围低电流失配的电荷泵，其特征在于，所述电荷泵核心电路(2)中，当信号输入端UP为高电平以及信号输入端DN为低电平时，PMOS管M13、PMOS管M20、NMOS管M14以及NMOS管M21开启，PMOS管M12、NMOS管M15、PMOS管M19以及NMOS管M22关断，PMOS管M17的漏极电流I₁₇与PMOS管M18的漏极电流I₁₈经过PMOS管M20到电荷泵输出端Vctrl的充电电流I_up对后级电路的滤波电容进行充电，且充电电流I_up为

其中，N为PMOS管M18与PMOS管M7的沟道宽长比之比值，I_REF为参考电流源IREF的电流，μ_p为空穴迁移率，C_ox为单位面积的栅氧化层电容，(W/L)₁₇为PMOS管M17的沟道宽长比，V_out为PMOS管M17及PMOS管M10的栅极电压，V_DD为外部电源VDD的电压，V_THp为PMOS管的阈值电压，PMOS管M10的漏极电流I₁₀与PMOS管M11的漏极电流I₁₁经过PMOS管M13、NMOS管M21到NMOS管M23，使得充电电流I_up等于NMOS管M23的电流，进而减小电流失匹配性，同时误差放大器op2作为嵌位放大器，动态调整PMOS管M17以及PMOS管M10的栅极电压V_out，电荷泵输出端电压V_ctrl伴随电荷泵对后级电路的滤波电容充电过程而上升，PMOS管M17以及PMOS管M10的栅极电压V_out降低，充电电流I_up增加，从而在充电状态下增大电荷泵输出端电压的动态范围。

5.根据权利要求4所述的一种宽锁定范围低电流失配的电荷泵，其特征在于，所述电荷泵核心电路(2)中，当信号输入端UP为低电平，信号输入端DN为高电平，则PMOS管M13、NMOS管M14、PMOS管M20以及NMOS管M21关断，PMOS管M12、NMOS管M15、PMOS管M19以及NMOS管M22开启，后级电路的滤波电容通过电荷泵输出端Vctrl、NMOS管M22到NMOS管M23进行放电，同时NMOS管M₁₆与NMOS管M₂₃完全相同且其沟道宽长比是NMOS管M6的N倍，则NMOS管M₁₆的饱和漏极电流I₁₆、NMOS管M₂₃的漏极电流I₂₃与放电电流I_dn有

其中，I_REF为参考电流源IREF的电流，μ_p为空穴迁移率，C_ox为单位面积的栅氧化层电容，(W/L)₈为PMOS管M8的沟道宽长比，V_a为PMOS管M8的源极电压，V_ctrl为电荷泵输出端Vctrl的电压，V_THp为PMOS管的阈值电压，电荷泵充电电流I_up为PMOS管M17的漏极电流I₁₇与PMOS管M18的漏极电流I₁₈之和，且电流I₁₇与电流I₁₈经过PMOS管M19、NMOS管M15到NMOS管M16，使得充电电流I_up与放电电流I_dn相等，从而减少电荷泵电流失配性；同时在所述电荷泵偏置电路(1)中PMOS管M9采用二极管连接，PMOS管M8的栅极接电荷泵输出端Vctrl，电荷泵放电时电荷泵输出端电压V_ctrl逐渐降低，PMOS管M8的漏极电流增加，从而在放电状态情况下增加电荷泵输出端电压V_ctrl的动态范围。

Images