CN111030680B - 一种用于延迟锁相环的电荷泵电路 - Google Patents
一种用于延迟锁相环的电荷泵电路 Download PDFInfo
- Publication number
- CN111030680B CN111030680B CN201911355896.4A CN201911355896A CN111030680B CN 111030680 B CN111030680 B CN 111030680B CN 201911355896 A CN201911355896 A CN 201911355896A CN 111030680 B CN111030680 B CN 111030680B
- Authority
- CN
- China
- Prior art keywords
- tube
- pmos
- nmos
- nmos tube
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000000694 effects Effects 0.000 claims abstract description 17
- 239000003990 capacitor Substances 0.000 claims abstract description 16
- 238000007599 discharging Methods 0.000 claims description 12
- 230000003071 parasitic effect Effects 0.000 claims description 12
- 238000000034 method Methods 0.000 claims description 6
- 230000002401 inhibitory effect Effects 0.000 claims description 3
- 239000000284 extract Substances 0.000 claims description 2
- 238000005516 engineering process Methods 0.000 abstract description 10
- 208000028659 discharge Diseases 0.000 description 39
- 238000010586 diagram Methods 0.000 description 3
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000004088 simulation Methods 0.000 description 2
- NAWXUBYGYWOOIX-SFHVURJKSA-N (2s)-2-[[4-[2-(2,4-diaminoquinazolin-6-yl)ethyl]benzoyl]amino]-4-methylidenepentanedioic acid Chemical compound C1=CC2=NC(N)=NC(N)=C2C=C1CCC1=CC=C(C(=O)N[C@@H](CC(=C)C(O)=O)C(O)=O)C=C1 NAWXUBYGYWOOIX-SFHVURJKSA-N 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 239000013256 coordination polymer Substances 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
- H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
本发明请求保护一种用于延迟锁相环的电荷泵电路，包括充放电流偏置电路及电荷泵核心电路。充放电流偏置电路采用工作在线性区MOS管作源极负反馈阻抗结构来提高电流精度；电荷泵核心电路采用NMOS管M20栅极与PMOS管M19栅极相连且NMOS管M20源极接外部地线GND结构、PMOS管M21栅极与NMOS管M22栅极相连且PMOS管M21源极接外部电源VDD结构等技术抑制电路电荷共享效应，采用放电反馈电路及充电反馈电路来提高电荷泵充/放电电流匹配性能，采用PMOS管M17及NMOS管M18分别构成MOS电容抑制电荷泵开关阶段由于馈通引起输出端抖动问题，从而实现一种用于延迟锁相环的电荷泵电路。
Description
技术领域
本发明属于微电子技术领域，具体涉及一种用于延迟锁相环的电荷泵电路。
背景技术
随着通信和计算机技术发展，对信号传输及处理速度要求越来越高，因而其系统所需的时钟信号提出了更高的要求。延迟锁相环因其具有稳定性高、无抖动累积和相位噪声低等特点，广泛用于系统时钟信号产生电路，而电荷泵作为延迟锁相环的重要模块，其性能直接影响延迟锁相环的性能，进而影响系统的性能特性。
图1为一种传统的电荷泵电路，PMOS管M1构成充电电流源，NMOS管M4构成放电电流源，PMOS管M2为充电开关，NMOS管M3为放电开关，CL为滤波电容；开关管M2开启、开关管M3断开，充电电流源向滤波电容充电；开关管M2断开、开关管M3开启，滤波电容通过放电电流源放电；开关M2与M3均关断，滤波电容上的电压保持不变。无论怎样，传统的电荷泵电路存在电荷共享、电流失配、馈通等问题，其直接影响延迟锁相环的性能特性。
发明内容
本发明旨在解决以上现有技术的问题。提出了一种用于延迟锁相环的电荷泵电路。本发明的技术方案如下：
一种用于延迟锁相环的电荷泵电路，其包括：充放电流偏置电路及电荷泵核心电路，其中所述充放电流偏置电路的信号输出端接所述电荷泵核心电路的信号输入端；所述充放电流偏置电路为所述电荷泵核心电路提供偏置信号，电荷泵核心电路用于产生电荷泵输出信号；所述充放电流偏置电路采用工作在线性区MOS管作源极负反馈阻抗的电流镜结构；所述电荷泵核心电路采用NMOS管M20栅极与PMOS管M19栅极相连且NMOS管M20源极接外部地线GND结构、PMOS管M21栅极与NMOS管M22栅极相连且PMOS管M21源极接外部电源VDD结构来抑制电荷泵的电荷共享效应，采用NMOS管M16、NMOS管M14、NMOS管M24构成放电反馈，采用PMOS管M15、PMOS管M13、PMOS管M23构成充电反馈，用于提高电荷泵充/放电电流匹配性能，采用PMOS管M17以及NMOS管M18分别构成MOS电容来抑制电荷泵开关阶段馈通引起的输出端Vctrl抖动。
进一步的，所述充放电流偏置电路包括：电流源Ib、NMOS管M1、NMOS管M2、PMOS管M3、PMOS管M4、NMOS管M5、NMOS管M6、PMOS管M7、PMOS管M8、NMOS管M9及NMOS管M10，其中电流源Ib的一端分别与PMOS管M3的源极、PMOS管M7的源极以及外部电源VDD相连，电流源Ib的另一端分别与NMOS管M1的漏极、NMOS管M1的栅极、NMOS管M5的栅极以及NMOS管M9的栅极相连，NMOS管M1的源极与NMOS管M2的漏极相连，NMOS管M2的栅极分别与NMOS管M6的栅极、NMOS管M10的栅极以及外部电源VDD相连，NMOS管M2的源极分别与NMOS管M6的源极、NMOS管M10的源极以及外部地GND相连，PMOS管M3的栅极分别与PMOS管M7的栅极以及外部地GND相连，PMOS管M3的漏极与PMOS管M4的源极相连，PMOS管M4的栅极分别与PMOS管M8的栅极、PMOS管M4的漏极以及NMOS管M5的漏极相连，NMOS管M5的源极与NMOS管M6的漏极相连，PMOS管M7的漏极与PMOS管M8的源极相连，NMOS管M9的源极与NMOS管M10的漏极相连。
进一步的，所述充放电流偏置电路中，NMOS管M2、NMOS管M6及NMOS管M10具有相同的沟道宽长比，NMOS管M1分别与NMOS管M5、NMOS管M9构成电流镜且具有相同的沟道宽长比，因而NMOS管M5的漏极电流I5与NMOS管M9的漏极电流I9有I5＝I9＝Ib，其中Ib为电流源Ib的电流；PMOS管M3与PMOS管M7具有相同的沟道宽长比，PMOS管M4与PMOS管M8构成电流镜且具有相同的沟道宽长比，因而PMOS管M8的漏极电流I8有I8＝Ib；NMOS管M9支路以及PMOS管M8支路为所述电荷泵核心电路提供充/放电偏置信号；NMOS管M2、NMOS管M6及NMOS管M12的栅极均接外部电源VDD，PMOS管M3及PMOS管M7的栅极均接外部地GND，目的使得所述充放电流偏置电路与所述电荷泵核心电路匹配，从而抑制电路中电流镜匹配误差。
进一步的，所述电荷泵核心电路包括：PMOS管M11、NMOS管M12、PMOS管M13、NMOS管M14、PMOS管M15、NMOS管M16、PMOS管M17、NMOS管M18、PMOS管M19、NMOS管M20、PMOS管M21、NMOS管M22、PMOS管M23、NMOS管M24、与门nand1、缓冲器buff1、与门nand2以及缓冲器buff2，其中PMOS管M11的源极分别与PMOS管M15的源极、PMOS管M17的漏极、PMOS管M17的源极、PMOS管M19的源极、PMOS管M21的源极、NMOS管M12的栅极以及外部电源VDD相连，PMOS管M11的栅极分别与NMOS管M12的源极、NMOS管M16的源极、NMOS管M18的源极、NMOS管M18的漏极、NMOS管M22的源极、NMOS管M20的源极以及外部地GND相连，PMOS管M11的漏极分别与PMOS管M15的漏极以及PMOS管M13的源极相连，PMOS管M13的栅极分别与PMOS管M17的栅极、PMOS管M23的栅极、PMOS管M13的漏极以及NMOS管M9的漏极相连，NMOS管M14的漏极分别与NMOS管M14的栅极、NMOS管M24的栅极、NMOS管M18的栅极以及PMOS管M8的漏极相连，NMOS管M14的源极分别与NMOS管M12的漏极以及NMOS管M16的漏极相连，PMOS管M15的栅极分别与NMOS管M16的栅极、PMOS管M23的漏极、NMOS管M24的漏极以及信号输出端Vctrl相连，与门nand1的一输入端与信号Vd相连，与门nand1的另一输入端与信号UP相连，与门nand1的输出端与缓冲器buff1的输入端相连，缓冲器buff1的输出端分别与PMOS管M19的栅极以及NMOS管M20的栅极相连，PMOS管M19的漏极分别与NMOS管M20的漏极以及PMOS管M23的源极相连，NMOS管M24的源极分别与PMOS管M21的漏极以及NMOS管M22的漏极相连，与门nand2的一输入端与信号DN相连，与门nand2的另一输入端与信号Vd相连，与门nand2的输出端与缓冲器buff2的输入端相连，缓冲器buff2的输出端分别与PMOS管M21的漏极以及NMOS管M22的漏极相连。
进一步的，所述电荷泵核心电路中，PMOS管M17的源极及漏极均接外部电源VDD从而构成PMOS管电容，抑制PMOS管M23栅极信号波动，进而抑制PMOS管M23栅极波动信号馈通至漏极引起电荷泵输出端Vctrl抖动问题；NMOS管M18的源极及漏极均接外部地GND从而构成NMOS管电容，抑制NMOS管M24栅极信号波动，进而抑制NMOS管M24栅极波动信号馈通至漏极引起电荷泵输出端Vctrl抖动问题。
进一步的，所述电荷泵核心电路中，PMOS管M23与PMOS管M13构成电流镜并提供充电电流Icp，NMOS管M24与NMOS管M14构成电流镜并提供放电电流Icn；放电阶段，PMOS管M21关断，NMOS管M22开启，同时PMOS管M19关断以及NMOS管M20开启并抽取节点A的寄生电容的电荷，从而抑制当电荷泵从放电阶段转向充电阶段时电路输出端Vctrl与PMOS管M23源极端的电荷共享效应；充电阶段，NMOS管M20关断，PMOS管M19开启，同时NMOS管M22关断以及PMOS管M21开启并对节点B寄生电容充电，从而抑制当电荷泵从充电阶段转向放电阶段时电路输出端Vctrl与NMOS管M24源极端的电荷共享效应。
进一步的，所述电荷泵核心电路中，NMOS管M16、NMOS管M14以及NMOS管M24构成放电反馈，在放电阶段，NMOS管M22工作在线性区，NMOS管M24工作在饱和区电流I24有I24＝Icn，其中Icn为电荷泵放电电流，则有其中，Vbn为NMOS管M24栅极电压，Vc为电荷泵输出端Vctrl电压，λn为NMOS管沟道调制效应系数，Ron22为工作在线性区NMOS管M22的沟道电阻，VTHn为NMOS管的阈值电压；NMOS管M24与NMOS管M14完全相同，NMOS管M12以及NMOS管M16工作在线性区，则有/>其中，Ron12为工作在线性区NMOS管M12的沟道电阻，μn为电子迁移率，(W/L)16为NMOS管M16的沟道宽长比，Cox为单位面积栅氧化层电容，Vgs14为NMOS管M14的栅源电压；在满足Ron12μnCox(W/L)16＝λn/2以及Vgs14＝IcnRon22+VTHn条件下，NMOS管M16、NMOS管M14以及NMOS管M24构成放电反馈电路。
进一步的，所述电荷泵核心电路中，PMOS管M15、PMOS管M13以及PMOS管M23构成充电反馈，充电阶段PMOS管M19工作在线性区，PMOS管M23工作在饱和区，PMOS管M23漏极电流I23有I23＝Icp，其中Icp为电荷泵充电电流，则PMOS管M23的栅极电压Vbp与电荷泵输出端Vctrl的电压Vc的关系式为其中，λp为PMOS管沟道调制效应，VDD为外部电源VDD电压，Ron19为工作在线性区PMOS管M19的沟道电阻，VTHp为PMOS管的阈值电压；PMOS管M13与PMOS管M23完全一样，PMOS管M13工作在饱和区，PMOS管M11与PMOS管M15均工作在线性区，则有/>其中，Ro11为工作在线性区PMOS管M11的沟道电阻，μp为空穴迁移率，Cox为单位面积栅氧化层电容，(W/L)15为PMOS管M15的沟道宽长比，Vgs13为PMOS管M13的栅源电压；在满足Ron12μpCox(W/L)15＝λp/2以及Vgs13＝-IcpRon19-|VTHp|条件下，PMOS管M15、PMOS管M13以及PMOS管M23构成的充电反馈电路。
本发明的优点及有益效果如下：
本发明通过提供一种用于延迟锁相环的电荷泵电路，其包括：包括充放电流偏置电路及电荷泵核心电路，其中所述充放电流偏置电路的电流镜均采用工作在线性区MOS管作源极负反馈阻抗的电流镜结构提高电流精度；所述电荷泵核心电路采用NMOS管M20栅极与PMOS管M19栅极相连且NMOS管M20源极接外部地线GND结构抑制节点A寄生电容与电荷泵输出端Vctrl所接后级滤波器电容之间的电荷共享效应，采用PMOS管M21的栅极与NMOS管M22栅极相连且PMOS管M21源极接外部电源VDD结构抑制节点B寄生电容与电荷泵输出端Vctrl所接后级滤波器电容之间的电荷共享效应，采用NMOS管M16、NMOS管M14、NMOS管M24构成放电反馈以及PMOS管M15、PMOS管M13、PMOS管M23构成充电反馈等技术提高电荷泵充/放电电流匹配性能，采用PMOS管M17以及NMOS管M18分别构成MOS电容抑制电荷泵开关阶段馈通引起输出端Vctrl抖动问题，从而实现一种用于延迟锁相环的电荷泵电路。
附图说明
图1是本发明提供优选实施例提供优选实施例的传统电荷泵电路原理图；
图2为本发明提供优选实施例的一种用于延迟锁相环的电荷泵电路原理图；
图3为本发明提供优选实施例的一种用于延迟锁相环的电荷泵的电流失配
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、详细地描述。所描述的实施例仅仅是本发明的一部分实施例。
本发明解决上述技术问题的技术方案是：
本申请实施例中所述充放电流偏置电路的电流镜均采用工作在线性区MOS管作源极负反馈阻抗的电流镜结构提高电流镜的精度；所述电荷泵核心电路采用NMOS管M20的栅极与PMOS管M19的栅极相连且NMOS管M20的源极接外部地线GND结构抑制节点A寄生电容与电荷泵输出端Vctrl所接后级滤波器电容之间的电荷共享效应，采用PMOS管M21的栅极与NMOS管M22栅极相连且PMOS管M21源极接外部电源VDD结构抑制节点B寄生电容与电荷泵输出端Vctrl所接后级滤波器电容之间的电荷共享效应，采用NMOS管M16、NMOS管M14、NMOS管M24构成放电反馈以及PMOS管M15、PMOS管M13、PMOS管M23构成充电反馈等技术提高电荷泵充/放电电流匹配性能，采用PMOS管M17以及NMOS管M18分别构成MOS电容技术抑制电荷泵开关阶段时馈通引起输出端Vctrl抖动问题，从而实现一种用于延迟锁相环的电荷泵电路。
为了更好的理解上述技术方案，下面将结合说明书附图以及具体的实施方式，对上述技术方案进行详细说明。
实施例
一种用于延迟锁相环的电荷泵电路，如图2所示，包括充放电流偏置电路1、电荷泵核心电路2；其中，所述充放电流偏置电路1的信号输出与所述电荷泵核心电路2的信号输入端相连；所述充放电流偏置电路1为所述电荷泵核心电路2提供偏置信号。
所述充放电流偏置电路1的电流镜均采用工作在线性区MOS管作源极负反馈阻抗的电流镜结构提高电流精度；所述电荷泵核心电路2采用NMOS管M20的栅极与PMOS管M19的栅极相连且NMOS管M20的源极接外部地线GND结构抑制节点A寄生电容与电荷泵输出端Vctrl所接后级滤波器电容之间的电荷共享效应，采用PMOS管M21的栅极与NMOS管M22栅极相连且PMOS管M21源极接外部电源VDD结构抑制节点B寄生电容与电荷泵输出端Vctrl所接后级滤波器电容之间的电荷共享效应，采用NMOS管M16、NMOS管M14、NMOS管M24构成放电反馈以及PMOS管M15、PMOS管M13、PMOS管M23构成充电反馈等技术提高电荷泵充/放电电流匹配性能，采用PMOS管M17及NMOS管M18分别构成MOS电容抑制在电荷泵开关阶段馈通引起输出端Vctrl抖动的问题。
作为一种优选的技术方案，如图2所示，所述充放电流偏置电路1包括：电流源Ib、NMOS管M1、NMOS管M2、PMOS管M3、PMOS管M4、NMOS管M5、NMOS管M6、PMOS管M7、PMOS管M8、NMOS管M9及NMOS管M10，其中电流源Ib的一端分别与PMOS管M3的源极、PMOS管M7的源极以及外部电源VDD相连，电流源Ib的另一端分别与NMOS管M1的漏极、NMOS管M1的栅极、NMOS管M5的栅极以及NMOS管M9的栅极相连，NMOS管M1的源极与NMOS管M2的漏极相连，NMOS管M2的栅极分别与NMOS管M6的栅极、NMOS管M10的栅极以及外部电源VDD相连，NMOS管M2的源极分别与NMOS管M6的源极、NMOS管M10的源极以及外部地GND相连，PMOS管M3的栅极分别与PMOS管M7的栅极以及外部地GND相连，PMOS管M3的漏极与PMOS管M4的源极相连，PMOS管M4的栅极分别与PMOS管M8的栅极、PMOS管M4的漏极以及NMOS管M5的漏极相连，NMOS管M5的源极与NMOS管M6的漏极相连，PMOS管M7的漏极与PMOS管M8的源极相连，NMOS管M9的源极与NMOS管M10的漏极相连。
所述电荷泵核心电路2包括：PMOS管M11、NMOS管M12、PMOS管M13、NMOS管M14、PMOS管M15、NMOS管M16、PMOS管M17、NMOS管M18、PMOS管M19、NMOS管M20、PMOS管M21、NMOS管M22、PMOS管M23、NMOS管M24、与门nand1、缓冲器buff1、与门nand2以及缓冲器buff2，其中PMOS管M11的源极分别与PMOS管M15的源极、PMOS管M17的漏极、PMOS管M17的源极、PMOS管M19的源极、PMOS管M21的源极、NMOS管M12的栅极以及外部电源VDD相连，PMOS管M11的栅极分别与NMOS管M12的源极、NMOS管M16的源极、NMOS管M18的源极、NMOS管M18的漏极、NMOS管M22的源极、NMOS管M20的源极以及外部地GND相连，PMOS管M11的漏极分别与PMOS管M15的漏极以及PMOS管M13的源极相连，PMOS管M13的栅极分别与PMOS管M17的栅极、PMOS管M23的栅极、PMOS管M13的漏极以及NMOS管M9的漏极相连，NMOS管M14的漏极分别与NMOS管M14的栅极、NMOS管M24的栅极、NMOS管M18的栅极以及PMOS管M8的漏极相连，NMOS管M14的源极分别与NMOS管M12的漏极以及NMOS管M16的漏极相连，PMOS管M15的栅极分别与NMOS管M16的栅极、PMOS管M23的漏极、NMOS管M24的漏极以及信号输出端Vctrl相连，与门nand1的一输入端与信号Vd相连，与门nand1的另一输入端与信号UP相连，与门nand1的输出端与缓冲器buff1的输入端相连，缓冲器buff1的输出端分别与PMOS管M19的栅极以及NMOS管M20的栅极相连，PMOS管M19的漏极分别与NMOS管M20的漏极以及PMOS管M23的源极相连，NMOS管M24的源极分别与PMOS管M21的漏极以及NMOS管M22的漏极相连，与门nand2的一输入端与信号DN相连，与门nand2的另一输入端与信号Vd相连，与门nand2的输出端与缓冲器buff2的输入端相连，缓冲器buff2的输出端分别与PMOS管M21的漏极以及NMOS管M22的漏极相连。
所述充放电流偏置电路1中，NMOS管M2、NMOS管M6及NMOS管M10具有相同的沟道宽长比，NMOS管M1分别与NMOS管M5、NMOS管M9构成电流镜且相同的沟道宽长比，因而NMOS管M5的漏极电流I5与NMOS管M9的漏极电流I9有I5＝I9＝Ib，其中Ib为电流源Ib的电流；PMOS管M3与PMOS管M7具有相同的沟道宽长比，PMOS管M4与PMOS管M8构成电流镜且具有相同的沟道宽长比，因而PMOS管M8的漏极电流I8有I8＝Ib；NMOS管M9支路以及PMOS管M8支路为所述电荷泵核心电路2提供充/放电偏置信号；NMOS管M2、NMOS管M6以及NMOS管M12的栅极均接外部电源VDD，PMOS管M3及PMOS管M7的栅极均接外部地GND，目的使得所述充放电流偏置电路1与所述电荷泵核心电路2匹配，从而抑制电路中电流镜匹配误差。
所述电荷泵核心电路2中，PMOS管M23与PMOS管M13构成电流镜并提供充电电流Icp，NMOS管M24与NMOS管M14构成电流镜并提供放电电流Icn；放电阶段，PMOS管M21关断，NMOS管M22开启，同时PMOS管M19关断以及NMOS管M20开启并抽取节点A的寄生电容的电荷，从而抑制当电荷泵从放电阶段转向充电阶段时电路输出端Vctrl与PMOS管M23源极端的电荷共享效应；充电阶段，NMOS管M20关断，PMOS管M19开启，同时NMOS管M22关断以及PMOS管M21开启并对节点B寄生电容充电，从而抑制当电荷泵从充电阶段转向放电阶段时电路输出端Vctrl与NMOS管M24源极端的电荷共享效应。
NMOS管M16、NMOS管M14以及NMOS管M24构成放电反馈，在放电阶段，NMOS管M22工作在线性区，PMOS管M21截止，NMOS管M24工作在饱和区电流I24有I24＝Icn，其中Icn为电荷泵放电电流，则
其中，Vbn为NMOS管M24栅极电压，Vc为电荷泵输出端Vctrl电压，λn为NMOS管沟道调制效应系数，Ron22为工作在线性区NMOS管M22的沟道电阻，VTHn为NMOS管的阈值电压；由于λn(Vc-IcnRon22)＜1，式(1)可近式为
NMOS管M16工作在线性区有Vc＞Vbn-Vgs14+VTHn，其中Vgs14为NMOS管M14的栅源电压。NMOS管M24与NMOS管M14完全相同，NMOS管M14的漏极电流I14有I14＝Icn，因而有
I12+I16＝Icn (3)
其中，I12为NMOS管M12的漏极电流，I16为NMOS管M16的漏极电流，gm14为NMOS管M14的跨导，Ron12为工作在线性区NMOS管M12的沟道电阻，μn为电子迁移率，(W/L)16为NMOS管M16的沟道宽长比，COX为单位面积栅氧化层电容；由式(3)、式(4)以及式(5)，有
对比式(2)与式(6)，NMOS管M16、NMOS管M14以及NMOS管M24构成放电反馈电路，要求满足以下式(7)与式(8)条件：
Vgs14＝IcnRon22+VTHn (8)
在满足式(7)及式(8)条件下，NMOS管M16、NMOS管M14以及NMOS管M24构成放电反馈电路能有效的提高放电电流匹配性；
PMOS管M15、PMOS管M13以及PMOS管M23构成充电反馈，充电阶段PMOS管M19工作在线性区，NMOS管M20截止，PMOS管M23工作在饱和区，PMOS管M23与PMOS管M13完全相同，PMOS管M23漏极电流I23与PMOS管M14漏极电流I14有I23＝I14＝Icp，其中Icp为电荷泵充电电流，则PMOS管M23的栅极电压Vbp与电荷泵输出端Vctrl的电压Vc有
其中，λp为PMOS管沟道调制效应，VDD为电源电压，Ron19为工作在线性区PMOS管M19的沟道电阻，VTHp为PMOS管的阈值电压；工作在线性区PMOS管M15有Vc＜Vbp-Vgs13+VTHp，其中Vgs13为PMOS管M13的栅源电压，则
Icp＝I11+I15 (10)
其中，I15为PMOS管M15的沟道电流，I11为PMOS管M11的沟道电流，gm13为PMOS管M13的跨导，Ro11为工作在线性区PMOS管M11的沟道电阻，(W/L)15为PMOS管M15的沟道宽长比；由式(10)、式(11)以及式(12)有
对比式(9)与式(13)，PMOS管M15、PMOS管M13以及PMOS管M23构成的充电反馈电路要求满足以下式(14)与式(15)条件：
Vgs13＝-ICPRon19-|VTHP| (15)
在满足式(14)及式(15)条件下，PMOS管M15、PMOS管M13以及PMOS管M23构成的充电反馈电路能有效的提高充电电流匹配性；
所述电荷泵核心电路2中，PMOS管M17的源极及漏极均接外部电源VDD从而构成PMOS管电容，抑制PMOS管M23栅极信号波动，进而抑制PMOS管M23栅极波动信号馈通至漏极引起电荷泵输出端Vctrl抖动问题；NMOS管M18的源极及漏极均接外部地GND从而构成NMOS管电容，抑制NMOS管M24栅极信号波动，进而抑制NMOS管M24栅极波动信号馈通至漏极引起电荷泵输出端Vctrl抖动问题。
图3为本发明的用于延迟锁相环的电荷泵电路的电流失配仿真图。仿真结果表明，本发明的用于延迟锁相环的电荷泵电路提高了电流匹配等特性。
本申请的上述实施例中，一种用于延迟锁相环的电荷泵电路，包括充放电流偏置电路及电荷泵核心电路。本申请实施例采用工作在线性区MOS管作源极负反馈阻抗的电流镜结构来提高电流精度，采用NMOS管M20栅极与PMOS管M19栅极相连且NMOS管M20源极接外部地线GND结构、PMOS管M21栅极与NMOS管M22栅极相连且PMOS管M21源极接外部电源VDD结构等技术提高电路抑制电荷共享的性能，采用MOS电容技术抑制电荷泵开关阶段馈通引起输出端Vctrl抖动问题，从而实现一种用于延迟锁相环的电荷泵电路。
以上这些实施例应理解为仅用于说明本发明而不用于限制本发明的保护范围。在阅读了本发明的记载的内容之后，技术人员可以对本发明作各种改动或修改，这些等效变化和修饰同样落入本发明权利要求所限定的范围。
Claims (6)
1.一种用于延迟锁相环的电荷泵电路，其特征在于，包括：充放电流偏置电路(1)及电荷泵核心电路(2)，其中所述充放电流偏置电路(1)的信号输出端接所述电荷泵核心电路(2)的信号输入端；所述充放电流偏置电路(1)为所述电荷泵核心电路(2)提供偏置信号，电荷泵核心电路(2)用于产生电荷泵输出信号；所述充放电流偏置电路(1)采用工作在线性区MOS管作源极负反馈阻抗的电流镜结构；所述电荷泵核心电路(2)采用NMOS管M20栅极与PMOS管M19栅极相连且NMOS管M20源极接外部地线GND结构、PMOS管M21栅极与NMOS管M22栅极相连且PMOS管M21源极接外部电源VDD结构来抑制电荷泵的电荷共享效应，采用NMOS管M16、NMOS管M14、NMOS管M24构成放电反馈，采用PMOS管M15、PMOS管M13、PMOS管M23构成充电反馈，用于提高电荷泵充/放电电流匹配性能，采用PMOS管M17以及NMOS管M18分别构成MOS电容来抑制电荷泵开关阶段馈通引起的输出端Vctrl抖动；
所述充放电流偏置电路(1)包括：电流源Ib、NMOS管M1、NMOS管M2、PMOS管M3、PMOS管M4、NMOS管M5、NMOS管M6、PMOS管M7、PMOS管M8、NMOS管M9及NMOS管M10，其中电流源Ib的一端分别与PMOS管M3的源极、PMOS管M7的源极以及外部电源VDD相连，电流源Ib的另一端分别与NMOS管M1的漏极、NMOS管M1的栅极、NMOS管M5的栅极以及NMOS管M9的栅极相连，NMOS管M1的源极与NMOS管M2的漏极相连，NMOS管M2的栅极分别与NMOS管M6的栅极、NMOS管M10的栅极以及外部电源VDD相连，NMOS管M2的源极分别与NMOS管M6的源极、NMOS管M10的源极以及外部地GND相连，PMOS管M3的栅极分别与PMOS管M7的栅极以及外部地GND相连，PMOS管M3的漏极与PMOS管M4的源极相连，PMOS管M4的栅极分别与PMOS管M8的栅极、PMOS管M4的漏极以及NMOS管M5的漏极相连，NMOS管M5的源极与NMOS管M6的漏极相连，PMOS管M7的漏极与PMOS管M8的源极相连，NMOS管M9的源极与NMOS管M10的漏极相连；
所述充放电流偏置电路(1)中，NMOS管M2、NMOS管M6及NMOS管M10具有相同的沟道宽长比，NMOS管M1分别与NMOS管M5、NMOS管M9构成电流镜且具有相同的沟道宽长比，因而NMOS管M5的漏极电流I5与NMOS管M9的漏极电流I9有I5＝I9＝Ib，其中Ib为电流源Ib的电流；PMOS管M3与PMOS管M7具有相同的沟道宽长比，PMOS管M4与PMOS管M8构成电流镜且具有相同的沟道宽长比，因而PMOS管M8的漏极电流I8有I8＝Ib；NMOS管M9支路以及PMOS管M8支路为所述电荷泵核心电路(2)提供充/放电偏置信号；NMOS管M2、NMOS管M6及NMOS管M12的栅极均接外部电源VDD，PMOS管M3及PMOS管M7的栅极均接外部地GND，目的使得所述充放电流偏置电路(1)与所述电荷泵核心电路(2)匹配，从而抑制电路中电流镜匹配误差。
2.根据权利要求1所述的一种用于延迟锁相环的电荷泵电路，其特征在于，所述电荷泵核心电路(2)包括：PMOS管M11、NMOS管M12、PMOS管M13、NMOS管M14、PMOS管M15、NMOS管M16、PMOS管M17、NMOS管M18、PMOS管M19、NMOS管M20、PMOS管M21、NMOS管M22、PMOS管M23、NMOS管M24、与门nand1、缓冲器buff1、与门nand2以及缓冲器buff2，其中PMOS管M11的源极分别与PMOS管M15的源极、PMOS管M17的漏极、PMOS管M17的源极、PMOS管M19的源极、PMOS管M21的源极、NMOS管M12的栅极以及外部电源VDD相连，PMOS管M11的栅极分别与NMOS管M12的源极、NMOS管M16的源极、NMOS管M18的源极、NMOS管M18的漏极、NMOS管M22的源极、NMOS管M20的源极以及外部地GND相连，PMOS管M11的漏极分别与PMOS管M15的漏极以及PMOS管M13的源极相连，PMOS管M13的栅极分别与PMOS管M17的栅极、PMOS管M23的栅极、PMOS管M13的漏极以及NMOS管M9的漏极相连，NMOS管M14的漏极分别与NMOS管M14的栅极、NMOS管M24的栅极、NMOS管M18的栅极以及PMOS管M8的漏极相连，NMOS管M14的源极分别与NMOS管M12的漏极以及NMOS管M16的漏极相连，PMOS管M15的栅极分别与NMOS管M16的栅极、PMOS管M23的漏极、NMOS管M24的漏极以及信号输出端Vctrl相连，与门nand1的一输入端与信号Vd相连，与门nand1的另一输入端与信号UP相连，与门nand1的输出端与缓冲器buff1的输入端相连，缓冲器buff1的输出端分别与PMOS管M19的栅极以及NMOS管M20的栅极相连，PMOS管M19的漏极分别与NMOS管M20的漏极以及PMOS管M23的源极相连，NMOS管M24的源极分别与PMOS管M21的漏极以及NMOS管M22的漏极相连，与门nand2的一输入端与信号DN相连，与门nand2的另一输入端与信号Vd相连，与门nand2的输出端与缓冲器buff2的输入端相连，缓冲器buff2的输出端分别与PMOS管M21的漏极以及NMOS管M22的漏极相连。
3.根据权利要求2所述的一种用于延迟锁相环的电荷泵电路，其特征在于，所述电荷泵核心电路(2)中，PMOS管M17的源极及漏极均接外部电源VDD从而构成PMOS管电容，抑制PMOS管M23栅极信号波动，进而抑制PMOS管M23栅极波动信号馈通至漏极引起电荷泵输出端Vctrl抖动问题；NMOS管M18的源极及漏极均接外部地GND从而构成NMOS管电容，抑制NMOS管M24栅极信号波动，进而抑制NMOS管M24栅极波动信号馈通至漏极引起电荷泵输出端Vctrl抖动问题。
4.根据权利要求3所述的一种用于延迟锁相环的电荷泵电路，其特征在于，所述电荷泵核心电路(2)中，PMOS管M23与PMOS管M13构成电流镜并提供充电电流Icp，NMOS管M24与NMOS管M14构成电流镜并提供放电电流Icn；放电阶段，PMOS管M21关断，NMOS管M22开启，同时PMOS管M19关断以及NMOS管M20开启并抽取节点A的寄生电容的电荷，从而抑制当电荷泵从放电阶段转向充电阶段时电路输出端Vctrl与PMOS管M23源极端的电荷共享效应；充电阶段，NMOS管M20关断，PMOS管M19开启，同时NMOS管M22关断以及PMOS管M21开启并对节点B寄生电容充电，从而抑制当电荷泵从充电阶段转向放电阶段时电路输出端Vctrl与NMOS管M24源极端的电荷共享效应。
5.根据权利要求4所述的一种用于延迟锁相环的电荷泵电路，其特征在于，所述电荷泵核心电路(2)中，NMOS管M16、NMOS管M14以及NMOS管M24构成放电反馈，在放电阶段，NMOS管M22工作在线性区，NMOS管M24工作在饱和区电流I24有I24＝Icn，其中Icn为电荷泵放电电流，则有其中，Vbn为NMOS管M24栅极电压，Vc为电荷泵输出端Vctrl电压，λn为NMOS管沟道调制效应系数，Ron22为工作在线性区NMOS管M22的沟道电阻，VTHn为NMOS管的阈值电压；NMOS管M24与NMOS管M14完全相同，NMOS管M12以及NMOS管M16工作在线性区，则有/>其中，Ron12为工作在线性区NMOS管M12的沟道电阻，μn为电子迁移率，(W/L)16为NMOS管M16的沟道宽长比，Cox为单位面积栅氧化层电容，Vgs14为NMOS管M14的栅源电压；在满足Ron12μnCox(W/L)16＝λn/2以及Vgs14＝IcnRon22+VTHn条件下，NMOS管M16、NMOS管M14以及NMOS管M24构成放电反馈电路。
6.根据权利要求5所述的一种用于延迟锁相环的电荷泵电路，其特征在于，
所述电荷泵核心电路(2)中，PMOS管M15、PMOS管M13以及PMOS管M23构成充电反馈，充电阶段PMOS管M19工作在线性区，PMOS管M23工作在饱和区，PMOS管M23漏极电流I23有I23＝Icp，其中Icp为电荷泵充电电流，则PMOS管M23的栅极电压Vbp与电荷泵输出端Vctrl的电压Vc的关系式为其中，λp为PMOS管沟道调制效应，VDD为外部电源VDD电压，Ron19为工作在线性区PMOS管M19的沟道电阻，VTHp为PMOS管的阈值电压；PMOS管M13与PMOS管M23完全一样，PMOS管M13工作在饱和区，PMOS管M11与PMOS管M15均工作在线性区，则有/>其中，Ron11为工作在线性区PMOS管M11的沟道电阻，μp为空穴迁移率，Cox为单位面积栅氧化层电容，(W/L)15为PMOS管M15的沟道宽长比，Vgs13为PMOS管M13的栅源电压；在满足Ron11μpCox(W/L)15＝λp/2以及Vgs13＝-IcpRon19-|VTHp|条件下，PMOS管M15、PMOS管M13以及PMOS管M23构成的充电反馈电路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911355896.4A CN111030680B (zh) | 2019-12-25 | 2019-12-25 | 一种用于延迟锁相环的电荷泵电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911355896.4A CN111030680B (zh) | 2019-12-25 | 2019-12-25 | 一种用于延迟锁相环的电荷泵电路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN111030680A CN111030680A (zh) | 2020-04-17 |
| CN111030680B true CN111030680B (zh) | 2023-07-21 |
Family
ID=70215024
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201911355896.4A Active CN111030680B (zh) | 2019-12-25 | 2019-12-25 | 一种用于延迟锁相环的电荷泵电路 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111030680B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112653327B (zh) * | 2020-12-24 | 2022-07-01 | 重庆邮电大学 | 一种宽锁定范围低电流失配的电荷泵 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN201409089Y (zh) * | 2007-04-23 | 2010-02-17 | 技领半导体(上海)有限公司 | 实现管脚复用的电源转换器及集成电路封装 |
| CN102710124A (zh) * | 2012-06-19 | 2012-10-03 | 电子科技大学 | 一种电荷泵电路 |
| CN103036422A (zh) * | 2012-12-12 | 2013-04-10 | 电子科技大学 | 一种用于电荷泵锁相环的电荷泵电路 |
| EP2713520A1 (en) * | 2012-09-28 | 2014-04-02 | Analog Devices, Inc. | Sub-gate delay adjustment using digital locked-loop |
| CN107565961A (zh) * | 2017-08-28 | 2018-01-09 | 天津大学 | 用于延迟锁相环的单端负反馈电荷泵 |
| CN109194327A (zh) * | 2018-08-31 | 2019-01-11 | 重庆邮电大学 | 一种用于延迟锁相环的低失配率的电荷泵电路 |
-
2019
- 2019-12-25 CN CN201911355896.4A patent/CN111030680B/zh active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN201409089Y (zh) * | 2007-04-23 | 2010-02-17 | 技领半导体(上海)有限公司 | 实现管脚复用的电源转换器及集成电路封装 |
| CN102710124A (zh) * | 2012-06-19 | 2012-10-03 | 电子科技大学 | 一种电荷泵电路 |
| EP2713520A1 (en) * | 2012-09-28 | 2014-04-02 | Analog Devices, Inc. | Sub-gate delay adjustment using digital locked-loop |
| CN103036422A (zh) * | 2012-12-12 | 2013-04-10 | 电子科技大学 | 一种用于电荷泵锁相环的电荷泵电路 |
| CN107565961A (zh) * | 2017-08-28 | 2018-01-09 | 天津大学 | 用于延迟锁相环的单端负反馈电荷泵 |
| CN109194327A (zh) * | 2018-08-31 | 2019-01-11 | 重庆邮电大学 | 一种用于延迟锁相环的低失配率的电荷泵电路 |
Non-Patent Citations (1)
| Title |
|---|
| 赵莉."基于锁相环的频率综合器关键技术研究".《中国优秀硕士学位论文全文数据库 信息科技辑》.2013,(第6期),I137-300. * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN111030680A (zh) | 2020-04-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN109194327B (zh) | 一种用于延迟锁相环的低失配率的电荷泵电路 | |
| JP4043683B2 (ja) | プロセスに対して寛容性のある集積回路の設計手法 | |
| US7598788B2 (en) | Current-controlled CMOS (C3MOS) fully differential integrated delay cell with variable delay and high bandwidth | |
| US7746152B2 (en) | Switch circuit device, and wireless circuit device and sampling circuit device employing the same | |
| US7271663B2 (en) | Operational amplifier output stage and method | |
| CN108776506B (zh) | 一种高稳定性的低压差线性稳压器 | |
| CN102347760B (zh) | 一种电荷泵及应用该电荷泵的锁相环 | |
| KR20080018274A (ko) | 낮은 누설 전류 소스들 및 능동 회로들 | |
| US20060273845A1 (en) | Capacitance multiplier | |
| CN111240386B (zh) | 一种自补偿的电流舵电荷泵电路 | |
| CN103346784A (zh) | 一种用于锁相环的匹配型电荷泵电路 | |
| CN111030680B (zh) | 一种用于延迟锁相环的电荷泵电路 | |
| US7295072B2 (en) | Amplifier circuit | |
| FI121447B (fi) | Kaskadiin kytkettyjen vahvistimien takaisinkytkentäverkko | |
| US6762646B1 (en) | Modified folded cascode amplifier | |
| CN110504958B (zh) | 带运算放大器的差分电荷泵电路 | |
| CN112653327A (zh) | 一种宽锁定范围低电流失配的电荷泵 | |
| WO2023240856A1 (zh) | 一种数据处理电路、方法和半导体存储器 | |
| CN116185115A (zh) | 一种ldo复合零点跟踪补偿电路 | |
| JP2004235875A (ja) | タイミング信号発生回路および受信回路 | |
| US20240014783A1 (en) | Bandwidth Adjustment Circuit and Bandwidth Adjustment Method of Operational Amplifier | |
| CN110719070B (zh) | 一种基于动态阈值技术的低功耗压控振荡器 | |
| KR20190062116A (ko) | 칩 회로용 초저압 이단 환형 전압 제어 발진기 | |
| US20240056093A1 (en) | Switched capacitor circuit | |
| CN114356016A (zh) | 低功耗cmos超宽温度范围瞬态增强型ldo电路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |