CN115313854A - 一种运用于电荷泵锁相环的低失配互补电荷泵 - Google Patents
一种运用于电荷泵锁相环的低失配互补电荷泵 Download PDFInfo
- Publication number
- CN115313854A CN115313854A CN202210952076.9A CN202210952076A CN115313854A CN 115313854 A CN115313854 A CN 115313854A CN 202210952076 A CN202210952076 A CN 202210952076A CN 115313854 A CN115313854 A CN 115313854A
- Authority
- CN
- China
- Prior art keywords
- tube
- nmos
- pmos
- current
- charge pump
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000000295 complement effect Effects 0.000 title claims abstract description 23
- 238000001914 filtration Methods 0.000 claims abstract description 3
- 239000003990 capacitor Substances 0.000 claims description 80
- 230000002829 reductive effect Effects 0.000 claims description 21
- 230000000694 effects Effects 0.000 claims description 15
- 238000007599 discharging Methods 0.000 claims description 14
- 101100286980 Daucus carota INV2 gene Proteins 0.000 claims description 12
- 101100397045 Xenopus laevis invs-b gene Proteins 0.000 claims description 12
- 101150110971 CIN7 gene Proteins 0.000 claims description 9
- 101150110298 INV1 gene Proteins 0.000 claims description 9
- 101100397044 Xenopus laevis invs-a gene Proteins 0.000 claims description 9
- 230000007423 decrease Effects 0.000 claims description 5
- 230000000630 rising effect Effects 0.000 claims description 5
- 229910044991 metal oxide Inorganic materials 0.000 claims 4
- 150000004706 metal oxides Chemical class 0.000 claims 4
- 239000004065 semiconductor Substances 0.000 claims 4
- 230000009286 beneficial effect Effects 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 4
- 230000005540 biological transmission Effects 0.000 description 3
- 230000003247 decreasing effect Effects 0.000 description 3
- 238000000034 method Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 229920000729 poly(L-lysine) polymer Polymers 0.000 description 2
- 230000007547 defect Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 230000000670 limiting effect Effects 0.000 description 1
- 230000000452 restraining effect Effects 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
- H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
- H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
- H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
- H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/093—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Abstract
本发明涉及一种运用于电荷泵锁相环的低失配互补电荷泵，包括两组互补的电荷泵电路CH1和CH2、DN电流快速关断补偿电路、UP电流快速关断补偿电路、输出滤波电路以及动态电流补偿电路；电荷泵电路CH1用于向输出滤波电路提供与UP电流镜像的电流；电荷泵电路CH2用于向输出滤波电路提供与DN电流镜像的电流；DN电流快速关断补偿电路用于快速关断电荷泵电路CH1和电荷泵电路CH2的DN电流；UP电流快速关断补偿电路用于快速关断电荷泵电路CH1和电荷泵电路CH2的UP电流；输出滤波电路用于滤除电荷泵电路CH1和电荷泵电路CH2的输出电流毛刺；动态电流补偿电路通过负反馈动态补偿电荷泵电路CH1和电荷泵电路CH2的输出电流。该电路有利于减小电荷泵电路的UP电流和DN电流的失配。
Description
技术领域
本发明属于集成电路领域，具体涉及一种运用于电荷泵锁相环的低失配互补电荷泵。
背景技术
在锁相环中，电荷泵的功能是将 PFD 输出的脉冲宽度与相位误差大小成比例的电压脉冲信号UP和DN线性地转换成充、放电电流脉冲Iup和Idn。典型电荷泵的基本原理图如图1所示。然而，实际的电荷泵电路由于充放电电流不匹配、漏电流、时钟馈通、电荷注入以及开关切换引起的电荷共享等非理想因素，是无法完全实现理想情况下电荷泵的性能。电荷泵动态电流失配曲线图如图2所示。为了保证锁相环传输特性的线性度，通常要求PFD与电荷泵组合的传输特性尽量地线性，具体到电荷泵，则要求它的充、放电电流 Iup 和Idn 在静态时大小应尽量相等，在动态时则建立和关断的速度应尽量一致。
为了减轻或者消除电荷泵的电流失配，很多技术被发明。增大电流源管的沟道长度可以减小沟道长度调制效应产生的电流失配，但是这是以面积为代价的。图3为一种共源共栅电流镜结构的电荷泵结构图，但它以降低输出动态范围为代价来消除电流失配，PLL的宽工作范围需要电荷泵的宽动态范围。
图4为一种利用误差放大器的电荷泵结构及其输出电流匹配曲线图，该结构利用单位增益运放钳位使得输压与偏置漏极参考电压保持一致，从而显著提高电荷泵的动态电流匹配性能。实际上，该结构主要是调节一个电流以匹配另一个电流，而不是使电流响应在整个区间平坦化。
图5示出了T-H Lin等提出的一种动态负反馈电荷泵结构（ [1]T-H Lin et al.,“Dynamic Current-Matching Charge Pump and Gated-Offset LinearizationTechnique for Delta-Sigma Fractional-N PLLs,”IEEE Trans.Circuits Syst.I,vol.56,no.25,pp.877–885,May 2009）。该结构通过改变引入的并联场效应管的电阻，补偿沟道长度调制效应的影响。但其动态调整范围有限，且Iup和Idn的电流失配依然存在，其输出电流匹配曲线如图6所示。
发明内容
本发明的目的在于提供一种运用于电荷泵锁相环的低失配互补电荷泵，该电路有利于减小电荷泵电路的UP电流和DN电流的失配。
为实现上述目的，本发明采用的技术方案是：一种运用于电荷泵锁相环的低失配互补电荷泵，包括两组互补的电荷泵电路CH1和CH2、DN电流快速关断补偿电路、UP电流快速关断补偿电路、输出滤波电路以及动态电流补偿电路；所述电荷泵电路CH1接输入信号UPP、输入信号UPN、输入信号DNP、输入信号DNN，所述电荷泵电路CH2接输入信号UPP、输入信号UPN、输入信号DNP、输入信号DNN，所述电荷泵电路CH1接输入信号UPP的输入端连接所述电荷泵电路CH2接输入信号UPP的输入端，所述电荷泵电路CH1接输入信号DNN的输入端连接所述电荷泵电路CH2接输入信号DNN的输入端，所述电荷泵电路CH1的输出端OUTP连接所述输出滤波电路的输入端，所述电荷泵电路CH2的输出端OUTN连接所述输出滤波电路的输入端；所述输出滤波电路连接电路输出端VCON；所述UP电流快速关断补偿电路连接所述电荷泵电路CH1和CH2；所述DN电流快速关断补偿电路连接所述电荷泵电路CH1和CH2；所述动态电流补偿电路连接所述电荷泵电路CH1和CH2的信号输入端；
所述电荷泵电路CH1用于向所述输出滤波电路提供与UP电流镜像的电流；所述电荷泵电路CH2用于向所述输出滤波电路提供与DN电流镜像的电流；所述DN电流快速关断补偿电路用于快速关断所述电荷泵电路CH1和所述电荷泵电路CH2的DN电流；所述UP电流快速关断补偿电路用于快速关断所述电荷泵电路CH1和所述电荷泵电路CH2的UP电流；所述输出滤波电路用于滤除所述电荷泵电路CH1和所述电荷泵电路CH2的输出电流毛刺；所述动态电流补偿电路通过负反馈动态补偿所述电荷泵电路CH1和所述电荷泵电路CH2的输出电流。
进一步地，所述电荷泵电路CH1包括：基准电流源PBIAS、轨对轨输入运放A1、电容C1、电容C2、电容C3、PMOS管M1、PMOS管M2、PMOS管M3、PMOS管M4、PMOS管M6、PMOS管M21、NMOS管M7、NMOS管M16、NMOS管M17、NMOS管M18、NMOS管M20；其中，基准电流源PBIAS的一端分别与PMOS管M1的栅极和漏极、PMOS管M2的栅极、PMOS管M3的栅极、电容C1的一端相连；基准电流源PBIAS的另一端分别与NMOS管M18的源极、NMOS管M19的源极、NMOS管M20的源极、PMOS管M21的漏极、电容C2的一端以及外部地线GND相连；轨对轨输入运放A1的正输入端分别与PMOS管M2的漏极、NMOS管M16漏极以及电容C3的一端相连，轨对轨输入运放A1的负输入端分别于PMOS管M3的漏极、PMOS管M5的栅极、NMOS管M17的漏极、NMOS管M19的栅极、电阻R1和电容C7，轨对轨输入运放A1的输出端连接NMOS管M16的栅极、NMOS管M17的栅极、电容C2的另一端和电容C3的另一端；PMOS管M1的源极、PMOS管M4的源极、PMOS管M5的源极、PMOS管M6的源极、NMOS管M7漏极、电容C1的另一端和外部电源VDD相连；PMOS管M2的源极与PMOS管M4的漏极、PMOS管M5的漏极相连；PMOS管M3的源极与PMOS管M6的漏极、PMOS管M11的漏极、NMOS管M7的源极、NMOS管M8的漏极、NMOS管M10的源极相连于节点A；PMOS管M4的栅极与外部地线GND相连；PMOS管M6栅极连接输入端口UPN，NMOS管M7的栅极连接NMOS管M10的栅极连接至输入端口UPP；NMOS管M16的源极与NMOS管M18的漏极、NMOS管M19的漏极相连；NMOS管M17的源极与NMOS管M20的漏极、NMOS管M25的漏极、PMOS管M21的源极、PMOS管M24的源极、PMOS管M22的漏极、电容C8的一端相连于节点B；
所述电荷泵电路CH2包括：基准电流源NBIAS、轨对轨输入运放A2、电容C4、电容C5、电容C6、PMOS管M11、PMOS管M12、PMOS管M14、PMOS管M15、PMOS管M24、NMOS管M10、NMOS管M25、NMOS管M27、NMOS管M28、NMOS管M29、NMOS管M30；其中，基准电流源NBIAS的一端分别与NMOS管M28的栅极、NMOS管M29的栅极、NMOS管M30的栅极和漏极、电容C5的一端相连；基准电流源NBIAS的另一端分别与NMOS管M10的漏极、PMOS管M11的源极、PMOS管M13的源极、PMOS管M14的源极、电容C4的一端以及外部电源VDD相连；轨对轨输入运放A2的正输入端分别与PMOS管M15的漏极、NMOS管M29的漏极、电容C6的一端相连，轨对轨输入运放A2的负输入端分别与PMOS管M12的漏极、PMOS管M13的栅极、NMOS管M28的漏极、NMOS管M26的栅极、电阻R2的一端相连，轨对轨输入运放A2的输出端与PMOS管M12的栅极、PMOS管M15的栅极、电容C4的另一端、电容C6的另一端相连；PMOS管M11的栅极与PMOS管M6的栅极、延迟delay1的输入端、输入端口UPN相连；PMOS管M11的漏极与PMOS管M3的源极、PMOS管M6的漏极、PMOS管M12的源极、NMOS管M7的源极、NMOS管M8的漏极、NMOS管M10的源极相连于节点A；PMOS管M14的栅极与外部地线GND相连；PMOS管M14的漏极与PMOS管M13的漏极相连；PMOS管M24的源极与PMOS管M21的源极、PMOS管M22的漏极、NMOS管M17的源极、NMOS管M20的漏极、NMOS管M25的漏极、NMOS管M28的源极、电容C8的一端相连；PMOS管M24的栅极与PMOS管M21的栅极、输入端口DNN相连；PMOS管M24的漏极与NMOS管M25的源极、NMOS管M26的源极、NMOS管M27的源极、NMOS管M30的源极、电容C5的另一端、外部地线GND相连；NMOS管M10的栅极与NMOS管M7的栅极、输入端口UPP相连；NMOS管M25的栅极与NMOS管M20的栅极、延迟delay2的输入端、输入端口DNP相连；NMOS管M27的栅极与外部电源VDD相连，NMOS管M27的漏极与NMOS管M26的漏极、NMOS管M29的源极相连；
所述DN电流快速关断补偿电路包括：延迟delay2、反相器INV2、电容C8、PMOS管M22、PMOS管M23；其中，延迟delay2的输入端与PMOS管M22的栅极、NMOS管M20的栅极、NMOS管M25的栅极、输入端口DNP相连；延迟delay2的输出端与反相器INV2的输入端相连，反相器INV2的输出端与PMOS管M23的栅极相连；电容C8的一端与PMOS管M22的漏极、PMOS管M21的源极、PMOS管M24的源极、NMOS管M20的漏极、NMOS管M25的漏极相连于节点B，电容C8的另一端与外部地线GND相连；PMOS管M22的源极与PMOS管M23的漏极相连，PMOS管M23的源极与外部电源VDD相连；
所述UP电流快速关断补偿电路包括：延迟delay1、反相器INV1、NMOS管M8、NMOS管M9；其中，延迟delay1的输入端与NMOS管M8的栅极、PMOS管M6的栅极、PMOS管M11的栅极、输入端口UPN相连；延迟delay1的输出端与反相器INV1的输入端相连，反相器INV的输出端与NMOS管M9的栅极相连；NMOS管M9的源极与外部地线GND相连，NMOS管M9的漏极与NMOS管M8的源极相连；NMOS管M8的漏极与PMOS管M3的源极、PMOS管M6的漏极、PMOS管M11的漏极、NMOS管M7的源极、NMOS管M10的源极相连；
所述输出滤波电路包括：电阻R1、电阻R2、电容C7；其中，电阻R1的一端与电容C7的一端连接至OUTP节点，电阻R2的一端与电容C7的另一端连接至OUTN节点，电阻R1的另一端与电阻R2的另一端相连并引出输出端VCON；
所述动态电流补偿电路包括：PMOS管M5、PMOS管M13、NMOS管M19、NMOS管M26；其中，PMOS管M5的栅极与NMOS管M19的栅极连接至OUTP节点，PMOS管M5的源极与PMOS管M4的源极、外部电源VDD相连，PMOS管M5的漏极与PMOS管M2的源极、PMOS管M4的漏极相连；NMOS管M19的源极与NMOS管M18的源极、外部地线GND相连，PMOS管M19的漏极与NMOS管M16的源极、NMOS管M18的漏极相连；PMOS管M13的栅极与NMOS管M26的栅极连接至OUTN节点，PMOS管M13的源极与PMOS管M14的源极、外部电源VDD相连，PMOS管M13的漏极与PMOS管M14的漏极、PMOS管M15的源极相连；NMOS管M26的源极与NMOS管M27的源极、外部地线GND相连，NMOS管M26的漏极与NMOS管M27的漏极、NMOS管M29的源极相连。
进一步地，所述电荷泵电路CH1中PMOS管M1、PMOS管M2、PMOS管M3构成电流镜，且PMOS管M1、PMOS管M2、PMOS管M3具有相同的宽长比，轨对轨输入运放A1利用负反馈作用，使PMOS管M2、PMOS管M3、NMOS管M16、NMOS管M17的漏极偏置参考电位相等，进而保证电荷泵电路CH1的充电电流即PMOS管M3的漏电流Iup1与放电电流即NMOS管M17的漏电流Idn1精确跟踪PMOS管M2的漏电流I2和NMOS管M16的漏电流I16，由于I2始终等于I16，因此Iup1=Idn1，从而实现电荷泵电路CH1的充放电电流精确复制。
进一步地，所述电荷泵电路CH2中NMOS管M28、NMOS管M9、NMOS管M30构成电流镜，且NMOS管M28、NMOS管M9、NMOS管M30具有相同的宽长比，轨对轨输入运放A2利用负反馈作用，使NMOS管M28、NMOS管M29、PMOS管M12、PMOS管M15的漏极偏置参考电位相等，进而保证电荷泵电路CH2的充电电流即PMOS管M12的漏电流Iup2与放电电流即NMOS管M28的漏电流Idn2精确跟踪PMOS管M15的漏电流I15和NMOS管M29的漏电流I29，由于I15始终等于I29，因此Iup2=Idn2，从而实现电荷泵电路CH2的充放电电流精确复制。
进一步地，输入端UPN的信号与输入端UPP的信号相反，输入端DNN的信号与输入端DNP的信号相反；所述DN电流快速关断补偿电路中，PMOS管M22放置在DN电流放电路径节点B上与PMOS管M23形成和外部电源的通路；通过延迟delay2和反相器INV2使NMOS管M23导通一个延迟时间，在输入信号DNP跳变为有效低电位时，PMOS管M22和PMOS管M23同时导通将节点B的电位抬高，快速关断DN电流，其中DN电流IDN=Idn1+Idn2；DN电流彻底关断后，等到延迟时间结束，NMOS管M9关断，同时关断NMOS管M8，从而减小电路漏电流，同时减小不必要的噪声引入；电容C8用于补偿NMOS 管速度比PMOS管速度快造成的失配。
进一步地，所述UP电流快速关断补偿电路中，NMOS管M8放置在UP电流放电路径节点A上与NMOS管M9形成和外部地线GND的通路；通过延迟delay1和反相器INV1使PMOS管M9导通一个延迟时间，在输入信号UPN跳变为有效高电位时，NMOS管M8和NMOS管M9同时导通将节点A的电位拉低，快速关断UP电流，其中UP电流IUP=Iup1+Iup2；UP电流彻底关断后，等到延迟时间结束，NMOS管M9关断，同时关断NMOS管M8，从而减小电路漏电流，同时减小不必要的噪声引入。
进一步地，所述动态电流补偿电路中，NMOS管M19、NMOS管M26、PMOS管M5和PMOS管M13的导通电阻会随着输出电压VCON的改变而变化，通过负反馈作用补偿上下电流镜的沟道长度调制效应；当输出电压VCON上升时，由于晶体管的沟道长度调制效应，DN电流随着输出电压VCON上升而上升，NMOS管M19、NMOS管M26的栅压上升，导通电阻降低，拉低NMOS管M16和NMOS管M29的源极电压；由于NMOS管M16和NMOS管M29是由基准电流源PBIAS和基准电流源NBIAS镜像，为了抑制由于NMOS管M16和NMOS管M29的源极电压上升导致的漏极电流升高，NMOS管M16和NMOS管M29的栅极电压相应减小，因此导致M17和M28的镜像电流减小，DN电流随之降低；输出电压VCON下降与之同理；但是由于PMOS管M4、PMOS管M14、NMOS管M18、NMOS管M27的导通电阻较小，动态调整范围有限，因此所述动态电流补偿电路用于整体电路对于抑制失配的粗调。
进一步地，轨对轨输入运放被用来提供负反馈补偿，主要是调节一个电流以匹配另一个电流，而不是使电流响应在整个区间平坦化；在所述电荷泵电路CH1反馈回路中的轨对轨输入运放A1主动控制NMOS管M16和NMOS管M17的偏置电压以使Idn1跟随Iup1输出趋势，随输出电压VCON上升而下降；在所述电荷泵电路CH2反馈回路中的轨对轨输入运放A2主动控制PMOS管M12和PMOS管M15的偏置电压以使Iup2跟随Idn2输出趋势，随输出电压VCON上升而上升；所述输出滤波电路使所述电荷泵电路CH1的输出与所述电荷泵电路CH2的输出耦合，通过叠加两个相反的输出电流倾斜的特性，最终使输出电流特性平坦化。
与现有技术相比，本发明具有以下有益效果：
1、本发明设计了两组不同偏置的互补电荷泵电路，每个电荷泵电路利用轨对轨输入运放分别调节一个电流以匹配另一个电流，减小了电荷泵电路的UP电流和DN电流的失配。同时，通过叠加两个相反的输出电流倾斜的特性，克服了单运放结构充电电流、放电电流随输出电压的变化的缺点，提高了电荷泵电路的线性度；并且，设计了动态电流补偿电路来拓宽在一定电流匹配精度下的输出电压范围。
2、本发明采用了互补结构的传输门作为电荷泵的开关，有效地避免了不同类型开关管之间的固有不匹配造成的失配。同时，采用的快速关断电路仅在开关还未完全关断时工作一段时间，减小了电路漏电流，同时避免不必要的噪声引入造成的电路失配。
附图说明
图1是典型电荷泵的基本原理图；
图2是典型电荷泵的电荷泵动态电流失配曲线图；
图3是一种共源共栅电流镜结构的电荷泵结构图；
图4是一种利用误差放大器的电荷泵结构及其充/放电电流匹配曲线图；
图5是一种动态负反馈电荷泵结构图；
图6是图5所示动态负反馈电荷泵的充/放电电流匹配曲线图；
图7是本发明实施例的低失配互补电荷泵的电路原理图；
图8是本发明实施例的低失配互补电荷泵的充/放电电流匹配仿真特性曲线图。
具体实施方式
下面结合附图及实施例对本发明做进一步说明。
应该指出，以下详细说明都是示例性的，旨在对本申请提供进一步的说明。除非另有指明，本文使用的所有技术和科学术语具有与本申请所属技术领域的普通技术人员通常理解的相同含义。
需要注意的是，这里所使用的术语仅是为了描述具体实施方式，而非意图限制根据本申请的示例性实施方式。如在这里所使用的，除非上下文另外明确指出，否则单数形式也意图包括复数形式，此外，还应当理解的是，当在本说明书中使用术语“包含”和/或“包括”时，其指明存在特征、步骤、操作、器件、组件和/或它们的组合。
如图7-8所示，本实施例提供了一种运用于电荷泵锁相环的低失配互补电荷泵，包括两组互补的电荷泵电路CH1和CH2、DN电流快速关断补偿电路3、UP电流快速关断补偿电路4、输出滤波电路5以及动态电流补偿电路6。所述电荷泵电路CH1接输入信号UPP、输入信号UPN、输入信号DNP、输入信号DNN，所述电荷泵电路CH2接输入信号UPP、输入信号UPN、输入信号DNP、输入信号DNN，所述电荷泵电路CH1接输入信号UPP的输入端连接所述电荷泵电路CH2接输入信号UPP的输入端，所述电荷泵电路CH1接输入信号DNN的输入端连接所述电荷泵电路CH2接输入信号DNN的输入端，所述电荷泵电路CH1的输出端OUTP连接所述输出滤波电路5的输入端，所述电荷泵电路CH2的输出端OUTN连接所述输出滤波电路5的输入端。所述输出滤波电路5连接电路输出端VCON。所述UP电流快速关断补偿电路4连接所述电荷泵电路CH1和CH2。所述DN电流快速关断补偿电路3连接所述电荷泵电路CH1和CH2。所述动态电流补偿电路6连接所述电荷泵电路CH1和CH2的信号输入端。
所述电荷泵电路CH1用于向所述输出滤波电路5提供与UP电流镜像的电流。所述电荷泵电路CH2用于向所述输出滤波电路5提供与DN电流镜像的电流。所述DN电流快速关断补偿电路3用于快速关断所述电荷泵电路CH1和所述电荷泵电路CH2的DN电流。所述UP电流快速关断补偿电路4用于快速关断所述电荷泵电路CH1和所述电荷泵电路CH2的UP电流。所述输出滤波电路5用于滤除所述电荷泵电路CH1和所述电荷泵电路CH2的输出电流毛刺。所述动态电流补偿电路6通过负反馈动态补偿所述电荷泵电路CH1和所述电荷泵电路CH2的输出电流。
具体地，所述电荷泵电路CH1包括：基准电流源PBIAS、轨对轨输入运放A1、电容C1、电容C2、电容C3、PMOS管M1、PMOS管M2、PMOS管M3、PMOS管M4、PMOS管M6、PMOS管M21、NMOS管M7、NMOS管M16、NMOS管M17、NMOS管M18、NMOS管M20。其中，基准电流源PBIAS的一端分别与PMOS管M1的栅极和漏极、PMOS管M2的栅极、PMOS管M3的栅极、电容C1的一端相连。基准电流源PBIAS的另一端分别与NMOS管M18的源极、NMOS管M19的源极、NMOS管M20的源极、PMOS管M21的漏极、电容C2的一端以及外部地线GND相连。轨对轨输入运放A1的正输入端分别与PMOS管M2的漏极、NMOS管M16漏极以及电容C3的一端相连，轨对轨输入运放A1的负输入端分别于PMOS管M3的漏极、PMOS管M5的栅极、NMOS管M17的漏极、NMOS管M19的栅极、电阻R1和电容C7，轨对轨输入运放A1的输出端连接NMOS管M16的栅极、NMOS管M17的栅极、电容C2的另一端和电容C3的另一端。PMOS管M1的源极、PMOS管M4的源极、PMOS管M5的源极、PMOS管M6的源极、NMOS管M7漏极、电容C1的另一端和外部电源VDD相连。PMOS管M2的源极与PMOS管M4的漏极、PMOS管M5的漏极相连。PMOS管M3的源极与PMOS管M6的漏极、PMOS管M11的漏极、NMOS管M7的源极、NMOS管M8的漏极、NMOS管M10的源极相连于节点A。PMOS管M4的栅极与外部地线GND相连。PMOS管M6栅极连接输入端口UPN，NMOS管M7的栅极连接NMOS管M10的栅极连接至输入端口UPP。NMOS管M16的源极与NMOS管M18的漏极、NMOS管M19的漏极相连。NMOS管M17的源极与NMOS管M20的漏极、NMOS管M25的漏极、PMOS管M21的源极、PMOS管M24的源极、PMOS管M22的漏极、电容C8的一端相连于节点B。
所述电荷泵电路CH2包括：基准电流源NBIAS、轨对轨输入运放A2、电容C4、电容C5、电容C6、PMOS管M11、PMOS管M12、PMOS管M14、PMOS管M15、PMOS管M24、NMOS管M10、NMOS管M25、NMOS管M27、NMOS管M28、NMOS管M29、NMOS管M30。其中，基准电流源NBIAS的一端分别与NMOS管M28的栅极、NMOS管M29的栅极、NMOS管M30的栅极和漏极、电容C5的一端相连。基准电流源NBIAS的另一端分别与NMOS管M10的漏极、PMOS管M11的源极、PMOS管M13的源极、PMOS管M14的源极、电容C4的一端以及外部电源VDD相连。轨对轨输入运放A2的正输入端分别与PMOS管M15的漏极、NMOS管M29的漏极、电容C6的一端相连，轨对轨输入运放A2的负输入端分别与PMOS管M12的漏极、PMOS管M13的栅极、NMOS管M28的漏极、NMOS管M26的栅极、电阻R2的一端相连，轨对轨输入运放A2的输出端与PMOS管M12的栅极、PMOS管M15的栅极、电容C4的另一端、电容C6的另一端相连。PMOS管M11的栅极与PMOS管M6的栅极、延迟delay1的输入端、输入端口UPN相连。PMOS管M11的漏极与PMOS管M3的源极、PMOS管M6的漏极、PMOS管M12的源极、NMOS管M7的源极、NMOS管M8的漏极、NMOS管M10的源极相连于节点A。PMOS管M14的栅极与外部地线GND相连。PMOS管M14的漏极与PMOS管M13的漏极相连。PMOS管M24的源极与PMOS管M21的源极、PMOS管M22的漏极、NMOS管M17的源极、NMOS管M20的漏极、NMOS管M25的漏极、NMOS管M28的源极、电容C8的一端相连。PMOS管M24的栅极与PMOS管M21的栅极、输入端口DNN相连。PMOS管M24的漏极与NMOS管M25的源极、NMOS管M26的源极、NMOS管M27的源极、NMOS管M30的源极、电容C5的另一端、外部地线GND相连。NMOS管M10的栅极与NMOS管M7的栅极、输入端口UPP相连。NMOS管M25的栅极与NMOS管M20的栅极、延迟delay2的输入端、输入端口DNP相连。NMOS管M27的栅极与外部电源VDD相连，NMOS管M27的漏极与NMOS管M26的漏极、NMOS管M29的源极相连。
所述DN电流快速关断补偿电路3包括：延迟delay2、反相器INV2、电容C8、PMOS管M22、PMOS管M23。其中，延迟delay2的输入端与PMOS管M22的栅极、NMOS管M20的栅极、NMOS管M25的栅极、输入端口DNP相连。延迟delay2的输出端与反相器INV2的输入端相连，反相器INV2的输出端与PMOS管M23的栅极相连。电容C8的一端与PMOS管M22的漏极、PMOS管M21的源极、PMOS管M24的源极、NMOS管M20的漏极、NMOS管M25的漏极相连于节点B，电容C8的另一端与外部地线GND相连。PMOS管M22的源极与PMOS管M23的漏极相连，PMOS管M23的源极与外部电源VDD相连。
所述UP电流快速关断补偿电路4包括：延迟delay1、反相器INV1、NMOS管M8、NMOS管M9。其中，延迟delay1的输入端与NMOS管M8的栅极、PMOS管M6的栅极、PMOS管M11的栅极、输入端口UPN相连。延迟delay1的输出端与反相器INV1的输入端相连，反相器INV的输出端与NMOS管M9的栅极相连。NMOS管M9的源极与外部地线GND相连，NMOS管M9的漏极与NMOS管M8的源极相连。NMOS管M8的漏极与PMOS管M3的源极、PMOS管M6的漏极、PMOS管M11的漏极、NMOS管M7的源极、NMOS管M10的源极相连。
所述输出滤波电路5包括：电阻R1、电阻R2、电容C7。其中，电阻R1的一端与电容C7的一端连接至OUTP节点，电阻R2的一端与电容C7的另一端连接至OUTN节点，电阻R1的另一端与电阻R2的另一端相连并引出输出端VCON。
所述动态电流补偿电路6包括：PMOS管M5、PMOS管M13、NMOS管M19、NMOS管M26。其中，PMOS管M5的栅极与NMOS管M19的栅极连接至OUTP节点，PMOS管M5的源极与PMOS管M4的源极、外部电源VDD相连，PMOS管M5的漏极与PMOS管M2的源极、PMOS管M4的漏极相连。NMOS管M19的源极与NMOS管M18的源极、外部地线GND相连，PMOS管M19的漏极与NMOS管M16的源极、NMOS管M18的漏极相连。PMOS管M13的栅极与NMOS管M26的栅极连接至OUTN节点，PMOS管M13的源极与PMOS管M14的源极、外部电源VDD相连，PMOS管M13的漏极与PMOS管M14的漏极、PMOS管M15的源极相连。NMOS管M26的源极与NMOS管M27的源极、外部地线GND相连，NMOS管M26的漏极与NMOS管M27的漏极、NMOS管M29的源极相连。
所述电荷泵电路CH1中PMOS管M1、PMOS管M2、PMOS管M3构成电流镜，且PMOS管M1、PMOS管M2、PMOS管M3具有相同的宽长比，轨对轨输入运放A1利用负反馈作用，使PMOS管M2、PMOS管M3、NMOS管M16、NMOS管M17的漏极偏置参考电位相等，进而保证电荷泵电路CH1的充电电流即PMOS管M3的漏电流Iup1与放电电流即NMOS管M17的漏电流Idn1精确跟踪PMOS管M2的漏电流I2和NMOS管M16的漏电流I16，由于I2始终等于I16，因此Iup1=Idn1，从而实现电荷泵电路CH1的充放电电流精确复制。
所述电荷泵电路CH2中NMOS管M28、NMOS管M9、NMOS管M30构成电流镜，且NMOS管M28、NMOS管M9、NMOS管M30具有相同的宽长比，轨对轨输入运放A2利用负反馈作用，使NMOS管M28、NMOS管M29、PMOS管M12、PMOS管M15的漏极偏置参考电位相等，进而保证电荷泵电路CH2的充电电流即PMOS管M12的漏电流Iup2与放电电流即NMOS管M28的漏电流Idn2精确跟踪PMOS管M15的漏电流I15和NMOS管M29的漏电流I29，由于I15始终等于I29，因此Iup2=Idn2，从而实现电荷泵电路CH2的充放电电流精确复制。
输入端UPN的信号与输入端UPP的信号相反，输入端DNN的信号与输入端DNP的信号相反。所述DN电流快速关断补偿电路3中，PMOS管M22放置在DN电流放电路径节点B上与PMOS管M23形成和外部电源的通路。通过延迟delay2和反相器INV2使NMOS管M23导通一个延迟时间，在输入信号DNP跳变为有效低电位时，PMOS管M22和PMOS管M23同时导通将节点B的电位抬高，快速关断DN电流，其中DN电流IDN=Idn1+Idn2。DN电流彻底关断后，等到延迟时间结束，NMOS管M9关断，同时关断NMOS管M8，从而减小电路漏电流，同时减小不必要的噪声引入。电容C8用于补偿NMOS 管速度比PMOS管速度快造成的失配。
所述UP电流快速关断补偿电路4中，NMOS管M8放置在UP电流放电路径节点A上与NMOS管M9形成和外部地线GND的通路。通过延迟delay1和反相器INV1使PMOS管M9导通一个延迟时间，在输入信号UPN跳变为有效高电位时，NMOS管M8和NMOS管M9同时导通将节点A的电位拉低，快速关断UP电流，其中UP电流IUP=Iup1+Iup2。UP电流彻底关断后，等到延迟时间结束，NMOS管M9关断，同时关断NMOS管M8，从而减小电路漏电流，同时减小不必要的噪声引入。
所述动态电流补偿电路6中，NMOS管M19、NMOS管M26、PMOS管M5和PMOS管M13的导通电阻会随着输出电压VCON的改变而变化，通过负反馈作用补偿上下电流镜的沟道长度调制效应。当输出电压VCON上升时，由于晶体管的沟道长度调制效应，DN电流随着输出电压VCON上升而上升，NMOS管M19、NMOS管M26的栅压上升，导通电阻降低，拉低NMOS管M16和NMOS管M29的源极电压。由于NMOS管M16和NMOS管M29是由基准电流源PBIAS和基准电流源NBIAS镜像，为了抑制由于NMOS管M16和NMOS管M29的源极电压上升导致的漏极电流升高，NMOS管M16和NMOS管M29的栅极电压相应减小，因此导致M17和M28的镜像电流减小，DN电流随之降低。输出电压VCON下降与之同理。但是由于PMOS管M4、PMOS管M14、NMOS管M18、NMOS管M27的导通电阻较小，动态调整范围有限，因此所述动态电流补偿电路6用于整体电路对于抑制失配的粗调。
轨对轨输入运放被用来提供负反馈补偿，主要是调节一个电流以匹配另一个电流，而不是使电流响应在整个区间平坦化。在所述电荷泵电路CH1反馈回路中的轨对轨输入运放A1主动控制NMOS管M16和NMOS管M17的偏置电压以使Idn1跟随Iup1输出趋势，随输出电压VCON上升而下降。在所述电荷泵电路CH2反馈回路中的轨对轨输入运放A2主动控制PMOS管M12和PMOS管M15的偏置电压以使Iup2跟随Idn2输出趋势，随输出电压VCON上升而上升。虽然电流之间的差异可以显著减小，但电流随输出电压VCON的变化仍然存在。所述输出滤波电路5使所述电荷泵电路CH1的输出与所述电荷泵电路CH2的输出耦合，通过叠加两个相反的输出电流倾斜的特性，最终使输出电流特性平坦化。
以上所述，仅是本发明的较佳实施例而已，并非是对本发明作其它形式的限制，任何熟悉本专业的技术人员可能利用上述揭示的技术内容加以变更或改型为等同变化的等效实施例。但是凡是未脱离本发明技术方案内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与改型，仍属于本发明技术方案的保护范围。
Claims (8)
1.一种运用于电荷泵锁相环的低失配互补电荷泵，其特征在于，包括两组互补的电荷泵电路CH1和CH2、DN电流快速关断补偿电路（3）、UP电流快速关断补偿电路（4）、输出滤波电路（5）以及动态电流补偿电路（6）；所述电荷泵电路CH1接输入信号UPP、输入信号UPN、输入信号DNP、输入信号DNN，所述电荷泵电路CH2接输入信号UPP、输入信号UPN、输入信号DNP、输入信号DNN，所述电荷泵电路CH1接输入信号UPP的输入端连接所述电荷泵电路CH2接输入信号UPP的输入端，所述电荷泵电路CH1接输入信号DNN的输入端连接所述电荷泵电路CH2接输入信号DNN的输入端，所述电荷泵电路CH1的输出端OUTP连接所述输出滤波电路（5）的输入端，所述电荷泵电路CH2的输出端OUTN连接所述输出滤波电路（5）的输入端；所述输出滤波电路（5）连接电路输出端VCON；所述UP电流快速关断补偿电路（4）连接所述电荷泵电路CH1和CH2；所述DN电流快速关断补偿电路（3）连接所述电荷泵电路CH1和CH2；所述动态电流补偿电路（6）连接所述电荷泵电路CH1和CH2的信号输入端；
所述电荷泵电路CH1用于向所述输出滤波电路（5）提供与UP电流镜像的电流；所述电荷泵电路CH2用于向所述输出滤波电路（5）提供与DN电流镜像的电流；所述DN电流快速关断补偿电路（3）用于快速关断所述电荷泵电路CH1和所述电荷泵电路CH2的DN电流；所述UP电流快速关断补偿电路（4）用于快速关断所述电荷泵电路CH1和所述电荷泵电路CH2的UP电流；所述输出滤波电路（5）用于滤除所述电荷泵电路CH1和所述电荷泵电路CH2的输出电流毛刺；所述动态电流补偿电路（6）通过负反馈动态补偿所述电荷泵电路CH1和所述电荷泵电路CH2的输出电流。
2.根据权利要求1所述的一种运用于电荷泵锁相环的低失配互补电荷泵，其特征在于，所述电荷泵电路CH1包括：基准电流源PBIAS、轨对轨输入运放A1、电容C1、电容C2、电容C3、PMOS管M1、PMOS管M2、PMOS管M3、PMOS管M4、PMOS管M6、PMOS管M21、NMOS管M7、NMOS管M16、NMOS管M17、NMOS管M18、NMOS管M20；其中，基准电流源PBIAS的一端分别与PMOS管M1的栅极和漏极、PMOS管M2的栅极、PMOS管M3的栅极、电容C1的一端相连；基准电流源PBIAS的另一端分别与NMOS管M18的源极、NMOS管M19的源极、NMOS管M20的源极、PMOS管M21的漏极、电容C2的一端以及外部地线GND相连；轨对轨输入运放A1的正输入端分别与PMOS管M2的漏极、NMOS管M16漏极以及电容C3的一端相连，轨对轨输入运放A1的负输入端分别于PMOS管M3的漏极、PMOS管M5的栅极、NMOS管M17的漏极、NMOS管M19的栅极、电阻R1和电容C7，轨对轨输入运放A1的输出端连接NMOS管M16的栅极、NMOS管M17的栅极、电容C2的另一端和电容C3的另一端；PMOS管M1的源极、PMOS管M4的源极、PMOS管M5的源极、PMOS管M6的源极、NMOS管M7漏极、电容C1的另一端和外部电源VDD相连；PMOS管M2的源极与PMOS管M4的漏极、PMOS管M5的漏极相连；PMOS管M3的源极与PMOS管M6的漏极、PMOS管M11的漏极、NMOS管M7的源极、NMOS管M8的漏极、NMOS管M10的源极相连于节点A；PMOS管M4的栅极与外部地线GND相连；PMOS管M6栅极连接输入端口UPN，NMOS管M7的栅极连接NMOS管M10的栅极连接至输入端口UPP；NMOS管M16的源极与NMOS管M18的漏极、NMOS管M19的漏极相连；NMOS管M17的源极与NMOS管M20的漏极、NMOS管M25的漏极、PMOS管M21的源极、PMOS管M24的源极、PMOS管M22的漏极、电容C8的一端相连于节点B；
所述电荷泵电路CH2包括：基准电流源NBIAS、轨对轨输入运放A2、电容C4、电容C5、电容C6、PMOS管M11、PMOS管M12、PMOS管M14、PMOS管M15、PMOS管M24、NMOS管M10、NMOS管M25、NMOS管M27、NMOS管M28、NMOS管M29、NMOS管M30；其中，基准电流源NBIAS的一端分别与NMOS管M28的栅极、NMOS管M29的栅极、NMOS管M30的栅极和漏极、电容C5的一端相连；基准电流源NBIAS的另一端分别与NMOS管M10的漏极、PMOS管M11的源极、PMOS管M13的源极、PMOS管M14的源极、电容C4的一端以及外部电源VDD相连；轨对轨输入运放A2的正输入端分别与PMOS管M15的漏极、NMOS管M29的漏极、电容C6的一端相连，轨对轨输入运放A2的负输入端分别与PMOS管M12的漏极、PMOS管M13的栅极、NMOS管M28的漏极、NMOS管M26的栅极、电阻R2的一端相连，轨对轨输入运放A2的输出端与PMOS管M12的栅极、PMOS管M15的栅极、电容C4的另一端、电容C6的另一端相连；PMOS管M11的栅极与PMOS管M6的栅极、延迟delay1的输入端、输入端口UPN相连；PMOS管M11的漏极与PMOS管M3的源极、PMOS管M6的漏极、PMOS管M12的源极、NMOS管M7的源极、NMOS管M8的漏极、NMOS管M10的源极相连于节点A；PMOS管M14的栅极与外部地线GND相连；PMOS管M14的漏极与PMOS管M13的漏极相连；PMOS管M24的源极与PMOS管M21的源极、PMOS管M22的漏极、NMOS管M17的源极、NMOS管M20的漏极、NMOS管M25的漏极、NMOS管M28的源极、电容C8的一端相连；PMOS管M24的栅极与PMOS管M21的栅极、输入端口DNN相连；PMOS管M24的漏极与NMOS管M25的源极、NMOS管M26的源极、NMOS管M27的源极、NMOS管M30的源极、电容C5的另一端、外部地线GND相连；NMOS管M10的栅极与NMOS管M7的栅极、输入端口UPP相连；NMOS管M25的栅极与NMOS管M20的栅极、延迟delay2的输入端、输入端口DNP相连；NMOS管M27的栅极与外部电源VDD相连，NMOS管M27的漏极与NMOS管M26的漏极、NMOS管M29的源极相连；
所述DN电流快速关断补偿电路（3）包括：延迟delay2、反相器INV2、电容C8、PMOS管M22、PMOS管M23；其中，延迟delay2的输入端与PMOS管M22的栅极、NMOS管M20的栅极、NMOS管M25的栅极、输入端口DNP相连；延迟delay2的输出端与反相器INV2的输入端相连，反相器INV2的输出端与PMOS管M23的栅极相连；电容C8的一端与PMOS管M22的漏极、PMOS管M21的源极、PMOS管M24的源极、NMOS管M20的漏极、NMOS管M25的漏极相连于节点B，电容C8的另一端与外部地线GND相连；PMOS管M22的源极与PMOS管M23的漏极相连，PMOS管M23的源极与外部电源VDD相连；
所述UP电流快速关断补偿电路（4）包括：延迟delay1、反相器INV1、NMOS管M8、NMOS管M9；其中，延迟delay1的输入端与NMOS管M8的栅极、PMOS管M6的栅极、PMOS管M11的栅极、输入端口UPN相连；延迟delay1的输出端与反相器INV1的输入端相连，反相器INV的输出端与NMOS管M9的栅极相连；NMOS管M9的源极与外部地线GND相连，NMOS管M9的漏极与NMOS管M8的源极相连；NMOS管M8的漏极与PMOS管M3的源极、PMOS管M6的漏极、PMOS管M11的漏极、NMOS管M7的源极、NMOS管M10的源极相连；
所述输出滤波电路（5）包括：电阻R1、电阻R2、电容C7；其中，电阻R1的一端与电容C7的一端连接至OUTP节点，电阻R2的一端与电容C7的另一端连接至OUTN节点，电阻R1的另一端与电阻R2的另一端相连并引出输出端VCON；
所述动态电流补偿电路（6）包括：PMOS管M5、PMOS管M13、NMOS管M19、NMOS管M26；其中，PMOS管M5的栅极与NMOS管M19的栅极连接至OUTP节点，PMOS管M5的源极与PMOS管M4的源极、外部电源VDD相连，PMOS管M5的漏极与PMOS管M2的源极、PMOS管M4的漏极相连；NMOS管M19的源极与NMOS管M18的源极、外部地线GND相连，PMOS管M19的漏极与NMOS管M16的源极、NMOS管M18的漏极相连；PMOS管M13的栅极与NMOS管M26的栅极连接至OUTN节点，PMOS管M13的源极与PMOS管M14的源极、外部电源VDD相连，PMOS管M13的漏极与PMOS管M14的漏极、PMOS管M15的源极相连；NMOS管M26的源极与NMOS管M27的源极、外部地线GND相连，NMOS管M26的漏极与NMOS管M27的漏极、NMOS管M29的源极相连。
3.根据权利要求2所述的一种运用于电荷泵锁相环的低失配互补电荷泵，其特征在于，所述电荷泵电路CH1中PMOS管M1、PMOS管M2、PMOS管M3构成电流镜，且PMOS管M1、PMOS管M2、PMOS管M3具有相同的宽长比，轨对轨输入运放A1利用负反馈作用，使PMOS管M2、PMOS管M3、NMOS管M16、NMOS管M17的漏极偏置参考电位相等，进而保证电荷泵电路CH1的充电电流即PMOS管M3的漏电流Iup1与放电电流即NMOS管M17的漏电流Idn1精确跟踪PMOS管M2的漏电流I2和NMOS管M16的漏电流I16，由于I2始终等于I16，因此Iup1=Idn1，从而实现电荷泵电路CH1的充放电电流精确复制。
4.根据权利要求2所述的一种运用于电荷泵锁相环的低失配互补电荷泵，其特征在于，所述电荷泵电路CH2中NMOS管M28、NMOS管M29、NMOS管M30构成电流镜，且NMOS管M28、NMOS管M29、NMOS管M30具有相同的宽长比，轨对轨输入运放A2利用负反馈作用，使NMOS管M28、NMOS管M29、PMOS管M12、PMOS管M15的漏极偏置参考电位相等，进而保证电荷泵电路CH2的充电电流即PMOS管M12的漏电流Iup2与放电电流即NMOS管M28的漏电流Idn2精确跟踪PMOS管M15的漏电流I15和NMOS管M29的漏电流I29，由于I15始终等于I29，因此Iup2=Idn2，从而实现电荷泵电路CH2的充放电电流精确复制。
5.根据权利要求2所述的一种运用于电荷泵锁相环的低失配互补电荷泵，其特征在于，输入端UPN的信号与输入端UPP的信号相反，输入端DNN的信号与输入端DNP的信号相反；所述DN电流快速关断补偿电路（3）中，PMOS管M22放置在DN电流放电路径节点B上与PMOS管M23形成和外部电源的通路；通过延迟delay2和反相器INV2使NMOS管M23导通一个延迟时间，在输入信号DNP跳变为有效低电位时，PMOS管M22和PMOS管M23同时导通将节点B的电位抬高，快速关断DN电流，其中DN电流IDN=Idn1+Idn2；DN电流彻底关断后，等到延迟时间结束，NMOS管M9关断，同时关断NMOS管M8，从而减小电路漏电流，同时减小不必要的噪声引入；电容C8用于补偿NMOS 管速度比PMOS管速度快造成的失配。
6.根据权利要求2所述的一种运用于电荷泵锁相环的低失配互补电荷泵，其特征在于，所述UP电流快速关断补偿电路（4）中，NMOS管M8放置在UP电流放电路径节点A上与NMOS管M9形成和外部地线GND的通路；通过延迟delay1和反相器INV1使PMOS管M9导通一个延迟时间，在输入信号UPN跳变为有效高电位时，NMOS管M8和NMOS管M9同时导通将节点A的电位拉低，快速关断UP电流，其中UP电流IUP=Iup1+Iup2；UP电流彻底关断后，等到延迟时间结束，NMOS管M9关断，同时关断NMOS管M8，从而减小电路漏电流，同时减小不必要的噪声引入。
7.根据权利要求2所述的一种运用于电荷泵锁相环的低失配互补电荷泵，其特征在于，所述动态电流补偿电路（6）中，NMOS管M19、NMOS管M26、PMOS管M5和PMOS管M13的导通电阻会随着输出电压VCON的改变而变化，通过负反馈作用补偿上下电流镜的沟道长度调制效应；当输出电压VCON上升时，由于晶体管的沟道长度调制效应，DN电流随着输出电压VCON上升而上升，NMOS管M19、NMOS管M26的栅压上升，导通电阻降低，拉低NMOS管M16和NMOS管M29的源极电压；由于NMOS管M16和NMOS管M29是由基准电流源PBIAS和基准电流源NBIAS镜像，为了抑制由于NMOS管M16和NMOS管M29的源极电压上升导致的漏极电流升高，NMOS管M16和NMOS管M29的栅极电压相应减小，因此导致M17和M28的镜像电流减小，DN电流随之降低；输出电压VCON下降与之同理；但是由于PMOS管M4、PMOS管M14、NMOS管M18、NMOS管M27的导通电阻较小，动态调整范围有限，因此所述动态电流补偿电路（6）用于整体电路对于抑制失配的粗调。
8.根据权利要求2所述的一种运用于电荷泵锁相环的低失配互补电荷泵，其特征在于，轨对轨输入运放被用来提供负反馈补偿，主要是调节一个电流以匹配另一个电流，而不是使电流响应在整个区间平坦化；在所述电荷泵电路CH1反馈回路中的轨对轨输入运放A1主动控制NMOS管M16和NMOS管M17的偏置电压以使Idn1跟随Iup1输出趋势，随输出电压VCON上升而下降；在所述电荷泵电路CH2反馈回路中的轨对轨输入运放A2主动控制PMOS管M12和PMOS管M15的偏置电压以使Iup2跟随Idn2输出趋势，随输出电压VCON上升而上升；所述输出滤波电路（5）使所述电荷泵电路CH1的输出与所述电荷泵电路CH2的输出耦合，通过叠加两个相反的输出电流倾斜的特性，最终使输出电流特性平坦化。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210952076.9A CN115313854A (zh) | 2022-08-09 | 2022-08-09 | 一种运用于电荷泵锁相环的低失配互补电荷泵 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210952076.9A CN115313854A (zh) | 2022-08-09 | 2022-08-09 | 一种运用于电荷泵锁相环的低失配互补电荷泵 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN115313854A true CN115313854A (zh) | 2022-11-08 |
Family
ID=83860604
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210952076.9A Pending CN115313854A (zh) | 2022-08-09 | 2022-08-09 | 一种运用于电荷泵锁相环的低失配互补电荷泵 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN115313854A (zh) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN202167988U (zh) * | 2011-06-10 | 2012-03-14 | 安凯(广州)微电子技术有限公司 | 一种用于锁相环的电荷泵电路 |
| WO2014090136A1 (zh) * | 2012-12-12 | 2014-06-19 | 电子科技大学 | 一种用于电荷泵锁相环的电荷泵电路 |
| CN109194327A (zh) * | 2018-08-31 | 2019-01-11 | 重庆邮电大学 | 一种用于延迟锁相环的低失配率的电荷泵电路 |
| CN112165249A (zh) * | 2020-09-08 | 2021-01-01 | 浙江大学 | 宽输出电压范围低电流失配的电荷泵电路设计方法及应用 |
| CN112653327A (zh) * | 2020-12-24 | 2021-04-13 | 重庆邮电大学 | 一种宽锁定范围低电流失配的电荷泵 |
-
2022
- 2022-08-09 CN CN202210952076.9A patent/CN115313854A/zh active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN202167988U (zh) * | 2011-06-10 | 2012-03-14 | 安凯(广州)微电子技术有限公司 | 一种用于锁相环的电荷泵电路 |
| WO2014090136A1 (zh) * | 2012-12-12 | 2014-06-19 | 电子科技大学 | 一种用于电荷泵锁相环的电荷泵电路 |
| CN109194327A (zh) * | 2018-08-31 | 2019-01-11 | 重庆邮电大学 | 一种用于延迟锁相环的低失配率的电荷泵电路 |
| CN112165249A (zh) * | 2020-09-08 | 2021-01-01 | 浙江大学 | 宽输出电压范围低电流失配的电荷泵电路设计方法及应用 |
| CN112653327A (zh) * | 2020-12-24 | 2021-04-13 | 重庆邮电大学 | 一种宽锁定范围低电流失配的电荷泵 |
Non-Patent Citations (1)
| Title |
|---|
| 梁亮;朱樟明;杨银堂;: "应用于低压锁相环的高性能可编程电荷泵", 西安电子科技大学学报, no. 02, 20 April 2016 (2016-04-20), pages 186 - 192 * |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN109194327B (zh) | 一种用于延迟锁相环的低失配率的电荷泵电路 | |
| CN111133681B (zh) | 具有电荷泵斩波功能的差分pll | |
| US6111445A (en) | Phase interpolator with noise immunity | |
| US9876489B1 (en) | Method of implementing a differential integrating phase interpolator | |
| US7184510B2 (en) | Differential charge pump | |
| KR101329154B1 (ko) | 낮은 누설 전류 소스들 및 능동 회로들 | |
| US20080265970A1 (en) | Voltage level shifter and buffer using same | |
| US8248130B2 (en) | Duty cycle correction circuit | |
| US6636105B2 (en) | Semiconductor device, a charge pump circuit and a PLL circuit that can suppress a switching noise | |
| TWI419451B (zh) | 電荷幫浦電路 | |
| CN107612529A (zh) | 一种时钟占空比自动调节电路 | |
| CN112165249B (zh) | 宽输出电压范围低电流失配的电荷泵电路设计方法及应用 | |
| CN105406829A (zh) | 一种增益连续可调的可变增益放大器 | |
| US5703519A (en) | Drive circuit and method for controlling the cross point levels of a differential CMOS switch drive signal | |
| Maxim | Notice of Violation of IEEE Publication Principles: A 0.16-2.55-GHz CMOS active clock deskewing PLL using analog phase interpolation | |
| CN111240386A (zh) | 一种自补偿的电流舵电荷泵电路 | |
| CN112910255B (zh) | 一种低电流失配的电荷泵电路 | |
| US6686788B2 (en) | Delay circuit of clock synchronization device using delay cells having wide delay range | |
| CN115313854A (zh) | 一种运用于电荷泵锁相环的低失配互补电荷泵 | |
| CN112653327A (zh) | 一种宽锁定范围低电流失配的电荷泵 | |
| CN107565961B (zh) | 用于延迟锁相环的单端负反馈电荷泵 | |
| CN113640776B (zh) | 一种基于负反馈的高精度频率锁定电路 | |
| CN107294528B (zh) | 一种应用于锁相环的电荷泵电路 | |
| CN115360891A (zh) | 一种线性可调死区时间产生电路 | |
| Šovcík et al. | Digital methods of calibration for analog integrated circuits in nanotechnologies |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |