CN116073651A - 一种应用于锁相环系统的宽匹配范围电荷泵 - Google Patents

一种应用于锁相环系统的宽匹配范围电荷泵 Download PDF

Info

Publication number
CN116073651A
CN116073651A CN202310003736.3A CN202310003736A CN116073651A CN 116073651 A CN116073651 A CN 116073651A CN 202310003736 A CN202310003736 A CN 202310003736A CN 116073651 A CN116073651 A CN 116073651A
Authority
CN
China
Prior art keywords
tube
nmos tube
pmos tube
current
pmos
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310003736.3A
Other languages
English (en)
Inventor
周前能
杨鹏
李红娟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Zhonghan Landun Technology Co ltd
Original Assignee
Chongqing University of Post and Telecommunications
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chongqing University of Post and Telecommunications filed Critical Chongqing University of Post and Telecommunications
Priority to CN202310003736.3A priority Critical patent/CN116073651A/zh
Publication of CN116073651A publication Critical patent/CN116073651A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of DC power input into DC power output
    • H02M3/02—Conversion of DC power input into DC power output without intermediate conversion into AC
    • H02M3/04—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters
    • H02M3/06—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

本发明请求保护一种应用于锁相环系统的宽匹配范围电荷泵，属于微电子技术领域，包括充电电流补偿电路、电荷泵核心电路及放电电流补偿电路。本发明采用MOS管M13～M15及放大器OP2构成低电压区域充电电流IUP补偿电路，提高低电压区域IUP匹配范围，采用放大器OP5、PMOS管M19及传输门T1构成高电压区域IUP的补偿电路，提高高电压区域IUP匹配范围，采用MOS管M16～M18及放大器OP3构成高电压区域放电电流IDN补偿电路，提高高电压区域IDN匹配范围，采用放大器OP4、NMOS管M20及传输门T6构成低电压区域IDN的补偿电路，提高低电压区域IDN匹配范围，进而提高充/放电电流匹配范围，实现宽匹配范围电荷泵。

Description

一种应用于锁相环系统的宽匹配范围电荷泵
技术领域
本发明属于微电子技术领域，具体涉及一种应用于锁相环系统的宽匹配范围电荷泵。
背景技术
锁相环作为时钟产生电路的重要形式，在集成电路中广泛使用。电荷泵型锁相环具有高速、低抖动等特点，是目前常用的一种锁相环结构。电荷泵作为电荷泵型锁相环的重要组成部分，其性能直接影响锁相环的性能，进而影响时钟产生电路的性能特性。
图1为一种传统的电荷泵电路，主要充电电流源Iup、充电开关S1、放电开关S2以及放电电流源Idn组成。当开关S1闭合、开关S2断开时，充电电流源Iup通过充电开关S1对后级的滤波电容进行充电；当开关S1断开、开关S2闭合时，后级的滤波电容通过开关S2、放电电流源Idn进行放电，当开关S1与开关S2均断开时，后级的滤波电容上的电压保持不变。无论怎样，传统的电荷泵电路存在电流失配、关闭时有漏电流等问题，其直接影响锁相环的性能特性。
发明内容
本发明旨在解决以上现有技术的问题。提出了一种应用于锁相环系统的宽匹配范围电荷泵。本发明的技术方案如下：
一种应用于锁相环系统的宽匹配范围电荷泵，其包括：充电电流补偿电路(1)、电荷泵核心电路(2)及放电电流补偿电路(3)，其中，所述充电电流补偿电路(1)的信号输出端接所述电荷泵核心电路(2)的信号输入端，所述电荷泵核心电路(2)的信号输出端分别接所述充电电流补偿电路(1)的信号输入端及所述放电电流补偿电路(3)的信号输入端，所述放电电流补偿电路(3)的信号输出端接所述电荷泵核心电路(2)的信号输入端，所述充电电流补偿电路(1)为所述电荷泵核心电路(2)提供充电补偿电流，所述放电电流补偿电路(3)为所述电荷泵核心电路(2)提供放电补偿电流，所述电荷泵核心电路(2)为锁相环系统的滤波电路提供充放电流。
进一步的，所述充电电流补偿电路(1)包括：PMOS管M13、PMOS管M14、NMOS管M15、PMOS管M19、放大器OP2、放大器OP5以及传输门T1，其中PMOS管M14的源极分别与PMOS管M13的源极以及外部电源VDD相连，PMOS管M14的栅极分别与PMOS管M13的栅极、PMOS管M14的漏极以及NMOS管M15的漏极相连，NMOS管M15的源极分别与放大器OP2的输出端以及放大器OP2的反相输入端相连，放大器OP5的反相输入端分别与放大器OP5的输出端以及PMOS管M19的源极相连，PMOS管M19的漏极与传输门T1的输入端相连，传输门T1的一控制端与信号控制端UP相连，传输门T1的另一控制端与信号控制端
Figure BDA0004035253080000021
相连。
进一步的，所述电荷泵核心电路(2)包括：电流源IR1、电流源IR2、NMOS管M1、NMOS管M2、PMOS管M3、PMOS管M4、PMOS管M5、PMOS管M6、NMOS管M7、NMOS管M8、NMOS管M9、NMOS管M10、PMOS管M11、PMOS管M12、传输门T2、传输门T3、传输门T4、传输门T5以及放大器OP1，其中电流源IR1的一端分别接PMOS管M4的源极、PMOS管M5的源极、PMOS管M11的源极、PMOS管M12的源极以及外部电源VDD相连，电源IR1的另一端分别与NMOS管M1的漏极、NMOS管M1的栅极以及NMOS管M2的栅极相连，PMOS管M4的漏极与PMOS管M3的源极相连，PMOS管M3的漏极分别与PMOS管M4的栅极、PMOS管M5的栅极、PMOS管M13的漏极以及NMOS管M2的漏极相连，PMOS管M3的栅极分别与PMOS管M6的栅极、PMOS管M19的栅极、PMOS管M16的栅极以及偏置端VB1相连，PMOS管M5的漏极与PMOS管M6的源极相连，PMOS管M6的漏极分别与放大器OP5的同相输入端、传输门T2的输入端以及传输门T4的输入端相连，传输门T2的一控制端与信号控制端DN相连，传输门T2的另一控制端与信号控制端
Figure BDA0004035253080000031
相连，传输门T2的输出端分别与放大器OP1的输出端、放大器OP1的反相输入端以及传输门T3的输入端相连，传输门T3的一控制端与信号控制端UP相连，传输门T3的另一控制端与信号控制端
Figure BDA0004035253080000032
相连，传输门T4的一控制端与信号控制端UP相连，传输门T4的另一控制端与信号控制端
Figure BDA0004035253080000033
相连，传输门T4的输出端分别与传输门T1的输出端、放大器OP2的同相输入端、放大器OP1的同相输入端、传输门T5的输入端、放大器OP3的同相输入端、传输门T6的输入端以及电荷泵输出端VC相连，传输门T5的一控制端与信号控制端DN相连，传输门T5的另一控制端与信号控制
Figure BDA0004035253080000034
相连，传输门T5的输出端分别与传输门T3的输出端、放大器OP4的同相输入端以及NMOS管M7的漏极相连，NMOS管M7的栅极分别与NMOS管M9的栅极、NMOS管M20的栅极、NMOS管M15的栅极以及偏置端VB2相连，NMOS管M7的源极与NMOS管M8的漏极相连，NMOS管M8的栅极分别与NMOS管M10的栅极、NMOS管M9的漏极、NMOS管M18的漏极以及PMOS管M11的漏极相连，NMOS管M9的源极与NMOS管M10的漏极相连，PMOS管M12的栅极分别与PMOS管M11的栅极、PMOS管M12的漏极以及电流源IR2的一端相连，电流源IR2的另一端分别与NMOS管M1的源极、NMOS管M2的源极、NMOS管M8的源极、NMOS管M10的源极以及外部地线GND相连。
进一步的，所述放电电流补偿电路(3)包括：PMOS管M16、NMOS管M17、NMOS管M18、NMOS管M20、放大器OP3、放大器OP4以及传输门T6，其中放大器OP3的反相输入端分别与放大器OP3的输出端以及PMOS管M16的源极相连，PMOS管M16的漏极分别与NMOS管M17的漏极、NMOS管M17的栅极以及NMOS管M18的栅极相连，NMOS管M17的源极分别与NMOS管M18的源极以及外部地线GND相连，传输门T6的一控制端与信号控制端DN相连，传输门T6的另一控制端与信号控制端
Figure BDA0004035253080000035
相连，传输门T6的输出端与NMOS管M20的漏极相连，NMOS管M20的源极分别与放大器OP4的输出端以及放大器OP4的反相输入端相连。
进一步的，所述充电电流补偿电路(1)中，PMOS管M13、PMOS管M14、NMOS管M15、放大器OP2构成低电压区域充电电流的补偿电路，提高充电电流在低电压区域的匹配范围，放大器OP2构成单位增益负反馈使得其NMOS管M15的源极电压等于电荷泵输出端VC的电压VC，当电荷泵输出端VC的电压VC较低时，NMOS管M15开启且其漏极电流
Figure BDA0004035253080000041
其中，μn为电子迁移率，Cox为单位面积栅氧化层电容，(W/L)15为NMOS管M15的沟道宽长比，VB2为偏置端VB2的电压，VTHn为NMOS管的阈值电压，PMOS管M13与PMOS管M14完全相同，PMOS管M13的漏极电流I13与PMOS管M14的漏极电流I14有I13＝I14＝I15。
进一步的，所述充电电流补偿电路(1)中，放大器OP5、PMOS管M19以及传输门T1构成高电压区域充电电流的补偿电路，提高充电电流在高电压区域的匹配范围，当电荷泵输出端VC的电压VC上升，所述电荷泵核心电路(2)中的PMOS管M6的漏极电压VA也上升，放大器OP5构成单位增益负反馈使得PMOS管M19的源极电压等于VA，当VA-VB1>|VTHP|，PMOS管M19开启，其中VB1为偏置端VB1的电压，VTHP为PMOS管的阈值电压，则PMOS管M19的漏极电流
Figure BDA0004035253080000042
其中，μp为空穴迁移率，Cox为单位面积栅氧化层电容，(W/L)19为PMOS管M19的沟道宽长比。
进一步的，所述电荷泵核心电路(2)中，流过电流源IR1与电流源IR2的电流相同且均等于IREF，NMOS管M1与NMOS管M2完全相同，PMOS管M4与PMOS管M5完全相同，PMOS管M3与PMOS管M6完全相同，则PMOS管M6的漏极电流I6＝IREF-I15，其中I15为NMOS管M15的漏极电流；PMOS管M11与PMOS管M12完全相同，NMOS管M8与NMOS管M10完全相同，NMOS管M7与NMOS管M9完全相同，则NMOS管M7的漏极电流I7＝IREF-I16，其中I16为PMOS管M16的漏极电流，信号控制端DN与信号控制端UP具有相反信号，信号控制端DN与信号控制端
Figure BDA0004035253080000051
具有相反信号，信号控制端UP与信号控制端
Figure BDA0004035253080000052
具有相反信号。信号控制端UP为高电位、信号控制端DN为低电位时，传输门T4开启，传输门T5关闭，电荷泵充电电流IUP对锁相环系统的滤波电路进行充电(且IUP＝I6+I19)，电荷泵输出端VC的电压VC逐渐上升，其中I19为PMOS管M19的漏极电流，当电压VC为低电压时，PMOS管M19截止，NMOS管M15开启，NMOS管M15的电流I15对充电电流IUP进行补偿从而拓宽低电压区域的匹配范围；当电压VC为高电压时，NMOS管M15截止，PMOS管M19开启，PMOS管M19的电流I19对充电电流IUP进行补偿从而拓宽高电压区域的匹配范围。
进一步的，所述电荷泵核心电路(2)中，信号控制端UP为低电位、信号控制端DN为高电位时，电荷泵放电电流IDN对锁相环系统的滤波电路进行放电，且IDN＝I7+I20，其中I7为NMOS管M7的漏极电流，I20为NMOS管M20的漏极电流，电荷泵输出端VC的电压VC逐渐降低，当电压VC为高电位时，PMOS管M16开启，NMOS管M20截止，PMOS管M16的电流I16对放电电流IDN进行补偿从而拓宽高电压区域的匹配范围；当电压VC为低电位时，PMOS管M16截止，NMOS管M20开启，NMOS管M20的电流I20对放电电流IDN进行补偿从而拓宽低电压区域的匹配范围。
进一步的，所述放电电流补偿电路(3)中，PMOS管M16、NMOS管M17、NMOS管M18、放大器OP3构成高电压区域放电电流的补偿电路，提高放电电流在高电压区域的匹配范围，放大器OP3构成单位增益负反馈，使得PMOS管M16的源极电压等于电荷泵输出端VC的电压VC，当电荷泵输出端VC的电压VC较高时，PMOS管M16开启且其漏极电流
Figure BDA0004035253080000053
其中，μp为空穴迁移率，Cox为单位面积栅氧化层电容，(W/L)16为PMOS管M16的沟道宽长比，VB1为偏置端VB1的电压，VTHP为PMOS管的阈值电压。NMOS管M18与NMOS管M17完全相同，则NMOS管M18的漏极电流I18与NMOS管M17的漏极电流I17有I18＝I17＝I16。
进一步的，所述放电电流补偿电路(3)中，放大器OP4、NMOS管M20以及传输门T6构成低电压区域放电电流的补偿电路，提高放电电流在低电压区域的匹配范围，当电荷泵输出端VC的电压VC降低，所述电荷泵核心电路(2)中的NMOS管M7的漏极电压VB也降低，放大器OP4构成单位增益负反馈使得NMOS管M20的源极电压等于VB，当VB2-VB>VTHn，NMOS管M20开启，则NMOS管M20的漏极电流
Figure BDA0004035253080000061
其中，μn为电子迁移率，Cox为单位面积栅氧化层电容，(W/L)20为NMOS管M20的沟道宽长比，VB2为偏置端VB2的电压，VTHn为NMOS管的阈值电压。
本发明的优点及有益效果如下：
本发明通过提供一种应用于锁相环系统的宽匹配范围电荷泵，采用PMOS管M13、PMOS管M14、NMOS管M15、放大器OP2构成低电压区域充电电流的补偿电路，提高充电电流在低电压区域的匹配范围，采用放大器OP5、PMOS管M19以及传输门T1构成高电压区域充电电流的补偿电路，提高充电电流在高电压区域的匹配范围，采用PMOS管M16、NMOS管M17、NMOS管M18、放大器OP3构成高电压区域放电电流的补偿电路，提高放电电流在高电压区域的匹配范围，采用放大器OP4、NMOS管M20以及传输门T6构成低电压区域放电电流的补偿电路，提高放电电流在低电压区域的匹配范围，进而提高电荷泵的充电电流与放电电流的匹配范围，从而实现宽匹配范围电荷泵。
附图说明
图1是传统的电荷泵电路原理图；
图2为本发明提供优选实施例的一种应用于锁相环系统的宽匹配范围电荷泵电路原理图；
图3为本发明提供优选实施例的一种应用于锁相环系统的宽匹配范围电荷泵的匹配特性仿真图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、详细地描述。所描述的实施例仅仅是本发明的一部分实施例。
本发明解决上述技术问题的技术方案是：
本申请实施例采用PMOS管M13、PMOS管M14、NMOS管M15、放大器OP2构成低电压区域充电电流的补偿电路，提高充电电流在低电压区域的匹配范围，采用放大器OP5、PMOS管M19以及传输门T1构成高电压区域充电电流的补偿电路，提高充电电流在高电压区域的匹配范围，采用PMOS管M16、NMOS管M17、NMOS管M18、放大器OP3构成高电压区域放电电流的补偿电路，提高放电电流在高电压区域的匹配范围，采用放大器OP4、NMOS管M20以及传输门T6构成低电压区域放电电流的补偿电路，提高放电电流在低电压区域的匹配范围，进而提高电荷泵的充电电流与放电电流的匹配范围，从而实现宽匹配范围电荷泵。
为了更好的理解上述技术方案，下面将结合说明书附图以及具体的实施方式，对上述技术方案进行详细说明。
实施例
一种应用于锁相环系统的宽匹配范围电荷泵，如图2所示，包括充电电流补偿电路1、电荷泵核心电路2、放电电流补偿电路3；
其中，所述充电电流补偿电路1的信号输出端接所述电荷泵核心电路2的信号输入端，所述电荷泵核心电路2的信号输出端分别接所述充电电流补偿电路1的信号输入端及所述放电电流补偿电路3的信号输入端，所述放电电流补偿电路3的信号输出端接所述电荷泵核心电路2的信号输入端，所述充电电流补偿电路1为所述电荷泵核心电路2提供充电补偿电流，所述放电电流补偿电路3为所述电荷泵核心电路2提供放电补偿电流，所述电荷泵核心电路2为锁相环系统的滤波电路提供充放电流。
作为一种优选的技术方案，如图2所示，所述充电电流补偿电路1包括：PMOS管M13、PMOS管M14、NMOS管M15、PMOS管M19、放大器OP2、放大器OP5以及传输门T1，其中PMOS管M14的源极分别与PMOS管M13的源极以及外部电源VDD相连，PMOS管M14的栅极分别与PMOS管M13的栅极、PMOS管M14的漏极以及NMOS管M15的漏极相连，NMOS管M15的源极分别与放大器OP2的输出端以及放大器OP2的反相输入端相连，放大器OP5的反相输入端分别与放大器OP5的输出端以及PMOS管M19的源极相连，PMOS管M19的漏极与传输门T1的输入端相连，传输门T1的一控制端与信号控制端UP相连，传输门T1的另一控制端与信号控制端UP相连。
所述电荷泵核心电路2包括：电流源IR1、电流源IR2、NMOS管M1、NMOS管M2、PMOS管M3、PMOS管M4、PMOS管M5、PMOS管M6、NMOS管M7、NMOS管M8、NMOS管M9、NMOS管M10、PMOS管M11、PMOS管M12、传输门T2、传输门T3、传输门T4、传输门T5以及放大器OP1，其中电流源IR1的一端分别接PMOS管M4的源极、PMOS管M5的源极、PMOS管M11的源极、PMOS管M12的源极以及外部电源VDD相连，电源IR1的另一端分别与NMOS管M1的漏极、NMOS管M1的栅极以及NMOS管M2的栅极相连，PMOS管M4的漏极与PMOS管M3的源极相连，PMOS管M3的漏极分别与PMOS管M4的栅极、PMOS管M5的栅极、PMOS管M13的漏极以及NMOS管M2的漏极相连，PMOS管M3的栅极分别与PMOS管M6的栅极、PMOS管M19的栅极、PMOS管M16的栅极以及偏置端VB1相连，PMOS管M5的漏极与PMOS管M6的源极相连，PMOS管M6的漏极分别与放大器OP5的同相输入端、传输门T2的输入端以及传输门T4的输入端相连，传输门T2的一控制端与信号控制端DN相连，传输门T2的另一控制端与信号控制端
Figure BDA0004035253080000091
相连，传输门T2的输出端分别与放大器OP1的输出端、放大器OP1的反相输入端以及传输门T3的输入端相连，传输门T3的一控制端与信号控制端UP相连，传输门T3的另一控制端与信号控制端
Figure BDA0004035253080000092
相连，传输门T4的一控制端与信号控制端UP相连，传输门T4的另一控制端与信号控制端
Figure BDA0004035253080000093
相连，传输门T4的输出端分别与传输门T1的输出端、放大器OP2的同相输入端、放大器OP1的同相输入端、传输门T5的输入端、放大器OP3的同相输入端、传输门T6的输入端以及电荷泵输出端VC相连，传输门T5的一控制端与信号控制端DN相连，传输门T5的另一控制端与信号控制
Figure BDA0004035253080000094
相连，传输门T5的输出端分别与传输门T3的输出端、放大器OP4的同相输入端以及NMOS管M7的漏极相连，NMOS管M7的栅极分别与NMOS管M9的栅极、NMOS管M20的栅极、NMOS管M15的栅极以及偏置端VB2相连，NMOS管M7的源极与NMOS管M8的漏极相连，NMOS管M8的栅极分别与NMOS管M10的栅极、NMOS管M9的漏极、NMOS管M18的漏极以及PMOS管M11的漏极相连，NMOS管M9的源极与NMOS管M10的漏极相连，PMOS管M12的栅极分别与PMOS管M11的栅极、PMOS管M12的漏极以及电流源IR2的一端相连，电流源IR2的另一端分别与NMOS管M1的源极、NMOS管M2的源极、NMOS管M8的源极、NMOS管M10的源极以及外部地线GND相连。
所述放电电流补偿电路3包括：PMOS管M16、NMOS管M17、NMOS管M18、NMOS管M20、放大器OP3、放大器OP4以及传输门T6，其中放大器OP3的反相输入端分别与放大器OP3的输出端以及PMOS管M16的源极相连，PMOS管M16的漏极分别与NMOS管M17的漏极、NMOS管M17的栅极以及NMOS管M18的栅极相连，NMOS管M17的源极分别与NMOS管M18的源极以及外部地线GND相连，传输门T6的一控制端与信号控制端DN相连，传输门T6的另一控制端与信号控制端
Figure BDA0004035253080000101
相连，传输门T6的输出端与NMOS管M20的漏极相连，NMOS管M20的源极分别与放大器OP4的输出端以及放大器OP4的反相输入端相连。
所述充电电流补偿电路1中，PMOS管M13、PMOS管M14、NMOS管M15、放大器OP2构成低电压区域充电电流的补偿电路，提高充电电流在低电压区域的匹配范围，放大器OP2构成单位增益负反馈使得其NMOS管M15的源极电压等于电荷泵输出端VC的电压，当电荷泵输出端VC的电压VC较低时，NMOS管M15开启且其漏极电流I15为
Figure BDA0004035253080000102
式中，μn为电子迁移率，Cox为单位面积栅氧化层电容，(W/L)15为NMOS管M15的沟道宽长比，VB2为偏置端VB2的电压，VTHn为NMOS管的阈值电压，PMOS管M13与PMOS管M14完全相同，PMOS管M13的漏极电流I13与PMOS管M14的漏极电流I14有I13＝I14＝I15。放大器OP5、PMOS管M19以及传输门T1构成高电压区域充电电流的补偿电路，提高充电电流在高电压区域的匹配范围，当电荷泵输出端VC电压VC上升，所述电荷泵核心电路2中的PMOS管M6的漏极电压VA也上升，放大器OP5构成单位增益负反馈使得PMOS管M19的源极电压等于VA，当VA-VB1>|VTHP|，PMOS管M19开启，其中VB1为偏置端VB1的电压，VTHP为PMOS管的阈值电压，则PMOS管M19的漏极电流I19为
Figure BDA0004035253080000103
式中，μp为空穴迁移率，(W/L)19为PMOS管M19的沟道宽长比。
所述放电电流补偿电路3中，PMOS管M16、NMOS管M17、NMOS管M18、放大器OP3构成高电压区域放电电流的补偿电路，提高放电电流在高电压区域的匹配范围，放大器OP3构成单位增益负反馈，使得PMOS管M16的源极电压等于电荷泵输出端VC的电压VC，当电荷泵输出端VC的电压VC较高时，PMOS管M16开启且其漏极电流I16为
Figure BDA0004035253080000111
式中，(W/L)16为PMOS管M16的沟道宽长比。NMOS管M18与NMOS管M17完全相同，则NMOS管M18的漏极电流I18与NMOS管M17的漏极电流I17有I18＝I17＝I16。放大器OP4、NMOS管M20以及传输门T6构成低电压区域放电电流的补偿电路，提高放电电流在低电压区域的匹配范围，当电荷泵输出端VC的电压VC降低，所述电荷泵核心电路2中的NMOS管M7的漏极电压VB也降低，放大器OP4构成单位增益负反馈使得NMOS管M20的源极电压等于VB，当VB2-VB>VTHn，NMOS管M20开启，则NMOS管M20的漏极电流I20为
Figure BDA0004035253080000112
式中，(W/L)20为NMOS管M20的沟道宽长比。
所述电荷泵核心电路2中，电流源IR1的电流IR1与电流源IR2的电流IR2有IR1＝IR2＝IREF，PMOS管M13与PMOS管M14完全相同，NMOS管M1与NMOS管M2完全相同，PMOS管M4与PMOS管M5完全相同，PMOS管M3与PMOS管M6完全相同，则PMOS管M6的漏极电流I6＝IREF-I15，PMOS管M11与PMOS管M12完全相同，NMOS管M8与NMOS管M10完全相同，NMOS管M7与NMOS管M9完全相同，则NMOS管M7的漏极电流I7＝IREF-I16，信号控制端DN与信号控制端UP具有相反信号，信号控制端DN与信号控制端
Figure BDA0004035253080000113
具有相反信号，信号控制端UP与信号控制端
Figure BDA0004035253080000114
具有相反信号。信号控制端UP为高电位及信号控制端DN为低电位时，传输门T4开启，传输门T5关闭，电荷泵充电电流IUP对锁相环系统的滤波电路进行充电，且IUP＝I6+I19，电荷泵输出端VC的电压VC逐渐上升，当电压VC为低电压时，PMOS管M19截止，NMOS管M15开启，NMOS管M15的电流I15对充电电流IUP进行补偿从而拓宽低电压区域的匹配范围；当电压VC为高电压时，NMOS管M15截止，PMOS管M19开启，PMOS管M19的电流I19对充电电流IUP进行补偿从而拓宽高电压区域的匹配范围。信号控制端UP为低电位及信号控制端DN为高电位时，电荷泵放电电流IDN对锁相环系统的滤波电路进行放电，且IDN＝I7+I20，电荷泵输出端VC的电压VC逐渐降低，当电压VC为高电位时，PMOS管M16开启，NMOS管M20截止，PMOS管M16的电流I16对放电电流IDN进行补偿从而拓宽高电压区域的匹配范围；当电压VC为低电位时，PMOS管M16截止，NMOS管M20开启，NMOS管M20的电流I20对放电电流IDN进行补偿从而拓宽低电压区域的匹配范围。
图3为本发明的一种应用于锁相环系统的宽匹配范围电荷泵的匹配特性仿真曲线。其中横坐标为电荷泵的输出电压VC，纵坐标为电荷泵的充/放电电流。电源电压为1.8V，电压VC在0.1～1.7V范围内，充电电流IUP与放电电流的误差小于1％。
本申请的上述实施例中，一种应用于锁相环系统的宽匹配范围电荷泵，包括充电电流补偿电路、电荷泵核心电路及放电电流补偿电路。本申请实施例采用PMOS管M13、PMOS管M14、NMOS管M15、放大器OP2构成低电压区域充电电流的补偿电路，提高充电电流在低电压区域的匹配范围，采用放大器OP5、PMOS管M19以及传输门T1构成高电压区域充电电流的补偿电路，提高充电电流在高电压区域的匹配范围，采用PMOS管M16、NMOS管M17、NMOS管M18、放大器OP3构成高电压区域放电电流的补偿电路，提高放电电流在高电压区域的匹配范围，采用放大器OP4、NMOS管M20以及传输门T6构成低电压区域放电电流的补偿电路，提高放电电流在低电压区域的匹配范围，进而提高电荷泵的充电电流与放电电流的匹配范围，从而实现宽匹配范围电荷泵。
还需要说明的是，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、商品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、商品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、商品或者设备中还存在另外的相同要素。
以上这些实施例应理解为仅用于说明本发明而不用于限制本发明的保护范围。在阅读了本发明的记载的内容之后，技术人员可以对本发明作各种改动或修改，这些等效变化和修饰同样落入本发明权利要求所限定的范围。

Claims (10)

1.一种应用于锁相环系统的宽匹配范围电荷泵，其特征在于，包括：充电电流补偿电路(1)、电荷泵核心电路(2)及放电电流补偿电路(3)，其中，所述充电电流补偿电路(1)的信号输出端接所述电荷泵核心电路(2)的信号输入端，所述电荷泵核心电路(2)的信号输出端分别接所述充电电流补偿电路(1)的信号输入端及所述放电电流补偿电路(3)的信号输入端，所述放电电流补偿电路(3)的信号输出端接所述电荷泵核心电路(2)的信号输入端，所述充电电流补偿电路(1)主要通过PMOS管M13、传输门T1为所述电荷泵核心电路(2)提供充电补偿电流，所述放电电流补偿电路(3)主要通过传输门T6、NMOS管M18在内的元器件为所述电荷泵核心电路(2)提供放电补偿电流，所述电荷泵核心电路(2)主要通过传输门T4、传输门T5、电路输出端VC为锁相环系统的滤波电路提供充放电流。
2.根据权利要求1所述的一种应用于锁相环系统的宽匹配范围电荷泵，其特征在于，所述充电电流补偿电路(1)包括：PMOS管M13、PMOS管M14、NMOS管M15、PMOS管M19、放大器OP2、放大器OP5以及传输门T1，其中PMOS管M14的源极分别与PMOS管M13的源极以及外部电源VDD相连，PMOS管M14的栅极分别与PMOS管M13的栅极、PMOS管M14的漏极以及NMOS管M15的漏极相连，NMOS管M15的源极分别与放大器OP2的输出端以及放大器OP2的反相输入端相连，放大器OP5的反相输入端分别与放大器OP5的输出端以及PMOS管M19的源极相连，PMOS管M19的漏极与传输门T1的输入端相连，传输门T1的一控制端与信号控制端UP相连，传输门T1的另一控制端与信号控制端
Figure FDA0004035253070000011
相连。
3.根据权利要求1所述的一种应用于锁相环系统的宽匹配范围电荷泵，其特征在于，所述电荷泵核心电路(2)包括：电流源IR1、电流源IR2、NMOS管M1、NMOS管M2、PMOS管M3、PMOS管M4、PMOS管M5、PMOS管M6、NMOS管M7、NMOS管M8、NMOS管M9、NMOS管M10、PMOS管M11、PMOS管M12、传输门T2、传输门T3、传输门T4、传输门T5以及放大器OP1，其中电流源IR1的一端分别接PMOS管M4的源极、PMOS管M5的源极、PMOS管M11的源极、PMOS管M12的源极以及外部电源VDD相连，电源IR1的另一端分别与NMOS管M1的漏极、NMOS管M1的栅极以及NMOS管M2的栅极相连，PMOS管M4的漏极与PMOS管M3的源极相连，PMOS管M3的漏极分别与PMOS管M4的栅极、PMOS管M5的栅极、PMOS管M13的漏极以及NMOS管M2的漏极相连，PMOS管M3的栅极分别与PMOS管M6的栅极、PMOS管M19的栅极、PMOS管M16的栅极以及偏置端VB1相连，PMOS管M5的漏极与PMOS管M6的源极相连，PMOS管M6的漏极分别与放大器OP5的同相输入端、传输门T2的输入端以及传输门T4的输入端相连，传输门T2的一控制端与信号控制端DN相连，传输门T2的另一控制端与信号控制端
Figure FDA0004035253070000021
相连，传输门T2的输出端分别与放大器OP1的输出端、放大器OP1的反相输入端以及传输门T3的输入端相连，传输门T3的一控制端与信号控制端UP相连，传输门T3的另一控制端与信号控制端
Figure FDA0004035253070000022
相连，传输门T4的一控制端与信号控制端UP相连，传输门T4的另一控制端与信号控制端
Figure FDA0004035253070000023
相连，传输门T4的输出端分别与传输门T1的输出端、放大器OP2的同相输入端、放大器OP1的同相输入端、传输门T5的输入端、放大器OP3的同相输入端、传输门T6的输入端以及电荷泵输出端VC相连，传输门T5的一控制端与信号控制端DN相连，传输门T5的另一控制端与信号控制
Figure FDA0004035253070000024
相连，传输门T5的输出端分别与传输门T3的输出端、放大器OP4的同相输入端以及NMOS管M7的漏极相连，NMOS管M7的栅极分别与NMOS管M9的栅极、NMOS管M20的栅极、NMOS管M15的栅极以及偏置端VB2相连，NMOS管M7的源极与NMOS管M8的漏极相连，NMOS管M8的栅极分别与NMOS管M10的栅极、NMOS管M9的漏极、NMOS管M18的漏极以及PMOS管M11的漏极相连，NMOS管M9的源极与NMOS管M10的漏极相连，PMOS管M12的栅极分别与PMOS管M11的栅极、PMOS管M12的漏极以及电流源IR2的一端相连，电流源IR2的另一端分别与NMOS管M1的源极、NMOS管M2的源极、NMOS管M8的源极、NMOS管M10的源极以及外部地线GND相连。
4.根据权利要求1所述的一种应用于锁相环系统的宽匹配范围电荷泵，其特征在于，所述放电电流补偿电路(3)包括：PMOS管M16、NMOS管M17、NMOS管M18、NMOS管M20、放大器OP3、放大器OP4以及传输门T6，其中放大器OP3的反相输入端分别与放大器OP3的输出端以及PMOS管M16的源极相连，PMOS管M16的漏极分别与NMOS管M17的漏极、NMOS管M17的栅极以及NMOS管M18的栅极相连，NMOS管M17的源极分别与NMOS管M18的源极以及外部地线GND相连，传输门T6的一控制端与信号控制端DN相连，传输门T6的另一控制端与信号控制端
Figure FDA0004035253070000031
相连，传输门T6的输出端与NMOS管M20的漏极相连，NMOS管M20的源极分别与放大器OP4的输出端以及放大器OP4的反相输入端相连。
5.根据权利要求2所述的一种应用于锁相环系统的宽匹配范围电荷泵，其特征在于，所述充电电流补偿电路(1)中，PMOS管M13、PMOS管M14、NMOS管M15、放大器OP2构成低电压区域充电电流的补偿电路，提高充电电流在低电压区域的匹配范围，放大器OP2构成单位增益负反馈使得其NMOS管M15的源极电压等于电荷泵输出端VC的电压VC，当电荷泵输出端VC的电压VC较低时，NMOS管M15开启且其漏极电流
Figure FDA0004035253070000032
其中，μn为电子迁移率，Cox为单位面积栅氧化层电容，(W/L)15为NMOS管M15的沟道宽长比，VB2为偏置端VB2的电压，VTHn为NMOS管的阈值电压，PMOS管M13与PMOS管M14完全相同，PMOS管M13的漏极电流I13与PMOS管M14的漏极电流I14有I13＝I14＝I15。
6.根据权利要求5所述的一种应用于锁相环系统的宽匹配范围电荷泵，其特征在于，所述充电电流补偿电路(1)中，放大器OP5、PMOS管M19以及传输门T1构成高电压区域充电电流的补偿电路，提高充电电流在高电压区域的匹配范围，当电荷泵输出端VC的电压VC上升，所述电荷泵核心电路(2)中的PMOS管M6的漏极电压VA也上升，放大器OP5构成单位增益负反馈使得PMOS管M19的源极电压等于VA，当VA-VB1>|VTHP|，PMOS管M19开启，其中VB1为偏置端VB1的电压，VTHP为PMOS管的阈值电压，则PMOS管M19的漏极电流
Figure FDA0004035253070000041
其中，μp为空穴迁移率，Cox为单位面积栅氧化层电容，(W/L)19为PMOS管M19的沟道宽长比。
7.根据权利要求3所述的一种应用于锁相环系统的宽匹配范围电荷泵，其特征在于，所述电荷泵核心电路(2)中，流过电流源IR1与电流源IR2的电流相同且均等于IREF，NMOS管M1与NMOS管M2完全相同，PMOS管M4与PMOS管M5完全相同，PMOS管M3与PMOS管M6完全相同，则PMOS管M6的漏极电流I6＝IREF-I15，其中I15为NMOS管M15的漏极电流；PMOS管M11与PMOS管M12完全相同，NMOS管M8与NMOS管M10完全相同，NMOS管M7与NMOS管M9完全相同，则NMOS管M7的漏极电流I7＝IREF-I16，其中I16为PMOS管M16的漏极电流，信号控制端DN与信号控制端UP具有相反信号，信号控制端DN与信号控制端
Figure FDA0004035253070000043
具有相反信号，信号控制端UP与信号控制端
Figure FDA0004035253070000042
具有相反信号。信号控制端UP为高电位、信号控制端DN为低电位时，传输门T4开启，传输门T5关闭，电荷泵充电电流IUP对锁相环系统的滤波电路进行充电(且IUP＝I6+I19)，电荷泵输出端VC的电压VC逐渐上升，其中I19为PMOS管M19的漏极电流，当电压VC为低电压时，PMOS管M19截止，NMOS管M15开启，NMOS管M15的电流I15对充电电流IUP进行补偿从而拓宽低电压区域的匹配范围；当电压VC为高电压时，NMOS管M15截止，PMOS管M19开启，PMOS管M19的电流I19对充电电流IUP进行补偿从而拓宽高电压区域的匹配范围。
8.根据权利要求7所述的一种应用于锁相环系统的宽匹配范围电荷泵，其特征在于，所述电荷泵核心电路(2)中，信号控制端UP为低电位、信号控制端DN为高电位时，电荷泵放电电流IDN对锁相环系统的滤波电路进行放电，且IDN＝I7+I20，其中I7为NMOS管M7的漏极电流，I20为NMOS管M20的漏极电流，电荷泵输出端VC的电压VC逐渐降低，当电压VC为高电位时，PMOS管M16开启，NMOS管M20截止，PMOS管M16的电流I16对放电电流IDN进行补偿从而拓宽高电压区域的匹配范围；当电压VC为低电位时，PMOS管M16截止，NMOS管M20开启，NMOS管M20的电流I20对放电电流IDN进行补偿从而拓宽低电压区域的匹配范围。
9.根据权利要求4所述的一种应用于锁相环系统的宽匹配范围电荷泵，其特征在于，所述放电电流补偿电路(3)中，PMOS管M16、NMOS管M17、NMOS管M18、放大器OP3构成高电压区域放电电流的补偿电路，提高放电电流在高电压区域的匹配范围，放大器OP3构成单位增益负反馈，使得PMOS管M16的源极电压等于电荷泵输出端VC的电压VC，当电荷泵输出端VC的电压VC较高时，PMOS管M16开启且其漏极电流
Figure FDA0004035253070000051
其中，μp为空穴迁移率，Cox为单位面积栅氧化层电容，(W/L)16为PMOS管M16的沟道宽长比，VB1为偏置端VB1的电压，VTHP为PMOS管的阈值电压。NMOS管M18与NMOS管M17完全相同，则NMOS管M18的漏极电流I18与NMOS管M17的漏极电流I17有I18＝I17＝I16。
10.根据权利要求9所述的一种应用于锁相环系统的宽匹配范围电荷泵，其特征在于，所述放电电流补偿电路(3)中，放大器OP4、NMOS管M20以及传输门T6构成低电压区域放电电流的补偿电路，提高放电电流在低电压区域的匹配范围，当电荷泵输出端VC的电压VC降低，所述电荷泵核心电路(2)中的NMOS管M7的漏极电压VB也降低，放大器OP4构成单位增益负反馈使得NMOS管M20的源极电压等于VB，当VB2-VB>VTHn，NMOS管M20开启，则NMOS管M20的漏极电流
Figure FDA0004035253070000052
其中，μn为电子迁移率，Cox为单位面积栅氧化层电容，(W/L)20为NMOS管M20的沟道宽长比，VB2为偏置端VB2的电压，VTHn为NMOS管的阈值电压。
CN202310003736.3A 2023-01-03 2023-01-03 一种应用于锁相环系统的宽匹配范围电荷泵 Pending CN116073651A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310003736.3A CN116073651A (zh) 2023-01-03 2023-01-03 一种应用于锁相环系统的宽匹配范围电荷泵

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310003736.3A CN116073651A (zh) 2023-01-03 2023-01-03 一种应用于锁相环系统的宽匹配范围电荷泵

Publications (1)

Publication Number Publication Date
CN116073651A true CN116073651A (zh) 2023-05-05

Family

ID=86174355

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310003736.3A Pending CN116073651A (zh) 2023-01-03 2023-01-03 一种应用于锁相环系统的宽匹配范围电荷泵

Country Status (1)

Country Link
CN (1) CN116073651A (zh)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070018701A1 (en) * 2005-07-20 2007-01-25 M/A-Com, Inc. Charge pump apparatus, system, and method
US9768684B1 (en) * 2016-10-26 2017-09-19 Qualcomm Incorporated Differential charge pump with extended output control voltage range
CN109921633A (zh) * 2019-03-25 2019-06-21 桂林电子科技大学 一种具有宽动态范围低失配特性的电荷泵电路
CN111240386A (zh) * 2020-02-20 2020-06-05 重庆邮电大学 一种自补偿的电流舵电荷泵电路
CN112653327A (zh) * 2020-12-24 2021-04-13 重庆邮电大学 一种宽锁定范围低电流失配的电荷泵
CN114070043A (zh) * 2021-10-29 2022-02-18 重庆邮电大学 一种用于频率合成器的低失配电荷泵
CN115313854A (zh) * 2022-08-09 2022-11-08 福州大学 一种运用于电荷泵锁相环的低失配互补电荷泵

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070018701A1 (en) * 2005-07-20 2007-01-25 M/A-Com, Inc. Charge pump apparatus, system, and method
US9768684B1 (en) * 2016-10-26 2017-09-19 Qualcomm Incorporated Differential charge pump with extended output control voltage range
CN109921633A (zh) * 2019-03-25 2019-06-21 桂林电子科技大学 一种具有宽动态范围低失配特性的电荷泵电路
CN111240386A (zh) * 2020-02-20 2020-06-05 重庆邮电大学 一种自补偿的电流舵电荷泵电路
CN112653327A (zh) * 2020-12-24 2021-04-13 重庆邮电大学 一种宽锁定范围低电流失配的电荷泵
CN114070043A (zh) * 2021-10-29 2022-02-18 重庆邮电大学 一种用于频率合成器的低失配电荷泵
CN115313854A (zh) * 2022-08-09 2022-11-08 福州大学 一种运用于电荷泵锁相环的低失配互补电荷泵

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
周前能，等: "一种用于模数转换器时钟管理电路的电荷泵", 《微电子学》, vol. 52, no. 4, 16 September 2022 (2022-09-16), pages 539 - 543 *

Similar Documents

Publication Publication Date Title
TW521393B (en) Process-tolerant integrated circuit design
CN109194327B (zh) 一种用于延迟锁相环的低失配率的电荷泵电路
CN107707232B (zh) 复位阈值电平可变的上电复位电路
CN112653327B (zh) 一种宽锁定范围低电流失配的电荷泵
US7551021B2 (en) Low-leakage current sources and active circuits
CN111240386A (zh) 一种自补偿的电流舵电荷泵电路
CN108964620A (zh) 一种基于折叠式Cascode结构的新型有源电感
CN112165249B (zh) 宽输出电压范围低电流失配的电荷泵电路设计方法及应用
CN110708062A (zh) 一种自校准张弛振荡器
CN116185115A (zh) 一种ldo复合零点跟踪补偿电路
CN114070043B (zh) 一种用于频率合成器的低失配电荷泵
CN212586761U (zh) 一种基于低压放大器的易集成稳压电路
CN116073651A (zh) 一种应用于锁相环系统的宽匹配范围电荷泵
CN108983858B (zh) 一种高电源抑制比耗尽基准电压源
CN118573183A (zh) 一种应用于锁相环中的宽摆幅低失配电荷泵
CN117032370A (zh) 一种快速响应的低压差ldo电路
CN108471307B (zh) 电荷泵电路
CN111030680B (zh) 一种用于延迟锁相环的电荷泵电路
CN111510090B (zh) 一种高压摆率和宽输出范围的运算放大器
CN113534883A (zh) 一种带电流源具有补偿功能的电荷泵电路
Cheng et al. A Fast Transient Response Capless LDO Regulator Achieving-78 dB of PSR Up to 2 MHz
CN114356016A (zh) 低功耗cmos超宽温度范围瞬态增强型ldo电路
CN111722665A (zh) 一种应用于高速度高精度电流舵dac的单位电流源电路
CN114629456A (zh) 输出级电路和ab类放大器
CN114879798B (zh) 一种具有失调消除以及非线性补偿的带隙基准电压源

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right

Effective date of registration: 20250612

Address after: 518000 Guangdong Province Shenzhen City Nanshan District Xili Street Yangguang Community Songbai Road 1008 Qihang Science and Technology Innovation R&D Industrial Park Building E 208

Applicant after: Shenzhen Zhonghan Landun Technology Co.,Ltd.

Country or region after: China

Address before: 400065 Chongqing Road, Nanshan District, south bank, Chongwen Road, No. 2

Applicant before: CHONGQING University OF POSTS AND TELECOMMUNICATIONS

Country or region before: China