发明内容
本发明旨在解决以上现有技术的问题。提出了一种应用于锁相环系统的宽匹配范围电荷泵。本发明的技术方案如下:
一种应用于锁相环系统的宽匹配范围电荷泵,其包括:充电电流补偿电路(1)、电荷泵核心电路(2)及放电电流补偿电路(3),其中,所述充电电流补偿电路(1)的信号输出端接所述电荷泵核心电路(2)的信号输入端,所述电荷泵核心电路(2)的信号输出端分别接所述充电电流补偿电路(1)的信号输入端及所述放电电流补偿电路(3)的信号输入端,所述放电电流补偿电路(3)的信号输出端接所述电荷泵核心电路(2)的信号输入端,所述充电电流补偿电路(1)为所述电荷泵核心电路(2)提供充电补偿电流,所述放电电流补偿电路(3)为所述电荷泵核心电路(2)提供放电补偿电流,所述电荷泵核心电路(2)为锁相环系统的滤波电路提供充放电流。
进一步的,所述充电电流补偿电路(1)包括:PMOS管M13、PMOS管M14、NMOS管M15、PMOS管M19、放大器OP2、放大器OP5以及传输门T1,其中PMOS管M14的源极分别与PMOS管M13的源极以及外部电源VDD相连,PMOS管M14的栅极分别与PMOS管M13的栅极、PMOS管M14的漏极以及NMOS管M15的漏极相连,NMOS管M15的源极分别与放大器OP2的输出端以及放大器OP2的反相输入端相连,放大器OP5的反相输入端分别与放大器OP5的输出端以及PMOS管M19的源极相连,PMOS管M19的漏极与传输门T1的输入端相连,传输门T1的一控制端与信号控制端UP相连,传输门T1的另一控制端与信号控制端
相连。
进一步的,所述电荷泵核心电路(2)包括:电流源IR1、电流源IR2、NMOS管M1、NMOS管M2、PMOS管M3、PMOS管M4、PMOS管M5、PMOS管M6、NMOS管M7、NMOS管M8、NMOS管M9、NMOS管M10、PMOS管M11、PMOS管M12、传输门T2、传输门T3、传输门T4、传输门T5以及放大器OP1,其中电流源IR1的一端分别接PMOS管M4的源极、PMOS管M5的源极、PMOS管M11的源极、PMOS管M12的源极以及外部电源VDD相连,电源IR1的另一端分别与NMOS管M1的漏极、NMOS管M1的栅极以及NMOS管M2的栅极相连,PMOS管M4的漏极与PMOS管M3的源极相连,PMOS管M3的漏极分别与PMOS管M4的栅极、PMOS管M5的栅极、PMOS管M13的漏极以及NMOS管M2的漏极相连,PMOS管M3的栅极分别与PMOS管M6的栅极、PMOS管M19的栅极、PMOS管M16的栅极以及偏置端VB1相连,PMOS管M5的漏极与PMOS管M6的源极相连,PMOS管M6的漏极分别与放大器OP5的同相输入端、传输门T2的输入端以及传输门T4的输入端相连,传输门T2的一控制端与信号控制端DN相连,传输门T2的另一控制端与信号控制端
相连,传输门T2的输出端分别与放大器OP1的输出端、放大器OP1的反相输入端以及传输门T3的输入端相连,传输门T3的一控制端与信号控制端UP相连,传输门T3的另一控制端与信号控制端
相连,传输门T4的一控制端与信号控制端UP相连,传输门T4的另一控制端与信号控制端
相连,传输门T4的输出端分别与传输门T1的输出端、放大器OP2的同相输入端、放大器OP1的同相输入端、传输门T5的输入端、放大器OP3的同相输入端、传输门T6的输入端以及电荷泵输出端VC相连,传输门T5的一控制端与信号控制端DN相连,传输门T5的另一控制端与信号控制
相连,传输门T5的输出端分别与传输门T3的输出端、放大器OP4的同相输入端以及NMOS管M7的漏极相连,NMOS管M7的栅极分别与NMOS管M9的栅极、NMOS管M20的栅极、NMOS管M15的栅极以及偏置端VB2相连,NMOS管M7的源极与NMOS管M8的漏极相连,NMOS管M8的栅极分别与NMOS管M10的栅极、NMOS管M9的漏极、NMOS管M18的漏极以及PMOS管M11的漏极相连,NMOS管M9的源极与NMOS管M10的漏极相连,PMOS管M12的栅极分别与PMOS管M11的栅极、PMOS管M12的漏极以及电流源IR2的一端相连,电流源IR2的另一端分别与NMOS管M1的源极、NMOS管M2的源极、NMOS管M8的源极、NMOS管M10的源极以及外部地线GND相连。
进一步的,所述放电电流补偿电路(3)包括:PMOS管M16、NMOS管M17、NMOS管M18、NMOS管M20、放大器OP3、放大器OP4以及传输门T6,其中放大器OP3的反相输入端分别与放大器OP3的输出端以及PMOS管M16的源极相连,PMOS管M16的漏极分别与NMOS管M17的漏极、NMOS管M17的栅极以及NMOS管M18的栅极相连,NMOS管M17的源极分别与NMOS管M18的源极以及外部地线GND相连,传输门T6的一控制端与信号控制端DN相连,传输门T6的另一控制端与信号控制端
相连,传输门T6的输出端与NMOS管M20的漏极相连,NMOS管M20的源极分别与放大器OP4的输出端以及放大器OP4的反相输入端相连。
进一步的,所述充电电流补偿电路(1)中,PMOS管M13、PMOS管M14、NMOS管M15、放大器OP2构成低电压区域充电电流的补偿电路,提高充电电流在低电压区域的匹配范围,放大器OP2构成单位增益负反馈使得其NMOS管M15的源极电压等于电荷泵输出端VC的电压V
C,当电荷泵输出端VC的电压V
C较低时,NMOS管M15开启且其漏极电流
其中,μ
n为电子迁移率,C
ox为单位面积栅氧化层电容,(W/L)
15为NMOS管M15的沟道宽长比,V
B2为偏置端VB2的电压,V
THn为NMOS管的阈值电压,PMOS管M13与PMOS管M14完全相同,PMOS管M13的漏极电流I
13与PMOS管M14的漏极电流I
14有I
13=I
14=I
15。
进一步的,所述充电电流补偿电路(1)中,放大器OP5、PMOS管M19以及传输门T1构成高电压区域充电电流的补偿电路,提高充电电流在高电压区域的匹配范围,当电荷泵输出端VC的电压V
C上升,所述电荷泵核心电路(2)中的PMOS管M6的漏极电压V
A也上升,放大器OP5构成单位增益负反馈使得PMOS管M19的源极电压等于V
A,当V
A-V
B1>|V
THP|,PMOS管M19开启,其中V
B1为偏置端VB1的电压,V
THP为PMOS管的阈值电压,则PMOS管M19的漏极电流
其中,μ
p为空穴迁移率,C
ox为单位面积栅氧化层电容,(W/L)
19为PMOS管M19的沟道宽长比。
进一步的,所述电荷泵核心电路(2)中,流过电流源IR1与电流源IR2的电流相同且均等于I
REF,NMOS管M1与NMOS管M2完全相同,PMOS管M4与PMOS管M5完全相同,PMOS管M3与PMOS管M6完全相同,则PMOS管M6的漏极电流I
6=I
REF-I
15,其中I
15为NMOS管M15的漏极电流;PMOS管M11与PMOS管M12完全相同,NMOS管M8与NMOS管M10完全相同,NMOS管M7与NMOS管M9完全相同,则NMOS管M7的漏极电流I
7=I
REF-I
16,其中I
16为PMOS管M16的漏极电流,信号控制端DN与信号控制端UP具有相反信号,信号控制端DN与信号控制端
具有相反信号,信号控制端UP与信号控制端
具有相反信号。信号控制端UP为高电位、信号控制端DN为低电位时,传输门T4开启,传输门T5关闭,电荷泵充电电流I
UP对锁相环系统的滤波电路进行充电(且I
UP=I
6+I
19),电荷泵输出端VC的电压V
C逐渐上升,其中I
19为PMOS管M19的漏极电流,当电压V
C为低电压时,PMOS管M19截止,NMOS管M15开启,NMOS管M15的电流I
15对充电电流I
UP进行补偿从而拓宽低电压区域的匹配范围;当电压V
C为高电压时,NMOS管M15截止,PMOS管M19开启,PMOS管M19的电流I
19对充电电流I
UP进行补偿从而拓宽高电压区域的匹配范围。
进一步的,所述电荷泵核心电路(2)中,信号控制端UP为低电位、信号控制端DN为高电位时,电荷泵放电电流IDN对锁相环系统的滤波电路进行放电,且IDN=I7+I20,其中I7为NMOS管M7的漏极电流,I20为NMOS管M20的漏极电流,电荷泵输出端VC的电压VC逐渐降低,当电压VC为高电位时,PMOS管M16开启,NMOS管M20截止,PMOS管M16的电流I16对放电电流IDN进行补偿从而拓宽高电压区域的匹配范围;当电压VC为低电位时,PMOS管M16截止,NMOS管M20开启,NMOS管M20的电流I20对放电电流IDN进行补偿从而拓宽低电压区域的匹配范围。
进一步的,所述放电电流补偿电路(3)中,PMOS管M16、NMOS管M17、NMOS管M18、放大器OP3构成高电压区域放电电流的补偿电路,提高放电电流在高电压区域的匹配范围,放大器OP3构成单位增益负反馈,使得PMOS管M16的源极电压等于电荷泵输出端VC的电压V
C,当电荷泵输出端VC的电压V
C较高时,PMOS管M16开启且其漏极电流
其中,μ
p为空穴迁移率,C
ox为单位面积栅氧化层电容,(W/L)
16为PMOS管M16的沟道宽长比,V
B1为偏置端VB1的电压,V
THP为PMOS管的阈值电压。NMOS管M18与NMOS管M17完全相同,则NMOS管M18的漏极电流I
18与NMOS管M17的漏极电流I
17有I
18=I
17=I
16。
进一步的,所述放电电流补偿电路(3)中,放大器OP4、NMOS管M20以及传输门T6构成低电压区域放电电流的补偿电路,提高放电电流在低电压区域的匹配范围,当电荷泵输出端VC的电压V
C降低,所述电荷泵核心电路(2)中的NMOS管M7的漏极电压V
B也降低,放大器OP4构成单位增益负反馈使得NMOS管M20的源极电压等于V
B,当V
B2-V
B>V
THn,NMOS管M20开启,则NMOS管M20的漏极电流
其中,μ
n为电子迁移率,C
ox为单位面积栅氧化层电容,(W/L)
20为NMOS管M20的沟道宽长比,V
B2为偏置端VB2的电压,V
THn为NMOS管的阈值电压。
本发明的优点及有益效果如下:
本发明通过提供一种应用于锁相环系统的宽匹配范围电荷泵,采用PMOS管M13、PMOS管M14、NMOS管M15、放大器OP2构成低电压区域充电电流的补偿电路,提高充电电流在低电压区域的匹配范围,采用放大器OP5、PMOS管M19以及传输门T1构成高电压区域充电电流的补偿电路,提高充电电流在高电压区域的匹配范围,采用PMOS管M16、NMOS管M17、NMOS管M18、放大器OP3构成高电压区域放电电流的补偿电路,提高放电电流在高电压区域的匹配范围,采用放大器OP4、NMOS管M20以及传输门T6构成低电压区域放电电流的补偿电路,提高放电电流在低电压区域的匹配范围,进而提高电荷泵的充电电流与放电电流的匹配范围,从而实现宽匹配范围电荷泵。
具体实施方式
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、详细地描述。所描述的实施例仅仅是本发明的一部分实施例。
本发明解决上述技术问题的技术方案是:
本申请实施例采用PMOS管M13、PMOS管M14、NMOS管M15、放大器OP2构成低电压区域充电电流的补偿电路,提高充电电流在低电压区域的匹配范围,采用放大器OP5、PMOS管M19以及传输门T1构成高电压区域充电电流的补偿电路,提高充电电流在高电压区域的匹配范围,采用PMOS管M16、NMOS管M17、NMOS管M18、放大器OP3构成高电压区域放电电流的补偿电路,提高放电电流在高电压区域的匹配范围,采用放大器OP4、NMOS管M20以及传输门T6构成低电压区域放电电流的补偿电路,提高放电电流在低电压区域的匹配范围,进而提高电荷泵的充电电流与放电电流的匹配范围,从而实现宽匹配范围电荷泵。
为了更好的理解上述技术方案,下面将结合说明书附图以及具体的实施方式,对上述技术方案进行详细说明。
实施例
一种应用于锁相环系统的宽匹配范围电荷泵,如图2所示,包括充电电流补偿电路1、电荷泵核心电路2、放电电流补偿电路3;
其中,所述充电电流补偿电路1的信号输出端接所述电荷泵核心电路2的信号输入端,所述电荷泵核心电路2的信号输出端分别接所述充电电流补偿电路1的信号输入端及所述放电电流补偿电路3的信号输入端,所述放电电流补偿电路3的信号输出端接所述电荷泵核心电路2的信号输入端,所述充电电流补偿电路1为所述电荷泵核心电路2提供充电补偿电流,所述放电电流补偿电路3为所述电荷泵核心电路2提供放电补偿电流,所述电荷泵核心电路2为锁相环系统的滤波电路提供充放电流。
作为一种优选的技术方案,如图2所示,所述充电电流补偿电路1包括:PMOS管M13、PMOS管M14、NMOS管M15、PMOS管M19、放大器OP2、放大器OP5以及传输门T1,其中PMOS管M14的源极分别与PMOS管M13的源极以及外部电源VDD相连,PMOS管M14的栅极分别与PMOS管M13的栅极、PMOS管M14的漏极以及NMOS管M15的漏极相连,NMOS管M15的源极分别与放大器OP2的输出端以及放大器OP2的反相输入端相连,放大器OP5的反相输入端分别与放大器OP5的输出端以及PMOS管M19的源极相连,PMOS管M19的漏极与传输门T1的输入端相连,传输门T1的一控制端与信号控制端UP相连,传输门T1的另一控制端与信号控制端UP相连。
所述电荷泵核心电路2包括:电流源IR1、电流源IR2、NMOS管M1、NMOS管M2、PMOS管M3、PMOS管M4、PMOS管M5、PMOS管M6、NMOS管M7、NMOS管M8、NMOS管M9、NMOS管M10、PMOS管M11、PMOS管M12、传输门T2、传输门T3、传输门T4、传输门T5以及放大器OP1,其中电流源IR1的一端分别接PMOS管M4的源极、PMOS管M5的源极、PMOS管M11的源极、PMOS管M12的源极以及外部电源VDD相连,电源IR1的另一端分别与NMOS管M1的漏极、NMOS管M1的栅极以及NMOS管M2的栅极相连,PMOS管M4的漏极与PMOS管M3的源极相连,PMOS管M3的漏极分别与PMOS管M4的栅极、PMOS管M5的栅极、PMOS管M13的漏极以及NMOS管M2的漏极相连,PMOS管M3的栅极分别与PMOS管M6的栅极、PMOS管M19的栅极、PMOS管M16的栅极以及偏置端VB1相连,PMOS管M5的漏极与PMOS管M6的源极相连,PMOS管M6的漏极分别与放大器OP5的同相输入端、传输门T2的输入端以及传输门T4的输入端相连,传输门T2的一控制端与信号控制端DN相连,传输门T2的另一控制端与信号控制端
相连,传输门T2的输出端分别与放大器OP1的输出端、放大器OP1的反相输入端以及传输门T3的输入端相连,传输门T3的一控制端与信号控制端UP相连,传输门T3的另一控制端与信号控制端
相连,传输门T4的一控制端与信号控制端UP相连,传输门T4的另一控制端与信号控制端
相连,传输门T4的输出端分别与传输门T1的输出端、放大器OP2的同相输入端、放大器OP1的同相输入端、传输门T5的输入端、放大器OP3的同相输入端、传输门T6的输入端以及电荷泵输出端VC相连,传输门T5的一控制端与信号控制端DN相连,传输门T5的另一控制端与信号控制
相连,传输门T5的输出端分别与传输门T3的输出端、放大器OP4的同相输入端以及NMOS管M7的漏极相连,NMOS管M7的栅极分别与NMOS管M9的栅极、NMOS管M20的栅极、NMOS管M15的栅极以及偏置端VB2相连,NMOS管M7的源极与NMOS管M8的漏极相连,NMOS管M8的栅极分别与NMOS管M10的栅极、NMOS管M9的漏极、NMOS管M18的漏极以及PMOS管M11的漏极相连,NMOS管M9的源极与NMOS管M10的漏极相连,PMOS管M12的栅极分别与PMOS管M11的栅极、PMOS管M12的漏极以及电流源IR2的一端相连,电流源IR2的另一端分别与NMOS管M1的源极、NMOS管M2的源极、NMOS管M8的源极、NMOS管M10的源极以及外部地线GND相连。
所述放电电流补偿电路3包括:PMOS管M16、NMOS管M17、NMOS管M18、NMOS管M20、放大器OP3、放大器OP4以及传输门T6,其中放大器OP3的反相输入端分别与放大器OP3的输出端以及PMOS管M16的源极相连,PMOS管M16的漏极分别与NMOS管M17的漏极、NMOS管M17的栅极以及NMOS管M18的栅极相连,NMOS管M17的源极分别与NMOS管M18的源极以及外部地线GND相连,传输门T6的一控制端与信号控制端DN相连,传输门T6的另一控制端与信号控制端
相连,传输门T6的输出端与NMOS管M20的漏极相连,NMOS管M20的源极分别与放大器OP4的输出端以及放大器OP4的反相输入端相连。
所述充电电流补偿电路1中,PMOS管M13、PMOS管M14、NMOS管M15、放大器OP2构成低电压区域充电电流的补偿电路,提高充电电流在低电压区域的匹配范围,放大器OP2构成单位增益负反馈使得其NMOS管M15的源极电压等于电荷泵输出端VC的电压,当电荷泵输出端VC的电压VC较低时,NMOS管M15开启且其漏极电流I15为
式中,μn为电子迁移率,Cox为单位面积栅氧化层电容,(W/L)15为NMOS管M15的沟道宽长比,VB2为偏置端VB2的电压,VTHn为NMOS管的阈值电压,PMOS管M13与PMOS管M14完全相同,PMOS管M13的漏极电流I13与PMOS管M14的漏极电流I14有I13=I14=I15。放大器OP5、PMOS管M19以及传输门T1构成高电压区域充电电流的补偿电路,提高充电电流在高电压区域的匹配范围,当电荷泵输出端VC电压VC上升,所述电荷泵核心电路2中的PMOS管M6的漏极电压VA也上升,放大器OP5构成单位增益负反馈使得PMOS管M19的源极电压等于VA,当VA-VB1>|VTHP|,PMOS管M19开启,其中VB1为偏置端VB1的电压,VTHP为PMOS管的阈值电压,则PMOS管M19的漏极电流I19为
式中,μp为空穴迁移率,(W/L)19为PMOS管M19的沟道宽长比。
所述放电电流补偿电路3中,PMOS管M16、NMOS管M17、NMOS管M18、放大器OP3构成高电压区域放电电流的补偿电路,提高放电电流在高电压区域的匹配范围,放大器OP3构成单位增益负反馈,使得PMOS管M16的源极电压等于电荷泵输出端VC的电压VC,当电荷泵输出端VC的电压VC较高时,PMOS管M16开启且其漏极电流I16为
式中,(W/L)16为PMOS管M16的沟道宽长比。NMOS管M18与NMOS管M17完全相同,则NMOS管M18的漏极电流I18与NMOS管M17的漏极电流I17有I18=I17=I16。放大器OP4、NMOS管M20以及传输门T6构成低电压区域放电电流的补偿电路,提高放电电流在低电压区域的匹配范围,当电荷泵输出端VC的电压VC降低,所述电荷泵核心电路2中的NMOS管M7的漏极电压VB也降低,放大器OP4构成单位增益负反馈使得NMOS管M20的源极电压等于VB,当VB2-VB>VTHn,NMOS管M20开启,则NMOS管M20的漏极电流I20为
式中,(W/L)20为NMOS管M20的沟道宽长比。
所述电荷泵核心电路2中,电流源IR1的电流I
R1与电流源IR2的电流I
R2有I
R1=I
R2=I
REF,PMOS管M13与PMOS管M14完全相同,NMOS管M1与NMOS管M2完全相同,PMOS管M4与PMOS管M5完全相同,PMOS管M3与PMOS管M6完全相同,则PMOS管M6的漏极电流I
6=I
REF-I
15,PMOS管M11与PMOS管M12完全相同,NMOS管M8与NMOS管M10完全相同,NMOS管M7与NMOS管M9完全相同,则NMOS管M7的漏极电流I
7=I
REF-I
16,信号控制端DN与信号控制端UP具有相反信号,信号控制端DN与信号控制端
具有相反信号,信号控制端UP与信号控制端
具有相反信号。信号控制端UP为高电位及信号控制端DN为低电位时,传输门T4开启,传输门T5关闭,电荷泵充电电流I
UP对锁相环系统的滤波电路进行充电,且I
UP=I
6+I
19,电荷泵输出端VC的电压V
C逐渐上升,当电压V
C为低电压时,PMOS管M19截止,NMOS管M15开启,NMOS管M15的电流I
15对充电电流I
UP进行补偿从而拓宽低电压区域的匹配范围;当电压V
C为高电压时,NMOS管M15截止,PMOS管M19开启,PMOS管M19的电流I
19对充电电流I
UP进行补偿从而拓宽高电压区域的匹配范围。信号控制端UP为低电位及信号控制端DN为高电位时,电荷泵放电电流I
DN对锁相环系统的滤波电路进行放电,且I
DN=I
7+I
20,电荷泵输出端VC的电压V
C逐渐降低,当电压V
C为高电位时,PMOS管M16开启,NMOS管M20截止,PMOS管M16的电流I
16对放电电流I
DN进行补偿从而拓宽高电压区域的匹配范围;当电压V
C为低电位时,PMOS管M16截止,NMOS管M20开启,NMOS管M20的电流I
20对放电电流I
DN进行补偿从而拓宽低电压区域的匹配范围。
图3为本发明的一种应用于锁相环系统的宽匹配范围电荷泵的匹配特性仿真曲线。其中横坐标为电荷泵的输出电压VC,纵坐标为电荷泵的充/放电电流。电源电压为1.8V,电压VC在0.1~1.7V范围内,充电电流IUP与放电电流的误差小于1%。
本申请的上述实施例中,一种应用于锁相环系统的宽匹配范围电荷泵,包括充电电流补偿电路、电荷泵核心电路及放电电流补偿电路。本申请实施例采用PMOS管M13、PMOS管M14、NMOS管M15、放大器OP2构成低电压区域充电电流的补偿电路,提高充电电流在低电压区域的匹配范围,采用放大器OP5、PMOS管M19以及传输门T1构成高电压区域充电电流的补偿电路,提高充电电流在高电压区域的匹配范围,采用PMOS管M16、NMOS管M17、NMOS管M18、放大器OP3构成高电压区域放电电流的补偿电路,提高放电电流在高电压区域的匹配范围,采用放大器OP4、NMOS管M20以及传输门T6构成低电压区域放电电流的补偿电路,提高放电电流在低电压区域的匹配范围,进而提高电荷泵的充电电流与放电电流的匹配范围,从而实现宽匹配范围电荷泵。
还需要说明的是,术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含,从而使得包括一系列要素的过程、方法、商品或者设备不仅包括那些要素,而且还包括没有明确列出的其他要素,或者是还包括为这种过程、方法、商品或者设备所固有的要素。在没有更多限制的情况下,由语句“包括一个……”限定的要素,并不排除在包括所述要素的过程、方法、商品或者设备中还存在另外的相同要素。
以上这些实施例应理解为仅用于说明本发明而不用于限制本发明的保护范围。在阅读了本发明的记载的内容之后,技术人员可以对本发明作各种改动或修改,这些等效变化和修饰同样落入本发明权利要求所限定的范围。