CN108983858B - 一种高电源抑制比耗尽基准电压源 - Google Patents

一种高电源抑制比耗尽基准电压源 Download PDF

Info

Publication number
CN108983858B
CN108983858B CN201810827327.4A CN201810827327A CN108983858B CN 108983858 B CN108983858 B CN 108983858B CN 201810827327 A CN201810827327 A CN 201810827327A CN 108983858 B CN108983858 B CN 108983858B
Authority
CN
China
Prior art keywords
nmos tube
tube
nmos
grid
source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810827327.4A
Other languages
English (en)
Other versions
CN108983858A (zh
Inventor
李宇
张洪俞
于圣武
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NANJING MICRO ONE ELECTRONICS Inc
Original Assignee
NANJING MICRO ONE ELECTRONICS Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NANJING MICRO ONE ELECTRONICS Inc filed Critical NANJING MICRO ONE ELECTRONICS Inc
Priority to CN201810827327.4A priority Critical patent/CN108983858B/zh
Publication of CN108983858A publication Critical patent/CN108983858A/zh
Application granted granted Critical
Publication of CN108983858B publication Critical patent/CN108983858B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Control Of Electrical Variables (AREA)
  • Logic Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Amplifiers (AREA)

Abstract

本发明提出一种高电源抑制比耗尽基准电压源，包括NMOS管M1、M2、M3、M4、M5，M6、M7和电阻R1以及电容C1，将耗尽型NMOS管M3产生的电流作用到增强型NMOS管M4上，产生增强管M4的VGS，在传统耗尽基准的基础上，使用耗尽型NMOS管M1、M2、M3和M5、M6、M7两组三级套筒耗尽管结构，提高了电压基准的电源抑制比，扩展了高电源抑制比频率范围，并在此基础上设计了软启动电路，达到了基准电压上电平缓的目的。

Description

一种高电源抑制比耗尽基准电压源
技术领域
本发明涉及集成电路电源设计领域，特别涉及一种用于电源管理芯片的带有软启动功能的一种高电源抑制比耗尽基准电压源。
背景技术
电压基准是模拟电路中的重要部分，很多电源管理芯片为了使得输出信号获得较高的电源抑制比，需要其内部的基准电路也要具有较高的电源抑制比。为了实现电源管理芯片在上电过程中输出平稳，就需要设计基准电压软启动电路。传统的耗尽基准虽然相比带隙基准体现出了低功耗和结构简单的优点，但在一些需要同时具有高电源抑制比和软启动功能的电路中就无法满足要求。传统的耗尽基准在低频区间可以做到较高的电源抑制比，但随着频率提高，电源抑制比下降过快，而在一些频率较宽的应用环境中，需要获得较宽的高电源抑制比范围。需要新的电路设计来满足这些需求。
发明内容
本发明的目的在于，提供一种高电源抑制比耗尽基准电压源，将耗尽型MOS管的电流作用在增强型MOS管上，产生一个在较宽的频率范围内可以提供具有较高电源抑制比的基准电压源，同时此基准电压源还具有软启动功能，可以满足电源系统软启动的要求。
为实现上述目的，本发明的技术方案如下：一种高电源抑制比耗尽基准电压源，其特征在于：包括基准电压源主体和软启动电路两部分：
基准电压源主体部分包括NMOS管M1、M2、M3、M4、M5，M6、M7和电阻R1以及电容C1，NMOS管M1、M2、M3、M5、M6及M7均为耗尽型晶体管；NMOS管M1的漏极连接电源VDD，NMOS管M1的源极连接NMOS管M2的漏极，NMOS管M2的源极连接NMOS管M3的漏极和NMOS管M1的栅极，NMOS管M3的栅极与源极互连并与NMOS管M4的漏极、NMOS管M2的栅极、NMOS管M6的栅极以及NMOS管M7的栅极连接在一起，NMOS管M4的栅极连接电容C1的一端和电阻R1的一端以及NMOS管M7的源极并输出基准电压Vref，电容C1的另一端和NMOS管M4的源极均接地，NMOS管M5的源极连接NMOS管M6的漏极，NMOS管M5的栅极连接NMOS管M6的源极和NMOS管M7的漏极，NMOS管M1的衬底与NMOS管M2的衬底、NMOS管M3的衬底以及NMOS管M4的衬底连接在一起并接地，NMOS管M5的衬底与NMOS管M6的衬底以及NMOS管M7的衬底连接在一起并接地；
软启动电路部分包括PMOS管M9、M10、M11、M13和M14，NMOS管M8和M12以及反相器INV1，PMOS管M9的源极和衬底、PMOS管M10的源极和衬底、PMOS管M11的源极和衬底、PMOS管M13的源极和衬底以及PMOS管M14的源极和衬底均连接电源VDD，PMOS管M11的栅极与漏极互连并连接PMOS管M10的栅极和偏置电流Ibias，PMOS管M10的漏极连接PMOS管M13的漏极、NMOS管M5的漏极、PMOS管M9的漏极和反相器INV1的输入端，反相器INV1的输出端连接PMOS管M9的栅极，PMOS管M13的栅极与PMOS管M14的栅极互连并连接M14的漏极和NMOS管M12的漏极，NMOS管M8的栅极与漏极互连并连接NMOS管M12的栅极和基准电压源主体部分中电阻R1的另一端，NMOS管M8的源极和衬底以及NMOS管M12的源极和衬底均接地。
所述PMOS管M9、M10、M11、M13和M14以及NMOS管M4、M8和M12均为增强型晶体管。
所述偏置电流Ibias可由传统的电流偏置电路产生并提供。
本发明的优点及显著效果：本发明将耗尽型NMOS管M3产生的电流作用到增强型NMOS管M4上，产生增强管M4的VGS，在传统耗尽基准的基础上，使用耗尽型NMOS管M1、M2、M3和M5、M6、M7两组三级套筒耗尽管结构，提高了电压基准的电源抑制比，扩展了高电源抑制比频率范围，并在此基础上设计了软启动电路，达到了基准电压上电平缓的目的。
附图说明
图1是本发明高电源抑制比耗尽基准电压源的主体电路；
图2是本发明主体电路增加软启动功能的衍生电路；
图3是图1基准电压源电源抑制比曲线；
图4是图2基准电压源启动波形曲线。
具体实施方式
图1是本发明的耗尽型基准电压源的主体电路，包括电压源VDD，地电位GND，耗尽型NMOS管M1，M2，M3，M5，M6，M7，增强型NMOS管M4，电容C1，电阻R1。耗尽型NMOS管M3的栅极和源极短接，则流过M3的电流可以由MOS管饱和区电流公式确定，
其中ID为流过耗尽型NMOS管M3的电流，μn为电子载流子的迁移率，COX为单位面积的栅氧化层电容，W/L为M3的宽长比，VGS为NMOS管M3的栅源电压差，VTH为NMOS管M3的阈值。耗尽型NMOS管M1和M2与M3串联，起到提高输出阻抗进而提高电源抑制比的作用。耗尽型NMOS管M3的电流ID流过增强型NMOS管M4，同时与耗尽型NMOS管M7和电阻R1组成闭环反馈回路，产生稳定的NMOS管M4的栅极电压VGM4，M4的栅极即为耗尽基准的电压输出端Vref。
流过耗尽型NMOS管M7的电流IDSM7由下式确定：IDSM7＝VGM4/R1。耗尽型NMOS管M5和M6与M7串联，起到提高系统电源抑制比的作用。电容C1可以稳定基准电压，同时在软启动电路中作为软启动充电电容。在套筒式耗尽管结构M1，M2，M5，M6的作用下，基准电压对电源VDD的阻抗较高，因此其电源抑制比可以达到106dB，
如图3所示，此耗尽基准可以获得远高于传统基准60～80dB的电源抑制比，频率达到1kHz时电源抑制比也可达到100dB，当频率达到10kHz时电源抑制比依然高达82dB，电源抑制比的频率范围也比较宽。
图2是图1耗尽基准电路增加软启动功能后的电路。引入开关管增强型PMOS管M9，电流镜增强型PMOS管M10和M11、M8和M12、M13和M14。系统上电后，Vref和PMOS管M13的漏端均为低电位，PMOS管M13的漏端低电位通过反相器INV1后变为高电位，进而控制PMOS管M9的栅极，使M9截止，由传统的电流偏置电路提供Ibias电流，为增强型PMOS管M11提供电流偏置，增强型PMOS管M10镜像M11的电流，流过M10的电流IDSM10＝Ibias，流过耗尽型NMOS管M5，M6，M7的电流为PMOS管M10和M13的集电极电流之和，PMOS管M13的电流IDSM13是由NMOS管M8的电流经过NMOS管M12和PMOS管M14镜像而来，NMOS管M8和PMOS管M13的电流分别设为IDSM8和IDSM13，由镜像关系得IDSM8＝IDSM13。
设IC1为流入电容的电流，则充电电流部分可以表示为IDSM10+IDSM13＝IC1+IDSM8。由IDSM8＝IDSM13可得IC1＝IDSM10，即流入电容C1的电流全部为PMOS管M10的电流，等于由外部传统电流偏置模块提供的电流Ibias。则软启动时间表示为Tstart＝Vref/IC1＝Vref/Ibias。通过外部电流偏置电路调节偏置电流Ibias就可以调节软启动时间。
如图4所示，基准电压在启动阶段波形平稳上升。当基准电压升高达到正常基准电压值后启动完成，此时PMOS管M10仍然有电流流入耗尽型NMOS管M5、M6和M7，导致NMOS管M5的漏端电压也就是反相器INV1的输入信号升高，使得反相器发生翻转，输出电位翻转为低电平，也就使得PMOS管M9的栅极电压翻转为低电平，PMOS管M9导通，M9的漏端电压被进一步拉高到接近电源电压VDD，这使得PMOS管M10和M13截止，维持耗尽型NMOS管M5、M6和M7的电流完全由PMOS管M9提供。软启动阶段完成，基准进入正常工作状态。

Claims (3)

1.一种高电源抑制比耗尽基准电压源，其特征在于：包括基准电压源主体和软启动电路两部分：
基准电压源主体部分包括NMOS管M1、M2、M3、M4、M5，M6、M7和电阻R1以及电容C1，NMOS管M1、M2、M3、M5、M6及M7均为耗尽型晶体管；NMOS管M1的漏极连接电源VDD，NMOS管M1的源极连接NMOS管M2的漏极，NMOS管M2的源极连接NMOS管M3的漏极和NMOS管M1的栅极，NMOS管M3的栅极与源极互连并与NMOS管M4的漏极、NMOS管M2的栅极、NMOS管M6的栅极以及NMOS管M7的栅极连接在一起，NMOS管M4的栅极连接电容C1的一端和电阻R1的一端以及NMOS管M7的源极并输出基准电压Vref，电容C1的另一端和NMOS管M4的源极均接地，NMOS管M5的源极连接NMOS管M6的漏极，NMOS管M5的栅极连接NMOS管M6的源极和NMOS管M7的漏极，NMOS管M1的衬底与NMOS管M2的衬底、NMOS管M3的衬底以及NMOS管M4的衬底连接在一起并接地，NMOS管M5的衬底与NMOS管M6的衬底以及NMOS管M7的衬底连接在一起并接地；
软启动电路部分包括PMOS管M9、M10、M11、M13和M14，NMOS管M8和M12以及反相器INV1，PMOS管M9的源极和衬底、PMOS管M10的源极和衬底、PMOS管M11的源极和衬底、PMOS管M13的源极和衬底以及PMOS管M14的源极和衬底均连接电源VDD，PMOS管M11的栅极与漏极互连并连接PMOS管M10的栅极和偏置电流Ibias，PMOS管M10的漏极连接PMOS管M13的漏极、NMOS管M5的漏极、PMOS管M9的漏极和反相器INV1的输入端，反相器INV1的输出端连接PMOS管M9的栅极，PMOS管M13的栅极与PMOS管M14的栅极互连并连接M14的漏极和NMOS管M12的漏极，NMOS管M8的栅极与漏极互连并连接NMOS管M12的栅极和基准电压源主体部分中电阻R1的另一端，NMOS管M8的源极和衬底以及NMOS管M12的源极和衬底均接地。
2.根据权利要求1所述的一种高电源抑制比耗尽基准电压源，其特征在于：所述PMOS管M9、M10、M11、M13和M14以及NMOS管M4、M8和M12均为增强型晶体管。
3.根据权利要求1所述的一种高电源抑制比耗尽基准电压源，其特征在于：所述偏置电流Ibias由电流偏置电路产生并提供。
CN201810827327.4A 2018-07-25 2018-07-25 一种高电源抑制比耗尽基准电压源 Active CN108983858B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810827327.4A CN108983858B (zh) 2018-07-25 2018-07-25 一种高电源抑制比耗尽基准电压源

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810827327.4A CN108983858B (zh) 2018-07-25 2018-07-25 一种高电源抑制比耗尽基准电压源

Publications (2)

Publication Number Publication Date
CN108983858A CN108983858A (zh) 2018-12-11
CN108983858B true CN108983858B (zh) 2020-01-10

Family

ID=64550716

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810827327.4A Active CN108983858B (zh) 2018-07-25 2018-07-25 一种高电源抑制比耗尽基准电压源

Country Status (1)

Country Link
CN (1) CN108983858B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115202430B (zh) * 2021-04-13 2024-05-24 拓尔微电子股份有限公司 基准电压产生电路和振荡器
CN115454188B (zh) * 2022-09-20 2023-10-20 南京英锐创电子科技有限公司 低功耗供电电路

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5990672A (en) * 1997-10-14 1999-11-23 Stmicroelectronics, S.R.L. Generator circuit for a reference voltage that is independent of temperature variations
CN102053645A (zh) * 2011-01-31 2011-05-11 成都瑞芯电子有限公司 一种宽输入电压高电源抑制比基准电压源
CN105955389A (zh) * 2016-06-23 2016-09-21 电子科技大学 一种电压基准源
CN206573970U (zh) * 2017-03-21 2017-10-20 桂林电子科技大学 一种高电源抑制比全cmos基准电压源
CN107390759A (zh) * 2017-08-23 2017-11-24 苏州麦喆思科电子有限公司 一种基准电压源
CN206696736U (zh) * 2017-04-19 2017-12-01 桂林电子科技大学 一种全共栅共源基准电压源

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5990672A (en) * 1997-10-14 1999-11-23 Stmicroelectronics, S.R.L. Generator circuit for a reference voltage that is independent of temperature variations
CN102053645A (zh) * 2011-01-31 2011-05-11 成都瑞芯电子有限公司 一种宽输入电压高电源抑制比基准电压源
CN105955389A (zh) * 2016-06-23 2016-09-21 电子科技大学 一种电压基准源
CN206573970U (zh) * 2017-03-21 2017-10-20 桂林电子科技大学 一种高电源抑制比全cmos基准电压源
CN206696736U (zh) * 2017-04-19 2017-12-01 桂林电子科技大学 一种全共栅共源基准电压源
CN107390759A (zh) * 2017-08-23 2017-11-24 苏州麦喆思科电子有限公司 一种基准电压源

Also Published As

Publication number Publication date
CN108983858A (zh) 2018-12-11

Similar Documents

Publication Publication Date Title
JP4043683B2 (ja) プロセスに対して寛容性のある集積回路の設計手法
US9030186B2 (en) Bandgap reference circuit and regulator circuit with common amplifier
CN108153360B (zh) 一种带隙基准电压源
KR20100077271A (ko) 기준전압 발생회로
JPH04304708A (ja) リング発振器，リング発振器の補償回路及びリング発振器の補償方法
US8786324B1 (en) Mixed voltage driving circuit
US10200038B2 (en) Bootstrapping circuit and unipolar logic circuits using the same
CN108983858B (zh) 一种高电源抑制比耗尽基准电压源
JP2004086750A (ja) バンドギャップ回路
CN109828630B (zh) 一种与温度无关的低功耗基准电流源
Aiello et al. Wake-up oscillators with pw power consumption in dynamic leakage suppression logic
CN109491432A (zh) 一种超低压超低功耗的电压基准电路
JP4354056B2 (ja) 半導体集積回路
JP3217818U (ja) チップ回路用の超低圧二段リング型電圧制御発振器
CN111010151B (zh) 一种基于深阱mos管的超低电压冷启动振荡器延迟单元
CN114356016A (zh) 低功耗cmos超宽温度范围瞬态增强型ldo电路
CN111026219B (zh) 一种共源共栅结构的基准源
CN110266186B (zh) 低漏电流充电泵电路
CN113885639A (zh) 基准电路、集成电路及电子设备
CN107992159B (zh) 一种三输出低温漂低功耗基准电压源
TWI667563B (zh) 電壓調節電路
CN112003594A (zh) 一种低功耗的动态比较器电路
CN117254775B (zh) 一种自偏置振荡电路
CN110794909B (zh) 一种输出电压可调的超低功耗电压基准源电路
CN117277783B (zh) 一种应用于ac-dc电源驱动芯片启动电路的ldo电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant